CN1302553C - 分离栅极快闪存储器单元及其制作方法 - Google Patents
分离栅极快闪存储器单元及其制作方法 Download PDFInfo
- Publication number
- CN1302553C CN1302553C CNB031104762A CN03110476A CN1302553C CN 1302553 C CN1302553 C CN 1302553C CN B031104762 A CNB031104762 A CN B031104762A CN 03110476 A CN03110476 A CN 03110476A CN 1302553 C CN1302553 C CN 1302553C
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- memory cell
- remove
- cell area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000003860 storage Methods 0.000 title abstract description 7
- 238000000926 separation method Methods 0.000 title abstract 4
- 230000015654 memory Effects 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 21
- 238000005516 engineering process Methods 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 3
- 238000007669 thermal treatment Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 238000006396 nitration reaction Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种分离栅极快闪存储器单元及其制作方法。该分离栅极快闪存储器单元的特征为具有一圆弧形状的浮置栅极及一侧壁子结构的控制栅极。该圆弧形状的浮置栅极于快闪存储器单元进行一数据抹除时可提供稳定的抹除电压，以提高快闪存储器元件可靠度。
Description
技术领域
本发明涉及一种分离栅极快闪存储器单元及其制作方法，尤其涉及一种具有圆弧形状浮置栅极的分离栅极快闪存储器单元及其制作方法。
背景技术
快闪存储器依栅极结构的不同大致可区分为堆叠栅极(stacked gate)快闪存储器以及分离栅极(split gate)快闪存储器两种类型。堆叠式栅极快闪存储单元包含有一用来储存电荷的浮置栅极(floating gate)、一介电层以及一用来控制数据存取的控制栅极(control gate)，由下至上依序堆叠于一隧穿氧化层上，且上述各层的侧壁均是约略相切齐。一般而言，堆叠栅极快闪存储单元虽然较不占面积，然而却具有过度抹除(over erase)的缺点。而分离栅极快闪存储器则可以解决堆叠栅极快闪存储器的过度抹除的问题。
请参阅图1，图1为现有一分离栅极快闪存储单元10的剖面结构示意图。如图1所示，现有分离栅极快闪存储单元10包含有一半导体衬底12、一隧穿氧化层14、一浮置栅极24、一控制栅极30、一漏极19以及一源极17。控制栅极30向源极17方向延伸而设于浮置栅极24与漏极19之间的半导体衬底12上，形成一选择沟道(select channel)20。控制栅极30与浮置栅极24之间另生成有一介电层28，通常为一氧化层/氮化层/硅氧层(oxide/nitride/oxide，ONO)复合介电层。分离栅极快闪存储器单元10在写入数据时，利用热电子(channel hot electrons，CHE)效应，先将控制栅极30接至一高电压，并将源极接地(grounded)，然后再将漏极接至一固定电压，藉此产生热电子以通过隧穿氧化层14而注入浮置栅极24，达到储存数据的目的。而在进行数据抹除时，则是利用福乐诺汉隧穿(Fowler Nordheimtunneling)技术，先将控制栅极30接地或接一负电压(negative biased)，而将漏极19设在一高电压状态，以移除储存在浮置栅极24的电子。
请参考图2至图5，图2至图5为现有制作一分离栅极快闪存储器单元10的方法示意图。如图2所示，分离栅极快闪存储器单元10的制作方法首先提供一半导体衬底12，并形成一隧穿氧化层14于半导体衬底12之上。
如图3所示，然后于隧穿氧化层14的表面形成一光致抗蚀剂层16，并进行一光刻工艺，以于光致抗蚀剂层16中形成多个开口，用来定义掺杂区的位置。接着进行一离子注入工艺，利用光致抗蚀剂层16作为硬掩模(hardmask)，以于半导体衬底12中形成二掺杂区22。之后将光致抗蚀剂层16完全去除，并利用一快速热处理(rapid thermal processing，RTP)将掺杂区22内的掺杂剂予以活化(activation)。其中，掺杂区22分别用来作为分离栅极快闪存储单元的漏极与源极，而二掺杂区22之间的半导体衬底12则定义为分离栅极快闪存储单元的沟道区20。
如图4所示，接下来进行一低压化学气相沉积(low pressure chemicalvapor deposition，LPCVD)工艺，于隧穿氧化层14表面形成一多晶硅层(未显示)。然后于多晶硅层表面形成一光致抗蚀剂层26，并利用光刻工艺在光致抗蚀剂层26中形成一浮置栅极的图案。再以图案化的光致抗蚀剂层26作为掩模来进行一各向异性蚀刻工艺，以垂直向下去除多晶硅层直到隧穿氧化层14表面，形成分离栅极快闪存储器单元的浮置栅极24。
如图5所示，将光致抗蚀剂层26完全去除之后，随后进行一热氧化工艺，以于浮置栅极24表面形成一由氧化层/氮化层/硅氧层所组成的ONO介电层28。接着进行一低压化学气相沉积工艺，于半导体晶片10表面形成一多晶硅层(未显示)。然后于多晶硅层表面形成另一光致抗蚀剂层(未显示)，并利用光刻以及蚀刻等方法来定义出控制栅极的图案，以去除部分的多晶硅层，形成分离栅极快闪存储器单元的控制栅极30。
分离栅极快闪存储器虽然可以解决堆叠栅极快闪存储器的过度抹除的问题，然而现有的分离栅极快闪存储器有抹除不完全或抹除电压不稳定等缺点。此外在制作过程中控制栅极和浮置栅极重叠区域会受到曝光对准设备对位偏差的影响，使得在读取数据时产生不稳定的沟道电流，影响快闪存储器的可靠度。
发明内容
因此本发明的主要目的在于提供一种具圆弧形状浮置栅极的分离栅极快闪存储器单元及其制作方法，以解决上述现有技术的问题。
根据本发明的一个方面，该分离栅极快闪存储器单元因具有一圆弧形状的浮置栅极，能维持抹除电压的稳定，进而提高快闪存储器的可靠度。该分离栅极快闪存储器单元包含一半导体衬底，该半导体衬底中包含有二掺杂区，作为该快闪存储器单元的源极与漏极；一隧穿氧化层，位于该半导体衬底之上；一浮置栅极，位于该隧穿氧化层之上，且该浮置栅极的二侧具有圆弧形状的轮廓；一介电层，覆盖于该浮置栅极表面，用来隔绝该浮置栅极与其他导电层；以及一控制栅极，且该控制栅极是一位于该浮置栅极的一侧的侧壁子结构。
根据本发明的一个方面，还提供一种制作圆弧形状浮置栅极的分离栅极快闪存储器单元的方法，该方法包含有下列步骤：提供一半导体衬底；于该半导体衬底上依序形成一第一介电层与一第二介电层；去除部分该第一介电层与该第二介电层，以于该半导体衬底上定义出一存储器单元区域；进行一蚀刻工艺去除该存储器单元区域二侧的部分该第一介电层，以使剩余的该第一介电层具有圆弧形状侧壁轮廓；于该存储器单元区域的该半导体衬底上形成一隧穿氧化层；于该隧穿氧化层上沉积一第一多晶硅层；进行一回蚀刻工艺去除部分该第一多晶硅层，以于该存储器单元区域中形成一圆弧形状浮置栅极；于该浮置栅极上形成一氧化层；依序去除该存储器单元区域二侧的该第二介电层与该第一介电层；依序沉积一第三介电层与一第二多晶硅层；以及去除部分的该第二多晶硅以于该存储器单元区域一侧定义出一侧壁子结构的控制栅极。
由于本发明的快闪存储器单元具有一圆弧形状的浮置栅极，可以使浮置栅极与控制栅极间的电容值不易变动，故在进行数据抹除操作时可提供均匀的抹除速率，维持抹除电压稳定，同时本发明的控制栅极可以利用回蚀刻的方式来形成侧壁子结构，故没有曝光对准设备对位不准的问题，可有效改善现有技术的缺点。
附图说明
图1为现有分离栅极快闪存储单元的剖面结构示意图；
图2至图5为现有制作一分离栅极式快闪存储单元的方法示意图；以及
图6至图12为本发明制作一具有圆弧形状浮置栅极的分离栅极快闪存储器单元的方法示意图。
附图中的附图标记说明如下：
10分离栅极快闪存储器单元
12半导体衬底 14隧穿氧化层
16光致抗蚀剂层 17源极
19漏极 20沟道区
22掺杂区 24浮置栅极
26光致抗蚀剂层 28 ONO介电层
30控制栅极
100分离栅极快闪存储器单元
101半导体衬底 102第一介电层
103第二介电层 104存储器单元区域
105隧穿氧化层 106浮置栅极
107氧化层 108第三介电层
109控制栅极 110漏极
111源极
具体实施方式
请参考图6至图12。图6至图12为本发明制作一圆弧形状浮置栅极的分离栅极快闪存储器单元100的方法示意图。如图6所示，首先提供一半导体衬底101，接着依序于半导体衬底101上形成一第一介电层102与第二介电层103。其中半导体衬底101为一P型硅衬底，第一介电层102由氧化硅所组成，而第二介电层103由氮化硅所组成。
如图7所示，接着于第二介电层表面形成一光致抗蚀剂层(未显示)，利用光致抗蚀剂层作为掩模依序进行一干蚀刻与一湿蚀刻工艺，去除部分第一介电层102与第二介电层103，于半导体衬底101上定义出一存储器单元区域104，之后将光致抗蚀剂层完全去除。
如图8所示，随后进行一湿蚀刻工艺，去除存储器单元区域104两侧的部分第一介电层102，使得剩余的第一介电层102产生圆弧形状的侧壁轮廓，并进行一紫外光照射，以去除半导体衬底101上残余的蚀刻液或水分。接着利用一热氧化工艺于半导体衬底101上形成快闪存储器的隧穿氧化层105。
如图9所示，然后再利用一低压化学气相沉积工艺于隧穿氧化层105上形成一多晶硅层(未显示)，以定义出一圆弧形状的浮置栅极106，同时进行一回蚀刻(etching back)工艺，去除多余的多晶硅层(未显示)。其中浮置栅极106的圆弧形状可以使浮置栅极与控制栅极间的电容值不易变动，故在进行数据抹除操作时具有稳定抹除电压的功能。
如图10所示，接着利用一高密度等离子体化学气相沉积(HDPCVD)工艺，于浮置栅极106上形成一氧化层107，以用来隔绝浮置栅极106与其他导电层，同时进行一化学机械抛光(CMP)工艺去除部分氧化层107，以控制氧化层107的厚度。同时氧化层107亦提供后续工艺中定义侧壁子结构的控制栅极。
如图11所示，进行一干蚀刻工艺去除存储器单元区域两侧的第二介电层103，再进行一两阶段蚀刻工艺，首先利用一干蚀刻工艺去除浮置栅极106两侧的第一介电层102，然后再利用一湿蚀刻工艺，使半导体基板101浸泡于稀释的氢氟酸中以去除隧穿氧化层105两侧的第一介电层102，避免浮置栅极106与隧穿氧化层105造成过度底切(undercut)的情形而影响快闪存储器正常运作。
如图12所示，利用氧化层107作为一平台，依序沉积一由氧化层/氮化层/硅氧层所共同组成的第三介电层108与一多晶硅层(未显示)，随后进行一回蚀刻工艺去除部分的多晶硅层，以于浮置栅极106与氧化层107的一侧定义出一侧壁子结构的控制栅极109，并使侧壁子结构的高度约略切齐于氧化层107的高度。当控制栅极109完成后，再利用一离子注入工艺与于半导体衬底101上形成二n型掺杂区，并利用一快速热处理将掺杂区内的掺杂剂予以活化，分别定义出快闪存储器单元100的漏极110与源极111，完成快闪存储器单元100的制作。
相较于现有的分离栅极快闪存储器单元及其制作方法，本发明的分离栅极快闪存储器单元具有一圆弧形状的浮置栅极，该圆弧形状的浮置栅极不仅在工艺上具有容易控制的特性，且当进行数据抹除动作时更能提供均匀的抹除速率，发挥稳定抹除电压的功能，有效改善现有分离栅极快闪存储器的缺点。除此之外，本发明提供的分离栅极快闪存储器制作方法，利用一绝缘氧化层来定义侧壁子结构的控制栅极的图案，可解决现有技术曝光对位不准的问题。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
Claims (12)
1.一种制作圆弧形状浮置栅极的分离栅极快闪存储器单元的方法，该方法包含有下列步骤：
提供一半导体衬底；
于该半导体衬底上依序形成一第一介电层与一第二介电层；
去除部分该第一介电层与该第二介电层，以于该半导体衬底上定义出一存储器单元区域；
进行一蚀刻工艺去除该存储器单元区域二侧的部分该第一介电层，以使剩余的该第一介电层具有圆弧形状侧壁轮廓；
于该存储器单元区域的该半导体衬底上形成一隧穿氧化层；
于该隧穿氧化层上沉积一第一多晶硅层；
进行一回蚀刻工艺去除部分该第一多晶硅层，以于该存储器单元区域中形成一圆弧形状浮置栅极；
于该浮置栅极上形成一氧化层；
依序去除该存储器单元区域二侧的该第二介电层与该第一介电层；
依序沉积一第三介电层与一第二多晶硅层；以及
去除部分的该第二多晶硅以于该存储器单元区域一侧定义出一侧壁子结构的控制栅极。
2.如权利要求1所述的方法，其中该半导体衬底是一P型硅衬底。
3.如权利要求1所述的方法，其中该第一介电层是二氧化硅。
4.如权利要求1所述的方法，其中该第二介电层是氮化硅。
5.如权利要求1所述的方法，其中该蚀刻工艺是一湿蚀刻工艺。
6.如权利要求5所述的方法，其中该方法于该湿蚀刻工艺之后另包含有进行一紫外光照射以去除该半导体衬底上残余的水份或蚀刻液。
7.如权利要求1所述的方法，其中该隧穿氧化层利用一热氧化工艺完成。
8.如权利要求1所述的方法，其中该方法另包含有利用一离子注入工艺与一快速热处理于该半导体衬底上形成二n型掺杂区，作为该快闪存储器单元的源极与漏极。
9.如权利要求1所述的方法，其中该氧化层利用一高密度等离子体化学气相沉积工艺形成。
10.如权利要求1所述的方法，其中该侧壁子结构的高度约略切齐于氧化层的高度。
11.如权利要求9所述的方法，其中该方法于该高密度等离子体化学气相沉积工艺后，另包含利用一化学机械抛光工艺去除部分该氧化层。
12.如权利要求1所述的方法，其中在依序去除该存储器单元区域二侧的该第二介电层与该第一介电层的步骤中，利用一两阶段蚀刻工艺去除该存储器单元区域二侧的该第一介电层，该两阶段蚀刻工艺包含一干蚀刻工艺与一湿蚀刻工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031104762A CN1302553C (zh) | 2003-04-16 | 2003-04-16 | 分离栅极快闪存储器单元及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031104762A CN1302553C (zh) | 2003-04-16 | 2003-04-16 | 分离栅极快闪存储器单元及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1538524A CN1538524A (zh) | 2004-10-20 |
| CN1302553C true CN1302553C (zh) | 2007-02-28 |
Family
ID=34319689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031104762A Expired - Fee Related CN1302553C (zh) | 2003-04-16 | 2003-04-16 | 分离栅极快闪存储器单元及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1302553C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101303889B (zh) * | 2007-05-09 | 2010-06-02 | 旺宏电子股份有限公司 | 存储器单元与其非易失性装置的制造方法 |
| CN108648777B (zh) * | 2018-05-10 | 2020-08-11 | 上海华虹宏力半导体制造有限公司 | 双分离栅闪存的编程时序电路及方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133098A (en) * | 1999-05-17 | 2000-10-17 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic flash memory |
| US20010015454A1 (en) * | 1999-12-13 | 2001-08-23 | Samsung Electronics Co., Ltd | Nonvolatile semiconductor memory device and manufacturing method thereof |
| US6313498B1 (en) * | 1999-05-27 | 2001-11-06 | Actrans System Inc. | Flash memory cell with thin floating gate with rounded side wall, and fabrication process |
| US6403494B1 (en) * | 2000-08-14 | 2002-06-11 | Taiwan Semiconductor Manufacturing Company | Method of forming a floating gate self-aligned to STI on EEPROM |
| US20020142545A1 (en) * | 2001-03-28 | 2002-10-03 | Nanya Technology Corporation | Method of fabricating a self-aligned split gate flash memory cell |
| JP2002324859A (ja) * | 2001-04-26 | 2002-11-08 | Nec Kansai Ltd | フラッシュメモリ及びその製造方法 |
-
2003
- 2003-04-16 CN CNB031104762A patent/CN1302553C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133098A (en) * | 1999-05-17 | 2000-10-17 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic flash memory |
| US6313498B1 (en) * | 1999-05-27 | 2001-11-06 | Actrans System Inc. | Flash memory cell with thin floating gate with rounded side wall, and fabrication process |
| US20010015454A1 (en) * | 1999-12-13 | 2001-08-23 | Samsung Electronics Co., Ltd | Nonvolatile semiconductor memory device and manufacturing method thereof |
| US6403494B1 (en) * | 2000-08-14 | 2002-06-11 | Taiwan Semiconductor Manufacturing Company | Method of forming a floating gate self-aligned to STI on EEPROM |
| US20020142545A1 (en) * | 2001-03-28 | 2002-10-03 | Nanya Technology Corporation | Method of fabricating a self-aligned split gate flash memory cell |
| JP2002324859A (ja) * | 2001-04-26 | 2002-11-08 | Nec Kansai Ltd | フラッシュメモリ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1538524A (zh) | 2004-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20090065611A (ko) | 유전막 패턴 형성 방법 및 이를 이용한 비휘발성 메모리소자 제조방법. | |
| CN1992235A (zh) | Nor型闪存单元阵列及其制造方法 | |
| US7919808B2 (en) | Flash memory device | |
| US7642156B2 (en) | Three-dimensional flash memory cell | |
| CN1855445A (zh) | 非易失性存储器件及相关器件的制造方法 | |
| KR20050101318A (ko) | 반도체 디바이스 어레이 및 그 제조 방법 | |
| CN1302553C (zh) | 分离栅极快闪存储器单元及其制作方法 | |
| US20070004099A1 (en) | NAND flash memory device and method of manufacturing the same | |
| CN113745228B (zh) | 半导体结构及其形成方法 | |
| CN1315182C (zh) | 形成具有自行对准接触窗的存储装置的方法和所形成装置 | |
| US20140027834A1 (en) | Shallow trench isolation for a memory | |
| CN1614787A (zh) | 局部长度氮化物sonos器件及其制造方法 | |
| CN1271707C (zh) | 具有分离式浮栅的闪存的制造方法及其结构 | |
| RU2807966C1 (ru) | Устройство энергонезависимой памяти | |
| US20070181916A1 (en) | Method of manufacturing flash memory device | |
| CN1279618C (zh) | 具有位于基底内的选择栅极的闪存单元及其制造方法 | |
| CN1309053C (zh) | 闪速存储器的制造方法 | |
| CN1763958A (zh) | 自我对准非挥发性存储器及其制造方法 | |
| CN1747150A (zh) | 制作分离编程虚拟接地sonos型存储器的方法 | |
| CN1136617C (zh) | 具有高耦合率永久性存储器及其制造方法 | |
| CN100341138C (zh) | 闪存的制造方法 | |
| CN101399206A (zh) | 制作快闪存储器的方法 | |
| CN1992174A (zh) | 用于制造闪存单元的方法 | |
| CN1532893A (zh) | 闪存浮动栅极的制造方法 | |
| CN1206723C (zh) | 堆栈闸极快闪存储装置的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070228 Termination date: 20100416 |