CN1206723C - 堆栈闸极快闪存储装置的制造方法 - Google Patents
堆栈闸极快闪存储装置的制造方法 Download PDFInfo
- Publication number
- CN1206723C CN1206723C CN02103499.0A CN02103499A CN1206723C CN 1206723 C CN1206723 C CN 1206723C CN 02103499 A CN02103499 A CN 02103499A CN 1206723 C CN1206723 C CN 1206723C
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- substrate
- stack
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000008021 deposition Effects 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000006396 nitration reaction Methods 0.000 claims description 7
- 230000000994 depressogenic effect Effects 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims 2
- 238000009413 insulation Methods 0.000 abstract description 8
- 239000000725 suspension Substances 0.000 description 23
- 239000002784 hot electron Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 206010057855 Hypotelorism of orbit Diseases 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种堆栈闸极快闪存储装置的制造方法，包括以下步骤：提供一基底；在基底上依序沉积一第一及第二沉积层；在第二、第一沉积层及基底中形成一深及基底中的第一凹槽；形成一填满第一凹槽的第一绝缘层；移除第二沉积层而露出第一绝缘层侧壁；蚀刻第一沉积层及第一绝缘层，而在第一绝缘层形成一梯状侧壁，并移除第一沉积层而形成一曝露基底的第二凹槽；在曝露的基底表面形成一第二绝缘层；沉积一第一闸极层并回蚀而使第一闸极层位于第二凹槽中且在第一闸极层中间及侧边分别形成一凹陷部及尖端部；蚀刻第一绝缘层而使第一闸极层的尖端部露出；在第一闸极层表面形成一第三绝缘层；沉积一第二闸极层填满第二凹槽。
Description
技术领域
本发明设计半导体晶体管制造技术，尤其是一种可在控制闸极与浮接闸极中形成尖端部(tip)的堆栈闸极(stacking gate)快闪存储装置的制造方法，该方法可提高内存写入与抹除速度，降低控制闸极所需的偏压。
背景技术
图1A～图1C显示了一传统堆栈闸极快闪存储装置的结构，其中图1A为上视图，而图1B及图1C分别为沿线XX’及YY’的剖面图。传统堆栈闸极快闪存储装置包括一硅基底10、汲极掺杂区101、源极掺杂区102、绝缘氧化层11、做为浮接闸极用的多晶硅层12、做为控制闸极用的多晶硅层13，用以连接源极掺杂区102的接触插塞(contact)14、用以连接汲极掺杂区101的金属层15、用以做为浅沟隔离的氧化层16及浅沟隔离凹槽中的衬氧化层17(liningoxide)。
在上述传统堆栈闸极快闪存储装置中，具有以下缺点：
1.控制闸极13与浮接闸极12相邻处不论在图1A的XX’或YY’上均成一平面，不利于在进行写入与读取时的热电子运动，而导致需要在控制闸极13上施加较大的偏压值。
2.每一列存储单元的源极掺杂区102系藉由接触插塞14连接，接触插塞14的存在将导致存储单元间的间距增加，造成电路面积缩小时的瓶颈。
3.汲极掺杂区101位于浮接闸极12的侧下方，其电位不易耦合至浮接闸极12上，在进行写入与抹除动作时无法有效帮助热电子运动，仅能由控制闸极13的电位决定，亦使控制闸极需要较大的偏压且亦造成抹除时仅能一次抹除一行存储单元的限制。
发明内容
为了解决上述问题，本发明提供一种堆栈闸极快闪存储装置的制造方法，藉由改变闸极层的形状、共同源极掺杂区的形成方式及汲极掺杂区的位置而消除传统堆栈闸极快闪存储装置中的缺点。
本发明的一目的在于提供一种堆栈闸极快闪存储装置的制造方法，包括以下步骤：提供一基底。在该基底上依序沉积一第一及第二沉积层。在该第二、第一沉积层及该基底中形成一深及该基底中的第一凹槽。形成一填满该第一凹槽的第一绝缘层。移除该第二沉积层而露出该第一绝缘层侧壁。蚀刻该第一沉积层及该第一绝缘层，而在该第一绝缘层形成一梯状侧壁，并移除该第一沉积层而形成一曝露该基底的第二凹槽。在该曝露的基底表面形成一第二绝缘层。沉积一第一闸极层并回蚀而使该第一闸极层位于该第二凹槽中且在该第一闸极层中间及侧边分别形成一凹陷部及尖端部。蚀刻该第一绝缘层而使该第一闸极层的尖端部露出。在该第一闸极层表面形成一第三绝缘层。沉积一第二闸极层填满该第二凹槽。
藉此，本发明在控制闸极与浮接闸极中形成相对的尖端部与凹陷部，有利于热电子由浮接闸极穿隧到控制闸极(抹除时)或由控制闸极穿隧到浮接闸极(写入时)的运动；同时，将汲极掺杂区扩大至浮接闸极下方，使其电位可耦合至浮接闸极，帮助控制闸极产生吸引热电子运动的电场，降低控制闸极需要的偏压值，亦因此可以藉由汲极掺杂区电位的不同，可以一次仅抹除一个存储单元。
附图说明
图1A～图1C显示了一传统堆栈闸极快闪存储装置的结构；
图2A～图9C显示了本发明一实施例中堆栈闸极快闪存储装置的制造方法。
符号说明：
10、20～硅基底；
101、201～汲极掺杂区；
102、202～源极掺杂区；
11、16、17、21、23、25、26、27、29、31～氧化层；
12、28～浮接闸极；
13、30～控制闸极；
14～接触插塞；
15、32～金属层；
22、24～氮化层；
261、262～凹槽；
302、303～凹孔；
281～浮接闸极凹陷部；
282～浮接闸极尖端部；
301～控制闸极突出部；
311～介层孔。
具体实施方式
图2A～图9C显示了本发明一实施例中堆栈闸极快闪存储装置的制造方法。其中，图XA系上视图，而图XB、XC系图XA中沿XX’及YY’的剖面图。
首先，如图2A、2B及2C所示，提供一硅基底20，在硅基底20上依序沉积一氧化层21、氮化层22、氧化层23、氮化层24，并蚀刻该些沉积层及硅基底20而形成深及硅基底20中、做为浅沟隔离(STI)用的凹槽261。沿凹槽261的底部及侧壁生成一衬氧化层(lining oxide)25，并在以凹槽261中填满绝缘用的氧化层26。
接着，如图3A、3B、3C所示，利用蚀刻步骤移除氮化层24及氧化层23，由于在进行氧化层23的蚀刻时，氧化层26亦会被蚀刻，因此部份氧化层26的侧壁同时被移除。如此，使得氧化层26在YY’方向的剖面上形成一梯状侧壁。
然后，如图4A、4B、4C所示，再利用蚀刻步骤将氮化层22、氧化层21移除，形成曝露主动区(active area)硅基底20表面的凹槽262，而完成一具有梯状侧壁氧化层的浅沟隔离结构。
再来，如图5A、5B、5C所示，在被曝露的硅基底20表面生成一闸极氧化层27。再沉积一多晶硅层28。由于氧化层26的梯状侧壁，使得多晶硅层28在凹槽262上方形成「v」字型的凹陷。
接着，如图6A、6B、6C所示，回蚀多晶硅层28，仅残留部份于凹槽262中，做为浮接闸极之用。由于多晶硅层28在凹槽262上方有「v」型凹陷，使得回蚀的结果，将使位于凹槽262中的浮接闸极在YY’方向剖面上，其中间形成凹陷部281而两侧则突出形成尖端部282。
然后，如图7A、7B、7C所示，对氧化层26进行蚀刻，再将部份侧壁移除而使多晶硅层28的尖端部282露出。在多晶硅层28表面生成一闸极氧化层29，沉积一多晶硅层30，以做为控制闸极之用。由于多晶硅层28中间具有凹陷部282，因此在控制闸极的相对处会形成突出部301。对堆栈的浮接、控制闸极进行蚀刻，而形成曝露硅基底20表面的凹孔302及303，以将每一条堆栈闸极切割。
再来，如图8A、8B、8C所示，对氧化层26及隔离浅沟261中的衬氧化层25进行蚀刻，使同一行的凹孔302连通形成一条曝露硅基底20表面的凹槽302’。利用离子植入法，在凹槽302’、凹孔303底部的硅基底20中分别形成多条共同源极掺杂区201、及多个汲极掺杂区202。其中，汲极掺杂区202再经过一回火(anneal)步骤，使其掺杂离子向外扩散至浮接闸极28的下方。
最后，如图9A、9B、9C所示，沉积一介电层(氧化层)31，并在介电层31中形成介层孔311。沉积并定义一做为导线及插塞用的金属层32，使同一列存储单元的汲极掺杂区电性连接。
在本实施的堆栈闸极快闪存储装置中，具有以下的优点：
1.如图9C所示，在控制闸极30与浮接闸极28相邻处，两者均具有突出的尖端部，可加强两者间的电场强度，使得热电子更容易由浮接闸极穿隧到控制闸极(抹除时)或由控制闸极穿隧到浮接闸极(写入时)，在控制闸极30上的偏压即可降低。
2.如图9A所示一行存储单元的共同源极掺杂区201系直接于基底20中一体形成，不需藉由接触插塞连接，使存储单元间的间距缩短，而减小电路面积。
3.如图9B所示，汲极掺杂区202扩展至浮接闸极28的下方，其电位可以耦合至浮接闸极28上，在进行写入与抹除动作时可增加控制闸极与浮接闸极间的电位差而有效加大电场强度以帮助热电子运动，降低控制闸极所需的偏压值；同时，亦使得热电子的运动方向可由控制闸极与汲极间的电位共同决定，如此即可在抹除时藉由控制闸极(行)与汲极(列)的电位选择一个存储单元进行抹除。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求书所界定者为准。
Claims (10)
1.一种堆栈闸极快闪存储装置的制造方法，其特征是：包括以下步骤：
提供一基底；
在该基底上依序沉积一第一及第二沉积层；
在该第二、第一沉积层及该基底中形成一深及该基底中的第一凹槽；
形成一填满该第一凹槽的第一绝缘层；
移除该第二沉积层而露出该第一绝缘层侧壁；
蚀刻该第一沉积层及该第一绝缘层，而在该第一绝缘层形成一梯状侧壁，并移除该第一沉积层而形成一曝露该基底的第二凹槽；
在该曝露的基底表面形成一第二绝缘层；
沉积一第一闸极层并回蚀而使该第一闸极层位于该第二凹槽中且在该第一闸极层中间及侧边分别形成一凹陷部及尖端部；
蚀刻该第一绝缘层而使该第一闸极层的尖端部露出；
在该第一闸极层表面形成一第三绝缘层；以及
沉积一第二闸极层填满该第二凹槽。
2.如权利要求1所述的堆栈闸极快闪存储装置的制造方法，其特征是：更包括以下步骤：
依序蚀刻该第二闸极层、该第三绝缘层、该第一闸极层及该第二绝缘层，形成曝露该基底的复数第三凹槽；以及
在被该些第三凹槽曝露的该基底中形成一汲极及源极掺杂区，而形成至少一列存储单元，其中该汲极掺杂区扩散至该第一闸极层下方的该基底中。
3.如权利要求2所述的堆栈闸极快闪存储装置的制造方法，其特征是：更包括以下步骤：
蚀刻该第一绝缘层，使该些第三凹槽连通；以及
在该些连通的第三凹槽曝露的该基底中形成该源极掺杂区。
4.如权利要求2所述的堆栈闸极快闪存储装置的制造方法，其特征是：更包括以下步骤：
于上述所形成的存储单元间及之上沉积一介电层；
在该介电层中形成一对准该汲极掺杂区的介层孔；以及
沉积一导电层填满该介层孔。
5.如权利要求4所述的堆栈闸极快闪存储装置的制造方法，其特征是：该导电层为金属层。
6.如权利要求1所述的堆栈闸极快闪存储装置的制造方法，其特征是：该基底为一硅基底。
7.如权利要求1所述的堆栈闸极快闪存储装置的制造方法，其特征是：该第一及第二闸极层为多晶硅层。
8.如权利要求1所述的堆栈闸极快闪存储装置的制造方法，其特征是：该第一沉积层为包含一氮化层位于氧化层上的叠层。
9.如权利要求1所述的堆栈闸极快闪存储装置的制造方法，其特征是：该第二沉积层为包含一氮化层位于氧化层上的叠层。
10.如权利要求1所述的堆栈闸极快闪存储装置的制造方法，其特征是：该第一、第二及第三绝缘层为氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02103499.0A CN1206723C (zh) | 2002-02-06 | 2002-02-06 | 堆栈闸极快闪存储装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02103499.0A CN1206723C (zh) | 2002-02-06 | 2002-02-06 | 堆栈闸极快闪存储装置的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1437251A CN1437251A (zh) | 2003-08-20 |
| CN1206723C true CN1206723C (zh) | 2005-06-15 |
Family
ID=27627839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02103499.0A Expired - Lifetime CN1206723C (zh) | 2002-02-06 | 2002-02-06 | 堆栈闸极快闪存储装置的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1206723C (zh) |
-
2002
- 2002-02-06 CN CN02103499.0A patent/CN1206723C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1437251A (zh) | 2003-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113345910B (zh) | 3d存储器中的堆叠连接件及其制造方法 | |
| CN1806334A (zh) | 非易失性存储器件 | |
| CN1819212A (zh) | 包括柱子图形的闪速存储器件及其制造方法 | |
| CN1653615A (zh) | 非易失半导体闪存及制造方法 | |
| CN1135628C (zh) | 非易失性存储单元 | |
| US20220093467A1 (en) | Integrated Circuitry, Memory Arrays Comprising Strings Of Memory Cells, Methods Used In Forming Integrated Circuitry, And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells | |
| US6806529B1 (en) | Memory cell with a capacitive structure as a control gate and method of forming the memory cell | |
| CN1855445A (zh) | 非易失性存储器件及相关器件的制造方法 | |
| CN1886803A (zh) | 闪存装置 | |
| US20240114689A1 (en) | Fabrication method for a three-dimensional memory array of thin-film ferroelectric transistors formed with an oxide semiconductor channel | |
| US20120299087A1 (en) | Non-volatile memory device and method for fabricating the same | |
| CN1285121C (zh) | 用于制造闪存器件的方法 | |
| CN1992233A (zh) | 具有垂直分裂栅结构的闪存装置及其制造方法 | |
| CN1149663C (zh) | 制造无势垒半导体存储器装置的方法 | |
| CN1206723C (zh) | 堆栈闸极快闪存储装置的制造方法 | |
| CN1286178C (zh) | 存储器件的结构及其制造方法 | |
| CN1194406C (zh) | 堆栈闸极快闪存储装置的制造方法 | |
| CN1674292A (zh) | 非挥发性存储单元及其制造方法 | |
| CN1734771A (zh) | 浮动栅极非易失性存储器及其制作方法 | |
| CN1291491C (zh) | 半导体元件及其制作方法 | |
| CN1264212C (zh) | 快闪存储器及其制造方法 | |
| US11751393B2 (en) | Memory arrays and methods used in forming a memory array comprising strings of memory cells | |
| CN1259721C (zh) | 存储器件的结构及其制造方法 | |
| CN1280910C (zh) | 存储器器件的结构及其制造方法 | |
| CN1897256A (zh) | 制造闪存设备的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20050615 |
|
| CX01 | Expiry of patent term |