CN1992233A - 具有垂直分裂栅结构的闪存装置及其制造方法 - Google Patents
具有垂直分裂栅结构的闪存装置及其制造方法 Download PDFInfo
- Publication number
- CN1992233A CN1992233A CNA2006101701894A CN200610170189A CN1992233A CN 1992233 A CN1992233 A CN 1992233A CN A2006101701894 A CNA2006101701894 A CN A2006101701894A CN 200610170189 A CN200610170189 A CN 200610170189A CN 1992233 A CN1992233 A CN 1992233A
- Authority
- CN
- China
- Prior art keywords
- groove
- grid
- pair
- flash memory
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 238000009413 insulation Methods 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 forms Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Abstract
公开一种具有垂直分裂栅结构的闪存装置及其制造方法。该闪存装置包括：第一沟槽，形成于半导体衬底的有源区中，并且包括一对相对的侧壁；第二沟槽，形成于该第一沟槽的中间，从而比该第一沟槽深，并且包括一对相对的侧壁；一对相对的浮置栅极，沿该第一沟槽的该对侧壁形成；一对相对的控制栅极，沿成对的浮置栅极160a的该对侧壁以及沿该第二沟槽的该对侧壁形成；共同源极扩散区，形成于该对控制栅极下方的有源区中；漏极扩散区，形成于邻近该对浮置栅极的有源区中；和共同源线，电连接于该共同源极扩散区，并在该对控制栅极之间形成。
Description
技术领域
本发明涉及一种半导体器件及其制造方法。本发明尤其涉及一种具有垂直分裂栅(split gate)结构的闪存装置及其制造方法。
背景技术
闪存是一种可编程只读存储器(PROM)，其中数据可以被电重写。
由于存储的信息在断电时被保留，所以这种闪存被称为非易失性存储器。在此方面，这种闪存与动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)不同。
根据单元阵列结构，闪存可以被划分为NOR型结构和NAND型结构，其中NOR型结构的单元在位线(bit line)和地线(ground)之间是并联排列的，而NAND型结构的单元在位线和地线之间是串联排列的。
由于在进行读取操作时，可以提供高速随机存取，因此具有并联结构的NOR型闪存被广泛用于启动移动电话。
尽管读取速度低，但是由于写入速度高，因此具有串联结构的NAND型闪存适用于存储数据，并且有利于最小化。
此外，闪存根据存储单元的结构可以被划分为堆叠栅极型和分裂栅型，并且根据电荷存储层的形状可以被划分为浮置栅极装置和硅-氧化物-氮化物-氧化物-硅(SONOS)装置。
同时，设计NOR型闪存，以使存储单元并联连接于位线。
因此，如果单元晶体管的阈值电压比施加在未选择的存储装置的控制栅电极上的电压(通常，0V)低，则不管选择的存储装置是开或关，电流都流过源极与栅极之间。因此，会发生这样的故障，即所有存储器装置被读取为开状态。
此外，为了在运行程序时通过沟道热载流子注射产生所需电压，需要一种高容量升压电路。
为了解决这一问题，提出了一种通常被称为分裂栅的栅结构。图1示意性地示出了存储单元晶体管的一部份，其中形成具有两重晶硅结构的分裂栅。参照图1，源极扩散区12s和漏极扩散区12d形成于衬底10的有源区中。浮置栅极16通过漏极扩散区12d周围的绝缘层14形成于衬底10的上方。此外，控制栅极22从上部延伸至浮置栅极16的侧壁，并且在其一端上形成为平行于衬底10。控制栅极22通过栅间绝缘层18与浮置栅极16绝缘。在衬底10和控制栅极22之间插入隧道绝缘层20。
在如图1所示的具有分裂栅结构的存储装置中，当电压Vth和Vpp分别施加在控制栅极22和漏极扩散区12d时，电流从源极扩散区12s流向漏极扩散区12d。产生电流的电子借助于来自浮置栅极16的静电作用力，通过绝缘层注入浮置栅极16，从而运行程序。此外，当高电压施加在控制栅极22上时，并且源极扩散区和漏极扩散区12s和12d接地时，在浮置栅极16中充电的电子借助于施加在控制栅极22上的高电压，从浮置栅极16a产生Fowler-Nordheim(F-N)遂穿，从而擦除数据。
但是，在分裂栅装置中，由于控制栅极的沟道是通过光刻工艺形成的，因此很难准确控制沟道的长度。因此，当驱动控制栅极时，电压和电流将不可避免地变化。此外，控制栅极的一端沿衬底表面平行形成，因此，在减小单元大小方面有局限。
发明内容
因此，本发明旨在提供一种具有垂直分裂栅结构的闪存装置及其制造方法，其中存储单元的大小被显著地减小。
根据本发明的一方面，提供一种具有垂直分裂栅结构的闪存装置的制造方法。该方法包括以下步骤：(a)在半导体衬底的有源区形成包括一对相对侧壁的第一沟槽；(b)分别在该第一沟槽的该对侧壁上形成一对相对的浮置栅极；(c)在该对浮置栅极之间暴露的第一沟槽中间处形成包括一对相对侧壁的第二沟槽；(d)在成对的浮置栅极160a的该对侧壁和该第二沟槽的该对侧壁上形成一对相对的控制栅极；(e)在该对控制栅极之间暴露的第二沟槽底部形成共同源极扩散区；以及(f)在邻近于该对浮置栅极邻近的有源区中形成漏极扩散区。
该方法在步骤(b)之前还包括形成隧道绝缘层的步骤，其中该隧道绝缘层插入在该第一沟槽和该浮置栅极之间。该方法在步骤(d)之前还包括形成栅间介电层的步骤，其中该栅间介电层插入在该浮置栅极和该控制栅极之间。并且，该方法在步骤(e)之前还可以包括在成对控制栅极的第一侧壁上形成一对相对的绝缘间隔件。另外，该方法在步骤(e)之前还可以包括在该对绝缘间隔件之间形成电连接于该共同源极扩散区的共同源线。
根据本发明的另一方面，提供一种具有垂直分裂栅结构的闪存装置。该闪存装置包括：第一沟槽，形成于半导体衬底的有源区中，并且包括一对相对的侧壁；第二沟槽，形成于该第一沟槽的中间，从而比该第一沟槽深，并且包括一对相对的侧壁；一对相对的浮置栅极，沿该第一沟槽的该对侧壁形成；一对相对的控制栅极，沿成对的浮置栅极160a的该对侧壁以及沿该第二沟槽的该对侧壁形成；共同源极扩散区，形成于该对控制栅极下方的有源区中；漏极扩散区，形成于邻近该对浮置栅极的有源区中；和共同源线，电连接于该共同源极扩散区，并在该对控制栅极之间形成。
这里，闪存装置还可以包括插入在该第一沟槽和该浮置栅极之间的隧道绝缘层，和插入在该浮置栅极和该控制栅极之间的栅间介电层。该闪存装置还可以包括插入在该控制栅极和该第二沟槽之间的栅极绝缘层，和插入在该控制栅极和该共同源线之间的绝缘间隔件。
附图说明
图1为示出传统的具有垂直分裂栅结构的闪存装置的剖视图；以及
图2A至图2I为解释根据本发明的具有垂直分裂栅结构的闪存装置的制造方法的剖视图。
具体实施方式
以下，将参照附图详细说明根据本发明典型实施例的具有垂直分裂栅结构的闪存装置及其制造方法。
参照图2A，例如浅沟道隔离(STI)层的隔离层(未示出)形成于硅半导体衬底100上，从而限定有源区。第一绝缘层140形成于衬底100上，接着通过光刻工艺和蚀刻工艺将第一沟槽100a形成于衬底100内。在使用氮化硅层作为第一绝缘层140的情况下，可以形成氧化硅层作为第一绝缘层140和衬底100之间的缓冲层。在第一沟槽100a形成之后，通过离子注入工艺调整存储单元的阈值电压。因此，第一沟槽100a的内壁被氧化以形成氧化硅层120作为隧道绝缘层。
在隧道绝缘层120形成之后，多晶硅层160形成于衬底100的上表面。当多晶硅层160被回蚀时，如图2B所示，一对相对的浮置栅极160a形成于第一沟槽100a的侧壁上。此时，在回蚀多晶硅层160的过程中，可以去除形成于第一沟槽100a底部的氧化硅层120的一部分。在浮置栅极160a形成之后，通过去除氧化硅层120所暴露的硅衬底100的多晶硅和浮置栅极160a的多晶硅都被氧化，以形成另一氧化硅层180。
接下来，如图2C所示，第二绝缘层200被填入形成氧化硅层180的这对浮置栅极160a之间。使用第二绝缘层200作为掩模再次实施离子注入工艺，从而在浮置栅极160a的上部注入掺杂剂。当掺杂剂被注入浮置栅极160a中时，第一沟槽100a的底部被第二绝缘层200掩盖，因此不影响通过调整阈值电压达到的硅衬底的电荷平衡。
接下来，如图2D所示，选择性地去除第二绝缘层200，接着，通过氧化工艺，形成于浮置栅极160a上部的氧化硅层被附加形成，以具有更厚的厚度。在该氧化工艺中，在先前的工艺中被注入掺杂剂的浮置栅极160a的上部厚度可以形成为比浮置栅极160a侧壁上形成的氧化硅层厚度要厚。因此，覆盖氧化层180a以较厚的厚度形成于浮置栅极160a的上部，并且用作栅间介电层的侧壁氧化层180b形成于浮置栅极160a的侧壁上。
接着，如图2E所示，使用覆盖氧化物层180a作为掩模蚀刻第一沟槽100a的底部，从而形成第二沟槽100b。第二沟槽100b形成于第一沟槽100a的中间，并且其深度比第一沟槽100a的深度要深。对通过第二沟槽100b暴露的硅衬底100进行氧化，从而形成栅极氧化物层220。接着，在衬底的上表面上再次淀积多晶硅层，接着对多晶硅层进行回蚀，从而形成控制栅极240。如图2F所示，控制栅极240从第二沟槽100b的侧壁垂直延伸至浮置栅极160a的侧壁。然后，为了增加控制栅极240的电导率，在控制栅极240的上部进行离子注入工艺。
如图2G所示，当这对相对的控制栅极240的外壁被氧化时，较厚的氧化硅层260a形成于被注入掺杂剂的控制栅极240的上部，并且相对较薄的氧化硅层260b形成于其侧壁上。
接下来，如图2H所示，在衬底的上表面上淀积绝缘层，接着，通过回蚀工艺，将绝缘间隔件280分别形成于这对相对的控制栅极240的侧壁上。接着，将掺杂剂注入在这对绝缘间隔件280之间曝光的第二沟槽100b的底部，从而形成共同源极扩散区。相邻于共同源极扩散区的存储单元是并联连接的。接着，用导电材料填充绝缘间隔件280之间的间隙，从而形成共同源线300。共同源线300在与字线垂直的方向上延伸，以形成NOR型存储阵列，其中通过个共同源线300将多个存储单元并联连接。
最后，如图2I所示，去除在衬底上形成的第一绝缘层140，并且将掺杂剂注入暴露衬底的有源区中，从而形成漏极扩散区D。
在观察剖视图时，通过上述方法形成的分裂栅结构是与衬底垂直的，因此与传统的分裂栅结构相比，其可以极大地减少存储单元的大小。
此外，浮置栅极可以在第一沟槽的侧壁上自对准，并且控制栅极也可以在第二沟槽的侧壁和浮置栅极的侧壁上自对准。
因此，在不依赖光刻工艺的情况下，浮置栅极可以以很好的线宽形成，并且可以阻止由控制栅极误排列引起的驱动电压的变化。
此外，在不使用传统的自对准源(SAS)技术下，共同源线是由电导材料形成的，因此源线的电阻可以极大地降低。
对于所属领域技术人员明显的是，可以对本发明做各种更改和变化。因此，本发明意在覆盖提供的所附权利要求范围内的本发明的所有修改和变化以及其等效结构。
Claims (10)
1.一种具有垂直分裂栅结构的闪存装置的制造方法，该方法包括以下步骤：
(a)在半导体衬底的有源区形成包括一对相对侧壁的第一沟槽；
(b)分别在该第一沟槽的该对侧壁上形成一对相对的浮置栅极；
(c)在该对浮置栅极之间暴露的第一沟槽中间处形成包括一对相对侧壁的第二沟槽；
(d)在成对的浮置栅极160a的该对侧壁和该第二沟槽的该对侧壁上形成一对相对的控制栅极；
(e)在该对控制栅极之间暴露的第二沟槽底部形成共同源极扩散区；以及
(f)在邻近于该对浮置栅极邻近的有源区中形成漏极扩散区。
2.如权利要求1所述的方法，在步骤(b)之前还包括形成隧道绝缘层的步骤，其中该隧道绝缘层插入在该第一沟槽和该浮置栅极之间。
3.如权利要求1所述的方法，在步骤(d)之前还包括形成栅间介电层的步骤，其中该栅间介电层插入在该浮置栅极和该控制栅极之间。
4.如权利要求1所述的方法，在步骤(e)之前还包括在成对控制栅极的第一侧壁上形成一对相对的绝缘间隔件。
5.如权利要求4所述的方法，在步骤(e)之前还包括在该对绝缘间隔件之间形成电连接于该共同源极扩散区的共同源线。
6.一种具有垂直分裂栅结构的闪存装置，该闪存装置包括：
第一沟槽，形成于半导体衬底的有源区中，并且包括一对相对的侧壁；
第二沟槽，形成于该第一沟槽的中间，从而比该第一沟槽深，并且包括一对相对的侧壁；
一对相对的浮置栅极，沿该第一沟槽的该对侧壁形成；
一对相对的控制栅极，沿成对的浮置栅极160a的该对侧壁以及沿该第二沟槽的该对侧壁形成；
共同源极扩散区，形成于该对控制栅极下方的有源区中；
漏极扩散区，形成于邻近该对浮置栅极的有源区中；和
共同源线，电连接于该共同源极扩散区，并在该对控制栅极之间形成。
7.如权利要求6所述的闪存装置，还包括插入在该第一沟槽和该浮置栅极之间的隧道绝缘层。
8.如权利要求6所述的闪存装置，还包括插入在该浮置栅极和该控制栅极之间的栅间介电层。
9.如权利要求6所述的闪存装置，还包括插入在该控制栅极和该第二沟槽之间的栅极绝缘层。
10.如权利要求6所述的闪存装置，还包括插入在该控制栅极和该共同源线之间的绝缘间隔件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134122 | 2005-12-29 | ||
| KR1020050134122A KR100731076B1 (ko) | 2005-12-29 | 2005-12-29 | 수직형 스플리트 게이트 구조의 플래시 메모리 소자 및 그제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1992233A true CN1992233A (zh) | 2007-07-04 |
Family
ID=38214356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006101701894A Pending CN1992233A (zh) | 2005-12-29 | 2006-12-25 | 具有垂直分裂栅结构的闪存装置及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20070158732A1 (zh) |
| KR (1) | KR100731076B1 (zh) |
| CN (1) | CN1992233A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108630687A (zh) * | 2017-03-15 | 2018-10-09 | 上海格易电子有限公司 | 一种存储单元及非易失性存储器 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI351767B (en) * | 2007-10-02 | 2011-11-01 | Nanya Technology Corp | Two-bit flash memory |
| KR102298605B1 (ko) | 2015-01-14 | 2021-09-06 | 삼성전자주식회사 | 수직형 메모리 장치 및 이의 제조 방법 |
| KR102282139B1 (ko) | 2015-05-12 | 2021-07-28 | 삼성전자주식회사 | 반도체 장치 |
| TWI689078B (zh) * | 2018-10-16 | 2020-03-21 | 旺宏電子股份有限公司 | 記憶體元件及其形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386132A (en) * | 1992-11-02 | 1995-01-31 | Wong; Chun C. D. | Multimedia storage system with highly compact memory device |
| KR20010046068A (ko) * | 1999-11-10 | 2001-06-05 | 박종섭 | 반도체 메모리 제조방법 |
| US6750502B1 (en) * | 2000-03-21 | 2004-06-15 | Micron Technology, Inc. | Technique to quench electrical defects in aluminum oxide film |
| TW530416B (en) * | 2002-03-26 | 2003-05-01 | Nanya Technology Corp | Structure and manufacturing method of split gate flash memory |
| US6974739B2 (en) * | 2003-05-16 | 2005-12-13 | Promos Technologies Inc. | Fabrication of dielectric on a gate surface to insulate the gate from another element of an integrated circuit |
| TWI235411B (en) * | 2003-07-23 | 2005-07-01 | Samsung Electronics Co Ltd | Self-aligned inner gate recess channel transistor and method of forming the same |
| KR100642901B1 (ko) * | 2003-10-22 | 2006-11-03 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자의 제조 방법 |
-
2005
- 2005-12-29 KR KR1020050134122A patent/KR100731076B1/ko not_active IP Right Cessation
-
2006
- 2006-12-25 CN CNA2006101701894A patent/CN1992233A/zh active Pending
- 2006-12-28 US US11/648,382 patent/US20070158732A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108630687A (zh) * | 2017-03-15 | 2018-10-09 | 上海格易电子有限公司 | 一种存储单元及非易失性存储器 |
| CN108630687B (zh) * | 2017-03-15 | 2020-11-03 | 上海格易电子有限公司 | 一种存储单元及非易失性存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100731076B1 (ko) | 2007-06-22 |
| US20070158732A1 (en) | 2007-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5781733B2 (ja) | 不揮発性メモリセル及びその製造方法 | |
| TWI720350B (zh) | 分柵式非揮發性記憶體及其製備方法 | |
| JP5524632B2 (ja) | 半導体記憶装置 | |
| JP2009054707A (ja) | 半導体記憶装置およびその製造方法 | |
| US8546217B2 (en) | Flash memory and method for forming the same | |
| CN1905195A (zh) | 闪存器件及其制造方法 | |
| CN1653615A (zh) | 非易失半导体闪存及制造方法 | |
| CN1992352A (zh) | 闪存器件及其制造方法 | |
| CN1992235A (zh) | Nor型闪存单元阵列及其制造方法 | |
| CN1992233A (zh) | 具有垂直分裂栅结构的闪存装置及其制造方法 | |
| US11545430B2 (en) | Integrated circuitry and method used in forming a memory array comprising strings of memory cells | |
| US9209197B2 (en) | Memory gate landing pad made from dummy features | |
| CN114927528A (zh) | 存储器结构及其形成方法 | |
| CN110277399B (zh) | Sonos存储器及其制造方法 | |
| US10312254B2 (en) | Semiconductor device and a manufacturing method thereof | |
| KR20050091871A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN1971918A (zh) | 非易失性半导体存储器及其制造方法 | |
| CN1215565C (zh) | 形成浮动栅存储单元的存储器阵列自对准法和存储器阵列 | |
| US20230164985A1 (en) | Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells | |
| KR100866261B1 (ko) | 함몰된 채널에 분리 게이트를 갖는 플래시 메모리 소자와이를 이용한 플래시 메모리 어레이 및 그 제조방법 | |
| US20230062084A1 (en) | Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells | |
| US20240074201A1 (en) | Memory Circuitry And Method Used In Forming Memory Circuitry | |
| US20230320091A1 (en) | Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells | |
| KR20080037229A (ko) | 세 가지 상태를 갖는 비휘발성 메모리 및 그 제조방법 | |
| TWI597784B (zh) | 記憶胞、非揮發性半導體記憶裝置及記憶胞之寫入方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |