CN1905195A - 闪存器件及其制造方法 - Google Patents

闪存器件及其制造方法 Download PDF

Info

Publication number
CN1905195A
CN1905195A CNA2005101375496A CN200510137549A CN1905195A CN 1905195 A CN1905195 A CN 1905195A CN A2005101375496 A CNA2005101375496 A CN A2005101375496A CN 200510137549 A CN200510137549 A CN 200510137549A CN 1905195 A CN1905195 A CN 1905195A
Authority
CN
China
Prior art keywords
film
word line
drain electrode
semiconductor substrate
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101375496A
Other languages
English (en)
Other versions
CN100492647C (zh
Inventor
黄畴元
金占寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1905195A publication Critical patent/CN1905195A/zh
Application granted granted Critical
Publication of CN100492647C publication Critical patent/CN100492647C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Abstract

本发明提供一种闪存器件及其制造方法，其包括具有源极选择线、多条字线及漏极选择线的串结构，形成自对准接触后，第一绝缘膜填充于所述字线之间、所述字线与所述源极选择线之间及所述字线与所述漏极选择线之间。间隔物利用第二绝缘膜形成于所述源极选择线及所述漏极选择线的侧壁上。在此情况下，该第一绝缘膜具有小于该第二绝缘膜的介电常数值的介电常数值。因此，可形成稳定的自对准接触，可使编程操作中的Vt扰动现象最小化，且可改善器件的操作速度。

Description

闪存器件及其制造方法
技术领域
本发明涉及闪存器件(flash memory device)及其制造方法，更具体地，涉及一种闪存器件及其制造方法，其中可使在编程操作中的Vt扰动现象(disturbance phenomenon)最小化，可改善器件的操作速度且可形成稳定的自对准接触。
背景技术
闪存为一种类型的非易失性存储器，即使在断电时其也可保持数据。闪存可电编程和擦除，且不需要以预定周期重写数据的刷新功能。该闪存器件可取决于单元的结构及操作条件主要分类为两种：NOR及NAND类型的闪存。该NOR类型闪存具有多个并行连接的字线且可编程及可擦除预定地址。该NOR类型闪存一般用于需要高速操作的应用。相反，该NAND类型闪存具有这样的结构，其中多个存储单元晶体管串行连接以形成一个串(string)且该串连接至源极及漏极。该NAND类型闪存一般用于存储高集成数据的应用。
图1为一闪存器件的剖视图，其用于说明在相关技术中制造该器件的方法。
参照图1，在半导体衬底10上形成多条源极选择线SSL及多条字线WL0、WL1，所述字线配置于多条漏极选择线DSL(未示出)之间，其间具有预定距离。在此情况下，考虑到器件及密度，所述字线的数目可为16、32或64。下文中，将源极选择线SSL与漏极选择线一起称作″选择线″。
同时，字线WL0、WL1或选择线SSL具有这样的结构，其中隧道氧化物膜11、用于浮置栅极的导电膜12、电介质膜13、用于控制栅极的导电膜14及导电层15顺序堆迭。此时，选择线SSL的用于浮置栅极的导电膜12与用于控制栅极的导电膜14通过预定工艺而电连接，但是未在图中示出连接。形成它们的工艺在本领域中熟知且将省略其详细描述。
此后，缓冲膜16形成于包括字线WL0、WL1及选择线SSL的半导体衬底10的整个结构上。接着，结区10A、10B通过离子注入工艺而形成。在此情况下，形成于源极选择线SSL之间的结区10B成为公共源极(commonsource)且形成于漏极选择线DSL之间的结区(未示出)成为在后续工艺中将连接至位线(bit line)的漏极。
氮化物膜17沉积于该整个结构上之后，执行毯覆式蚀刻(blanket etch)工艺。由此间隔物17A形成于源极选择线SSL之间的源极选择线SSL的侧壁上及漏极选择线之间的漏极选择线的侧壁上。该氮化物膜间隔物17A对于在蚀刻用于后续自对准接触的接触孔的工艺中的层间绝缘膜的蚀刻选择性的目的是必需的。当该氮化物膜17沉积且形成该间隔物17A时，该氮化物膜17填充在字线WL0、WL1之间。因此，不暴露结区10A，但是部分地暴露公共源极10B或漏极。
用于防止单元损伤并保护所述单元免于离子注入工艺中的离子影响的牺牲性氮化物膜18形成于包括氮化物膜17的整个结构上，该单元损伤是在后续的接触孔形成工艺中通过蚀刻而引起的。该牺牲性氮化物膜18可用作后来的CMP(化学机械抛光工艺)中的抛光停止膜。
自该工艺可看出，自对准接触所必需的氮化物膜17填充于字线WL0、WL1之间。由于氮化物膜的物理特征，应力施加于所述字线WL0、WL1。还公知氮化物膜具有氧化物膜的介电常数的两倍或三倍的介电常数值。为此原因，字线WL0、WL1之间的电容值变高。因此，存在由于编程操作中的距离现象(distance phenomenon)使得编程操作速度降低且相邻单元的阈值电压(Vt)改变的问题。当器件的集成水平变高且字线之间的距离变窄时此现象更加明显。
发明内容
本发明的优点为一种闪存器件及其制造方法，其中以一种方式使得可形成稳定的自对准接触、可使在编程操作中的Vt扰动现象最小化且可改善器件的操作速度，该方式为：在具有源极选择线、多条字线及漏极选择线的串结构中，形成自对准接触后，在字线之间、字线与源极选择线之间及字线与漏极选择线之间填充第一绝缘膜；及使用第二绝缘膜来形成间隔物于源极选择线及漏极选择线的侧壁上，其中该第一绝缘膜具有小于该第二绝缘膜的介电常数值的介电常数值。
根据本发明的一个方面，提供一种闪存器件，其包括：形成于半导体衬底上的多条源极选择线、多条字线及多条漏极选择线；第一绝缘膜，其形成于所述字线之间、所述字线与所述源极选择线之间及所述字线与所述漏极选择线之间的半导体衬底上；及间隔物，其形成于所述源极选择线之间的所述源极选择线的侧壁上且由第二绝缘膜形成。在此情况下，该第一绝缘膜具有小于该第二绝缘膜的介电常数值的介电常数值。
根据本发明的另一方面，提供一种制造闪存器件的方法，其包括以下步骤：在半导体衬底上形成多条源极选择线、多条字线及多条漏极选择线；所述字线之间、所述字线与所述源极选择线之间及所述字线与所述漏极选择线之间的空间埋以第一绝缘膜；及在所述源极选择线之间的所述源极选择线的侧壁上形成由第二绝缘膜形成的间隔物。在此情况下，该第一绝缘膜具有小于该第二绝缘膜的介电常数值的介电常数值。
附图说明
图1为闪存器件的剖视图，其用于说明在相关技术中制造该器件的方法；
图2A至2G为闪存器件的剖视图，其用于说明根据本发明的器件的制造方法；及
图3为示出常规闪存器件与根据本发明的闪存器件之间的编程速度对比的曲线图。
具体实施方式
现在，将参照附图描述根据本发明的优选实施例。由于优选实施例是为了使本领域技术人员能理解本发明而提供，故可以各种方式修改所述实施例且本发明的范围不受稍后所述的优选实施例的限制。
图2A至2G为闪存器件的剖视图，其用于说明根据本发明的器件的制造方法。下文将参照图2A至2G详细描述本发明的实施例。
参照图2A，多条源极选择线SSL、多条字线WL0、WL1及多条漏极选择线(未示出)间隔预定距离地平行形成于半导体衬底100上，该衬底中定义存储单元区及选择晶体管区(源极选择晶体管区及漏极选择晶体管区)。虽然一般16、32或64条字线形成于源极选择线SSL与漏极选择线之间，但是在图中作为每两条字线示出。下文中，将源极选择线SSL及漏极选择线一起称作″选择线″。
同时，字线WL0、WL1或选择线SSL具有这样的结构，其中隧道氧化物膜101、用于浮置栅极的导电膜102、电介质膜103、用于控制栅极的导电膜104及导电层105顺序堆迭。在此情况下，可使用多晶硅来形成用于浮置栅极的导电膜102及用于控制栅极的导电膜104。电介质膜103可具有ONO结构，其中第一氧化物膜、氮化物膜及第二氧化物膜顺序堆迭。另外，可使用包括金属硅化物层或W/WN的堆迭膜来形成导电层105。然而，导电层105并不为必不可少的元件且因此可省略。
另外，选择线SSL的用于浮置栅极的导电膜102与用于控制栅极的导电膜104可通过预定工艺而电连接，但是并未示出于图中。在一可能的配置中，形成字线及选择线后，选择线的用于浮置栅极的导电膜102与用于控制栅极的导电膜104便可通过从选择晶体管区去除电介质膜而电连接。作为另一方法，在后续工艺中，插塞(plug)可形成于选择线中使得选择线的用于浮置栅极的导电膜102与用于控制栅极的导电膜104相连接。
参照图2B，为了减少在形成栅极线的蚀刻工艺中所产生的蚀刻损伤，执行再氧化(re-oxidization)工艺。然后形成用于防止后来的离子注入工艺的损伤的缓冲膜106。可形成该缓冲膜106为具有氧化物膜、氮化物膜或氮氧化物膜的堆迭结构。此时，可形成该氧化物膜为20μ至200μ的厚度且可形成该氮化物膜至10μ至100μ的厚度。
接着执行离子注入工艺从而在暴露的半导体衬底100中形成离子注入区域100A。在此情况下，形成于源极选择线SSL之间的结区100B成为公共源极，且形成于漏极选择线DSL之间的结区(未示出)成为在后续工艺中将连接至位线的漏极。
此后，第一绝缘膜107形成于包括字线及选择线的半导体衬底100的整个结构上。可使用氧化物膜来形成该第一绝缘膜107，该氧化物膜比氮化物膜具有小的介电常数。该第一绝缘膜107的厚度可大于相邻字线之间的距离的1/2。即，相邻字线之间的区域可以被该第一绝缘膜107完全填充。因为字线之间的区域以具有低介电常数的氧化物膜填充，所以字线之间的电容减小。这引起单元的改善的Vt干扰特性。
参照图2C，光致抗蚀剂涂覆于包括第一绝缘膜107的半导体衬底100的整个结构上。接着执行曝光及显影工艺从而形成光致抗蚀剂图案(未示出)。此后，执行将该光致抗蚀剂图案用作蚀刻掩模的蚀刻工艺从而去除形成于半导体衬底100的选择线之间的区域中的第一绝缘膜107。此时，该缓冲膜106可通过控制蚀刻工艺时间或执行使用磷酸的后续清洁工艺而去除。由此，该第一绝缘膜107仅保留于字线WL0、WL1之间、字线与源极选择线SSL之间及字线与漏极选择线之间且结区100B暴露。
参照图2D，用于形成间隔物的第二绝缘膜108形成于包括第一绝缘膜107的半导体衬底100的整个结构上。在此情况下，可使用氮化物膜来形成该第二绝缘膜108。此时，由于第一绝缘膜107埋于字线之间的区域中，故第二绝缘膜108并不形成于字线之间的区域中。因此，可防止由第二绝缘膜108引起的单元应力且可防止字线WL0、WL1之间的电容增加。
参照图2E，执行蚀刻工艺以蚀刻该第二绝缘膜108使得公共源极区被暴露，因此于源极选择线SSL及漏极选择线的侧壁上形成绝缘膜间隔物108A。在此情况下，该蚀刻工艺可使用干式蚀刻工艺。牺牲氮化物膜109形成于包括第二绝缘膜108的半导体衬底100的整个结构上，该牺牲氮化物膜109用于防止在后来的接触孔形成工艺中的蚀刻所引起的单元损伤并保护所述单元免于离子注入工艺中的离子影响。该牺牲氮化物膜109可用作后来的CMP工艺中的抛光停止膜。
可使用该第二绝缘膜108来执行该自对准接触工艺。然而，为了确保足量的蚀刻余量(etch margin)，可形成该牺牲氮化物膜109。在此情况下，若蚀刻余量足够，则可省略该牺牲氮化物膜109。
参照图2F，层间绝缘膜110形成于包括牺牲氮化物膜109的半导体衬底100的整个结构上。接着涂覆光致抗蚀剂且执行曝光及现像工艺从而形成光致抗蚀剂图案111。
参照图2G，通过使用该光致抗蚀剂图案111的蚀刻工艺蚀刻该层间绝缘膜110，因此形成接触孔，半导体衬底100的离子注入区域100B由所述接触孔暴露。接着该光致抗蚀剂图案通过剥离工艺剥离。此后，该接触孔埋以导电材料从而形成接触插塞(contact plug)112。
图3为示出当字线之间的区域以氧化物膜(例如，根据本发明)填充及字线之间的区域以氮化物膜填充时的编程速度的曲线图。从图3中可见，字线之间的区域以氧化物膜填充的情况比字线之间的区域以氮化物膜填充的情况具有快约1V的编程速度，该氮化物膜的介电常数大于该氧化物膜的介电常数。此意味着字线之间的区域以氧化物膜填充的情况比字线之间的区域以氮化物膜填充的情况快约10倍。
如上述，在具有源极选择线、多条字线及漏极选择线的串结构中，形成自对准接触后，第一绝缘膜填充于字线之间、字线与源极选择线之间及字线与漏极选择线之间。使用第二绝缘膜来形成间隔物于源极选择线及漏极选择线的侧壁上。在此情况中，该第一绝缘膜具有小于该第二绝缘膜的介电常数值的介电常数值。因此，可形成稳定的自对准接触，可使在编程操作中的Vt扰动现象最小化；且可改善器件的操作速度。
虽然已参照优选实施例进行了上述描述，但是应了解，在不偏离本发明及权利要求的范围的精神及范围的情况下，本领域技术人员可对本发明进行改变及修改。

Claims (18)

1.一种闪存器件，包括：
多条源极选择线、多条字线及多条漏极选择线，其形成于半导体衬底上；
第一绝缘膜，其形成于所述字线之间、所述字线与所述源极选择线之间及所述字线与所述漏极选择线之间所述半导体衬底上；及
间隔物，其形成于所述源极选择线之间所述源极选择线的侧壁上，所述间隔物由第二绝缘膜形成，
其中所述第一绝缘膜具有小于所述第二绝缘膜的介电常数值的介电常数值。
2.如权利要求1的闪存器件，还包括形成于所述漏极选择线之间所述漏极选择线的侧壁上的间隔物，所述间隔物由所述第二绝缘膜形成。
3.如权利要求1的闪存器件，其中所述字线、所述源极选择线及所述漏极选择线包括顺序堆迭的隧道氧化物膜、用于浮置栅极的第一导电膜、电介质膜及用于控制栅极的第二导电膜。
4.如权利要求1的闪存器件，还包括形成于包括所述字线、所述源极选择线及所述漏极选择线的所述半导体衬底上的缓冲膜。
5.如权利要求1的闪存器件，还包括：结区，所述结区形成于所述字线之间所述半导体衬底中；公共源极区，所述公共源极区形成于所述源极选择线之间所述半导体衬底中；及公共漏极区，所述公共漏极区形成于所述漏极选择线之间所述半导体衬底中。
6.如权利要求1的闪存器件，其中所述绝缘膜具有大于所述字线之间的距离的1/2的厚度。
7.如权利要求1的闪存器件，还包括牺牲氮化物膜，所述牺牲氮化物膜形成于包括所述间隔物的顶部的所述半导体衬底的整个表面上。
8.一种制造闪存器件的方法，其包括步骤：
在半导体衬底上形成多条源极选择线、多条字线及多条漏极选择线；
用第一绝缘膜填埋所述字线之间、所述字线与所述源极选择线之间及所述字线与所述漏极选择线之间的空间；及
在所述源极选择线之间所述源极选择线的侧壁上形成由第二绝缘膜形成的间隔物，
其中所述第一绝缘膜具有小于所述第二绝缘膜的介电常数值的介电常数值。
9.如权利要求8的方法，还包括步骤：
在所述间隔物形成后，于所述半导体衬底的整个结构上形成层间绝缘膜；
蚀刻所述层间绝缘膜的预定区域从而形成接触孔，所述半导体衬底通过所述接触孔暴露；及
用导电材料填埋所述接触孔从而形成接触插塞。
10.如权利要求8的方法，其中所述字线、所述源极选择线及所述漏极选择线通过顺序堆迭并选择性地蚀刻隧道氧化物膜、第一导电膜、电介质膜及第二导电膜而形成。
11.如权利要求8的方法，还包括步骤：在所述字线、所述源极选择线及所述漏极选择线被形成后，在所述第一绝缘膜被形成前，于包括所述字线、所述源极选择线及所述漏极选择线的所述半导体衬底上形成缓冲膜。
12.如权利要求11的方法，其中利用氮化物膜、氧化物膜或氮氧化物膜来形成所述缓冲膜。
13.如权利要求12的方法，其中所述氮化物膜形成为10μ至100μ的厚度，且所述氧化物膜形成为20μ至200μ的厚度。
14.如权利要求11的方法，还包括步骤：在形成所述缓冲膜后，在所述第一绝缘膜被形成前，执行离子注入工艺从而形成离子注入区。
15.如权利要求11的方法，还包括步骤：在所述字线、所述源极选择线及所述漏极选择线被形成后，在所述缓冲膜被形成前，执行再氧化工艺。
16.如权利要求8的方法，其中所述氧化物膜具有大于相邻字线之间的距离的1/2的厚度。
17.如权利要求8的方法，其中所述蚀刻工艺包括干式蚀刻工艺从而去除形成于相邻源极选择线之间的区域中或相邻漏极选择线之间的区域中的氧化物膜。
18.如权利要求8的方法，还包括步骤：在所述间隔物被形成后，在所述层间绝缘膜被形成前，于包括所述间隔物的所述半导体衬底的整个结构上形成牺牲氮化物膜。
CNB2005101375496A 2005-07-26 2005-12-30 闪存器件及其制造方法 Expired - Fee Related CN100492647C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050067709A KR100632634B1 (ko) 2005-07-26 2005-07-26 플래시 메모리 소자 및 그 제조 방법
KR67709/05 2005-07-26

Publications (2)

Publication Number Publication Date
CN1905195A true CN1905195A (zh) 2007-01-31
CN100492647C CN100492647C (zh) 2009-05-27

Family

ID=37635521

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101375496A Expired - Fee Related CN100492647C (zh) 2005-07-26 2005-12-30 闪存器件及其制造方法

Country Status (5)

Country Link
US (1) US20070034929A1 (zh)
JP (1) JP2007036173A (zh)
KR (1) KR100632634B1 (zh)
CN (1) CN100492647C (zh)
TW (1) TWI268580B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538364A (zh) * 2014-12-25 2015-04-22 上海华虹宏力半导体制造有限公司 稳定闪存单元字线阈值电压的方法
CN104538361A (zh) * 2014-12-25 2015-04-22 上海华虹宏力半导体制造有限公司 控制闪存单元阈值电压的方法
CN110391241A (zh) * 2018-04-13 2019-10-29 华邦电子股份有限公司 存储器装置及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005042071B4 (de) * 2005-08-31 2007-11-08 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur
US20080003745A1 (en) * 2006-06-30 2008-01-03 Hynix Semiconductor Inc. Method of manufacturing a flash memory device
KR100875054B1 (ko) 2006-12-28 2008-12-19 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
US7773429B2 (en) * 2007-02-22 2010-08-10 Hynix Semiconductor Inc. Non-volatile memory device and driving method thereof
JP2009010011A (ja) * 2007-06-26 2009-01-15 Toshiba Corp 半導体装置およびその製造方法
KR100880332B1 (ko) * 2007-09-06 2009-01-28 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 제조 방법
KR100919342B1 (ko) * 2007-09-06 2009-09-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100939411B1 (ko) * 2008-01-29 2010-01-28 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 및 그의 제조 방법
KR101420352B1 (ko) 2008-04-07 2014-07-16 삼성전자주식회사 메모리 소자 및 그 동작방법
KR20100079960A (ko) * 2008-12-31 2010-07-08 삼성전자주식회사 플래시 메모리 소자의 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730000A (ja) * 1993-07-09 1995-01-31 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US6894341B2 (en) * 2001-12-25 2005-05-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method
JP2004006433A (ja) * 2002-03-15 2004-01-08 Toshiba Corp 半導体記憶装置及びその製造方法
JP2003282745A (ja) * 2002-03-26 2003-10-03 Toshiba Corp 半導体記憶装置
KR100500448B1 (ko) * 2003-02-06 2005-07-14 삼성전자주식회사 선택적 디스포저블 스페이서 기술을 사용하는 반도체집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로
JP2005109236A (ja) * 2003-09-30 2005-04-21 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2005116970A (ja) * 2003-10-10 2005-04-28 Toshiba Corp 不揮発性半導体記憶装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538364A (zh) * 2014-12-25 2015-04-22 上海华虹宏力半导体制造有限公司 稳定闪存单元字线阈值电压的方法
CN104538361A (zh) * 2014-12-25 2015-04-22 上海华虹宏力半导体制造有限公司 控制闪存单元阈值电压的方法
CN104538361B (zh) * 2014-12-25 2017-08-25 上海华虹宏力半导体制造有限公司 控制闪存单元阈值电压的方法
CN104538364B (zh) * 2014-12-25 2018-01-26 上海华虹宏力半导体制造有限公司 稳定闪存单元字线阈值电压的方法
CN110391241A (zh) * 2018-04-13 2019-10-29 华邦电子股份有限公司 存储器装置及其制造方法

Also Published As

Publication number Publication date
TW200705615A (en) 2007-02-01
JP2007036173A (ja) 2007-02-08
TWI268580B (en) 2006-12-11
US20070034929A1 (en) 2007-02-15
CN100492647C (zh) 2009-05-27
KR100632634B1 (ko) 2006-10-11

Similar Documents

Publication Publication Date Title
CN100492647C (zh) 闪存器件及其制造方法
KR101032266B1 (ko) 스케일링가능 자체정렬 듀얼 플로팅 게이트 메모리 셀 어레이 및 이 어레이를 형성하기 위한 방법
KR20050091702A (ko) 메모리 셀 전하 저장 요소 당 2중 제어 게이트들을구비하는 플래시 메모리 셀 어레이
US10797065B2 (en) Nonvolatile semiconductor storage device and method of manufacture thereof
JP2007299975A (ja) 半導体装置およびその製造方法
JP2007013077A (ja) Ｎａｎｄ型フラッシュメモリ素子、その製造方法およびその駆動方法
JP2007521653A (ja) 垂直方向の突起部を有するフローティングゲート構造
US7049189B2 (en) Method of fabricating non-volatile memory cell adapted for integration of devices and for multiple read/write operations
CN108807400B (zh) P沟道闪存单元及其操作方法、制造方法和闪存器件
CN1901200A (zh) 非易失存储器及其制造方法
US10304680B1 (en) Fabricating semiconductor devices having patterns with different feature sizes
CN1992235A (zh) Nor型闪存单元阵列及其制造方法
CN1956171A (zh) 形成非易失性存储器件的方法及由此形成的器件
CN100517656C (zh) 制造非易失性存储器件的方法
US7611946B2 (en) Method of fabricating a non-volatile memory device
US7576011B2 (en) Method of forming contact plug in semiconductor
CN1992233A (zh) 具有垂直分裂栅结构的闪存装置及其制造方法
KR102427647B1 (ko) 반도체 장치 및 그 제조 방법
KR100607329B1 (ko) 플래쉬 메모리 소자의 제조 방법
US7851304B2 (en) Nonvolatile memory device and fabrication method
KR101030642B1 (ko) 비휘발성 메모리 소자의 금속 배선 형성 방법
KR100297109B1 (ko) 플래쉬 메모리 소자, 그 제조 방법 및 소거 방법
KR20060084105A (ko) 낸드 플래쉬 메모리 소자의 제조방법
KR100798767B1 (ko) 플래시 메모리 소자의 제조방법
CN1893087A (zh) 具有栅极间插件的闪存器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090527

Termination date: 20101230