CN104538361A - 控制闪存单元阈值电压的方法 - Google Patents

控制闪存单元阈值电压的方法 Download PDF

Info

Publication number
CN104538361A
CN104538361A CN201410838328.0A CN201410838328A CN104538361A CN 104538361 A CN104538361 A CN 104538361A CN 201410838328 A CN201410838328 A CN 201410838328A CN 104538361 A CN104538361 A CN 104538361A
Authority
CN
China
Prior art keywords
flash cell
threshold voltage
polysilicon layer
layer
silicon chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410838328.0A
Other languages
English (en)
Other versions
CN104538361B (zh
Inventor
张怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410838328.0A priority Critical patent/CN104538361B/zh
Publication of CN104538361A publication Critical patent/CN104538361A/zh
Application granted granted Critical
Publication of CN104538361B publication Critical patent/CN104538361B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种控制闪存单元阈值电压的方法，包括：在硅片布置光刻胶，去除硅片的器件区域上的光刻胶，留下外围部分上的光刻胶；针对与将要形成的闪存单元的浮栅相对应的特定硅片区域执行第一次单元注入；对硅片执行处理以便在硅片上依次形成栅极氧化层、多晶硅层、氮化硅层及掩模层；针对闪存单元区域，完全刻蚀掉氮化硅层以及掩模层的厚度，对多晶硅层进行部分刻蚀以去掉多晶硅层的部分厚度，而留下多晶硅层的部分厚度；针对闪存单元区域执行第二次字线注入。其中，通过反馈机制，根据对多晶硅层进行部分蚀刻后留下的多晶硅层的部分厚度，设定第二次字线注入的注入条件。

Description

控制闪存单元阈值电压的方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种控制闪存单元阈值电压的方法。
背景技术
当前的闪存产品(随机存取时间为0.12ms的闪存产品)，闪存产品的阈值电压存在较大的变化。具体地说，闪存产品的阈值电压一般总体上取决于下述的两个因素：第一个因素是闪存单元的字线下阈值(Vt1),第二个因素是闪存单元的浮栅下阈值(Vt2)。
图1和图2示意性地示出了根据现有技术的闪存单元的制造方法的相关步骤。如图1和图2所示，在硅片布置光刻胶，并去除硅片的有源区100上的光刻胶，而留下硅片的外围部分200上的光刻胶；随后对硅片的有源区100的一部分执行第一次单元注入(如图1的向下的箭头所示)；对硅片执行处理以便在硅片上依次形成栅极氧化层101、多晶硅层102、氮化硅层103以及掩模层104；并且针对闪存单元区域，完全刻蚀掉氮化硅层103以及掩模层104的厚度，并部分地刻蚀多晶硅层102的厚度；随后针对闪存单元区域执行第二次字线注入。
第二次字线注入用于控制闪存单元的字线沟道阈值电压部分Vt1；第二次字线注入工艺针对的是整个闪存单元区域，所以对浮栅沟道阈值电压部分Vt2也是会有影响的。所以，字线下阈值Vt1受到第二次字线注入的影响；浮栅下阈值Vt2受到第一次单元注入和第二次字线注入的影响。但是，由于工艺的复杂性，后续的热过程也能影响第一次单元注入后掺杂物的横向扩散，从而影响字线沟道的掺杂量。这些因素都会影响最终的闪存单元的阈值电压。
在上述现有技术的方法中，在调节浮栅沟道的阈值电压时，第一次单元注入时硅片上存在栅极氧化层和多晶硅层，总体膜层比较厚，所以第一次单元注入的注入元素进入硅衬底的量受作为控制栅的多晶硅层的厚度的影响会比较大。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够通过调节控制栅厚度来调节控制闪存单元阈值电压的方法。
为了实现上述技术目的，根据本发明，提供了一种控制闪存单元阈值电压的方法，包括：
第一步骤：在硅片布置光刻胶，并去除硅片的包含闪存单元区域的器件区域上的光刻胶，而留下硅片的外围部分上的光刻胶；
第二步骤：针对与将要形成的闪存单元的浮栅相对应的特定硅片区域执行第一次单元注入；
第三步骤：对硅片执行处理以便在硅片上依次形成栅极氧化层、多晶硅层、氮化硅层以及掩模层；
第四步骤：针对闪存单元区域，完全刻蚀掉氮化硅层以及掩模层的厚度，并对多晶硅层进行部分刻蚀以去掉多晶硅层的部分厚度，而留下多晶硅层的部分厚度；
第五步骤：针对闪存单元区域执行第二次字线注入。
优选地，根据第四步骤中对多晶硅层进行部分蚀刻后留下的多晶硅层的部分厚度来设定第五步骤的第二次字线注入的注入条件。
而且，进一步优选地，通过反馈机制，根据第四步骤中对多晶硅层进行部分蚀刻后留下的多晶硅层的部分厚度，设定第五步骤的第二次字线注入的注入条件。
优选地，所述闪存单元是NOR型闪存单元。
优选地，注入条件包括注入能量。
优选地，注入条件包括注入时间。
优选地，注入条件包括注入元素。
优选地，所述方法用于制造NOR型闪存单元。
在本发明的控制闪存单元阈值电压的方法中，针对不同的闪存单元阈值电压要求，通过判断多晶硅层蚀刻后的剩余厚度来选择不同的第二次字线注入条件，以获得较为稳定的闪存单元阈值电压值，并且进一步通过反馈机制可以更有效并且更精确地控制最终的闪存单元阈值电压。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据现有技术的闪存单元的制造方法。
图2示意性地示出了根据现有技术的闪存单元的制造方法。
图3示意性地示出了闪存单元的字线阈值电压。
图4示意性地示出了根据本发明优选实施例的控制闪存单元阈值电压的方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图4示意性地示出了根据本发明优选实施例的控制闪存单元阈值电压的方法的流程图。例如，根据本发明优选实施例的控制闪存单元阈值电压的方法可适用于NOR型闪存单元的制造。
具体地，如图4所示，根据本发明优选实施例的控制闪存单元阈值电压的方法包括：
第一步骤S1：在硅片布置光刻胶，并去除硅片的包含闪存单元区域的器件区域100上的光刻胶，而留下硅片的外围部分200上的光刻胶；
第二步骤S2：针对与将要形成的闪存单元的浮栅相对应的特定硅片区域执行第一次单元注入(如图1的向下的箭头所示)；
第三步骤S3：对硅片执行处理以便在硅片上依次形成栅极氧化层101、多晶硅层102、氮化硅层103以及掩模层104；
第四步骤S4：针对闪存单元区域(显然，闪存单元区域包含上述特定硅片区域)，完全刻蚀掉氮化硅层103以及掩模层104的厚度，并对多晶硅层102进行部分刻蚀以去掉多晶硅层102的部分厚度，而留下多晶硅层102的部分厚度；
第五步骤S5：针对闪存单元区域执行第二次字线注入(如图2的向下的箭头所示)。
由此，在本发明的控制闪存单元阈值电压的方法中，第五步骤S5的第二次字线注入的注入条件(例如注入能量、注入时间、注入元素)是根据多晶硅层蚀刻后的剩余厚度(即，第四步骤中对多晶硅层进行部分蚀刻后留下的多晶硅层的部分厚度)而设定的。
优选地，通过反馈机制，根据第四步骤中对多晶硅层进行部分蚀刻后留下的多晶硅层的部分厚度，来设定第五步骤的第二次字线注入的注入条件。具体地，可以在制程系统中提出一种反馈机制，通过判断多晶硅层蚀刻后的剩余厚度来选择不同的第二次字线注入条件，以获得较为稳定的闪存单元阈值电压值；其中，由于不同产品具有不同要求，因此第二次字线注入的注入条件及多晶硅蚀刻后剩余厚度的划分应以不同产品的要求而设定。
这样，在本发明的控制闪存单元阈值电压的方法中，针对不同的闪存单元阈值电压要求，通过判断多晶硅层蚀刻后的剩余厚度来选择不同的第二次字线注入条件，以获得较为稳定的闪存单元阈值电压值，并且进一步通过反馈机制，可以更有效并且更精确地控制最终的闪存单元阈值电压。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种控制闪存单元阈值电压的方法，其特征在于包括：
第一步骤：在硅片布置光刻胶，并去除硅片的包含闪存单元区域的器件区域上的光刻胶，而留下硅片的外围部分上的光刻胶；
第二步骤：针对与将要形成的闪存单元的浮栅相对应的特定硅片区域执行第一次单元注入；
第三步骤：对硅片执行处理以便在硅片上依次形成栅极氧化层、多晶硅层、氮化硅层以及掩模层；
第四步骤：针对闪存单元区域，完全刻蚀掉氮化硅层以及掩模层的厚度，并对多晶硅层进行部分刻蚀以去掉多晶硅层的部分厚度，而留下多晶硅层的部分厚度；
第五步骤：针对闪存单元区域执行第二次字线注入。
2.根据权利要求1所述的控制闪存单元阈值电压的方法，其特征在于，根据第四步骤中对多晶硅层进行部分蚀刻后留下的多晶硅层的部分厚度来设定第五步骤的第二次字线注入的注入条件。
3.根据权利要求2所述的控制闪存单元阈值电压的方法，其特征在于，通过反馈机制，根据第四步骤中对多晶硅层进行部分蚀刻后留下的多晶硅层的部分厚度，设定第五步骤的第二次字线注入的注入条件。
4.根据权利要求1或2所述的控制闪存单元阈值电压的方法，其特征在于，所述闪存单元是NOR型闪存单元。
5.根据权利要求1或2所述的控制闪存单元阈值电压的方法，其特征在于，注入条件包括注入能量。
6.根据权利要求1或2所述的控制闪存单元阈值电压的方法，其特征在于，注入时间。
7.根据权利要求1或2所述的控制闪存单元阈值电压的方法，其特征在于，注入元素。
8.根据权利要求1或2所述的控制闪存单元阈值电压的方法，其特征在于，所述方法用于制造NOR型闪存单元。
CN201410838328.0A 2014-12-25 2014-12-25 控制闪存单元阈值电压的方法 Active CN104538361B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410838328.0A CN104538361B (zh) 2014-12-25 2014-12-25 控制闪存单元阈值电压的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410838328.0A CN104538361B (zh) 2014-12-25 2014-12-25 控制闪存单元阈值电压的方法

Publications (2)

Publication Number Publication Date
CN104538361A true CN104538361A (zh) 2015-04-22
CN104538361B CN104538361B (zh) 2017-08-25

Family

ID=52853864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410838328.0A Active CN104538361B (zh) 2014-12-25 2014-12-25 控制闪存单元阈值电压的方法

Country Status (1)

Country Link
CN (1) CN104538361B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5479036A (en) * 1993-12-02 1995-12-26 United Microelectronics Corporation Fieldless split-gate EPROM/Flash EPROM
CN1309426A (zh) * 1999-11-12 2001-08-22 密克罗奇普技术公司 用于独立阀值电压控制的存储单元和选择栅的装置及方法
CN1905195A (zh) * 2005-07-26 2007-01-31 海力士半导体有限公司 闪存器件及其制造方法
CN1979788A (zh) * 2005-12-09 2007-06-13 东部电子股份有限公司 多位闪存单元的制造方法
US20100159660A1 (en) * 2008-12-24 2010-06-24 Cheon-Man Shim Method of manufacturing flash memory device
CN102290376A (zh) * 2011-08-26 2011-12-21 上海宏力半导体制造有限公司 半导体集成器件形成方法
CN104157616A (zh) * 2014-08-26 2014-11-19 上海华虹宏力半导体制造有限公司 闪存存储单元及其形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5479036A (en) * 1993-12-02 1995-12-26 United Microelectronics Corporation Fieldless split-gate EPROM/Flash EPROM
CN1309426A (zh) * 1999-11-12 2001-08-22 密克罗奇普技术公司 用于独立阀值电压控制的存储单元和选择栅的装置及方法
CN1905195A (zh) * 2005-07-26 2007-01-31 海力士半导体有限公司 闪存器件及其制造方法
CN1979788A (zh) * 2005-12-09 2007-06-13 东部电子股份有限公司 多位闪存单元的制造方法
US20070206414A1 (en) * 2005-12-09 2007-09-06 Cheol Sang Kwak Method of fabricating a multi-bit memory cell
US20100159660A1 (en) * 2008-12-24 2010-06-24 Cheon-Man Shim Method of manufacturing flash memory device
CN102290376A (zh) * 2011-08-26 2011-12-21 上海宏力半导体制造有限公司 半导体集成器件形成方法
CN104157616A (zh) * 2014-08-26 2014-11-19 上海华虹宏力半导体制造有限公司 闪存存储单元及其形成方法

Also Published As

Publication number Publication date
CN104538361B (zh) 2017-08-25

Similar Documents

Publication Publication Date Title
US10411138B2 (en) Flash memory structure, memory array and fabrication method thereof
CN103311188B (zh) 可编程可抹除的单一多晶硅层非挥发性存储器的制造方法
CN104425366A (zh) 半导体结构的形成方法
CN102945832B (zh) 闪存器件的形成方法
US9331160B2 (en) Split-gate non-volatile memory cells having gap protection zones
CN105206532A (zh) 用于处理载体的方法、载体和分裂栅极场效应晶体管结构
CN105448842A (zh) 半导体器件的制作方法
CN103579119A (zh) 一种eeprom存储单元的制造方法
CN104538361A (zh) 控制闪存单元阈值电压的方法
CN106876399B (zh) 一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法
CN104882482A (zh) 一种半导体结构及其制备方法
CN103258731B (zh) 避免硅衬底表面损伤的方法
CN107994025B (zh) 增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构
CN103378006B (zh) 应力记忆技术中形成应力层的方法
CN104538364B (zh) 稳定闪存单元字线阈值电压的方法
CN105070718B (zh) 一种降低sonos存储器串联电阻的方法
US9595547B2 (en) Array substrate and method for repairing broken data line
CN105118832A (zh) Sonos存储器及其制造方法
KR100870383B1 (ko) 낸드 플래시 메모리 소자의 제조방법
CN103578949B (zh) 栅极多晶硅和多晶硅电阻集成制作方法
CN105990092B (zh) 半导体结构的形成方法
CN102593055B (zh) 高压器件集成电路的制造方法
CN104779209B (zh) 闪存的制造方法
US20090194804A1 (en) Non-volatile memory cell
CN102394243B (zh) 自对准闪存中的浮栅结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant