CN103311188B - 可编程可抹除的单一多晶硅层非挥发性存储器的制造方法 - Google Patents

可编程可抹除的单一多晶硅层非挥发性存储器的制造方法 Download PDF

Info

Publication number
CN103311188B
CN103311188B CN201310006216.4A CN201310006216A CN103311188B CN 103311188 B CN103311188 B CN 103311188B CN 201310006216 A CN201310006216 A CN 201310006216A CN 103311188 B CN103311188 B CN 103311188B
Authority
CN
China
Prior art keywords
grid
area
oxide layer
transistor
oxic horizon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310006216.4A
Other languages
English (en)
Other versions
CN103311188A (zh
Inventor
徐德训
陈信铭
景文澔
陈纬仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN103311188A publication Critical patent/CN103311188A/zh
Application granted granted Critical
Publication of CN103311188B publication Critical patent/CN103311188B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种具可编程可抹除的单一多晶硅非挥发性存储器的制作方法，包括下列步骤：在一第一型基板中定义一第一区域与一第二区域；在该第一区域中形成一第二型阱区；在该第一区域的表面上形成一第一栅极氧化层与一第二栅极氧化层，其中该第二栅极氧化层延伸并相邻于该第二区域；蚀刻位于该第二区域上的该第二栅极氧化层；在该第一栅极氧化层与该第二栅极氧化层上形成二个多晶硅栅极；以及在该第二区域中形成一第二型掺杂区以及在该第二型阱区中形成多个第一型掺杂区。

Description

可编程可抹除的单一多晶硅层非挥发性存储器的制造方法
技术领域
本发明涉及一种非挥发性存储器(nonvolatilememory)，且特别是涉及一种具有可编程可抹除的单一多晶硅层非挥发性存储器的制造方法。
背景技术
请参照图1，其所绘示为现有具可编程的双多晶硅层非挥发性存储器(programmabledual-polynonvolatilememory)示意图。此具可编程的双多晶硅层的非挥发性存储器又称为浮动栅极晶体管(floating-gatetransistor)。此非挥发性存储器包括堆叠且不相接触的二个栅极，上方为控制栅极(controlgate)12连接至控制线(C)、下方为浮动栅极(floatinggate)14。而在p型基板(P-substrate)中包括一n型源极掺杂区域(ntypesourcedopedregion)连接至源极线(S)以及一n型漏极掺杂区域(ntypedraindopedregion)连接至漏极线(D)。
举例来说，于编程状态(programmedstate)时，漏极线(D)提供一高电压(例如+16V)、源极线(S)提供一接地电压(Ground)、控制线(C)提供一控制电压(例如+25V)。因此，当电子由源极线(S)经过n通道(n-channel)至漏极线(D)的过程，热载流子(hotcarrier)，例如热电子(hotelectron)，会被控制栅极12上的控制电压所吸引并且注入(inject)浮动栅极14中。此时，浮动栅极14累积许多载流子(carrier)，因此可视为第一存储状态(例如“0”)。
在未编程状态(not-programmedstate)时，浮动栅极14中没有任何载流子(carrier)，因此可视为第二存储状态(例如“1”)。
换句话说，在第一存储状态以及第二存储状态将造成浮动栅极晶体管的漏极电流(id)与栅极源电压(Vgs)的特性(id-Vgscharacteristic)变化。因此，根据漏极电流(id)与栅极源电压(Vgs)的特性(id-Vgscharacteristic)变化即可得知浮动栅极晶体管的存储状态。
然而，双多晶硅层的非挥发性存储器由于需要分开制作浮动栅极14以及控制栅极12，因此需要较多的制作步骤才可完成，并且不相容于传统标准CMOS晶体管的制作工艺。
美国专利US6678190公开一种具可编程的单一多晶硅层非挥发性存储器。请参照图2A，其所绘示为现有具可编程的单一多晶硅层非挥发性存储器示意图；图2B所绘示为现有具可编程的单一多晶硅层非挥发性存储器的上视图；图2C所绘示为现有具可编程的单一多晶硅层非挥发性存储器的电路图。
如图2A至图2C所示，现有具可编程的单一多晶硅层非挥发性存储器包括二个串接(seriallyconnected)的PMOS晶体管。第一PMOS晶体管作为选择晶体管(selecttransistor)，其选择栅极(selectgate)24连接至一选择栅极电压(selectgatevoltage，VSG)，p型源极掺杂区域(ptypesourcedopedregion)21连接至源极线电压(sourcelinevoltage，VSL)。再者，p型漏极掺杂区域22可视为第一PMOS晶体管的p型漏极掺杂区域(ptypedraindopedregion)与第二PMOS晶体管的p型第一掺杂区域相互连接。第二PMOS晶体管上方包括一浮动栅极26，其p型第二掺杂区域23连接至位线电压(bitlinevoltage，VBL)。再者，该二PMOS晶体管制作于一N型阱区(N-well，NW)其连接至一N型阱区电压(N-wellvoltage，VNW)。其中，第二PMOS晶体管作为浮动栅极晶体管。
再者，经由适当地控制选择栅极电压(VSG)、源极线电压(VSL)、位线电压(VBL)、以及N型阱区电压(VNW)即可以使现有具可编程的单一多晶硅层非挥发性存储器进入编程状态、或者读取状态。
由于现有具可编程的单一多晶硅层非挥发性存储器中，2个PMOS晶体管各仅有一个栅极24、26，因此可完全相容于传统标准CMOS晶体管的制作工艺。
然而，图1与第2图的非挥发性存储器仅具备可编程的功能，其仅可利用电气特性将热载流子注入于浮动栅极中，并无法利用电气的特性来将浮动栅极中的存储载流子移除，仅可利用紫外光(ultravilotelight)照射方式来清除于浮动栅极中的存储载流子，进而达成数据抹除的功能。因此，这类非挥发性存储器被称为具一次编程的存储器(onetimeprogrammingmemory，简称OTPmemory)。
因此，如何改进上述具可编程的单一多晶硅层非挥发性存储器，并且达成具可编程可抹除的单一多晶硅层非挥发性存储器，也就是达成具多次编程的存储器(multi-timesprogrammingmemory，简称MTPmemory)即是本发明所欲达成的目的。
发明内容
本发明的目的在于提供一种具可编程可抹除的单一多晶硅层非挥发性存储器的制造方法。针对现有非挥发性存储器进行改进达成具可编程可抹除的单一多晶硅层非挥发性存储器。
为达上述目的，本发明提供一种具有可编程可抹除的单一多晶硅非挥发性存储器的制作方法，包括下列步骤：形成一浮动栅极晶体管的栅极氧化层；将该浮动栅极晶体管的一通道区域上方定义为该栅极氧化层的一第一部分，其中在一编程状态时，多个载流子将通过该第一部分而注入于该浮动栅极晶体管；定义该栅极氧化层的一第二部分，其中在一抹除状态时，该些载流子将通过该第二部分而退出该浮动栅极晶体管；以及在该栅极氧化层上形成一多晶硅栅极；其中，该栅极氧化层的该第一部分的厚度相异于该栅极氧化层的该第二部分的厚度。
本发明有关于一种具有可编程可抹除的单一多晶硅非挥发性存储器的制作方法，包括下列步骤：在一第一型基板中定义一第一区域与一第二区域；在该第一区域中形成一第二型阱区；在该第一区域的表面上形成一第一栅极氧化层与一第二栅极氧化层，其中该第二栅极氧化层延伸并相邻于该第二区域，且该第二栅极氧化层的一第一部分位于该第一区域上方，该栅极氧化层的一第二部分位于该第二区域上方；处理该第二栅极氧化层，使得该第一部分的厚度相异于该第二部分的厚度；在该第一栅极氧化层与该第二栅极氧化层上形成二个多晶硅栅极；以及在该第二区域中形成一第二型掺杂区以及在该第二型阱区中形成多个第一型掺杂区。
为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附附图，作详细说明如下：
附图说明
图1为现有具可编程的双多晶硅层非挥发性存储器示意图；
图2A～图2C为现有具可编程的单一多晶硅层非挥发性存储器示意图；
图3A～图3D为本发明具可编程可抹除的单一多晶硅层非挥发性存储器的第一实施例；
图4为利用标准CMOS制作工艺来制造本发明非挥发性存储器的流程图；
图5A至图5H为利用标准CMOS制作工艺所完成的非挥发性存储器；
图6为栅极氧化层厚度与抹除线电压(VEL)之间的关系。
主要元件符号说明
12：控制栅极
14、36：浮动栅极
21：p型源极掺杂区域
22：p型漏极掺杂区域
23：p型第二掺杂区域
24：选择栅极
26：浮动栅极
31：p型源极掺杂区域
32：p型漏极掺杂区域
33：p型第二掺杂区域
34：选择栅极
35：抹除栅区域
362：栅极氧化层
362a：第一部分
362b：第二部分
38：n型掺杂区域
39：隔离结构
具体实施方式
请参照图3A～图3D，其所绘示为本发明具有可编程可抹除的单一多晶硅层非挥发性存储器的第一实施例。其中，图3A为第一实施例的上视图；图3B为第一实施例的第一方向(a1a2方向)剖视图；3C为第一实施例的第二方向(b1b2方向)剖视图；以及，图3D为第一实施例的等效电路图。
由图3A与图3B可知，本发明第一实施例中包括二个串接的PMOS晶体管制作于一N型阱区(NW)。在N型阱区NW中包括三个p型掺杂区域31、32、33，在三个p型掺杂区域31、32、33之间的表面上方包括二个栅极氧化层342、362以及由多晶硅(polysilicon)所组成的栅极34、36。再者，位于N型阱区NW上方二个栅极34、36为p型漏极掺杂的多晶硅(polysilicon)栅极34、36。
第一PMOS晶体管作为选择晶体管，其栅极34(可称为选择栅极)连接至一选择栅极电压(VSG)，p型源极掺杂区域31连接至源极线电压(VSL)。再者，p型漏极掺杂区域32可视为第一PMOS晶体管的p型漏极掺杂区域与第二PMOS晶体管的p型第一掺杂区域相互连接。第二PMOS晶体管上方包括一栅极36(可称为浮动栅极)，其p型第二掺杂区域33连接至位线电压(VBL)。而N型阱区(NW)连接至一N型阱区电压(VNW)。其中，第二PMOS晶体管作为浮动栅极晶体管。
由图3A与图3C可知，本发明实施例中还包括一个NMOS晶体管，或者可说包括一浮动栅极36、栅极氧化层362以及一个抹除栅区域(erasegateregion)35所组合而成的元件。而NMOS晶体管制作于一P型阱区(PW)中。再者，一双扩散漏极(doublediffuseddrain，DDD)掺杂区37形成于n型掺杂区域38与P型阱区(PW)之间。换言之，抹除栅区域35包括P型阱区(PW)、双扩散漏极(DDD)掺杂区37以及n型掺杂区域38。
如图3A所示，浮动栅极36向外延伸并相邻于抹除栅区域35。因此，浮动栅极36可视为NMOS晶体管的栅极，而n型掺杂区域38与双扩散漏极(DDD)掺杂区37可视为n型源极掺杂区域与n型漏极掺杂区域相互连接。再者，n型掺杂区域38连接至抹除线电压(eraselinevoltage，VEL)。而P型阱区(PW)连接至一P型阱区电压(VPW)。再者，由图3C可知，浮动栅极36下方的栅极氧化层362包括二个部分362a、362b。栅极氧化层362的第一部分362a形成于浮动栅极晶体管(第二PMOS晶体管)上；栅极氧化层362的第二部分362b形成于NMOS晶体管上或者可说是形成于抹除栅区域35的上方。在本发明的实施例中，栅极氧化层362第一部分362a的厚度将大于栅极氧化层362第二部分362b的厚度。再者，抹除栅区域35与N型阱区(NW)之间形成隔离结构(isolatingstructure)39，此隔离结构39例如为浅沟槽隔离(shallowtrenchisolation，STI)。
如图3D所示，抹除栅区域35实际上可以视为一穿透电容器(tunnelingcapacitor)用以退出(eject)存储在浮动栅极36中的载流子。亦即，经由穿透电容器，使得存储的载流子离开非挥发性存储器。
请参照图4，其所绘示为利用标准CMOS制作工艺来制造本发明非挥发性存储器的流程图。这些制造流程包括：浅沟槽隔离结构形成步骤(S402)、N型阱区形成步骤(S404)、输出入栅极氧化层(IOgateoxide)形成步骤(S406)、n型双扩散漏极(DDD)掺杂区形成步骤(S408)、P型阱区形成步骤(S410)、输出入栅极氧化层蚀刻步骤(S412)、多晶硅栅极形成步骤(S413)、以及定义掺杂区(dopedregiondefinition)步骤(S416)。
图5A至图5H为利用标准CMOS制作工艺所完成的非挥发性存储器。图5A至图5H仅绘示上视图以及(b1b2方向)的剖视图。
如图5A所示，经过浅沟槽隔离结构形成步骤后，可在P型基板(p-substrate)上定义出二个分隔的A区域与B区域。如图5A所示，浅沟槽隔离结构(STI)39形成于P型基板内。再者，本发明的二个串接的PMOS晶体管将会制作于A区域，抹除栅区域将会制作于B区域。
在进行N型阱区形成步骤时，仅有A区域被暴露出来并且于A区域中形成N型阱区。如图5B所示，N型阱区已经形成于P型基板内。
在输出入栅极氧化层形成步骤之后，如图5C所示，二个栅极氧化层362、342形成于P型基板的表面。此二个栅极氧化层362、342将会运用于串接的二个PMOS晶体管。再者，其中一个栅极氧化层362向外延伸并相邻于B区域。
在n型双扩散漏极(DDD)掺杂区形成步骤前，利用一掩模层(masklayer)368，例如光致抗蚀剂掩模层或者SiN硬掩模层，盖住p型基板并且仅露出B区域。接着，如图5D所示，在n型双扩散漏极(DDD)掺杂区形成步骤后，n型双扩散漏极(DDD)掺杂区37即形成于p型基板中。
上述的掩模层368在P型阱区形成步骤中还会再使用一次。如图5E所示，在n型双扩散漏极(DDD)掺杂区37下方形成P型阱区。当然，由于n型双扩散漏极(DDD)掺杂区37下方原本就是p型基板，所以P型阱区形成步骤可以选择性地予以省略。
上述的掩模层368在输出入栅极氧化层蚀刻步骤中还会再使用。在输出入栅极氧化层蚀刻步骤中，B区域上的栅极氧化层362会被蚀刻。因此，如图5F所示，被掩模层368所保护的栅极氧化层362的第一部分362a，其厚度大于栅极氧化层362的第二部分362b。在此蚀刻步骤中，可以利用一短回路回授系统(shortloopfeedbacksystem)来精确地监测栅极氧化层362蚀刻的厚度。
接着移除掩模层368，并进行多晶硅栅极形成步骤。如图5G所示，完成多晶硅栅极形成步骤后，二个多晶硅栅极24、36覆盖在二个栅极氧化层362、342上方。
在定义掺杂区步骤中，分别形成n型掺杂区域与p型掺杂区域。如图5H所示，n型掺杂区域38形成于n型双扩散漏极(DDD)掺杂区37内。另外，p型掺杂区域31、32、33形成于N型阱区(NW)中，并且形成二个串接的PMOS晶体管。因此，即完成本发明具可编程可抹除的单一多晶硅层非挥发性存储器。
请参照图6，其所绘示为栅极氧化层厚度与抹除线电压(VEL)之间的关系。在标准的CMOS耐压5V制作工艺中，栅极氧化层362的厚度约为13nm，因此需要的抹除线电压(VEL)约为15V～16V才能够将浮动栅极36中的存储载流子退出非挥发性存储器。然而，过高的抹除线电压(VEL)会造成抹除栅区域35的接面击穿(junctionbreakdown)。根据本发明的实施例，一部分(第二部分362b)的栅极氧化层362会被蚀刻至约7nm，使得其厚度会小于栅极氧化层362的其他部分(第一部分362a)。如此，可以将抹除线电压(VEL)降至约10V～11V。
在编程状态时，热载流子(例如电子)经过浮动栅极36对应的通道区时，热载流子即通过栅极氧化层362的第一部分362a而注入浮动栅极36中。在抹除状态时，存储在浮动栅极36的存储载流子(电子)将由浮动栅极36被拉出。亦即，存储载流子会通过栅极氧化层362的第二部分362b，并经由n型掺杂区域38与n型双扩散漏极(DDD)掺杂区37离开非挥发性存储器。换句话说，热载流子注入浮动栅极36所经过的第一部分362a，其厚度会大于存储载流子退出浮动栅极36所经过的第二部分362b。
由以上的说明可知，本发明可以在非挥发性存储器上提供较低的抹除线电压(VEL)。并且利用较低的抹除线电压(VEL)来改变非挥发性存储器中的存储状态。
综上所述，虽然已结合以上较佳实施例公开了本发明，然而其并非用以限定本发明。本发明所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作各种的更动与润饰。因此，本发明的保护范围应以附上的权利要求所界定的为准。

Claims (12)

1.一种具可编程可抹除的单一多晶硅非挥发性存储器的制作方法，包括下列步骤：
形成一选择晶体管，且该选择晶体管的一栅极连接至一选择栅极电压，该选择晶体管的一源极掺杂区域连接至一源极线电压；
形成一浮动栅极晶体管的栅极氧化层，其中该选择晶体管串接于该浮动栅极晶体管，且该浮动栅极晶体管的一第一掺杂区域连接至该选择晶体管的一漏极掺杂区域，该浮动栅极晶体管的一第二掺杂区域连接至一位线电压；
将该浮动栅极晶体管的一通道区域上方定义为该栅极氧化层的一第一部分，其中在一编程状态时，多个载流子将通过该第一部分而注入于该浮动栅极晶体管；
定义该栅极氧化层的一第二部分，其中在一抹除状态时，该些载流子将通过该第二部分而退出该浮动栅极晶体管；以及
在该栅极氧化层上形成一多晶硅栅极；
其中，该栅极氧化层的该第一部分的厚度相异于该栅极氧化层的该第二部分的厚度。
2.如权利要求1所述的制作方法，其中，该栅极氧化层的该第二部分经由一蚀刻步骤所完成，使得该栅极氧化层的该第一部分的厚度大于该栅极氧化层的该第二部分的厚度。
3.如权利要求1所述的制作方法，其中还包括形成一抹除栅区域，且该栅极氧化层的该第二部分延伸并相邻于该抹除栅区域。
4.一种具可编程可抹除的单一多晶硅非挥发性存储器的制作方法，包括下列步骤：
在一第一型基板中定义一第一区域与一第二区域；
在该第一区域中形成一第二型阱区；
在该第一区域的表面上形成一第一栅极氧化层与一第二栅极氧化层，其中该第二栅极氧化层延伸并相邻于该第二区域，且该第二栅极氧化层的一第一部分位于该第一区域上方，该第二栅极氧化层的一第二部分位于该第二区域上方；
处理该第二栅极氧化层，使得该第一部分的厚度相异于该第二部分的厚度；
在该第一栅极氧化层与该第二栅极氧化层上形成二个多晶硅栅极；以及
在该第二区域中形成一第二型掺杂区以及在该第二型阱区中形成多个第一型掺杂区。
5.如权利要求4所述的制作方法，其中，在处理该第二栅极氧化层之前，还包括在该第二区域中形成一双扩散漏极掺杂区。
6.如权利要求5所述的制作方法，其中还包括在该双扩散漏极掺杂区下方形成一第一型阱区。
7.如权利要求4所述的制作方法，其中还包括蚀刻该第二栅极氧化层，使得该第二栅极氧化层的该第一部分的厚度大于该第二栅极氧化层的该第二部分的厚度。
8.如权利要求4所述的制作方法，其中该第一型为一p型；该第二型为一n型。
9.如权利要求4所述的制作方法，其中于该第二型阱区中形成多个第一型掺杂区后，形成串接的一浮动栅极晶体管以及一选择晶体管。
10.如权利要求9所述的制作方法，其中于该第二区域中形成一第二型掺杂区后，形成一抹除栅区域。
11.如权利要求10所述的制作方法，其中，该浮动栅极晶体管中的栅极氧化层的厚度大于该抹除栅区域上方的栅极氧化层的厚度。
12.如权利要求4所述的制作方法，其中，还包括形成一隔离结构以定义该第一区域与该第二区域。
CN201310006216.4A 2012-03-12 2013-01-08 可编程可抹除的单一多晶硅层非挥发性存储器的制造方法 Active CN103311188B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261609376P 2012-03-12 2012-03-12
US61/609,376 2012-03-12

Publications (2)

Publication Number Publication Date
CN103311188A CN103311188A (zh) 2013-09-18
CN103311188B true CN103311188B (zh) 2015-12-23

Family

ID=47257511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310006216.4A Active CN103311188B (zh) 2012-03-12 2013-01-08 可编程可抹除的单一多晶硅层非挥发性存储器的制造方法

Country Status (4)

Country Link
EP (2) EP2639817A1 (zh)
JP (1) JP5623495B2 (zh)
CN (1) CN103311188B (zh)
TW (1) TWI501357B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171856B2 (en) * 2013-10-01 2015-10-27 Ememory Technology Inc. Bias generator for flash memory and control method thereof
CN104867986A (zh) * 2014-02-20 2015-08-26 中芯国际集成电路制造(上海)有限公司 一种mtp器件结构及其制作方法
US9431111B2 (en) 2014-07-08 2016-08-30 Ememory Technology Inc. One time programming memory cell, array structure and operating method thereof
US9460797B2 (en) * 2014-10-13 2016-10-04 Ememory Technology Inc. Non-volatile memory cell structure and non-volatile memory apparatus using the same
JP6503395B2 (ja) * 2016-10-12 2019-04-17 イーメモリー テクノロジー インコーポレイテッド 静電放電回路
US11011533B2 (en) 2018-01-10 2021-05-18 Ememory Technology Inc. Memory structure and programing and reading methods thereof
US11887878B2 (en) 2019-06-28 2024-01-30 Applied Materials, Inc. Detachable biasable electrostatic chuck for high temperature applications
US11424257B2 (en) * 2019-10-15 2022-08-23 Ememory Technology Inc. Method for manufacturing semiconductor structure and capable of controlling thicknesses of oxide layers
CN111276485A (zh) * 2020-02-14 2020-06-12 上海华虹宏力半导体制造有限公司 Mtp器件的制造方法及mtp器件
TWI739695B (zh) * 2020-06-14 2021-09-11 力旺電子股份有限公司 轉壓器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172099A (ja) * 1995-08-21 1997-06-30 Cypress Semiconductor Corp 埋込コントロールゲートを有する単層多結晶シリコンスプリットゲートｅｅｐｒｏｍセル
US6255169B1 (en) * 1999-02-22 2001-07-03 Advanced Micro Devices, Inc. Process for fabricating a high-endurance non-volatile memory device
JP3954368B2 (ja) * 2001-11-26 2007-08-08 力旺電子股▲フン▼有限公司 消去型プログラマブルリードオンリーメモリ
US6678190B2 (en) 2002-01-25 2004-01-13 Ememory Technology Inc. Single poly embedded eprom
FR2838554B1 (fr) * 2002-04-15 2004-07-09 St Microelectronics Sa Dispositif semiconducteur de memoire, non volatile, programmable et effacable electriquement, a une seule couche de materiau de grille, et plan memoire correspondant
JP2005039067A (ja) * 2003-07-15 2005-02-10 Renesas Technology Corp 不揮発性半導体記憶装置
KR100660903B1 (ko) * 2005-12-23 2006-12-26 삼성전자주식회사 프로그래밍 속도를 개선한 이이피롬, 이의 제조 방법 및이의 동작 방법
KR100667909B1 (ko) * 2005-12-29 2007-01-11 매그나칩 반도체 유한회사 비휘발성 반도체 메모리 장치
JP4475283B2 (ja) * 2007-03-13 2010-06-09 株式会社デンソー 不揮発性半導体記憶装置の製造方法
US7983081B2 (en) * 2008-12-14 2011-07-19 Chip.Memory Technology, Inc. Non-volatile memory apparatus and method with deep N-well
KR20100079176A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 이이피롬 소자 및 그 제조 방법
JP2011009454A (ja) * 2009-06-25 2011-01-13 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
TW201338100A (zh) 2013-09-16
TWI501357B (zh) 2015-09-21
EP2639816B1 (en) 2019-09-18
CN103311188A (zh) 2013-09-18
JP5623495B2 (ja) 2014-11-12
EP2639817A1 (en) 2013-09-18
JP2013191826A (ja) 2013-09-26
EP2639816A1 (en) 2013-09-18

Similar Documents

Publication Publication Date Title
CN103311188B (zh) 可编程可抹除的单一多晶硅层非挥发性存储器的制造方法
CN108346662B (zh) 单层多晶硅非易失性存储单元的操作方法
US8344443B2 (en) Single poly NVM devices and arrays
US8369148B2 (en) Operation methods for memory cell and array thereof immune to punchthrough leakage
CN103311252B (zh) 具有可编程可擦除的单一多晶硅层非易失性存储器
US8658495B2 (en) Method of fabricating erasable programmable single-poly nonvolatile memory
CN101640202A (zh) 用于存储器单元与其阵列免于遂穿泄漏的操作方法
CN110649102B (zh) 可编程可抹除的非挥发性存储器
CN108695337B (zh) 可编程可抹除的非挥发性存储器
US8687424B2 (en) NAND flash memory of using common P-well and method of operating the same
US7710787B2 (en) Method of erasing an EEPROM device
CN104157652A (zh) 具可编程可抹除的单一多晶硅层非挥发性存储器
US8779520B2 (en) Erasable programmable single-ploy nonvolatile memory
US9147690B2 (en) Erasable programmable single-ploy nonvolatile memory
CN104157651B (zh) 具可编程可抹除的单一多晶硅层非挥发性存储器
US20150060987A1 (en) Flash memory with p-type floating gate
US7595558B2 (en) Semiconductor device and method of manufacturing the same
EP2811531B1 (en) EPROM single-poly memory
TWI469328B (zh) 具可程式可抹除的單一多晶矽層非揮發性記憶體
CN204243039U (zh) 一种具有单层多晶的eeprom
EP2811530B1 (en) Single-poly floating-gate transistor comprising an erase gate formed in the substrate
JP5690872B2 (ja) 消去可能プログラム可能単一ポリ不揮発性メモリ
JP2014239137A (ja) 消去可能プログラム可能単一ポリ不揮発性メモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant