JP5623495B2 - 消去可能なプログラマブル単一ポリ不揮発性メモリの製造方法 - Google Patents

消去可能なプログラマブル単一ポリ不揮発性メモリの製造方法 Download PDF

Info

Publication number
JP5623495B2
JP5623495B2 JP2012267452A JP2012267452A JP5623495B2 JP 5623495 B2 JP5623495 B2 JP 5623495B2 JP 2012267452 A JP2012267452 A JP 2012267452A JP 2012267452 A JP2012267452 A JP 2012267452A JP 5623495 B2 JP5623495 B2 JP 5623495B2
Authority
JP
Japan
Prior art keywords
gate oxide
oxide film
gate
area
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012267452A
Other languages
English (en)
Other versions
JP2013191826A (ja
Inventor
スウ テ−スン
スウ テ−スン
シン−ミン　チェン
チェン シン−ミン
ウェン−ハオチン
チン ウェン−ハオ
ウェイ−レンチェン
チェン ウェイ−レン
Original Assignee
イーメモリーテクノロジーインコーポレイテッド
イーメモリー テクノロジー インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イーメモリーテクノロジーインコーポレイテッド, イーメモリー テクノロジー インコーポレイテッド filed Critical イーメモリーテクノロジーインコーポレイテッド
Publication of JP2013191826A publication Critical patent/JP2013191826A/ja
Application granted granted Critical
Publication of JP5623495B2 publication Critical patent/JP5623495B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は不揮発性メモリに関し、より具体的には消去可能なプログラマブル単一ポリ不揮発性メモリの製造方法に関するものである。
図１は、従来のプログラマブルデュアルポリ不揮発性メモリを図示する模式断面図である。プログラマブルデュアルポリ不揮発性メモリは、浮遊ゲートトランジスタとも呼ばれる。図１に図示するように、この不揮発性メモリは積層され分離された２つのゲートを備える。上側ゲートは制御ゲート１２であり、制御ラインＣに接続されている。下側ゲートは浮遊ゲート１４である。加えて、ｎ型ドープソース領域およびｎ型ドープドレイン領域がＰ基板に構成されている。ｎ型ドープソース領域はソースラインＳに接続されている。ｎ型ドープドレイン領域はドレインラインＤに接続されている。
不揮発性メモリがプログラムされた状態にある場合、高電圧（例、＋１６Ｖ）がドレインラインＤから供給され、接地電圧がソースラインＳから供給され、制御電圧（例、＋２５Ｖ）が制御ラインＣから供給される。その結果、電子がソースラインＳからｎチャネル領域を通過してドレインラインＤに送られる間に、ホットキャリア（例、ホットエレクトロン）が制御電圧によって制御ゲート１２に引き寄せられて、浮遊ゲート１４に注入される。この状況において、多数のキャリアが浮遊ゲート１４に蓄積される。その結果、プログラムされた状態は第１蓄積状態（例、「０」）と考えてもよい。
不揮発性メモリがプログラムされていない状態にある場合、キャリアは浮遊ゲート１４に注入されないため、プログラムされていない状態は第２蓄積状態（例、「１」）と考えてもよい。
すなわち、第１蓄積状態のドレイン電流（ｉｄ）およびゲート・ソース電圧（Ｖｇｓ）の特性曲線（つまり、ｉｄ−Ｖｇｓ特性曲線）と、第２蓄積状態のｉｄ−Ｖｇｓ特性曲線とは区別される。その結果、浮遊ゲートトランジスタの蓄積状態は、ｉｄ−Ｖｇｓ特性曲線の変動によって実現してもよい。
しかし、プログラマブルデュアルポリ不揮発性メモリの浮遊ゲート１４および制御ゲート１２は別々に製造するべきであるため、プログラマブルデュアルポリ不揮発性メモリの製造プロセスにはより多くのステップが必要で、標準的なＣＭＯＳ製造プロセスとの互換性はない。
下記特許文献１は、プログラマブル単一ポリ不揮発性メモリを開示している。図２Ａは、特許文献１で開示されている従来のプログラマブル単一ポリ不揮発性メモリを図示する模式断面図である。図２Ｂは、図２Ａの従来のプログラマブル単一ポリ不揮発性メモリを図示する模式上面図である。図２Ｃは、図２Ａの従来のプログラマブル単一ポリ不揮発性メモリを図示する模式回路図である。
図２Ａ〜図２Ｃを参照されたい。従来のプログラマブル単一ポリ不揮発性メモリは、２つの直列接続されているｐ型金属酸化物半導体（ＰＭＯＳ）トランジスタを備える。第１ＰＭＯＳトランジスタは選択トランジスタとして使用され、第１ＰＭＯＳトランジスタの選択ゲート２４は選択ゲート電圧ＶＳＧに接続されている。ｐ型ドープソース領域２１はソースライン電圧ＶＳＬに接続されている。さらに、ｐ型ドープドレイン領域２２は、第１ＰＭＯＳトランジスタのｐ型ドープドレイン領域と第２ＰＭＯＳトランジスタの第１ｐ型ドープ領域との組み合わせと考えてもよい。浮遊ゲート２６が第２ＰＭＯＳトランジスタの上に配設されている。第２ＰＭＯＳトランジスタの第２ｐ型ドープ領域２３はビットライン電圧ＶＢＬに接続されている。さらに、これらのＰＭＯＳトランジスタはＮウェル領域（ＮＷ）に構成されている。Ｎウェル領域はＮウェル電圧ＶＮＷに接続されている。第２ＰＭＯＳトランジスタは浮遊ゲートトランジスタとして使用される。
選択ゲート電圧ＶＳＧ、ソースライン電圧ＶＳＬ、ビットライン電圧ＶＢＬ、およびＮウェル電圧ＶＮＷを適切に制御することにより、従来のプログラマブル単一ポリ不揮発性メモリはプログラムされた状態または読み出された状態で動作させることができる。
従来のプログラマブル単一ポリ不揮発性メモリの２つのＰＭＯＳトランジスタはそれぞれのゲート２４および２６を有するため、従来のプログラマブル単一ポリ不揮発性メモリを製造するプロセスは、標準的なＣＭＯＳ製造プロセスと互換性がある。
図１および図２に図示するように、不揮発性メモリはプログラム可能である。不揮発性メモリの電気特性は多数のホットキャリアを浮遊ゲートに注入するためにのみ利用される。しかし、該電気特性は浮遊ゲートからキャリアを除去するためには利用されない。すなわち、データ消去機能を得るために、浮遊ゲートに蓄積されているキャリアは、紫外線（ＵＶ）光を不揮発性メモリに露光することによって浮遊ゲートから除去される。これら不揮発性メモリはワンタイム・プログラミング（ＯＴＰ）メモリと呼ばれる。
米国特許第６６７８１９０号明細書
そのため、複数回プログラミング（ＭＴＰ）メモリ設計のためには、消去可能なプログラマブル単一ポリ不揮発性メモリを提供する必要がある。
本発明は、先行技術において直面する欠点をなくすために、消去可能なプログラマブル単一ポリ不揮発性メモリの製造方法を提供する。
本発明は、ソースライン電圧につながれた第１のドープ領域、第２のドープ領域、および選択ゲート電圧につながれた選択ゲートを含む選択トランジスタを製造するステップと、前記第２のドープ領域と、ビットライン電圧につながれた第３のドープ領域とを含む浮遊ゲートトランジスタのゲート酸化膜を形成するステップと、前記浮遊ゲートトランジスタのチャネル領域の上に、プログラムされた状態中に複数のキャリアがゲート酸化膜の第１部分のみに注入され得、かつトンネリングされ得る前記ゲート酸化膜の第１部分を画定するステップと、消去状態中に前記キャリアがゲート酸化膜の第２部分のみに放出され得、かつトンネリングされ得る前記ゲート酸化膜の第２部分を画定するステップと、前記ゲート酸化膜にポリシリコンゲートを被覆するステップと、前記ゲート酸化膜の第２部分が延びて隣接している消去ゲート領域を製造するステップと、を含み、前記ゲート酸化膜の前記第１部分の厚さが、前記ゲート酸化膜の前記第２部分の厚さよりも厚い、消去可能なプログラマブル単一ポリ不揮発性メモリの製造方法を提供する。
本発明は、第１型の基板に第１エリアおよび第２エリアを画定するステップと、前記第１エリアに第２型のウェル領域を形成するステップと、前記第１エリアの表面に被覆される第１ゲート酸化膜および第２ゲート酸化膜を形成するステップであって、前記第２ゲート酸化膜は前記第２エリアまで延びて隣接している、前記形成するステップと、前記第１エリアの上の前記第２ゲート酸化膜の第１部分の厚さが、前記第２エリアの上の前記第２ゲート酸化膜の第２部分の厚さよりも厚くなるように、前記第２ゲート酸化膜を処理するステップと、前記第１ゲート酸化膜および前記第２ゲート酸化膜を被覆する２つのポリシリコンゲートを形成するステップと、前記第２エリアに第２型のドープ領域を画定するとともに、前記第２型のウェル領域に第１型のドープ領域を画定するステップとを含み、前記第２エリアに第２型のドープ領域の画定が完了するときに消去ゲート領域が製造される、消去可能なプログラマブル単一ポリ不揮発性メモリの製造方法を提供する。
本発明の多数の目的、特徴および利点は、添付の図面と合わせて考慮して、本発明の実施形態の以下の詳細な説明を読むことにより容易に明らかになるであろう。しかし、本明細書で採用する図面は説明のためのものであり、制限と見なしてはならない。
本発明の上述の目的および利点は、以下の詳細な説明および添付の図面を精査した後に、当業者にはより容易に明らかになるであろう。
従来のプログラマブルデュアルポリ不揮発性メモリを図示する模式断面図である。 特許文献１に開示されている従来のプログラマブル単一ポリ不揮発性メモリを図示する模式断面図である。 図２Ａの模式上面図である。 図２Ａの模式回路図である。 本発明の実施形態による消去可能なプログラマブル単一ポリ不揮発性メモリを模式的に図示する上面図である。 本発明の実施形態による消去可能なプログラマブル単一ポリ不揮発性メモリを模式的に図示する図３Ａの断面図である。 本発明の実施形態による消去可能なプログラマブル単一ポリ不揮発性メモリを模式的に図示する図３Ａの断面図である。 図３Ａの消去可能なプログラマブル単一ポリ不揮発性メモリを模式的に図示する回路図である。 本発明の消去可能なプログラマブル単一ポリ不揮発性メモリを製造するための標準的なＣＭＯＳプロセスを図示するフローチャートである。 標準的なＣＭＯＳプロセスによる消去可能なプログラマブル単一ポリ不揮発性メモリを製造するステップを示す図である。 標準的なＣＭＯＳプロセスによる消去可能なプログラマブル単一ポリ不揮発性メモリを製造するステップを示す図である。 標準的なＣＭＯＳプロセスによる消去可能なプログラマブル単一ポリ不揮発性メモリを製造するステップを示す図である。 標準的なＣＭＯＳプロセスによる消去可能なプログラマブル単一ポリ不揮発性メモリを製造するステップを示す図である。 標準的なＣＭＯＳプロセスによる消去可能なプログラマブル単一ポリ不揮発性メモリを製造するステップを示す図である。 標準的なＣＭＯＳプロセスによる消去可能なプログラマブル単一ポリ不揮発性メモリを製造するステップを示す図である。 標準的なＣＭＯＳプロセスによる消去可能なプログラマブル単一ポリ不揮発性メモリを製造するステップを示す図である。 標準的なＣＭＯＳプロセスによる消去可能なプログラマブル単一ポリ不揮発性メモリを製造するステップを示す図である。 ゲート酸化膜の厚さと消去ライン電圧（ＶＥＬ）との関係を図示するプロット図である。
図３Ａ〜図３Ｄは、本発明の実施形態による消去可能なプログラマブル単一ポリ不揮発性メモリを模式的に図示する。図３Ａは、本発明の実施形態による消去可能なプログラマブル単一ポリ不揮発性メモリを図示する模式上面図である。図３Ｂは、図３Ａの消去可能なプログラマブル単一ポリ不揮発性メモリを、第１方向（ａ１−ａ２）に沿って切断して図示する模式断面図である。図３Ｃは、図３Ａの消去可能なプログラマブル単一ポリ不揮発性メモリを、第２方向（ｂ１−ｂ２）に沿って切断して図示する模式断面図である。図３Ｄは、本発明の実施形態による消去可能なプログラマブル単一ポリ不揮発性メモリの模式等価回路図である。
図３Ａおよび図３Ｂに図示するように、実施形態の消去可能なプログラマブル単一ポリ不揮発性メモリは、２つの直列接続されているｐ型金属酸化物半導体（ＰＭＯＳ）トランジスタを備える。これら２つのＰＭＯＳトランジスタはＮウェル領域（ＮＷ）に構成されている。Ｎウェル領域（ＮＷ）には３つのｐ型ドープ領域３１，３２および３３が形成されている。加えて、３つのｐ型ドープ領域３１，３２および３３の間のエリアには２つのポリシリコンゲート３４および３６が架け渡されており、２つのポリシリコンゲート３４および３６と基板の上面との間にはゲート酸化膜３４２および３６２が形成されている。
第１ＰＭＯＳトランジスタは選択トランジスタとして使用され、第１ＰＭＯＳトランジスタのポリシリコンゲート３４（選択ゲートとも呼ばれる）は選択ゲート電圧ＶＳＧに接続されている。ｐ型ドープ領域３１はｐ型ドープソース領域であり、ソースライン電圧ＶＳＬに接続されている。ｐ型ドープ領域３２はｐ型ドープドレイン領域であり、第１ＰＭＯＳトランジスタのｐ型ドープドレイン領域と第２ＰＭＯＳトランジスタの第１ｐ型ドープ領域との組み合わせと考えてもよい。
ポリシリコンゲート３６（浮遊ゲートとも呼ばれる）は、第２ＰＭＯＳトランジスタの上に配設されている。ｐ型ドープ領域３３は第２ＰＭＯＳトランジスタの第２ｐ型ドープ領域であり、ビットライン電圧ＶＢＬに接続されている。さらに、Ｎウェル領域（ＮＷ）はＮウェル電圧ＶＮＷに接続されている。第２ＰＭＯＳトランジスタは浮遊ゲートトランジスタとして使用される。
図３Ａおよび図３Ｃに図示するように、実施形態の消去可能なプログラマブル単一ポリ不揮発性メモリは、ｎ型金属酸化物半導体（ＮＭＯＳ）トランジスタ、または浮遊ゲート３６、ゲート酸化膜３６２および消去ゲート領域３５の組み合わせを備える。
ＮＭＯＳトランジスタはＰウェル領域（ＰＷ）に構成されている。ｎ型ドープ領域３８とＰウェル領域（ＰＷ）との間には、二重拡散ドレイン（ＤＤＤ）領域３７が形成されている。すなわち、消去ゲート領域３５は、Ｐウェル領域（ＰＷ）と、二重拡散ドレイン（ＤＤＤ）領域３７と、ｎ型ドープ領域３８とを含む。
図３Ａに図示するように、浮遊ゲート３６は消去ゲート領域３５まで延びて隣接している。さらに、ｎ型ドープ領域３８とＤＤＤ領域３７との組み合わせは、ＮＭＯＳトランジスタのｎ型ドープソース領域とｎ型ドープドレイン領域との組み合わせと考えてもよく、浮遊ゲート３６はＮＭＯＳトランジスタのゲートと考えてもよい。ｎ型ドープ領域３８は消去ライン電圧ＶＥＬに接続されている。加えて、Ｐウェル領域（ＰＷ）はＰウェル電圧ＶＰＷに接続されている。
図３Ｃに図示するように、ゲート酸化膜３６２が浮遊ゲート３６の下に形成されて、ゲート酸化膜３６２は２つの部分３６２ａおよび３６２ｂを含む。ゲート酸化膜３６２の第１部分３６２ａは浮遊ゲートトランジスタ（第２ＰＭＯＳトランジスタ）に形成されて、ゲート酸化膜３６２の第２部分３６２ｂはＮＭＯＳトランジスタ（または消去ゲート領域３５の上）に形成されている。
本発明の実施形態によると、ゲート酸化膜３６２の第１部分３６２ａの厚さは、ゲート酸化膜３６２の第２部分３６２ｂの厚さよりも厚い。また、Ｐウェル領域（ＰＷ）とＮウェル領域（ＮＷ）との間には、シャロー・トレンチアイソレーション（ＳＴＩ）構造３９が形成されている。
図４は、本発明の消去可能なプログラマブル単一ポリ不揮発性メモリを製造するための標準的なＣＭＯＳプロセスを図示している。これらのプロセスは、ＳＴＩ形成（Ｓ４０２）と、Ｎウェル形成（Ｓ４０４）と、ＩＯゲート酸化膜形成（Ｓ４０６）と、Ｎ−ＤＤＤ注入（Ｓ４０８）と、Ｐウェル形成（Ｓ４１０）と、ＩＯゲートエッチバックプロセス（Ｓ４１２）と、ポリゲート形成（Ｓ４１４）と、ドープ領域画定（Ｓ４１６）とを含む。
図５Ａ〜図５Ｈは、標準的なＣＭＯＳプロセスによる消去可能なプログラマブル単一ポリ不揮発性メモリを製造するステップを示す。本発明の主な特徴は消去ゲート領域であるため、上面図および（ｂ１−ｂ２）方向に沿って切断した断面図のみを示す。
図５Ａの上面図によると、ＳＴＩ形成プロセスの後に、ｐ基板に２つの別々のエリア（ＡおよびＢ）が画定されている。図５Ａの断面図に示すように、ＳＴＩ構造３９がｐ基板に埋め込まれている。本発明によると、２つの直列接続されているＰＭＯＳトランジスタはエリアＡに形成され、消去ゲート領域はエリアＢに形成されることになる。
Ｎウェル形成プロセスでは、エリアＡのみが露出されて、Ｎウェル注入プロセスが実施される。図５Ｂの上面図および断面図に示すように、ｐ基板にＮウェル領域（ＮＷ）が形成される。
ＩＯゲート酸化膜形成プロセスでは、図５Ｃに示すように２つの直列接続されているＰＭＯＳトランジスタの基板の表面に、２つのゲート酸化膜３４２および３６２が形成される。さらに、ゲート酸化膜３６２はエリアＢまで延びて隣接している。
図５Ｄに図示するように、Ｎ−ＤＤＤ注入ステップでは、マスク層、例えばフォトレジスト（ＰＲ）マスク層またはＳｉＮハードマスク層が形成され、エリアＢのみが露出されて、他のエリアはマスク層によって保護される。こうして、Ｎ−ＤＤＤ注入プロセスが行われる。図５Ｄの断面図によると、Ｎ−ＤＤＤ注入ステップの後に、ｐ基板にＤＤＤ領域３７が形成されている。
Ｎ−ＤＤＤ注入プロセスの後、Ｎ−ＤＤＤ注入ステップで使用された同じマスク層をＰウェル形成プロセスでも使用する。図５Ｅの断面図に示すように、Ｐウェル領域（ＰＷ）はＤＤＤ領域３７の下に形成されている。ｐ基板はＰウェル領域（ＰＷ）と同じ型であるため、Ｐウェル形成プロセスは任意で行うことができるであろう。
Ｐウェル形成プロセスの後、同じマスク層をさらにＩＯゲートエッチバックプロセスでも使用する。図５Ｆの断面図に示すように、マスク層によって保護されているゲート酸化膜３６２の第１部分３６２ａはエッチングされず、マスク層によって保護されていないゲート酸化膜３６２の第２部分３６２ｂがエッチングされるので、第１部分３６２ａよりも薄い厚さになる。本発明によると、ゲート酸化膜３６２を正確にエッチングするために、基板上のパターンをモニタリングすることによる短経路フィードバックシステムを使用する。
マスク層３６８を除去した後、ポリゲート形成プロセスに進む。図５Ｇに図示するように、ポリゲート形成プロセスの後に、２つのゲート酸化膜３６２および３４２を２つのポリシリコンゲート３４および３６が被覆している。
ドープ領域画定プロセスでは、ｎ型ドープ領域の形成およびｐ型ドープ領域の形成は別々に行われる。図５Ｈに図示するように、ＤＤＤ領域３７にｎ型ドープ領域３８が形成されて、消去ゲート領域が形成される。また、ＮＷ領域に３つのｐ型ドープ領域３１，３２および３３が形成されて、２つの直列接続されているＰＭＯＳトランジスタが形成される。そのため、本発明の消去可能なプログラマブル単一ポリ不揮発性メモリが製造される。
図６は、ゲート酸化膜の厚さと消去ライン電圧（ＶＥＬ）との関係を図示するプロット図である。標準的なＣＭＯＳ製造プロセスでは、５ＶのＩＯデバイスのゲート酸化膜３６２の厚さは約１３ｎｍであり、浮遊ゲート３６から蓄積キャリアを除去するための消去ライン電圧（ＶＥＬ）は約１５〜１６Ｖである。しかし、これより高い消去ライン電圧（ＶＥＬ）は消去ゲート領域３５の接合破壊および高いＥＲＳ電力を引き起こすことがある。本発明の実施形態によると、ゲート酸化膜３６２の一部（第２部分３６２ｂ）をさらにエッチングして、第１部分３６２ａよりも薄い厚さ（約７ｎｍ）にする。この場合、消去ライン電圧（ＶＥＬ）は約１０Ｖ〜１１Ｖになる。
プログラムされた状態では、ホットキャリア（例、エレクトロン）は浮遊ゲート３６に対応する浮遊ゲートトランジスタのチャネル領域を通過して送られ、ゲート酸化膜３６２の第１部分３６２ａがホットエレクトロンによりトンネリングされて、さらにホットエレクトロンは浮遊ゲート３６に注入される。消去された状態では、ゲート酸化膜３６２の第２部分３６２ｂは浮遊ゲート３６の蓄積キャリアによりトンネリングされて、さらに蓄積キャリアはｎ型ドープ領域３８およびＤＤＤ領域３７を通過して不揮発性メモリから排出される。すなわち、ホットエレクトロンが浮遊ゲート３６に注入されるための第１部分３６２ａの厚さは、蓄積キャリアがゲート酸化膜３６から放出されるための第２部分３６２ｂの厚さよりも厚い。
上記の説明から、本発明の消去可能なプログラマブル単一ポリ不揮発性メモリは、消去ライン電圧（ＶＥＬ）を低下させることができる。すなわち、より低い消去ライン電圧ＶＥＬを供給することによって、本発明の不揮発性メモリの蓄積状態が変化する。
現在もっとも実用的で好適な実施形態と考えられるものの観点から本発明を説明してきたが、本発明が、開示される実施形態に制限される必要はないことは理解されるべきである。その反対に、添付の請求項の精神および範囲に含まれる様々な変更および同様な構成をカバーすることが意図されており、添付の請求項は、当該すべての変更および同様な構造を包含するようにもっとも広い解釈に従うべきである。

Claims (9)

  1. ソースライン電圧につながれた第１のドープ領域、第２のドープ領域、および選択ゲート電圧につながれた選択ゲートを含む選択トランジスタを製造するステップと、
    前記第２のドープ領域と、ビットライン電圧につながれた第３のドープ領域とを含む浮遊ゲートトランジスタのゲート酸化膜を形成するステップと、
    前記浮遊ゲートトランジスタのチャネル領域の上に、プログラムされた状態中に複数のキャリアがゲート酸化膜の第１部分のみに注入され得、かつトンネリングされ得る前記ゲート酸化膜の第１部分を画定するステップと、
    消去状態中に前記キャリアがゲート酸化膜の第２部分のみに放出され得、かつトンネリングされ得る前記ゲート酸化膜の第２部分を画定するステップと、
    前記ゲート酸化膜にポリシリコンゲートを被覆するステップと、
    前記ゲート酸化膜の第２部分が延びて隣接している消去ゲート領域を製造するステップと、を含み、
    前記ゲート酸化膜の前記第１部分の厚さが、前記ゲート酸化膜の前記第２部分の厚さよりも厚い、消去可能なプログラマブル単一ポリ不揮発性メモリの製造方法。
  2. 前記ゲート酸化膜の前記第２部分はエッチングされている、請求項１に記載の方法。
  3. 第１型の基板に第１エリアおよび第２エリアを画定するステップと、
    前記第１エリアに第２型のウェル領域を形成するステップと、
    前記第１エリアの表面に被覆される第１ゲート酸化膜および第２ゲート酸化膜を形成するステップであって、前記第２ゲート酸化膜は前記第２エリアまで延びて隣接している、前記形成するステップと、
    前記第１エリアの上の前記第２ゲート酸化膜の第１部分の厚さが、前記第２エリアの上の前記第２ゲート酸化膜の第２部分の厚さよりも厚くなるように、前記第２ゲート酸化膜を処理するステップと、
    前記第１ゲート酸化膜および前記第２ゲート酸化膜を被覆する２つのポリシリコンゲートを形成するステップと、
    前記第２エリアに第２型のドープ領域を画定するとともに、前記第２型のウェル領域に第１型のドープ領域を画定するステップとを含み、
    前記第２エリアに第２型のドープ領域の画定が完了するときに消去ゲート領域が製造される、消去可能なプログラマブル単一ポリ不揮発性メモリの製造方法。
  4. 前記第２ゲート酸化膜処理ステップの前に、前記第２エリアに二重拡散ドレイン領域を形成するステップをさらに含む、請求項３に記載の方法。
  5. 前記第２ゲート酸化膜を処理するステップは、前記第２ゲート酸化膜の前記第２部分をエッチングすることである、請求項３に記載の方法。
  6. 前記第２エリアに第１型のウェル領域を形成するステップをさらに含み、前記第１型のウェル領域は前記二重拡散ドレイン領域の下に形成される、請求項３に記載の方法。
  7. 前記第１型はｐ型であり、前記第２型はｎ型である、請求項３に記載の方法。
  8. 前記第１型のドープ領域の画定が完了するときに、直列に接続されている選択トランジスタおよび浮遊ゲートトランジスタが製造される、請求項３に記載の方法。
  9. 前記第１エリアおよび前記第２エリアを画定するために、前記第１型の基板に複数のシャロー・トレンチアイソレーション構造が形成されて、埋め込まれる、請求項３に記載の方法。
JP2012267452A 2012-03-12 2012-12-06 消去可能なプログラマブル単一ポリ不揮発性メモリの製造方法 Active JP5623495B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261609376P 2012-03-12 2012-03-12
US61/609,376 2012-03-12

Publications (2)

Publication Number Publication Date
JP2013191826A JP2013191826A (ja) 2013-09-26
JP5623495B2 true JP5623495B2 (ja) 2014-11-12

Family

ID=47257511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012267452A Active JP5623495B2 (ja) 2012-03-12 2012-12-06 消去可能なプログラマブル単一ポリ不揮発性メモリの製造方法

Country Status (4)

Country Link
EP (2) EP2639817A1 (ja)
JP (1) JP5623495B2 (ja)
CN (1) CN103311188B (ja)
TW (1) TWI501357B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171856B2 (en) * 2013-10-01 2015-10-27 Ememory Technology Inc. Bias generator for flash memory and control method thereof
CN104867986A (zh) * 2014-02-20 2015-08-26 中芯国际集成电路制造(上海)有限公司 一种mtp器件结构及其制作方法
US9431111B2 (en) * 2014-07-08 2016-08-30 Ememory Technology Inc. One time programming memory cell, array structure and operating method thereof
US9460797B2 (en) * 2014-10-13 2016-10-04 Ememory Technology Inc. Non-volatile memory cell structure and non-volatile memory apparatus using the same
JP6503395B2 (ja) * 2016-10-12 2019-04-17 イーメモリー テクノロジー インコーポレイテッド 静電放電回路
US11011533B2 (en) 2018-01-10 2021-05-18 Ememory Technology Inc. Memory structure and programing and reading methods thereof
US11887878B2 (en) 2019-06-28 2024-01-30 Applied Materials, Inc. Detachable biasable electrostatic chuck for high temperature applications
US11424257B2 (en) * 2019-10-15 2022-08-23 Ememory Technology Inc. Method for manufacturing semiconductor structure and capable of controlling thicknesses of oxide layers
CN111276485A (zh) * 2020-02-14 2020-06-12 上海华虹宏力半导体制造有限公司 Mtp器件的制造方法及mtp器件
TWI739695B (zh) * 2020-06-14 2021-09-11 力旺電子股份有限公司 轉壓器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172099A (ja) * 1995-08-21 1997-06-30 Cypress Semiconductor Corp 埋込コントロールゲートを有する単層多結晶シリコンスプリットゲートｅｅｐｒｏｍセル
US6255169B1 (en) * 1999-02-22 2001-07-03 Advanced Micro Devices, Inc. Process for fabricating a high-endurance non-volatile memory device
JP3954368B2 (ja) * 2001-11-26 2007-08-08 力旺電子股▲フン▼有限公司 消去型プログラマブルリードオンリーメモリ
US6678190B2 (en) 2002-01-25 2004-01-13 Ememory Technology Inc. Single poly embedded eprom
FR2838554B1 (fr) * 2002-04-15 2004-07-09 St Microelectronics Sa Dispositif semiconducteur de memoire, non volatile, programmable et effacable electriquement, a une seule couche de materiau de grille, et plan memoire correspondant
JP2005039067A (ja) * 2003-07-15 2005-02-10 Renesas Technology Corp 不揮発性半導体記憶装置
KR100660903B1 (ko) * 2005-12-23 2006-12-26 삼성전자주식회사 프로그래밍 속도를 개선한 이이피롬, 이의 제조 방법 및이의 동작 방법
KR100667909B1 (ko) * 2005-12-29 2007-01-11 매그나칩 반도체 유한회사 비휘발성 반도체 메모리 장치
JP4475283B2 (ja) * 2007-03-13 2010-06-09 株式会社デンソー 不揮発性半導体記憶装置の製造方法
US7983081B2 (en) * 2008-12-14 2011-07-19 Chip.Memory Technology, Inc. Non-volatile memory apparatus and method with deep N-well
KR20100079176A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 이이피롬 소자 및 그 제조 방법
JP2011009454A (ja) * 2009-06-25 2011-01-13 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
EP2639816B1 (en) 2019-09-18
TWI501357B (zh) 2015-09-21
EP2639816A1 (en) 2013-09-18
EP2639817A1 (en) 2013-09-18
TW201338100A (zh) 2013-09-16
CN103311188B (zh) 2015-12-23
JP2013191826A (ja) 2013-09-26
CN103311188A (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
JP5623495B2 (ja) 消去可能なプログラマブル単一ポリ不揮発性メモリの製造方法
JP6091557B2 (ja) 消去可能プログラマブル単一ポリ不揮発性メモリ
JP6373943B2 (ja) 単層ポリシリコン不揮発性メモリのアレイ構造体
US8592886B2 (en) Erasable programmable single-ploy nonvolatile memory
US7433243B2 (en) Operation method of non-volatile memory
US8941167B2 (en) Erasable programmable single-ploy nonvolatile memory
US8658495B2 (en) Method of fabricating erasable programmable single-poly nonvolatile memory
TWI630623B (zh) 可編程可抹除的非揮發性記憶體
JP6530777B2 (ja) 消去およびプログラム可能な不揮発性メモリ
TWI514590B (zh) 具可程式可抹除的單一多晶矽層非揮發性記憶體
US9147690B2 (en) Erasable programmable single-ploy nonvolatile memory
US8779520B2 (en) Erasable programmable single-ploy nonvolatile memory
TWI521683B (zh) 具可程式可抹除的單一多晶矽層非揮發性記憶體
EP2811530B1 (en) Single-poly floating-gate transistor comprising an erase gate formed in the substrate
EP2811531B1 (en) EPROM single-poly memory
TWI469328B (zh) 具可程式可抹除的單一多晶矽層非揮發性記憶體
JP5690873B2 (ja) 消去可能プログラム可能単一ポリ不揮発性メモリ
JP5690872B2 (ja) 消去可能プログラム可能単一ポリ不揮発性メモリ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140924

R150 Certificate of patent or registration of utility model

Ref document number: 5623495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250