JP6530777B2 - 消去およびプログラム可能な不揮発性メモリ - Google Patents

消去およびプログラム可能な不揮発性メモリ Download PDF

Info

Publication number
JP6530777B2
JP6530777B2 JP2017079027A JP2017079027A JP6530777B2 JP 6530777 B2 JP6530777 B2 JP 6530777B2 JP 2017079027 A JP2017079027 A JP 2017079027A JP 2017079027 A JP2017079027 A JP 2017079027A JP 6530777 B2 JP6530777 B2 JP 6530777B2
Authority
JP
Japan
Prior art keywords
transistor
floating gate
erasable
line
erase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017079027A
Other languages
English (en)
Other versions
JP2017199899A (ja
Inventor
俊霄 黎
俊霄 黎
緯仁 陳
緯仁 陳
學威 陳
學威 陳
Original Assignee
力旺電子股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股▲分▼有限公司 filed Critical 力旺電子股▲分▼有限公司
Publication of JP2017199899A publication Critical patent/JP2017199899A/ja
Application granted granted Critical
Publication of JP6530777B2 publication Critical patent/JP6530777B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42352—Gate electrodes for transistors with charge trapping gate insulator with the gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/10—Floating gate memory cells with a single polysilicon layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

本発明は、不揮発性メモリに関し、特に、消去およびプログラム可能な不揮発性メモリに関する。
図１Ａ〜１Ｄは、従来の消去およびプログラム可能な不揮発性メモリの構造および等価回路を概略的に示す。従来の消去およびプログラム可能な不揮発性メモリは、米国特許第８，９４１，１６７号に開示されている。図１Ａは、従来の消去およびプログラム可能な不揮発性メモリの概略平面図である。図１Ｂは、図１Ａの従来の消去およびプログラム可能な不揮発性メモリの第１の方向（ａ１−ａ２）の概略的な断面図である。図１Ｃは、図１Ａの消去およびプログラム可能な不揮発性メモリの第２の方向（ｂ１−ｂ２）の概略的な断面図である。図１Ｄは、従来の消去およびプログラム可能な不揮発性メモリの概略的な等価回路図である。
図１Ａおよび図１Ｂに示すように、消去およびプログラム可能な不揮発性メモリは、２つの直列に接続されたｐ型トランジスタを含む。これらの２つのｐ型トランジスタは、ｎウェル領域（ＮＷ）に構成されている。３つのｐ型ドープ領域３１，３２および３３は、ｎウェル領域（ＮＷ）内に形成される。さらに、２つのポリシリコンゲート３４および３６が、３つのｐ型ドープ領域３１，３２および３３の間の領域にまたがっている。
第１のｐ型トランジスタは選択トランジスタとして用いられ、第１のｐ型トランジスタのポリシリコンゲート３４（選択ゲートともいう）は選択ゲート電圧ＶSGに接続される。ｐ型ドープ領域３１は、ソース線電圧ＶSLに接続されている。ｐ型ドープ領域３２は、第１のｐ型トランジスタのｐ型ドープドレイン領域と第２のｐ型トランジスタのｐ型ドープ領域との組み合わせである。第２のｐ型トランジスタはフローティングゲートトランジスタである。ポリシリコンゲート３６（フローティングゲートともいう）は、第２のｐ型トランジスタの上に配置される。ｐ型ドープ領域３３は、ビット線電圧ＶBLに接続されている。また、ｎウェル領域（ＮＷ）は、ｎウェル電圧ＶNWに接続されている。
図１Ａおよび図１Ｃに示すように、消去およびプログラム可能な不揮発性メモリはさらに、ｎ型トランジスタを備える。ｎ型トランジスタは、フローティングゲート３６と消去ゲート領域３５とで構成されている。ｎ型トランジスタは、ｐウェル領域（ＰＷ）内に構成されている。ｎ型ドープ領域３８がｐウェル領域（ＰＷ）内に形成されている。すなわち、消去ゲート領域３５は、ｐウェル領域（ＰＷ）およびｎ型ドープ領域３８を含む。
図１Ａに示すように、フローティングゲート３６は、外部に延在し、消去ゲート領域３５の近くに位置する。したがって、フローティングゲート３６は、ｎ型トランジスタのゲート端子でもある。さらに、ｎ型ドープ領域３８は、ｎ型ドープソース領域とｎ型ドープドレイン領域との組み合わせと見なすことができる。ｎ型ドープ領域３８は、消去線電圧ＶELに接続されている。また、ｐウェル領域（ＰＷ）は、ｐウェル電圧ＶPWに接続されている。図１Ｃに示すように、消去ゲート領域３５とｎウェル領域（ＮＷ）とは、浅いトレンチ分離（ＳＴＩ）構造３９によって互いに分離されている。
従来の消去およびプログラム可能な不揮発性メモリの動作原理を以下に説明する。
プログラムサイクル中に、適切な電圧が、対応する端子に供給される。電子（例えばホットキャリア）がフローティングゲートトランジスタに対応するチャネル領域を通過する場合、ホットキャリアはフローティングゲート３６に注入され、フローティングゲート３６に蓄積される。これにより、プログラム動作が完了する。
消去サイクル中、適切な電圧が、対応する端子に供給される。フローティングゲートに蓄積された電子はフローティングゲート３６から除去され、ｎ型ドープ領域３８を通って不揮発性メモリから放出される。このため、消去状態の後、フローティングゲート３６には電子は蓄積されない。
読み出しサイクルでは、適切な電圧が、対応する端子に供給される。電子がフローティングゲート３６に蓄積されているかどうかに応じて、異なった大きさの読み出し電流ＩRが得られる。すなわち、読み出し状態では、読み出し電流ＩRに応じて不揮発性メモリの蓄積状態を実現することができる。
上述したように、従来の消去およびプログラム可能な不揮発性メモリはツインウェル構造を有するので、従来の消去およびプログラム可能な不揮発性メモリの全体的なサイズは大きい。プログラムサイクル中、電子（例えば、ホットキャリア）は、チャネルホットエレクトロン注入（ＣＨＥ）効果に従って、フローティングゲート３６に注入され、フローティングゲート３６に蓄積される。
本発明は、新規の構造を有する消去およびプログラム可能な不揮発性メモリを提供する。消去およびプログラム可能な不揮発性メモリは、ｎ型トランジスタを備える。さらに、消去およびプログラム可能な不揮発性メモリは、フローティングゲート上のプログラム支援金属層を備えている。プログラムサイクル中、バイアス電圧がプログラム支援金属層に供給される。その結果、フローティングゲートに注入される電子（ホットキャリアなど）の数が増加し、プログラミング性能が効果的に高められる。
本発明の実施形態は、消去およびプログラム可能な不揮発性メモリを提供する。消去およびプログラム可能な不揮発性メモリは、第１のトランジスタ、第２のトランジスタ、消去ゲート領域および金属層を備える。第１のトランジスタは、選択ゲート、第１のドープ領域および第２のドープ領域を含む。選択ゲートはワード線に接続されている。第１のドープ領域はソース線に接続される。第２のトランジスタは、第２のドープ領域、第３のドープ領域およびフローティングゲートを含む。第３のドープ領域は、ビット線に接続されている。消去ゲート領域は、消去線に接続されている。フローティングゲートは、消去ゲート領域の上に延在し、消去ゲート領域の近くに位置する。金属層は、フローティングゲート上に配置され、ビット線に接続される。
本発明の別の実施形態は、消去およびプログラム可能な不揮発性メモリを提供する。消去およびプログラム可能な不揮発性メモリは、選択トランジスタ、フローティングゲートトランジスタ、第１のキャパシタおよび第２のキャパシタを備える。選択トランジスタのゲート端子はワード線に接続されている。選択トランジスタの第１ドレイン／ソース端子は、ソース線に接続されている。フローティングゲートトランジスタの第１のドレイン／ソース端子は、選択トランジスタの第２のドレイン／ソース端子に接続される。フローティングゲートトランジスタの第２ドレイン／ソース端子はビット線に接続され、フローティングゲートトランジスタはフローティングゲートを含む。第１のキャパシタは、フローティングゲートと消去線との間に接続される。第２のキャパシタは、フローティングゲートとビット線との間に接続される。
本発明の多くの目的、特徴および利点は、添付の図面と併せて、以下の本発明の実施形態の詳細な説明を読むことによって容易に明らかになるであろう。しかしながら、本明細書で使用される図面は、説明のためのものであり、限定的であると見なされるべきではない。
本発明の上記目的および利点は、以下の詳細な説明および添付の図面を検討した後、当業者にはより容易に明らかになるであろう。
図１Ａ（従来技術）は、従来の消去およびプログラム可能な不揮発性メモリの構造および等価回路を概略的に示す図である。 図１Ｂ（従来技術）は、従来の消去およびプログラム可能な不揮発性メモリの構造および等価回路を概略的に示す図である。 図１Ｃ（従来技術）は、従来の消去およびプログラム可能な不揮発性メモリの構造および等価回路を概略的に示す図である。 図１Ｄ（従来技術）は、従来の消去およびプログラム可能な不揮発性メモリの構造および等価回路を概略的に示す図である。
図２Ａは、本発明の第１の実施形態による消去およびプログラム可能な不揮発性メモリを製造するプロセスを概略的に示す図である。 図２Ｂは、本発明の第１の実施形態による消去およびプログラム可能な不揮発性メモリを製造するプロセスを概略的に示す図である。 図２Ｃは、本発明の第１の実施形態による消去およびプログラム可能な不揮発性メモリを製造するプロセスを概略的に示す図である。 図２Ｄは、本発明の第１の実施形態による消去およびプログラム可能な不揮発性メモリを製造するプロセスを概略的に示す図である。 図２Ｄは、本発明の第１の実施形態による消去およびプログラム可能な不揮発性メモリを製造するプロセスを概略的に示す図である。 図２Ｄは、本発明の第１の実施形態による消去およびプログラム可能な不揮発性メモリを製造するプロセスを概略的に示す図である。
図２Ｇは、本発明の第１の実施形態による消去およびプログラム可能な不揮発性メモリの等価回路を概略的に示す図である。
図２Ｈは、本発明の第１の実施形態による消去およびプログラム可能な不揮発性メモリに対して様々な動作を実行するための関連する電圧信号を概略的に示す図である。
図３は、本発明の第２の実施形態による消去およびプログラム可能な不揮発性メモリを示す概略斜視図である。
好ましい実施形態の詳細な説明
図２Ａ〜２Ｈを参照されたい。図２Ａ〜図２Ｆは、本発明の第１の実施形態による消去およびプログラム可能な不揮発性メモリを製造するプロセスを概略的に示す図である。図２Ｇは、本発明の第１の実施形態による消去およびプログラム可能な不揮発性メモリの等価回路を概略的に示す図である。図２Ｈは、本発明の第１の実施形態による消去およびプログラム可能な不揮発性メモリに対して様々な動作を実行するための関連する電圧信号を概略的に示す図である。簡潔にするために、消去およびプログラム可能な不揮発性メモリの２つのメモリセルのみを以下に説明する。
図２Ａに示すように、複数の分離構造とウェル領域が形成されている。分離構造４２がｐ型基板（ｐ−ｓｕｂ）の表面に形成された後、第１の領域Ａおよび第２の領域Ｂが分離構造４２によって画定される。一実施形態では、分離構造４２は、浅いトレンチ分離（ＳＴＩ）構造である。続く工程では、第１の領域Ａに２つの直列に接続されたｎ型トランジスタが形成され、第２の領域Ｂに２つの消去ゲート領域が形成される。次に、第２の領域Ｂが覆われ、ｐウェル領域（ＰＷ）は、第１の領域Ａに対応するｐ型基板の表面下に形成される。
図２Ｂに示すように、複数のゲート構造および複数のドープ領域が形成される。まず、ｐ型基板の表面に２つのゲート酸化物層４４，４６を形成する。次に、２つのポリシリコンゲートＦＧおよびＳＧが、２つのゲート酸化物層４４および４６上にそれぞれ形成される。これにより、２つのゲート構造が形成される。
第１の領域Ａは、２つのゲート構造によって３つのサブ領域に分割される。２つのゲート構造の第１のゲート構造は、第２の領域Ｂまで拡張される。第１のゲート構造のポリシリコンゲートＦＧは、フローティングゲート（ＦＧ）である。２つのゲート構造の第２ゲート構造のポリシリコンゲートＳＧはセレクトゲート（ＳＧ）である。また、セレクトゲートはワード線として用いられる。
ｐ型基板にドープ領域を形成するプロセスにおいて、２つのゲート構造がドーピングマスクとして使用される。その結果、２つのゲート構造によって覆われていない第１の領域Ａの３つのサブ領域に３つのｎ型ドープ領域（ｎ＋）が形成され、第１のゲート構造によって覆われていない第２の領域Ｂにｎ型ドープ領域（ｎ＋）が形成される。
第１領域では、セレクトゲートＳＧとセレクトゲートＳＧとの両側の２つのｎ型ドープ領域（ｎ＋）は、協同して選択トランジスタとして形成され、フローティングゲートＦＧとフローティングゲートＦＧの両側の２つのｎ型ドープ領域（ｎ＋）は、協同してフローティングゲートトランジスタとして形成されている。フローティングゲートトランジスタおよび選択トランジスタは、ｐウェル領域（ＰＷ）に構成されたｎ型トランジスタである。また、フローティングゲートトランジスタと選択トランジスタとは、直列に接続されている。
第２の領域Ｂにおけるｎ型ドープ領域（ｎ＋）は、消去ゲート領域である。フローティングゲートＦＧは、消去ゲート領域まで延在している。また、消去ゲート領域とフローティングゲートＦＧとは、協同してトンネルキャパシタとして形成されている。
図２Ｂに示すように、フローティングゲートＦＧの第１の部分Ａ１は第２の領域Ｂの上に重なって配置され、フローティングゲートＦＧの第２の部分Ａ２は第１の領域Ａの上に重なって配置される。好ましくは、第１の部分Ａ１の面積と第２の部分Ａ２の面積との比（すなわち、Ａ１／Ａ２）は、１／４〜２／３の範囲内にある。Ａ１／Ａ２が３／７である場合、性能は最適化される。また、フローティングゲートＦＧの第２の部分Ａ２は、フローティングゲートトランジスタのチャネル領域である。
第１の方向に沿って金属層を形成するプロセスを図２Ｃに示す。第１の方向はＸ軸方向である。図２Ｃに示すように、ｐ型基板の表面の上に第１方向に沿ってソース線ＳＬを形成する。また、ソース線ＳＬは、ビアを介して選択トランジスタの対応するｎ型ドープ領域（ｎ＋）に接続されている。
また、フローティングゲートＦＧの上に金属島が形成されている。金属島は、プログラム支援金属層（ＰＡＭ）として使用される。プログラム支援金属層ＰＡＭは、ビアを介してフローティングゲートトランジスタの対応するｎ型ドープ領域（ｎ＋）に接続される。さらに、プログラム支援金属層ＰＡＭとフローティングゲートＦＧとの間には、層間絶縁膜（ＩＬＤ）層（図示せず）が配置されている。すなわち、プログラム支援金属層ＰＡＭはフローティングゲートＦＧと接触していない。プログラム支援金属層ＰＡＭおよびフローティングゲートＦＧは、協同してプログラム支援キャパシタとして形成される。
この実施形態では、プログラム支援金属層ＰＡＭの面積は、フローティングゲートＦＧの面積よりも大きい。さらに、フローティングゲートＦＧ全体がプログラム支援金属層ＰＡＭによって覆われている。
図２Ｄは、図２Ｃの構造の断面模式図であり、第２の方向の線ａ−ｂに沿っている。第２の方向はＹ軸方向である。図２Ｄに示すように、プログラム支援金属層ＰＡＭは、フローティングゲートＦＧの上に配置され、ソース線ＳＬは、対応するビアを介して選択トランジスタの対応するｎ型ドープ領域（ｎ＋）に接続される。
第２の方向に沿って金属層を形成するプロセスを図２Ｅに示す。図２Ｅに示すように、第２の方向に沿って２本のビット線ＢＬ１、ＢＬ２が形成されている。ビット線ＢＬ１およびＢＬ２の各々は、対応するビアを介して対応するプログラム支援金属層ＰＡＭと接続され、フローティングゲートトランジスタの対応するｎ型ドープ領域（ｎ＋）と接触する。
また、第２の方向に沿って２本の消去線ＥＬ１、ＥＬ２が形成されている。各消去線ＥＬ１、ＥＬ２は、対応するビアを介して第２の領域Ｂの対応するｎ型ドープ領域（ｎ＋）に接続されている。すなわち、各消去線ＥＬ１、ＥＬ２は、対応する消去ゲート領域に接続されている。
図２Ｆは、図２Ｅの構造を示す図であり、第２の方向の線ｃ−ｄの断面模式図である。図２Ｆに示すように、ビット線ＢＬ１は対応するビアを介して対応するプログラム支援金属層ＰＡＭに接続され、フローティングゲートトランジスタの対応するｎ型ドープ領域（ｎ＋）と接触する。
本発明の別の実施形態では、ｐウェル領域（ＰＷ）は、第２の領域Ｂにおけるｎ型ドープ領域（ｎ＋）を包含するように延びてもよいことに留意されたい。すなわち、フローティングゲートトランジスタ、選択トランジスタおよび消去ゲート領域は、全てｐウェル領域（ＰＷ）内に構成される。この場合、１つのタイプのウェル内に構成されたメモリセルのレイアウトは、ファンドリーウェルエンクロージャのルールによって制限されないので、メモリセルの面積はより小さくなり得る。
消去およびプログラム可能な不揮発性メモリの等価回路を図２Ｇに示す。消去およびプログラム可能な不揮発性メモリは、２つのメモリセル、セル１およびセル２を含む。メモリセルのセル１とセル２は同じ構成であるので、メモリセルのセル１についてのみ以下に説明する。
メモリセルのセル１は、選択トランジスタＭｓと、フローティングゲートトランジスタＭｆと、トンネルキャパシタＣｔと、プログラム支援キャパシタＣｐとを含む。選択トランジスタＭｓの第１ドレイン／ソース端子は、ソース線ＳＬに接続されている。選択トランジスタＭｓのセレクトゲートＳＧは、ワード線ＷＬに接続されている。フローティングゲートトランジスタＭｆの第１ドレイン／ソース端子は、選択トランジスタＭｓの第２ドレイン／ソース端子に接続されている。フローティングゲートトランジスタＭｆの第２ドレイン／ソース端子は、ビット線ＢＬ１に接続されている。トンネルキャパシタＣｔは、消去線ＥＬ１とフローティングゲートトランジスタＭｆのフローティングゲートＦＧとの間に接続されている。プログラム支援キャパシタＣｐは、ビット線ＢＬ１とフローティングゲートトランジスタＭｆのフローティングゲートＦＧとの間に接続される。
プログラムされた状態、消去された状態および読み出された状態での消去およびプログラム可能な不揮発性メモリに印加されるバイアス電圧が、図２Ｈの表に列挙されている。
プログラムされた状態（ＰＧＭ）では、接地電圧（０Ｖ）がｐウェル領域ＰＷおよびソース線ＳＬに供給され、プログラム電圧ＶＰＰがビット線ＢＬおよび消去線ＥＬに供給され、オン電圧Ｖｏｎがワード線ＷＬに供給される。一実施形態では、プログラム電圧ＶＰＰは約７．５Ｖであり、オン電圧Ｖｏｎは約１Ｖである。
選択トランジスタＭｓがオンになると、メモリセルによってプログラム電流が生成される。プログラム電流は、フローティングゲートトランジスタＭｆおよび選択トランジスタＭｓを通って、ビット線ＢＬからソース線ＳＬの方向に流れる。上述したように、プログラム電圧ＶＰＰは、ビット線ＢＬおよび消去線ＥＬに供給される。電子（例えばホットキャリア）がフローティングゲートトランジスタＭｆのチャネル領域を流れるとき、ホットキャリアは、ＣＨＥ効果に従ってフローティングゲートＦＧに注入され、フローティングゲートＦＧに蓄積される。これにより、メモリセルのプログラム動作が完了する。
消去状態（ＥＲＳ）では、接地電圧（０Ｖ）がｐウェル領域ＰＷ、ソース線ＳＬおよびビット線ＢＬに供給され、消去電圧ＶＥＥが消去線ＥＬに供給され、オフ電圧Ｖｏｆｆがワード線ＷＬに供給される。一実施形態では、消去電圧ＶＥＥは約１２Ｖであり、オフ電圧Ｖｏｆｆは約０Ｖである。
これにより、選択トランジスタＭｓをオフにする。ファウラー・ノルドハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネル効果（略してＦＮトンネル効果）によれば、フローティングゲートＦＧ内の電子がフローティングゲートＦＧから放出される。さらに、電子は、トンネルキャパシタＣｔを通って消去線ＥＬに送られ、消去線ＥＬを通って消去およびプログラム可能な不揮発性メモリから放出される。したがって、消去状態では、フローティングゲートＦＧには電子は蓄積されない。
読み出し状態では、接地電圧（０Ｖ）がｐウェル領域ＰＷ、ソース線ＳＬおよび消去線ＥＬに供給され、読み出し電圧Ｖｒｅａｄがビット線ＢＬに供給され、オン電圧Ｖｏｎがワード線ＷＬに供給される。一実施形態では、読み出し電圧Ｖｒｅａｄは約１Ｖである。
選択トランジスタＭｓをオンにすると、メモリセルにより読み出し電流が発生する。読み出し電流は、フローティングゲートトランジスタＭｆおよび選択トランジスタＭｓを通って、ビット線ＢＬからソース線ＳＬ方向に流れる。消去およびプログラム可能な不揮発性メモリの蓄積状態は、読み出し電流の大きさに応じて実現することができる。
図３は、本発明の第２の実施形態による消去およびプログラム可能な不揮発性メモリを示す概略斜視図である。図２Ｅの構造と比較して、この実施形態の消去およびプログラム可能な不揮発性メモリはさらに、深いｎウェル領域（ＤＮＷ）を含む。したがって、本実施形態の消去およびプログラム可能な不揮発性メモリの構造は、ここでは重複して説明されていない。この実施形態では、選択トランジスタおよびフローティングゲートトランジスタは、ｐウェル領域ＰＷに構成されている。また、深いｎウェル領域ＤＮＷは、ｐウェル領域ＰＷとｐ型基板（ｐ−ｓｕｂ）との間に配置されている。
本発明の別の実施形態では、ｐウェル領域（ＰＷ）は、第２の領域Ｂにおけるｎ型ドープ領域（ｎ＋）を包含するように延びてもよいことに留意されたい。すなわち、フローティングゲートトランジスタ、選択トランジスタおよび消去ゲート領域は、全てｐウェル領域（ＰＷ）内に構成される。この場合、１つのタイプのウェル内に構成されたメモリセルのレイアウトは、ファンドリーウェルエンクロージャのルールによって制限されないので、メモリセルの面積はより小さくなり得る。
以上の説明から、本発明は、新規の構造を有する消去およびプログラム可能な不揮発性メモリを提供する。メモリセルの選択トランジスタおよびフローティングゲートトランジスタはｎ型トランジスタである。ｎ型トランジスタを含むメモリセルは、ｎ型トランジスタがｐ型トランジスタよりも高い移動度を有するため、ｐ型トランジスタを含むメモリセルより良いマージンを有する。さらに、メモリセルはプログラム支援金属層を備えている。プログラム支援金属層とフローティングゲートとは、協同してプログラム支援キャパシタとして形成される。プログラムサイクル中、バイアス電圧がプログラム支援金属層に供給される。その結果、フローティングゲートに注入される電子（ホットキャリアなど）の数が増加し、プログラミング性能が効果的に高められる。
本発明は、現在最も実用的で好ましい実施形態と考えられているものの観点から説明されているが、本発明は開示された実施形態に限定される必要はないことを理解されたい。逆に、最も広い解釈に従う添付の特許請求の範囲の趣旨および範囲内に含まれる様々な修正および類似の構成を包含し、そのような修正および類似の構造を全て包含することを意図する。

Claims (14)

  1. 消去およびプログラム可能な不揮発性メモリであって、
    選択ゲートと、第１のドープ領域と、第２のドープ領域とを含み、前記選択ゲートがワード線に接続され、前記第１のドープ領域がソース線に接続される第１のトランジスタと、
    第２のドープ領域と、第３のドープ領域と、フローティングゲートとを含み、前記第３のドープ領域がビット線に接続される第２のトランジスタと、
    消去線に接続される消去ゲート領域であって、前記フローティングゲートが前記消去ゲート領域上に延在し、前記消去ゲート領域の近くに位置する消去ゲート領域と、
    前記フローティングゲート上に配置される金属層であって、前記ビット線と前記フローティングゲートとの間に形成され、ビアを介して前記ビット線に接続される金属層とを備える、消去およびプログラム可能な不揮発性メモリ。
  2. 前記第１のトランジスタおよび前記第２のトランジスタはｎ型トランジスタであり、前記第１のドープ領域、前記第２のドープ領域および前記第３ドープ領域はｎ型ドープ領域である、請求項１に記載の消去およびプログラム可能な不揮発性メモリ。
  3. 前記第１のトランジスタおよび前記第２のトランジスタはｐウェル領域内に構成され、前記ｐウェルはｐ型基板内に形成される、請求項２に記載の消去およびプログラム可能な不揮発性メモリ。
  4. 前記第１のトランジスタおよび前記第２のトランジスタがｐウェル領域内に構成され、さらに前記ｐウェルおよびｐ型基板の間に深いｎウェル領域を含む、請求項２に記載の消去およびプログラム可能な不揮発性メモリ。
  5. 前記第１のトランジスタおよび前記第２のトランジスタはｐウェル領域内に構成され、プログラムサイクル中に、第１の電圧が前記ｐウェル領域および前記ソース線に供給され、プログラム電圧が前記ビット線および前記消去線に供給され、オン電圧がワード線に供給されることで、複数の電子が前記フローティングゲートに注入される、請求項２に記載の消去およびプログラム可能な不揮発性メモリ。
  6. 前記第１のトランジスタおよび前記第２のトランジスタはｐウェル領域内に構成され、消去サイクル中に、第１の電圧が前記ｐウェル領域、前記ソース線および前記ビット線に供給され、消去電圧が前記消去線に供給され、オフ電圧が前記ワード線に供給されることで、複数の電子が前記フローティングゲートから放出される、請求項２に記載の消去およびプログラム可能な不揮発性メモリ。
  7. 前記第１のトランジスタおよび前記第２のトランジスタはｐウェル領域内に構成され、読み出しサイクル中に、第１の電圧が前記ｐウェル領域、前記ソース線および前記消去線に供給され、読み出し電圧が前記ビット線に供給され、オン電圧が前記ワード線に供給されることで、読み出し電流が前記ソース線に流れる、請求項２に記載の消去およびプログラム可能な不揮発性メモリ。
  8. 前記フローティングゲートの第１の部分が、前記消去ゲート領域の上に重なって配置され、前記フローティングゲートの第２の部分が、前記第２のトランジスタのチャネル領域の上に重なって配置され、前記第２の部分の面積に対する前記第１の部分の面積の比が、１／４〜２／３の範囲にある、請求項１に記載の消去およびプログラム可能な不揮発性メモリ。
  9. 前記金属層の面積が、前記フローティングゲートの面積よりも大きい、請求項１に記載の消去およびプログラム可能な不揮発性メモリ。
  10. 選択トランジスタと、フローティングゲートトランジスタと、第１のキャパシタと、第２のキャパシタと、金属層とを備える、消去およびプログラム可能な不揮発性メモリであって、
    前記選択トランジスタのゲート端子がワード線に接続され、前記選択トランジスタの第１のドレイン／ソース端子がソース線に接続され、
    前記フローティングゲートトランジスタの第１のドレイン／ソース端子が前記選択トランジスタの第２のドレイン／ソース端子に接続され、前記フローティングゲートトランジスタの第２のドレイン／ソース端子がビット線に接続され、前記フローティングゲートトランジスタはフローティングゲートを含み、
    前記第１のキャパシタが前記フローティングゲートと消去線との間に接続され、
    前記金属層と前記フローティングゲートとは協同して前記第２のキャパシタとして形成され、前記ビット線は、ビアを介して前記金属層と接続される、
    消去およびプログラム可能な不揮発性メモリ。
  11. 前記選択トランジスタおよび前記フローティングゲートトランジスタがｎ型トランジスタであり、前記選択トランジスタおよび前記フローティングゲートトランジスタがｐウェル領域内に構成される、請求項１０に記載の消去およびプログラム可能な不揮発性メモリ。
  12. プログラムサイクル中に、第１の電圧が前記ｐウェル領域および前記ソース線に供給され、プログラム電圧が前記ビット線および前記消去線に供給され、オン電圧が前記ワード線に供給されることで、複数のホットキャリアが前記フローティングゲートに注入される、請求項１１に記載の消去およびプログラム可能な不揮発性メモリ。
  13. 消去サイクル中に、第１の電圧が前記ｐウェル領域、前記ソース線および前記ビット線に供給され、消去電圧が前記消去線に供給され、オフ電圧が前記ワード線に供給されることで、複数の電子が前記フローティングゲートから放出される、請求項１１に記載の消去およびプログラム可能な不揮発性メモリ。
  14. 読み出しサイクル中に、第１の電圧が前記ｐウェル領域、前記ソース線および前記消去線に供給され、読み出し電圧が前記ビット線に供給され、オン電圧がワード線に供給されることで、読み出し電流が前記ソース線に流れる、請求項１１に記載の消去およびプログラム可能な不揮発性メモリ。
JP2017079027A 2016-04-13 2017-04-12 消去およびプログラム可能な不揮発性メモリ Active JP6530777B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662322237P 2016-04-13 2016-04-13
US62/322,237 2016-04-13
US15/481,889 US10115682B2 (en) 2016-04-13 2017-04-07 Erasable programmable non-volatile memory

Publications (2)

Publication Number Publication Date
JP2017199899A JP2017199899A (ja) 2017-11-02
JP6530777B2 true JP6530777B2 (ja) 2019-06-12

Family

ID=62103919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017079027A Active JP6530777B2 (ja) 2016-04-13 2017-04-12 消去およびプログラム可能な不揮発性メモリ

Country Status (3)

Country Link
US (1) US10115682B2 (ja)
EP (1) EP3232442B1 (ja)
JP (1) JP6530777B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797063B2 (en) * 2018-01-10 2020-10-06 Ememory Technology Inc. Single-poly nonvolatile memory unit
US11282844B2 (en) * 2018-06-27 2022-03-22 Ememory Technology Inc. Erasable programmable non-volatile memory including two floating gate transistors with the same floating gate
CN112802523A (zh) * 2019-11-14 2021-05-14 力旺电子股份有限公司 只读式存储单元及其相关的存储单元阵列
CN115581068A (zh) * 2021-07-06 2023-01-06 成都锐成芯微科技股份有限公司 反熔丝型一次编程的非易失性存储单元及其存储器
US11972800B2 (en) * 2021-12-16 2024-04-30 Ememory Technology Inc. Non-volatile memory cell and non-volatile memory cell array

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW536818B (en) * 2002-05-03 2003-06-11 Ememory Technology Inc Single-poly EEPROM
US7514740B2 (en) * 2006-07-10 2009-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Logic compatible storage device
KR101001257B1 (ko) 2008-10-06 2010-12-14 주식회사 동부하이텍 이이피롬 및 그의 제조방법
US8743591B2 (en) * 2011-04-26 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for driving the same
US8941167B2 (en) 2012-03-08 2015-01-27 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
US9293468B2 (en) 2012-11-30 2016-03-22 SK Hynix Inc. Nonvolatile memory device
US9508396B2 (en) 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
US9431111B2 (en) 2014-07-08 2016-08-30 Ememory Technology Inc. One time programming memory cell, array structure and operating method thereof

Also Published As

Publication number Publication date
EP3232442B1 (en) 2019-01-30
US10115682B2 (en) 2018-10-30
US20170301682A1 (en) 2017-10-19
JP2017199899A (ja) 2017-11-02
EP3232442A1 (en) 2017-10-18

Similar Documents

Publication Publication Date Title
JP6530777B2 (ja) 消去およびプログラム可能な不揮発性メモリ
JP6092315B2 (ja) 高スケーラブルな単一ポリ不揮発性メモリセル
US8592886B2 (en) Erasable programmable single-ploy nonvolatile memory
US9196363B2 (en) Semiconductor device
US10181520B2 (en) Method of fabricating electrically erasable programmable non-volatile memory cell structure
JP6091557B2 (ja) 消去可能プログラマブル単一ポリ不揮発性メモリ
US9224743B2 (en) Nonvolatile memory device
TW201810618A (zh) 具有輔助閘極之非揮發性記憶胞結構及其記憶體陣列
US20090267127A1 (en) Single Poly NVM Devices and Arrays
JP5623495B2 (ja) 消去可能なプログラマブル単一ポリ不揮発性メモリの製造方法
US20150001608A1 (en) Simple and cost-free mtp structure
CN108695337B (zh) 可编程可抹除的非挥发性存储器
US8658495B2 (en) Method of fabricating erasable programmable single-poly nonvolatile memory
TW201842505A (zh) 單層多晶矽非揮發記憶胞的操作方法
US11398259B2 (en) Memory cell array of multi-time programmable non-volatile memory
CN110649102B (zh) 可编程可抹除的非挥发性存储器
TW202123430A (zh) 可編程可抹除的非揮發性記憶體
TW201541563A (zh) 具有電荷捕捉層的非揮發性記憶體裝置及製造其之方法
KR20170097247A (ko) 싱글-폴리 불휘발성 메모리 셀
CN111326192B (zh) 具抹除抑制能力的多次编程存储单元及其存储单元阵列
US8779520B2 (en) Erasable programmable single-ploy nonvolatile memory
US9147690B2 (en) Erasable programmable single-ploy nonvolatile memory
TWI624033B (zh) 具有單一層閘極的非揮發性記憶體裝置、操作其之方法以及其之記憶體單元陣列
US11980029B2 (en) Erasable programmable single-ploy non-volatile memory cell and associated array structure

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190517

R150 Certificate of patent or registration of utility model

Ref document number: 6530777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250