JP6092315B2 - 高スケーラブルな単一ポリ不揮発性メモリセル - Google Patents

高スケーラブルな単一ポリ不揮発性メモリセル Download PDF

Info

Publication number
JP6092315B2
JP6092315B2 JP2015131817A JP2015131817A JP6092315B2 JP 6092315 B2 JP6092315 B2 JP 6092315B2 JP 2015131817 A JP2015131817 A JP 2015131817A JP 2015131817 A JP2015131817 A JP 2015131817A JP 6092315 B2 JP6092315 B2 JP 6092315B2
Authority
JP
Japan
Prior art keywords
region
memory
well
floating gate
doping region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015131817A
Other languages
English (en)
Other versions
JP2016018992A (ja
Inventor
▲徳▼訓 徐
▲徳▼訓 徐
俊霄 黎
俊霄 黎
學威 陳
學威 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of JP2016018992A publication Critical patent/JP2016018992A/ja
Application granted granted Critical
Publication of JP6092315B2 publication Critical patent/JP6092315B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/04—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using capacitive elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/146—Write once memory, i.e. allowing changing of memory content by writing additional bits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、一般に、半導体メモリ技術の分野に関する。より具体的には、本発明は、メモリ特性の劣化なしで、削減されたメモリセルサイズ（＜１μｍ２）を有する、高スケーラブルな単一ポリ不揮発性メモリ（ＮＶＭ）セルに関する。
この出願は、２０１４年７月８日に出願され、参照により全体がここに組み込まれる米国仮特許出願第62/022,166号からの優先権を主張する。
半導体メモリ装置は、様々な電子装置における使用のためにより一般的になっている。例えば、不揮発性メモリ（non-volatile memory：ＮＶＭ）は、セルラー電話、デジタルカメラ、携帯情報機器、携帯型計算装置、及び他の装置に広く使用される。
一般に、ＮＶＭは、再書き込み可能な（multi-time programmable：ＭＴＰ）メモリ、及び１回だけ書き込み可能な（one-time programmable：ＯＴＰ）メモリに分類され得る。ＭＴＰメモリは、複数回読み出し可能であるとともに、複数回書き込み可能である。例えば、ＥＥＰＲＯＭ及びフラッシュメモリは、プログラミング、消去、及び読み出しのような異なる動作をサポートするためのいくつかの対応する電気回路を計画的に装備している。ＯＴＰメモリは、単なるプログラミング機能及び読み出し機能を有する電気回路によって完璧に機能する。消去動作のための電気回路は、ＯＴＰメモリでは必要とされない。
追加の製造原価を減少させる単一ポリＮＶＭ設計が提案されている。単一ポリＮＶＭは、ポリシリコンの単一の層を有する電荷蓄積フローティングゲートを形成する。例えば、単一ポリＮＶＭは、通常のＣＭＯＳプロセスと互換性があるので、それは、混合モード回路及びマイクロコントローラ（例えばシステムオンチップ、ＳＯＣなど）における組み込みメモリ（embedded memory）、組み込み不揮発性メモリの分野において応用される。
ＮＶＭ装置をますます小さく製造する傾向がある。ＮＶＭ装置が更に小さくなるので、メモリシステムのビット当たりのコストが減少するであろうということが期待される。しかしながら、従来技術のＮＶＭセルの拡張性は、メモリアレイ領域のシャロートレンチアイソレーション（shallow trench isolation：ＳＴＩ）の深さより深い接合深さまで基体に注入されるＩ／Ｏイオンウェルを注入する方式によって制限される。
１μｍ２より小さい削減されたメモリセルサイズを有する、改良された単一ポリ再書き込み可能な（ＭＴＰ）不揮発性メモリセルを提供することが、本発明の一つの目的である。
Ｉ／Ｏイオンウェルの注入方式により制限されない、削減されたメモリセルサイズを有する、改良された単一ポリ不揮発性メモリセルを提供することが、本発明のもう一つの目的である。
本発明の１つの態様によれば、不揮発性メモリ（ＮＶＭ）セルは、半導体基体と、第１のＯＤ領域と、第２のＯＤ領域と、第２のＯＤ領域から第１のＯＤ領域を分離する分離領域と、第１のＯＤ領域に沿って配置されたＰＭＯＳ選択トランジスタと、選択トランジスタに直列に結合されるとともに、第１のＯＤ領域に沿って配置されるＰＭＯＳフローティングゲートトランジスタとを含む。ＰＭＯＳフローティングゲートトランジスタは、第１のＯＤ領域を覆うフローティングゲートを備える。メモリＰウェルは、半導体基体内に配置される。メモリＮウェルは、メモリＰウェル内に配置される。メモリＰウェルは、第１のＯＤ領域及び第２のＯＤ領域と重なる。メモリＰウェルは、分離領域のトレンチ深さより深い接合深さを有している。メモリＮウェルは、単に第１のＯＤ領域と重なる。メモリＮウェルは、分離領域のトレンチ深さより浅い接合深さを有している。
本発明のこれらの目的及び他の目的は、様々な図表及び図面において例示される好ましい実施例の下記の詳細な説明を読んだあとで、当業者には確かに明白になるであろう。
添付図面は、実施例の更なる理解を提供するために含まれ、この明細書に組み込まれるとともに、この明細書の一部を構成する。それらの図面は、いくつかの実施例を例示し、記述とともにそれらの原理を説明するのに役立つ。各図面は下記のようである。
本発明の一実施例による代表的な単一ポリ不揮発性メモリセルを示す概略配置図である。 図１の線Ｉ−Ｉ’に沿って取得された単一ポリ不揮発性メモリセルを示す概略横断図である。 本発明の一実施例による、半導体基体にＭＮＷ、ＭＰＷ、及びＤＤＤ領域を形成する代表的なステップを示す概略横断図である。 本発明の一実施例による、半導体基体にＭＮＷ、ＭＰＷ、及びＤＤＤ領域を形成する代表的なステップを示す概略横断図である。 本発明の一実施例による、半導体基体にＭＮＷ、ＭＰＷ、及びＤＤＤ領域を形成する代表的なステップを示す概略横断図である。 本発明の一実施例による、半導体基体にＭＮＷ、ＭＰＷ、及びＤＤＤ領域を形成する代表的なステップを示す概略横断図である。 本発明の一実施例による、半導体基体にＭＮＷ、ＭＰＷ、及びＤＤＤ領域を形成する代表的なステップを示す概略横断図である。 本発明の一実施例による、半導体基体にＭＮＷ、ＭＰＷ、及びＤＤＤ領域を形成する代表的なステップを示す概略横断図である。 本発明の一実施例による、半導体基体にＭＮＷ、ＭＰＷ、及びＤＤＤ領域を形成する代表的なステップを示す概略横断図である。
全ての図面が図式的であることに留意すべきである。明瞭性及び利便性のために、図の各部の相対的な寸法及び比率は、大きさにおいて、誇張されているか、又は縮小されている。同じ参照符号が、一般に、修正された実施例及び異なる実施例における対応する機能又は同様の機能を参照するために使用される。
下記の説明において、多数の特定の詳細が、本発明の完全な理解を提供するために与えられる。しかしながら、本発明がこれらの特定の詳細なしで実施され得るということは、当業者にとって明白であろう。さらに、いくつかのシステム構成及び処理ステップは、これらが当業者には良く知られているはずであるので、詳細に開示されない。他の実施例が利用され得るとともに、構造上の変更、論理的な変更、及び電気的な変更が、本発明の範囲からはずれずに行われ得る。
同様に、装置の実施例を示す図は、半図式的（semi-diagrammatic）であり、正確な縮尺ではなく、いくつかの寸法は、開示の明瞭性のために、図面において誇張されている。同様に、複数の実施例がいくつかの共通の特徴を有するとして開示及び説明される場合には、同等の特徴又は類似の特徴は、その特徴の図解及び記述を簡略化するために、通常、同等の参照符号によって説明されることになる。
“酸化物規定（oxide define：ＯＤ）領域”という用語（“ＯＤ”領域は、時として、“酸化物で定義された（oxide defined）”領域、又は“酸化物定義（oxide definition）”領域と言われる。）は、シリコンのローカル酸化（local oxidation of silicon：ＬＯＣＯＳ）領域又はシャロートレンチアイソレーション（ＳＴＩ）領域以外の基体のシリコン主表面上の領域と定義されるために、この技術分野において一般に知られている。“酸化物規定（ＯＤ）領域”という用語は、同様に、トランジスタのような能動回路素子が形成されて操作される“アクティブ領域”と一般に言われる。
図１は、この発明の一実施例による単一ポリ不揮発性メモリセルの代表的な配置を示す概略平面図である。図２は、図１の線Ｉ−Ｉ’に沿って取得された概略横断図である。明示されたＮＶＭセル構造は、再書き込み可能な（ＭＴＰ）メモリユニットとして機能し得る。本発明は他のメモリ装置に適用でき得るということが理解されるべきである。
図１において示されるように、ＮＶＭセル１は、相互に極めて接近して配置された少なくとも２つの相隔たる酸化物規定（ＯＤ）領域を備える。２つの相隔たるＯＤ領域は、第１のＯＤ領域２１０、及び、Ｐ型ドープシリコン基体（P type doped silicon substrate：Ｐ−Ｓｕｂ）のような半導体基体１００の主表面に埋め込まれる分離領域２００により第１のＯＤ領域２１０から分離された第２のＯＤ領域２２０を含む。例示的実施例によれば、分離領域２００は、シャロートレンチアイソレーション（ＳＴＩ）領域であるかもしれないが、しかし、それに限定されるべきではない。図１における配置は実例となる目的のみのためのものであるということが理解されるべきである。
例示的実施例によれば、第１のＯＤ領域２１０と第２のＯＤ領域２２０との間の分離領域２００は、０．２５マイクロメータに等しいか、又は０．２５マイクロメータより小さい幅ｗを有し得るが、しかし、それに限定されない。例示的実施例によれば、第１のＯＤ領域２１０と第２のＯＤ領域２２０との間の分離領域２００の幅ｗは、入出力（Ｉ／Ｏ）イオンウェルの注入方式により制限されない。例示的実施例によれば、Ｉ／Ｏイオンウェルは、メモリアレイに使用されない。
図１及び図２において示すように、ＮＶＭセル１は、選択トランジスタ１０と、選択トランジスタ１０に直列に結合されるフローティングゲートトランジスタ２０とを備える。直列に結合される選択トランジスタ１０とフローティングゲートトランジスタ２０は、第１のＯＤ領域２１０上に直接形成され得る。例示的実施例によれば、選択トランジスタ１０は、ＰＭＯＳトランジスタであり得るとともに、（ソースラインＳＬに連結される）Ｐ＋ソースドーピング領域１２と、Ｐ＋ソースドーピング領域１２から離れて間隔を開けられた共通Ｐ＋ドーピング領域１４と、Ｐ＋ソースドーピング領域１２と共通Ｐ＋ドーピング領域１４との間の半導体基体１００の主表面の近くの選択ゲートチャネル領域３２と、選択ゲートチャネル領域３２を覆うとともに、ワードライン（ＷＬ）に連結される選択ゲート（ＳＧ）１１０と、選択ゲート１１０と選択ゲートチャネル領域３２との間のゲート誘電体層１１０ａとを備える。側壁スペーサ（図示せず）は、選択ゲート１１０の反対側の側壁上に形成され得る。
例示的実施例によれば、Ｎ＋ドーピング領域１１は、Ｐ＋ソースドーピング領域１２の隣に配置される。Ｎ＋ドーピング領域１１は、Ｐ＋ソースドーピング領域１２に接触してもよい。突合せ接点（butted contact）（図示せず）が、Ｎ＋ドーピング領域１１をＰ＋ソースドーピング領域１２と短絡させるために形成され得る。
フローティングゲートトランジスタ２０は、選択トランジスタ１０及びフローティングゲートトランジスタ２０により一般に共用される第１のＯＤ領域２１０上に直接形成される。フローティングゲートトランジスタ２０は、共通Ｐ＋ドーピング領域１４を通して選択トランジスタ１０に連結される。共通Ｐ＋ドーピング領域１４は、フローティングゲートトランジスタ２０及び選択トランジスタ１０により共用され、それにより２つの直列に結合されたトランジスタを形成し、この場合２つの直列に結合されたＰＭＯＳトランジスタを形成する。
フローティングゲートトランジスタ２０は、第１のＯＤ領域２１０を覆うフローティングゲート（ＦＧ）１２０を備える。例示的実施例によれば、フローティングゲート１２０は、ポリシリコンの唯一の層（すなわち、単一ポリ）で構成される。例示的実施例によれば、フローティングゲートトランジスタ２０は、ＮＶＭセル１の電荷蓄積素子としての機能を果たす。例示的実施例によれば、選択ゲート１１０及びフローティングゲート１２０の両方は、直線形状であり、相互に平行して伸びる。
フローティングゲートトランジスタ２０は、フローティングゲート（ＦＧ）１２０の一方の側面に沿った共通Ｐ＋ドーピング領域１４と、フローティングゲート１２０のもう一方の側面に沿ったＰ＋ドレインドーピング領域１６と、共通Ｐ＋ドーピング領域１４と（ビットラインＢＬに連結される）Ｐ＋ドレインドーピング領域１６との間のフローティングゲートチャネル領域３４と、フローティングゲート１２０とフローティングゲートチャネル領域３４との間のゲート誘電体層１２０ａとを更に備える。例示的実施例によれば、ゲート誘電体層１２０ａは、ゲート誘電体層１１０ａの厚さに実質的に等しい厚さを有している。
例示的実施例によれば、ＮＶＭセル１は、フローティングゲート１２０から第２のＯＤ領域２２０まで連続的に拡張されるとともに、（消去ラインＥＬに連結される）消去ゲート（ＥＧ）領域３０に隣接しているフローティングゲート拡張部１２２を更に備える。フローティングゲート拡張部１２２は、第１のＯＤ領域２１０と第２のＯＤ領域２２０との間の分離領域２００を横断し、ＥＧ領域３０に容量結合するように第２のＯＤ領域２２０と部分的に重なる。例示的実施例によれば、ＥＧ領域３０は、二重拡散ドレイン（double diffused drain：ＤＤＤ）領域１０８と、ＤＤＤ領域１０８におけるＮ＋ドーピング領域１８とを備える。例示的実施例によれば、ゲート誘電体層１２２ａが、フローティングゲート拡張部１２２とＤＤＤ領域１０８との間に形成され得る。
例示的実施例によれば、ＤＤＤ領域１０８は、Ｎ型ドーピング領域であり得る。例示的実施例によれば、Ｎ＋ドーピング領域１８は、フローティングゲート拡張部１２２によってカバーされない領域に形成される。動作中、Ｎ＋ドーピング領域１８及びＤＤＤ領域１０８は、消去ライン電圧（ＶＥＬ）に電気的に連結される。例示的実施例によれば、ＥＧ領域３０におけるＤＤＤ領域１０８は、接合破壊電圧（junction breakdown voltage）を増加させることができる。
例示的実施例によれば、ＮＶＭセル１は、半導体基体１００におけるメモリＰウェル（memory P well：ＭＰＷ）１０２と、ＭＰＷ１０２におけるシャロー（shallow：浅い）メモリＮウェル（memory N well：ＭＮＷ）１０４とを更に備える。例示的実施例によれば、ＭＰＷ１０２は、半導体基体１００の主表面１００ａの下方に、半導体基体１００の主表面１００ａの下方の分離領域２００のトレンチ深さｄより深い接合深さｄ１を有している。例示的実施例によれば、ＭＮＷ１０４は、半導体基体１００の主表面１００ａの下方に、半導体基体１００の主表面１００ａの下方の分離領域２００のトレンチ深さｄより浅いか、又はトレンチ深さｄに等しい接合深さｄ２を有している。例示的実施例によれば、分離領域２００のトレンチ深さｄは、２７００オングストロームと３７００オングストロームとの間で変動し得るが、しかし、それに限定されない。
例示的実施例によれば、図２において示すように、選択トランジスタ１０及びフローティングゲートトランジスタ２０は、ＭＮＷ１０４の中に配置される。Ｎ＋ドーピング領域１１、Ｐ＋ソースドーピング領域１２、共通Ｐ＋ドーピング領域１４、及びＰ＋ドレインドーピング領域１６は、ＭＮＷ１０４の中に形成される。Ｎ＋ドーピング領域１８及びＤＤＤ領域１０８は、ＭＰＷ１０２の中に形成される。例示的実施例によれば、ＥＧ領域３０は、直接的にＤＤＤ領域１０８の下部にあるＭＰＷ１０２の一部分を更に備え得る。例示的実施例によれば、Ｐ＋ピックアップ領域１０１が、半導体基体１００を基体電圧（ＶＳＵＢ）に電気的に連結するために提供され得る。
図３から図９は、本発明の一実施例による、半導体基体１００にＭＮＷ１０４、ＭＰＷ１０２、及びＤＤＤ領域１０８を形成する代表的なステップを示す概略横断図であり、同等の参照符号は、同等の層、領域、及び素子を示す。例示的実施例によれば、２つの特別なフォトマスクが、半導体基体１００にＭＮＷ１０４、ＭＰＷ１０２、及びＤＤＤ領域１０８を形成するために必要とされ得る。
図３において示されるように、シャロートレンチアイソレーション（ＳＴＩ）のような分離領域２００が、半導体基体１００において形成され、第１のＯＤ領域２１０及び第２のＯＤ領域２２０が、半導体基体１００の主表面１００ａ上で定義される。以前に言及されたように、分離領域２００のトレンチ深さｄは、例えば、２７００オングストロームと３７００オングストロームとの間で変動し得る。
図４において示されるように、第１の注入マスク４００が、半導体基体１００を覆うように提供される。第１の注入マスク４００は、メモリＮウェルとして注入されるべき領域を定義する開口部４１０を有し得る。開口部４１０を通してＮ型の不純物を半導体基体１００に注入し、それにより反パンチスルー（punch through）のための第１のシャローメモリＮウェル（ＭＮＷ−１）を形成するために、イオン注入プロセス４０１が実行される。例示的実施例によれば、第１のシャローメモリＮウェル（ＭＮＷ−１）は、分離領域２００のトレンチ深さｄより浅い接合深さを有している。
図５において示されるように、続いて、第１の注入マスク４００が、再びイオン注入プロセス４０２において使用される。しきい値電圧（Ｖｔ）調整のための第２のシャローメモリＮウェル（ＭＮＷ−２）が、第１のシャローメモリＮウェル（ＭＮＷ−１）において形成される。例示的実施例によれば、第２のシャローメモリＮウェル（ＭＮＷ−２）は、第１のシャローメモリＮウェル（ＭＮＷ−１）の接合深さより浅い接合深さを有している。
図６において示されるように、続いて、第１の注入マスク４００が、再びイオン注入プロセス４０３において使用される。分離のための第１のメモリＰウェル（ＭＰＷ−１）が、半導体基体１００において形成される。第１のメモリＰウェル（ＭＰＷ−１）は、第１のシャローメモリＮウェル（ＭＮＷ−１）の接合深さより深く、そして分離領域２００のトレンチ深さｄより深い接合深さを有している。それ以降、第１の注入マスク４００は除去される。
図７において示されるように、第２の注入マスク５００が、次に、半導体基体１００を覆うように提供される。第２の注入マスク５００は、Ｎ型二重拡散ドレイン（ＤＤＤ）領域として注入されるべき領域を定義する開口部５１０を有し得る。開口部５１０を通してＮ型の不純物を半導体基体１００に注入し、それによりＮ型二重拡散ドレイン（ＤＤＤ）領域１０８を形成するために、イオン注入プロセス５０１が実行される。
図８において示されるように、続いて、第２の注入マスク５００が、再びイオン注入プロセス５０２において使用される。開口部５１０を通してＰ形の不純物が半導体基体１００に注入され、それにより分離のための第２のメモリＰウェル（ＭＰＷ−２）を形成する。第２のメモリＰウェル（ＭＰＷ−２）は、第１のシャローメモリＮウェル（ＭＮＷ−１）の接合深さより深く、そして分離領域２００のトレンチ深さｄより深い接合深さを有している。
図９において示されるように、第２のメモリＰウェル（ＭＰＷ−２）は、メモリＰウェル（ＭＰＷ）１０２を構成するように、第１のメモリＰウェル（ＭＰＷ−１）と結合する。第１のシャローメモリＮウェル（ＭＮＷ−１）と第２のシャローメモリＮウェル（ＭＮＷ−２）は、メモリＮウェル（ＭＮＷ）１０４を構成する。続いて、従来のＣＭＯＳ論理プロセスと互換性があるプロセスを使用することによって、選択トランジスタ、フローティングゲートトランジスタ、及び消去ゲート領域が半導体基体１００上に形成される。
当業者は、本発明の教示を保持しながら装置及び方法の多数の修正及び変更が実行され得るということに容易に気付くことになる。したがって、上記の開示は、添付された特許請求の範囲の境界及び範囲によってのみ限定されると解釈されるべきである。
１ ＮＶＭセル
１０ 選択トランジスタ
１１ Ｎ＋ドーピング領域
１２ Ｐ＋ソースドーピング領域
１４ 共通Ｐ＋ドーピング領域
１６ Ｐ＋ドレインドーピング領域
１８ Ｎ＋ドーピング領域
２０ フローティングゲートトランジスタ
３０ 消去ゲート（ＥＧ）領域
３２ 選択ゲートチャネル領域
３４ フローティングゲートチャネル領域
１００ 半導体基体
１００ａ 主表面
１０１ ピックアップ領域
１０２ メモリＰウェル（ＭＰＷ）
１０４ メモリＮウェル（ＭＮＷ）
１０８ 二重拡散ドレイン（ＤＤＤ）領域
１１０ 選択ゲート（ＳＧ）
１１０ａ ゲート誘電体層
１２０ フローティングゲート（ＦＧ）
１２０ａ ゲート誘電体層
１２２ フローティングゲート拡張部
１２２ａ ゲート誘電体層
２００ 分離領域
２１０ 第１のＯＤ領域
２２０ 第２のＯＤ領域
４００ 第１の注入マスク
４１０ 開口部
５００ 第２の注入マスク
５１０ 開口部
ＢＬ ビットライン
ＥＬ 消去ライン
ＳＬ ソースライン
ＷＬ ワードライン

Claims (12)

  1. 不揮発性メモリ（ＮＶＭ）セルであって、
    半導体基体と、
    第１のＯＤ領域及び第２のＯＤ領域と、
    前記第２のＯＤ領域から前記第１のＯＤ領域を分離するとともに、トレンチ深さを有する分離領域と、
    前記第１のＯＤ領域に沿って配置されたＰＭＯＳ選択トランジスタと、
    前記ＰＭＯＳ選択トランジスタに直列に結合されるとともに、前記第１のＯＤ領域に沿って配置され、前記第１のＯＤ領域を覆うフローティングゲートを含むＰＭＯＳフローティングゲートトランジスタと、
    前記半導体基体におけるメモリＰウェルであって、前記第１のＯＤ領域及び前記第２のＯＤ領域と重なるとともに、前記分離領域の前記トレンチ深さより深い接合深さを有する前記メモリＰウェルと、
    前記メモリＰウェルにおけるメモリＮウェルであって、単に前記第１のＯＤ領域と重なるとともに、前記分離領域の前記トレンチ深さより浅い接合深さを有する前記メモリＮウェルと、
    前記メモリＰウェルにおけるＮ ＋ ドーピング領域とを備え、
    前記メモリＮウェルは、第１のシャローメモリＮウェル及び第２のシャローメモリＮウェルにより構成され、前記第２のシャローメモリＮウェルは、前記第１のシャローメモリＮウェルにおいて形成されると共に、前記第１のシャローメモリＮウェルの接合深さより浅い接合深さを有し、
    前記ＰＭＯＳ選択トランジスタは、前記メモリＮウェルにおけるＰ ＋ ソースドーピング領域を含み、前記Ｎ ＋ ドーピング領域は、前記Ｐ ＋ ソースドーピング領域の隣に配置されると共に、前記Ｐ ＋ ソースドーピング領域に接触し、
    前記Ｎ ＋ ドーピング領域を前記Ｐ ＋ ソースドーピング領域を短絡させるための突合せ接点（butted contact）が形成される、ＮＶＭセル。
  2. 前記ＰＭＯＳ選択トランジスタ及び前記ＰＭＯＳフローティングゲートトランジスタが、通常は前記メモリＮウェルを共用する、請求項１に記載のＮＶＭセル。
  3. 前記ＰＭＯＳ選択トランジスタが、さらに、
    前記Ｐ＋ソースドーピング領域から離れて間隔を開けられた共通Ｐ＋ドーピング領域と、
    前記Ｐ＋ソースドーピング領域と前記共通Ｐ＋ドーピング領域との間の前記半導体基体の主表面の近くの選択ゲートチャネル領域と、
    前記選択ゲートチャネル領域を覆う選択ゲートと、
    前記選択ゲートと前記選択ゲートチャネル領域との間のゲート誘電体層とを備える、請求項１に記載のＮＶＭセル。
  4. 前記Ｐ＋ソースドーピング領域がソースラインＳＬに連結される、請求項３に記載のＮＶＭセル。
  5. 前記ＰＭＯＳフローティングゲートトランジスタが、
    前記フローティングゲートの一方の側面に沿った共通Ｐ＋ドーピング領域と、
    前記フローティングゲートのもう一方の側面に沿ったＰ＋ドレインドーピング領域と、
    前記共通Ｐ＋ドーピング領域と前記Ｐ＋ドレインドーピング領域との間のフローティングゲートチャネル領域と、
    前記フローティングゲートと前記フローティングゲートチャネル領域との間のゲート誘電体層とを更に備える、請求項１に記載のＮＶＭセル。
  6. 前記Ｐ＋ドレインドーピング領域がビットラインＢＬに連結される、請求項５に記載のＮＶＭセル。
  7. 前記ＰＭＯＳフローティングゲートトランジスタが、当該ＮＶＭセルの電荷蓄積素子としての機能を果たす、請求項１に記載のＮＶＭセル。
  8. 前記フローティングゲートから前記第２のＯＤ領域まで連続的に拡張されるとともに、前記第２のＯＤ領域における消去ゲート（ＥＧ）領域に隣接しているフローティングゲート拡張部を更に備える、請求項１に記載のＮＶＭセル。
  9. 前記フローティングゲート拡張部が、前記第１のＯＤ領域と前記第２のＯＤ領域との間の前記分離領域を横断し、前記ＥＧ領域に容量結合するように前記第２のＯＤ領域と部分的に重なる、請求項８に記載のＮＶＭセル。
  10. 前記ＥＧ領域が、二重拡散ドレイン（ＤＤＤ）領域と、前記ＤＤＤ領域におけるＮ＋ドーピング領域とを備える、請求項８に記載のＮＶＭセル。
  11. 前記ＤＤＤ領域がＮ型ドーピング領域である、請求項１０に記載のＮＶＭセル。
  12. 前記Ｎ＋ドーピング領域及び前記ＤＤＤ領域が、消去ライン電圧（ＶＥＬ）に電気的に連結される、請求項１０に記載のＮＶＭセル。
JP2015131817A 2014-07-08 2015-06-30 高スケーラブルな単一ポリ不揮発性メモリセル Active JP6092315B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462022166P 2014-07-08 2014-07-08
US62/022,166 2014-07-08

Publications (2)

Publication Number Publication Date
JP2016018992A JP2016018992A (ja) 2016-02-01
JP6092315B2 true JP6092315B2 (ja) 2017-03-08

Family

ID=52015968

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014255978A Active JP6181037B2 (ja) 2014-07-08 2014-12-18 ワンタイム・プログラミング・メモリ・セル、アレイ構造およびその動作方法
JP2015131817A Active JP6092315B2 (ja) 2014-07-08 2015-06-30 高スケーラブルな単一ポリ不揮発性メモリセル

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014255978A Active JP6181037B2 (ja) 2014-07-08 2014-12-18 ワンタイム・プログラミング・メモリ・セル、アレイ構造およびその動作方法

Country Status (5)

Country Link
US (4) US9431111B2 (ja)
EP (2) EP2966685B1 (ja)
JP (2) JP6181037B2 (ja)
CN (3) CN105321570B (ja)
TW (4) TWI553645B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214933B2 (en) 2014-02-25 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Input/output circuit
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
US10109364B2 (en) * 2015-10-21 2018-10-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Non-volatile memory cell having multiple signal pathways to provide access to an antifuse of the memory cell
US10014066B2 (en) * 2015-11-30 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-fuse cell structure including reading and programming devices with different gate dielectric thickness
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
JP6200983B2 (ja) * 2016-01-25 2017-09-20 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ワンタイムプログラマブルメモリセル、該メモリセルを含むメモリアレイのプログラム方法及び読み込み方法
KR102359372B1 (ko) * 2016-02-17 2022-02-09 에스케이하이닉스 주식회사 싱글-폴리 불휘발성 메모리 셀
US10115682B2 (en) * 2016-04-13 2018-10-30 Ememory Technology Inc. Erasable programmable non-volatile memory
US9633734B1 (en) * 2016-07-14 2017-04-25 Ememory Technology Inc. Driving circuit for non-volatile memory
US9647660B1 (en) * 2016-08-05 2017-05-09 Arm Limited Apparatus and method for universal high range level shifting
US9921598B1 (en) * 2017-01-03 2018-03-20 Stmicroelectronics S.R.L. Analog boost circuit for fast recovery of mirrored current
US10158354B2 (en) * 2017-02-10 2018-12-18 Silicon Laboratories Inc. Apparatus with electronic circuitry having reduced leakage current and associated methods
TWI618074B (zh) * 2017-03-06 2018-03-11 力旺電子股份有限公司 一次編程非揮發性記憶體及其讀取感測方法
US10090309B1 (en) * 2017-04-27 2018-10-02 Ememory Technology Inc. Nonvolatile memory cell capable of improving program performance
US10360958B2 (en) * 2017-06-08 2019-07-23 International Business Machines Corporation Dual power rail cascode driver
TWI629684B (zh) * 2017-07-28 2018-07-11 華邦電子股份有限公司 記憶體裝置的行解碼器
US11087207B2 (en) * 2018-03-14 2021-08-10 Silicon Storage Technology, Inc. Decoders for analog neural memory in deep learning artificial neural network
JP7245171B2 (ja) * 2017-12-20 2023-03-23 タワー パートナーズ セミコンダクター株式会社 半導体装置及びその動作方法
US11245004B2 (en) 2019-12-11 2022-02-08 Ememory Technology Inc. Memory cell with isolated well region and associated non-volatile memory
CN112992213B (zh) * 2019-12-16 2023-09-22 上海磁宇信息科技有限公司 存储器的列译码器
US11663455B2 (en) * 2020-02-12 2023-05-30 Ememory Technology Inc. Resistive random-access memory cell and associated cell array structure
TWI707350B (zh) * 2020-02-13 2020-10-11 大陸商北京集創北方科技股份有限公司 一次性編程唯讀記憶體之操作方法、處理器晶片及資訊處理裝置
CN111276485A (zh) * 2020-02-14 2020-06-12 上海华虹宏力半导体制造有限公司 Mtp器件的制造方法及mtp器件
CN111900172B (zh) * 2020-07-29 2022-10-25 杰华特微电子股份有限公司 多次可编程存储单元及存储装置
CN111968975A (zh) * 2020-08-07 2020-11-20 长江存储科技有限责任公司 电路芯片、三维存储器以及制备三维存储器的方法
US11557338B2 (en) * 2020-10-13 2023-01-17 Ememory Technology Inc. Non-volatile memory with multi-level cell array and associated program control method
KR20220157055A (ko) * 2021-05-20 2022-11-29 삼성전자주식회사 오티피 메모리 장치 및 오티피 메모리 장치의 동작 방법
CN115581068A (zh) * 2021-07-06 2023-01-06 成都锐成芯微科技股份有限公司 反熔丝型一次编程的非易失性存储单元及其存储器
CN115910144A (zh) * 2021-08-20 2023-04-04 长鑫存储技术有限公司 驱动电路、存储设备及驱动电路控制方法
CN115910143A (zh) * 2021-08-20 2023-04-04 长鑫存储技术有限公司 驱动电路、存储设备及驱动电路控制方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240698A (ja) 1985-08-16 1987-02-21 Fujitsu Ltd 半導体記憶装置
JPH0721790A (ja) * 1993-07-05 1995-01-24 Mitsubishi Electric Corp 半導体集積回路
JP3173247B2 (ja) 1993-09-29 2001-06-04 ソニー株式会社 レベルシフタ
US5469384A (en) * 1994-09-27 1995-11-21 Cypress Semiconductor Corp. Decoding scheme for reliable multi bit hot electron programming
US5717635A (en) * 1996-08-27 1998-02-10 International Business Machines Corporation High density EEPROM for solid state file
US6137723A (en) * 1998-04-01 2000-10-24 National Semiconductor Corporation Memory device having erasable Frohmann-Bentchkowsky EPROM cells that use a well-to-floating gate coupled voltage during erasure
JP3560480B2 (ja) * 1998-10-05 2004-09-02 シャープ株式会社 スタティック・ランダム・アクセスメモリ
US6744294B1 (en) 1999-05-12 2004-06-01 Telefonaktiebolaget Lm Ericsson (Publ) Cascode signal driver with low harmonic content
US6841821B2 (en) * 1999-10-07 2005-01-11 Monolithic System Technology, Inc. Non-volatile memory cell fabricated with slight modification to a conventional logic process and methods of operating same
US6798693B2 (en) 2001-09-18 2004-09-28 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
JP4599059B2 (ja) 2001-09-18 2010-12-15 キロパス テクノロジー インコーポレイテッド 超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイ
US6621745B1 (en) * 2002-06-18 2003-09-16 Atmel Corporation Row decoder circuit for use in programming a memory device
US6801064B1 (en) 2002-08-27 2004-10-05 Cypress Semiconductor, Corp Buffer circuit using low voltage transistors and level shifters
US6649453B1 (en) 2002-08-29 2003-11-18 Micron Technology, Inc. Contactless uniform-tunneling separate p-well (CUSP) non-volatile memory array architecture, fabrication and operation
US20050030827A1 (en) * 2002-09-16 2005-02-10 Impinj, Inc., A Delaware Corporation PMOS memory cell
JP2004260242A (ja) * 2003-02-24 2004-09-16 Toshiba Corp 電圧レベルシフタ
JP4331966B2 (ja) * 2003-04-14 2009-09-16 株式会社ルネサステクノロジ 半導体集積回路
KR100711108B1 (ko) 2004-07-16 2007-04-24 삼성전자주식회사 레벨 쉬프터 및 레벨 쉬프팅 방법
US7087953B2 (en) * 2004-12-03 2006-08-08 Aplus Flash Technology, Inc. Unified non-volatile memory device and method for integrating NOR and NAND-type flash memory and EEPROM device on a single substrate
US7183817B2 (en) 2005-06-29 2007-02-27 Freescale Semiconductor, Inc. High speed output buffer with AC-coupled level shift and DC level detection and correction
JP4547313B2 (ja) * 2005-08-01 2010-09-22 株式会社日立製作所 半導体記憶装置
KR100801059B1 (ko) 2006-08-02 2008-02-04 삼성전자주식회사 누설 전류를 감소시키기 위한 반도체 메모리 장치의드라이버 회로
CN100517653C (zh) * 2006-12-08 2009-07-22 中芯国际集成电路制造(上海)有限公司 用于dram单元和外围晶体管的方法及所产生的结构
CN101047381B (zh) * 2007-04-02 2010-04-14 威盛电子股份有限公司 电压电平转换电路、方法及初始电压提供的方法
TWI430275B (zh) * 2008-04-16 2014-03-11 Magnachip Semiconductor Ltd 用於程式化非揮發性記憶體裝置之方法
US7768865B2 (en) 2008-04-21 2010-08-03 Vikram Bollu Address decoder and/or access line driver and method for memory devices
ITTO20080647A1 (it) 2008-08-29 2010-02-28 St Microelectronics Srl Decodificatore di colonna per dispositivi di memoria non volatili, in particolare del tipo a cambiamento di fase
US7830721B2 (en) * 2008-09-29 2010-11-09 Macronix International Co., Ltd Memory and reading method thereof
US7876612B2 (en) 2008-10-08 2011-01-25 Nanya Technology Corp. Method for reducing leakage current of a memory and related device
US7989875B2 (en) 2008-11-24 2011-08-02 Nxp B.V. BiCMOS integration of multiple-times-programmable non-volatile memories
CN101887756A (zh) * 2009-05-12 2010-11-17 杭州士兰集成电路有限公司 一次性可编程单元和阵列及其编程和读取方法
JP2011009454A (ja) 2009-06-25 2011-01-13 Renesas Electronics Corp 半導体装置
US9013910B2 (en) * 2009-07-30 2015-04-21 Ememory Technology Inc. Antifuse OTP memory cell with performance improvement prevention and operating method of memory
JP2011130162A (ja) * 2009-12-17 2011-06-30 Elpida Memory Inc 半導体装置
US8441299B2 (en) * 2010-01-28 2013-05-14 Peregrine Semiconductor Corporation Dual path level shifter
US8330189B2 (en) * 2010-06-21 2012-12-11 Kilopass Technology, Inc. One-time programmable memory and method for making the same
JP5596467B2 (ja) 2010-08-19 2014-09-24 ルネサスエレクトロニクス株式会社 半導体装置及びメモリ装置への書込方法
US8339831B2 (en) * 2010-10-07 2012-12-25 Ememory Technology Inc. Single polysilicon non-volatile memory
KR101787758B1 (ko) * 2011-06-09 2017-10-19 매그나칩 반도체 유한회사 레벨 쉬프터
ITTO20120192A1 (it) * 2012-03-05 2013-09-06 St Microelectronics Srl Architettura e metodo di decodifica per dispositivi di memoria non volatile a cambiamento di fase
JP2013187534A (ja) 2012-03-08 2013-09-19 Ememory Technology Inc 消去可能プログラマブル単一ポリ不揮発性メモリ
US8779520B2 (en) * 2012-03-08 2014-07-15 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
US8941167B2 (en) * 2012-03-08 2015-01-27 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
US8658495B2 (en) * 2012-03-08 2014-02-25 Ememory Technology Inc. Method of fabricating erasable programmable single-poly nonvolatile memory
EP2639816B1 (en) 2012-03-12 2019-09-18 eMemory Technology Inc. Method of fabricating a single-poly floating-gate memory device

Also Published As

Publication number Publication date
US9312009B2 (en) 2016-04-12
US20160013199A1 (en) 2016-01-14
TW201603033A (zh) 2016-01-16
EP2966685A1 (en) 2016-01-13
TWI578326B (zh) 2017-04-11
US20160012894A1 (en) 2016-01-14
CN105280644A (zh) 2016-01-27
CN105321570A (zh) 2016-02-10
US20160013776A1 (en) 2016-01-14
CN105262474A (zh) 2016-01-20
EP2966685B1 (en) 2020-02-19
TW201603489A (zh) 2016-01-16
CN105321570B (zh) 2019-06-21
CN105244352A (zh) 2016-01-13
TWI576965B (zh) 2017-04-01
US9548122B2 (en) 2017-01-17
JP6181037B2 (ja) 2017-08-16
US20160013193A1 (en) 2016-01-14
TW201603025A (zh) 2016-01-16
TWI561010B (en) 2016-12-01
TWI553645B (zh) 2016-10-11
US9640262B2 (en) 2017-05-02
TW201603199A (zh) 2016-01-16
JP2016018987A (ja) 2016-02-01
EP2966686B1 (en) 2020-12-23
JP2016018992A (ja) 2016-02-01
CN105262474B (zh) 2018-05-25
US9431111B2 (en) 2016-08-30
CN105244352B (zh) 2018-07-27
EP2966686A1 (en) 2016-01-13

Similar Documents

Publication Publication Date Title
JP6092315B2 (ja) 高スケーラブルな単一ポリ不揮発性メモリセル
US10103157B2 (en) Nonvolatile memory having a shallow junction diffusion region
JP6066958B2 (ja) 不揮発性メモリ構造
US9041089B2 (en) Nonvolatile memory structure
US8592886B2 (en) Erasable programmable single-ploy nonvolatile memory
US10181520B2 (en) Method of fabricating electrically erasable programmable non-volatile memory cell structure
CN108346662B (zh) 单层多晶硅非易失性存储单元的操作方法
TW201810618A (zh) 具有輔助閘極之非揮發性記憶胞結構及其記憶體陣列
EP2637199B1 (en) Control method for single-poly floating-gate memory device
EP2639816B1 (en) Method of fabricating a single-poly floating-gate memory device
US8658495B2 (en) Method of fabricating erasable programmable single-poly nonvolatile memory
EP3232442B1 (en) Erasable programmable non-volatile memory
JP2011199240A (ja) ボトムポリ制御ゲートを使用するｐｍｏｓフラッシュセル
US9147690B2 (en) Erasable programmable single-ploy nonvolatile memory
US8779520B2 (en) Erasable programmable single-ploy nonvolatile memory
JP2011171475A (ja) 不揮発性半導体記憶装置
EP2811531B1 (en) EPROM single-poly memory
EP2811530B1 (en) Single-poly floating-gate transistor comprising an erase gate formed in the substrate
JP2009218546A (ja) 不揮発性半導体記憶装置、不揮発性メモリアレイ、および不揮発性半導体記憶装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170208

R150 Certificate of patent or registration of utility model

Ref document number: 6092315

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250