CN100517653C - 用于dram单元和外围晶体管的方法及所产生的结构 - Google Patents

用于dram单元和外围晶体管的方法及所产生的结构 Download PDF

Info

Publication number
CN100517653C
CN100517653C CNB2006101193882A CN200610119388A CN100517653C CN 100517653 C CN100517653 C CN 100517653C CN B2006101193882 A CNB2006101193882 A CN B2006101193882A CN 200610119388 A CN200610119388 A CN 200610119388A CN 100517653 C CN100517653 C CN 100517653C
Authority
CN
China
Prior art keywords
pmos
nmos
nmos pass
pass transistor
grid structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101193882A
Other languages
English (en)
Other versions
CN101197325A (zh
Inventor
杨海玩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2006101193882A priority Critical patent/CN100517653C/zh
Priority to US11/834,008 priority patent/US7678644B2/en
Priority to US11/952,901 priority patent/US8749006B2/en
Publication of CN101197325A publication Critical patent/CN101197325A/zh
Application granted granted Critical
Publication of CN100517653C publication Critical patent/CN100517653C/zh
Priority to US14/242,841 priority patent/US9362331B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种用于制造DRAM单元例如动态随机存取存储单元的方法。该方法包括提供例如硅晶片的半导体衬底。该方法包括形成多个NMOS晶体管栅结构。所述NMOS栅结构中的每个包括NMOS源区和NMOS漏区。该方法包括形成多个PMOS栅结构。所述PMOS栅结构中的每个包括PMOS源区和PMOS漏区。所述NMOS栅结构形成在P型阱区上，而所述PMOS栅结构形成在N型阱结构上。间层电介质层在所述栅结构中的每个上面同时填充所述NMOS栅结构中的两个或更多个之间的间隙。

Description

用于DRAM单元和外围晶体管的方法及所产生的结构
技术领域
本发明涉及集成电路及其用于制造半导体器件的处理。更具体而言，本发明提供了一种用于制造通常称为DRAM的动态随机存取存储器件的方法和结构。但是，应该认识到，本发明可具有更宽的应用范围。
背景技术
集成电路已从制造于单个硅芯片上的少数互连器件演变为上百万个器件。传统的集成电路提供的性能和复杂度已远远超出最初的想象。为了在复杂性和电路密度(即，能够封装在给定芯片面积上的器件的数目)上得到进一步的改善，最小的器件特征尺寸已随着每一代集成电路的出现而变得越来越小，所述最小的器件特征尺寸亦称为器件“几何”。
增大的电路密度不仅提高了集成电路的复杂度和性能，还为消费者提供了更低成本的部件。集成电路或芯片制造设施可花费数亿或甚至数十亿美元。每个制造设施会具有特定的晶片生产量，并且每个晶片上会具有特定数目的集成电路。因而，通过使集成电路中的各个器件更小，可在每个晶片上制造更多的器件，从而增加制造设施的产出。由于集成电路制造中所使用的每个工艺都存在局限性，因此使器件更小是极具挑战性的。也就是说，给定的工艺一般仅在特定的特征尺寸起作用，这样就需要要么改变该工艺，要么改变器件布局。另外，由于器件要求越来越快的设计，因此，工艺的局限性与特定的传统工艺和材料并存。
这种工艺的一个实例是制造用于动态随机存取存储器件的单元区。除了别的以外，这种工艺还包括例如用于基于堆的电容器和基于沟槽的电容器中的存储器阵列的工艺。虽然已有了显著的改进，但这样的设计仍有许多局限性。仅举例来说，这些设计必须变得越来越小，同时仍提供有效的器件可靠性和可操作性。另外，这些传统的单元区常常难以制造，并且通常要求复杂的制造工艺和结构。随着设计越来越小，各晶体管栅结构之间的间隙填充变得愈加困难。在本说明书中，将在下文更具体地描述这些和其它局限。
如上所述，可以看出，需要一种用于处理半导体器件的改进的技术。
发明内容
根据本发明，提供了用于制造半导体器件的处理集成电路的技术。更具体而言，本发明提供了一种用于制造通常称为DRAM的动态随机存取存储器件的方法和结构。但是，应该认识到，本发明具有更宽的应用范围。
在一个特定实施例中，本发明提供了一种用于制造例如动态随机存取存储器单元的DRAM单元的方法。该方法包括提供半导体衬底，例如硅晶片。该方法包括形成例如在尺度上宽度为0.14微米和更小的多个NMOS晶体管栅结构。NMOS栅结构中的每个包括NMOS源区和NMOS漏区。该方法包括形成多个PMOS栅结构。PMOS栅结构中的每个包括PMOS源区和PMOS漏区。NMOS栅结构形成在P型阱区上，而PMOS栅结构形成在N型阱区上。该方法包括在NMOS栅结构中的每个上面、在PMOS栅结构中的每个上面、在每个PMOS栅结构的PMOS源区和PMOS漏区上面、以及在每个NMOS栅结构的NMOS源区和NMOS漏区上面形成毯式氮化物层。该氮化物层在每个NMOS栅结构上并在每个PMOS栅结构上形成侧壁间隔物。该方法在氮化物层上面形成毯式氧化物层。毯式氧化物层覆盖整个氮化物层。该方法去除每个PMOS栅结构的PMOS源区和PMOS栅区上的氮化物层上面的、以及每个NMOS栅结构的NMOS源区和NMOS栅区上的氮化物层上面的氧化物层的部分，以在NMOS栅结构和PMOS栅结构中的每个上形成氧化物间隔物。该方法使用第一掩模结构在P型阱区上的NMOS栅结构上面形成第一保护层。该方法使用至少NMOS栅结构和PMOS栅结构中的每个上的氧化物间隔物作为阻挡结构，将P型杂质注入与每个PMOS栅结构关联的PMOS源区和PMOS漏区中。去除NMOS栅结构上面的第一保护层。该方法使用第二掩模结构在N型阱区上的PMOS栅结构上面形成第二保护层。该方法将N型杂质注入至每个NMOS晶体管中的NMOS源区和NMOS漏区中。该方法选择性地去除氧化物间隔物，同时暴露氮化物层，以将NMOS栅结构中的两个或更多个之间的间隔增大至预定宽度。形成了间层电介质层，所述间层电介质层在栅结构中的每个上面、同时填充NMOS栅结构中的两个或更多个之间的间隙。优选地，该方法对间层电介质层执行蒸汽退火，以完成间层电介质层，使其中没有任何间隙。
在一个可替选的特定实施例中，本发明提供了一种用于制造例如动态随机存取存储器单元的DRAM单元的方法。该方法包括提供例如硅晶片的半导体衬底。该方法包括形成多个NMOS晶体管栅结构。NMOS栅结构中的每个包括NMOS源区和NMOS漏区。该方法包括形成多个PMOS栅结构。PMOS栅结构中的每个包括PMOS源区和PMOS漏区。NMOS栅结构形成在P型阱区上，而PMOS栅结构形成在N型阱区上。该方法包括在NMOS栅结构中的每个上面、在PMOS栅结构中的每个上面、在每个PMOS栅结构的PMOS源区和PMOS漏区上面、以及在每个NMOS栅结构的NMOS源区和NMOS漏区上面形成毯式氮化物层。该氮化物层在NMOS栅结构中的每个上并在PMOS栅结构中的每个上形成侧壁间隔物。该方法在氮化物层上面形成毯式氧化物层。毯式氧化物层覆盖整个氮化物层。该方法去除每个PMOS栅结构的PMOS源区和PMOS栅区上的氮化物层上面的、以及每个NMOS栅结构的NMOS源区和NMOS栅区上的氮化物层上面的氧化物层的部分，以在NMOS栅结构和PMOS栅结构中的每个上形成氧化物间隔物。该方法使用第一掩模结构在P型阱区上面的NMOS栅结构上面形成第一保护层。该方法使用至少NMOS栅结构和PMOS栅结构中的每个上的氧化物间隔物作为阻挡结构，将P型杂质注入与每个PMOS栅结构关联的PMOS源区和PMOS漏区中。去除NMOS栅结构上面的第一保护层。该方法使用第二掩模结构在N型阱区上的PMOS栅结构上面形成第二保护层。该方法将N型杂质注入至每个NMOS晶体管中的NMOS源区和NMOS漏区中。该方法选择性地去除氧化物间隔物，同时暴露氮化物层，以将NMOS栅结构中的两个或更多个之间的间隔增大至预定宽度。形成，所述间层电介质层在栅结构中的每个上面，同时填充NMOS栅结构中的两个或更多个之间的间隙。
通过本发明，可实现优于传统技术的许多优点。例如，本技术为使用依靠传统技术的工艺提供了方便。在一些实施例中，该方法可提供较高的每晶片各片中的器件产出。另外，该方法提供的工艺与传统工艺技术兼容，不必对传统设备和工艺进行实质上的修改。优选地，本发明为0.13微米和更小的设计规则提供了改进的工艺集成。另外，本发明改善了越来越小的晶体管间隔之间的间隙填充特性。在特定实施例中，本发明通过使用缓冲的源/漏注入，减少了外围晶体管区域的表面损坏。在其它实施例中，该方法基于本工艺流程减少了特定光刻工艺。根据实施例，可以实现这些优点中的一个或多个。在本说明书中，将在下文更具体地描述这些和其它优点。
参考下面的详细描述和附图，可更全面地理解本发明的各个附加目的、特征和优点。
附图说明
图1至5是图示了根据本发明实施例的用于形成动态随机存储器件的方法的简图。
具体实施方式
根据本发明，提供了用于制造半导体器件的处理集成电路的技术。更具体而言，本发明提供了一种用于制造通常称为DRAM的动态随机存取存储器件的测试结构的方法和结构。但是，应该认识到，本发明具有更宽的应用范围。
根据本发明实施例的用于制造动态随机存储器件的方法可概述如下：
1.提供半导体衬底，例如硅晶片、绝缘体上硅；
2.形成多个NMOS晶体管栅结构，其每个包括NMOS源区和NMOS漏区；
3.形成多个PMOS栅结构，其每个包括PMOS源区和PMOS漏区；
4.在NMOS栅结构中的每个上面、在PMOS栅结构中的每个上面、在每个PMOS栅结构的PMOS源区和PMOS漏区上面、以及在每个NMOS栅结构的NMOS源区和NMOS漏区上面形成毯式氮化物层；
5.在氮化物层上面形成毯式氧化物层，以覆盖整个氮化物层；
6.去除每个PMOS栅结构的PMOS源区和PMOS栅区上的氮化物层上面的、以及每个NMOS栅结构的NMOS源区和NMOS栅区上的氮化物层上面的氧化物层的部分，以在NMOS栅结构和PMOS栅结构中的每个上形成氧化物间隔物；
7.使用第一掩模结构在P型阱区上面的NMOS栅结构上面形成第一保护层；
8.使用至少NMOS栅结构和PMOS栅结构中的每个上的氧化物间隔物作为阻挡结构，将P型杂质注入与每个PMOS栅结构关联的PMOS源区和PMOS漏区中；
9.去除NMOS栅结构上面的第一保护层；
10.使用第二掩模结构在N型阱区上的PMOS栅结构上面形成第二保护层；
11.将N型杂质注入至每个NMOS晶体管中的NMOS源区和NMOS漏区中；
12.选择性地去除氧化物间隔物，同时暴露氮化物层，以将NMOS栅结构中的两个或更多个之间的间隔增大至预定宽度；
13.形成间层电介质层(例如：硼磷硅酸盐玻璃(BPSG)、高密度等离子体(HDP)氧化物、磷硅酸盐玻璃(PSG)、HDP氟化的硅玻璃)，所述间层电介质层在栅结构中的每个上面，同时填充NMOS栅结构中的两个或更多个之间的间隙；
14.可选地，对间层电介质层执行蒸汽退火，以完成间层电介质层，使其中没有任何间隙；
15.将间层电介质层平坦化；并且
16.根据需要执行其它步骤。
上述步骤序列提供了根据本发明实施例的一种方法。如上所述，该方法使用了步骤的组合，包括制造动态随机存取存储器件的方式。因为通过使用端点检测，使外围晶体管间隔物蚀刻停止于氮化物层上，所以在特定实施例中，可减少源/漏区上的硅表面损坏。另外，在附加的用于阻挡外围区域的光刻步骤的情况下，进行了特定工艺(例如单元氧化物去除)。在一个特定实施例中，本发明还提供了对间层电介质层的改善的间隙填充。当然，也可提供其它替选方案，在这些方案中，可在不背离所附权利要求的范围的情况下添加步骤、去除一个或多个步骤或以不同的顺序来提供一个或多个步骤。可在本说明书中并且在下文中更具体地找到本方法的进一步的细节。
图1至5是图示了根据本发明实施例的用于形成动态随机存储器件的方法的简图。这些图仅为实例，其不应不当地限制所附权利要求的范围。本领域的技术人员应认识到，可以进行许多变化、替换和修改。如图1所示，该方法包括提供半导体衬底，例如硅晶片。该衬底包括单元或阵列区101和外围区103。单元区包括深N阱105和P阱107。外围区包括P阱109和N阱111。该方法包括形成分别与多个NMOS晶体管对应的多个NMOS晶体管栅结构115、125。NMOS栅结构中的每个包括NMOS源区121和NMOS漏区122。NMOS栅结构被提供在外围区和单元区二者中。还包括场氧化物区113。场氧化物区是可以是浅沟槽隔离等的隔离。该方法还包括与NMOS晶体管栅同时地形成多个PMOS栅结构123。PMOS栅结构中的每个包括多个PMOS晶体管的PMOS源区和PMOS漏区。栅结构中的每个包括掩蔽层117，其可以是光致抗蚀剂和/或硬掩模材料。该方法形成N型杂质的毯式注入，以形成通常称为LDD的轻掺杂的漏结构。如图所示，单元区中的NMOS晶体管栅结构被彼此接近地间隔开，这导致利用传统技术来处理时有一定的困难。
参考图2，该方法包括在NMOS栅结构中的每个上面、在PMOS栅结构中的每个上面、在每个PMOS栅结构的PMOS源区和PMOS漏区上面、以及在每个NMOS栅结构的NMOS源区和NMOS漏区上面形成毯式氮化物层201。该氮化物层在NMOS栅结构中的每个上并在PMOS栅结构中的每个上形成侧壁间隔物。在一个特定实施例中，毯式氮化物层的厚度范围为100至200埃。优选地，通过使用LPCVD或其它适当的技术来提供毯式氮化物层。在一个优选的实施例中，与每个栅结构关联的源区和漏区上的毯式氮化物层防止对与每个栅结构关联的源区和漏区的损坏。此后，该方法在该氮化物层上面形成毯式氧化物层205。毯式氧化物层覆盖整个氮化物层。如图所示，单元区中的每个NMOS晶体管结构之间的间隔约为70nm，这导致使用传统技术的间隙填充问题。
在使用保护层来保护单元区的同时，该方法去除了外围区中每个PMOS栅结构的PMOS源区和PMOS栅区上的氮化物层上面的氧化物层的部分，如图3所示。优选地，该去除方法可以是各向异性工艺，以形成氧化物间隔物。在单元区中的NMOS栅结构上面和外围区中的NMOS栅结构上面已提供了包括光掩模的保护层。然后该方法使用离子注入将P+型杂质注入PMOS晶体管中的源/漏区中。在一个特定实施例中，P型杂质包括约25KeV能量的含硼物质(例如BF2)。优选地，注入穿过氮化物层，其在源/漏区上保持原样。侧壁间隔物起到注入工艺的停止层或掩蔽层的作用。剥离保护层。
同样在保护单元区的同时，该方法还去除了外围区中的每个NMOS栅结构的NMOS源区和NMOS栅区上的氮化物层上面的氧化物层的部分，如图4所示。如图所示，该方法在单元区中的NMOS栅结构上面和外围区中的PMOS栅结构上面形成包括光掩模的保护层。在一个特定实施例中，该方法将N型杂质注入403至外围区中的每个NMOS晶体管中的NMOS源区和NMOS漏区中。在一个特定实施例中，N型杂质的注入使用约30KeV能量的含砷物质。优选地，注入穿过氮化物层，其在源/漏区上保持原样。根据特定实施例，外围晶体管与单元晶体管分开处理，以独立于单元晶体管来优化外围晶体管。剥离保护层。
该方法在、选择性地去除氧化物间隔物，同时暴露氮化物层，以将NMOS栅结构中的两个或更多个之间的间隔增大至预定宽度，如图5所示。如图所示，氮化物层保持原样。优选地，此处，该预定宽度是0.13微米和更大，但其可取决于实施例而变化。即，预定宽度可更宽，并允许间层电介质层的沉积。形成，所述间层电介质层在栅结构中的每个上面，同时填充NMOS栅结构中的两个或更多个之间的间隙。优选地，该方法对间层电介质层执行蒸汽退火，以完成间层电介质层，使其中没有任何间隙。通过去除间隔物，每个栅结构之间的宽度增大，提供了间层电介质层中的间隙填充质量。优选地，间层电介质材料包括BPSG或其它适当的材料。另外，蒸汽退火包括大于约800摄氏度的温度的含H2O物质，或包括大于约800摄氏度且小于约900摄氏度的温度的含H2O物质。当然，可以进行其它变化、修改和替换。
还应理解，此处所描述的实例和实施例仅用于说明，而且，根据其的各种修改或改变，对于本领域的技术人员将是显而易见的，并应包括在本申请的精神和范畴内和所附权利要求的范围内。

Claims (19)

1.一种用于制造动态随机存取存储器DRAM单元的方法，该方法包括：
提供半导体衬底；
形成多个NMOS晶体管，所述NMOS晶体管中的每个包括NMOS源区和NMOS漏区，形成多个PMOS晶体管，所述PMOS晶体管中的每个包括PMOS源区和PMOS漏区，所述NMOS晶体管形成在P型阱区上，而所述PMOS晶体管形成在N型阱区上；
在所述NMOS晶体管的栅结构的每个上面、在所述PMOS晶体管的栅结构的每个上面、在每个所述PMOS晶体管的PMOS源区和PMOS漏区上面、以及在每个所述NMOS晶体管的NMOS源区和NMOS漏区上面形成毯式氮化物层，所述毯式氮化物层在所述NMOS晶体管的栅结构中的每个上以及所述PMOS晶体管的栅结构中的每个上形成侧壁间隔物；
在所述毯式氮化物层上面形成毯式氧化物层，所述毯式氧化物层覆盖整个所述毯式氮化物层；
去除每个所述PMOS晶体管的PMOS源区和PMOS栅区上的所述毯式氮化物层上面的、以及每个所述NMOS晶体管的NMOS源区和NMOS栅区上的所述毯式氮化物层上面的所述毯式氧化物层的部分，以在所述NMOS晶体管的栅结构和PMOS晶体管的栅结构中的每个上形成氧化物间隔物；
使用第一掩模结构在所述P型阱区上面的所述NMOS晶体管上面形成第一保护层；
使用至少所述PMOS晶体管的栅结构中的每个上的所述氧化物间隔物作为阻挡结构，将P型杂质注入与所述PMOS晶体管中的每个相关联的所述PMOS源区和所述PMOS漏区中；
去除所述NMOS晶体管上面的所述第一保护层；
使用第二掩模结构在所述PMOS晶体管上面形成第二保护层，所述PMOS晶体管在所述N型阱区上；
将N型杂质注入至每个所述NMOS晶体管中的所述NMOS源区和所述NMOS漏区中；
选择性地去除所述NMOS晶体管的栅结构和PMOS晶体管的栅结构上的氧化物间隔物，同时暴露所述毯式氮化物层，以将所述NMOS晶体管中的两个或更多个之间的间隔增大至不大于0.13微米的预定宽度；
形成间层电介质层，所述间层电介质层在所述NMOS晶体管和PMOS晶体管中的每个上面，同时填充所述NMOS晶体管中的两个或更多个之间的间隙；并且
对所述间层电介质层执行蒸汽退火，以完成所述间层电介质层，使其中没有任何间隙。
2.根据权利要求1所述的方法，其中所述NMOS晶体管中的每个的宽度小于等于0.14微米。
3.根据权利要求1所述的方法，其中所述的间隔增大的宽度提供所述间层电介质层中的间隙填充质量。
4.根据权利要求1所述的方法，其中所述间层电介质层包括BPSG。
5.根据权利要求1所述的方法，其中所述蒸汽退火包括大于800摄氏度的温度的含H2O物质。
6.根据权利要求1所述的方法，其中所述蒸汽退火包括大于800摄氏度并且小于900摄氏度的温度的含H2O物质。
7.根据权利要求1所述的方法，其中与所述NMOS晶体管中的每个相关联的所述NMOS源区和所述NMOS漏区上的所述毯式氮化物层防止对与所述NMOS晶体管中的每个相关联的所述NMOS源区和所述NMOS漏区的损坏。
8.根据权利要求1所述的方法，其中对至少所述间层电介质层的所述蒸汽退火使所述间层电介质层回流，以从所述间层电介质层中除去气体。
9.根据权利要求1的所述方法，其中所述毯式氮化物层的厚度范围为100至200埃。
10.根据权利要求1所述的方法，其中所述毯式氮化物层是使用LPCVD来提供的。
11.根据权利要求1所述的方法，其中所述的注入N型杂质使用约30KeV的能量的含砷物质。
12.根据权利要求1所述的方法，其中所述的注入P型杂质使用约25KeV的能量的含硼物质。
13.根据权利要求1所述的方法，其中所述NMOS晶体管包括单元阵列区中的一个或多个NMOS晶体管和外围区中的一个或多个NMOS晶体管。
14.一种用于制造DRAM单元的方法，该方法包括：
提供半导体衬底；
形成多个NMOS晶体管，所述NMOS晶体管中的每个包括NMOS源区和NMOS漏区，形成多个PMOS晶体管，所述PMOS晶体管中的每个包括PMOS源区和PMOS漏区，所述NMOS晶体管形成在P型阱区上，而所述PMOS晶体管形成在N型阱区上；
在所述NMOS晶体管的栅结构的每个上面、在所述PMOS晶体管的栅结构的每个上面、在每个所述PMOS晶体管的PMOS源区和PMOS漏区上面、以及在每个所述NMOS晶体管的NMOS源区和NMOS漏区上面形成毯式氮化物层，所述毯式氮化物层在所述NMOS晶体管的栅结构中的每个上以及所述PMOS晶体管的栅结构中的每个上形成侧壁间隔物；
在所述毯式氮化物层上面形成毯式氧化物层，所述毯式氧化物层覆盖整个所述毯式氮化物层；
去除每个所述PMOS晶体管的PMOS源区和PMOS栅区上的所述毯式氮化物层上面的、以及每个所述NMOS晶体管的NMOS源区和NMOS栅区上的所述毯式氮化物层上面的所述毯式氧化物层的部分，以在所述NMOS晶体管的栅结构和PMOS晶体管的栅结构中的每个上形成氧化物间隔物；
使用第一掩模结构在所述P型阱区上面的所述NMOS晶体管上面形成第一保护层；
使用至少所述PMOS晶体管的栅结构中的每个上的所述氧化物间隔物作为阻挡结构，将P型杂质注入与所述PMOS晶体管中的每个相关联的PMOS源区和PMOS漏区中；
去除所述NMOS晶体管上面的所述第一保护层；
使用第二掩模结构在所述PMOS晶体管上面形成第二保护层，所述PMOS晶体管在所述N型阱区上；
将N型杂质注入至每个所述NMOS晶体管中的所述NMOS源区和所述NMOS漏区中；
选择性地去除所述NMOS晶体管的栅结构和PMOS晶体管的栅结构上的氧化物间隔物，同时暴露所述毯式氮化物层，以将所述NMOS晶体管中的两个或更多个之间的间隔增大至不大于0.13微米的预定宽度；
形成间层电介质层，所述间层电介质层包括在所述NMOS晶体管和PMOS晶体管中的每个上面同时填充所述NMOS晶体管中的两个或更多个之间的间隙的掺杂氧化物。
15.根据权利要求14所述的方法，进一步包括对所述间层电介质层执行蒸汽退火，以完成所述间层电介质层，使其中没有任何间隙。
16.根据权利要求15所述的方法，其中所述蒸汽退火包括大于800摄氏度的温度的含H2O物质。
17.根据权利要求14所述的方法，其中所述NMOS晶体管中的每个的宽度小于等于0.14微米。
18.根据权利要求14所述的方法，其中所述的间隔增大的宽度提供所述间层电介质层中的间隙填充质量。
19.根据权利要求14所述的方法，其中所述间层电介质层包括BPSG。
CNB2006101193882A 2006-12-08 2006-12-08 用于dram单元和外围晶体管的方法及所产生的结构 Expired - Fee Related CN100517653C (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CNB2006101193882A CN100517653C (zh) 2006-12-08 2006-12-08 用于dram单元和外围晶体管的方法及所产生的结构
US11/834,008 US7678644B2 (en) 2006-12-08 2007-08-06 Method and resulting structure for DRAM cell and peripheral transistor
US11/952,901 US8749006B2 (en) 2006-12-08 2007-12-07 Method and system for image sensor and lens on a silicon back plane wafer
US14/242,841 US9362331B2 (en) 2006-12-08 2014-04-01 Method and system for image sensor and lens on a silicon back plane wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101193882A CN100517653C (zh) 2006-12-08 2006-12-08 用于dram单元和外围晶体管的方法及所产生的结构

Publications (2)

Publication Number Publication Date
CN101197325A CN101197325A (zh) 2008-06-11
CN100517653C true CN100517653C (zh) 2009-07-22

Family

ID=39496934

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101193882A Expired - Fee Related CN100517653C (zh) 2006-12-08 2006-12-08 用于dram单元和外围晶体管的方法及所产生的结构

Country Status (2)

Country Link
US (3) US7678644B2 (zh)
CN (1) CN100517653C (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100517653C (zh) 2006-12-08 2009-07-22 中芯国际集成电路制造(上海)有限公司 用于dram单元和外围晶体管的方法及所产生的结构
US8071440B2 (en) * 2008-12-01 2011-12-06 United Microelectronics Corporation Method of fabricating a dynamic random access memory
US8405115B2 (en) * 2009-01-28 2013-03-26 Maxim Integrated Products, Inc. Light sensor using wafer-level packaging
CN101866884B (zh) * 2009-04-14 2012-04-18 中芯国际集成电路制造(北京)有限公司 非易失性存储器控制栅极字线的加工方法
CN102623638B (zh) * 2012-04-19 2014-07-02 北京大学 一种阻变存储器及其制备方法
US10203411B2 (en) * 2012-11-02 2019-02-12 Maxim Integrated Products, Inc. System and method for reducing ambient light sensitivity of infrared (IR) detectors
JP5956968B2 (ja) * 2013-09-13 2016-07-27 株式会社東芝 受光素子および光結合型信号絶縁装置
CN103617999B (zh) * 2013-11-22 2016-07-06 浙江大学 基于硅上液晶的短波长红外成像器件
KR20150089650A (ko) * 2014-01-28 2015-08-05 에스케이하이닉스 주식회사 이미지 센서 및 그 제조 방법
US9431111B2 (en) * 2014-07-08 2016-08-30 Ememory Technology Inc. One time programming memory cell, array structure and operating method thereof
KR102335812B1 (ko) * 2014-09-19 2021-12-09 삼성디스플레이 주식회사 유기발광 표시장치
US9780133B2 (en) * 2015-08-04 2017-10-03 Creative Sensor Inc. Wafer-level lens structure for contact image sensor module
KR102531712B1 (ko) * 2015-08-19 2023-05-11 삼성전자주식회사 적층형 이미지 센서와 그 제조방법
CN111129055A (zh) * 2019-12-25 2020-05-08 上海集成电路研发中心有限公司 一种内透镜及制作方法
CN111933652A (zh) * 2020-08-14 2020-11-13 华虹半导体(无锡)有限公司 Cis的微透镜的形成方法
TWI771149B (zh) 2021-08-13 2022-07-11 友達光電股份有限公司 指紋感測裝置
US20240021639A1 (en) 2022-07-18 2024-01-18 Visera Technologies Company Ltd. Image sensor and manufacturing method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3695082B2 (ja) 1997-07-11 2005-09-14 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法および撮像装置
TW461047B (en) * 2000-03-09 2001-10-21 Winbond Electronics Corp Manufacturing method of embedded DRAM
US7294818B2 (en) * 2004-08-24 2007-11-13 Canon Kabushiki Kaisha Solid state image pickup device and image pickup system comprising it
US7453109B2 (en) * 2004-09-03 2008-11-18 Canon Kabushiki Kaisha Solid-state image sensor and imaging system
US7078779B2 (en) * 2004-10-15 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd Enhanced color image sensor device and method of making the same
KR100698067B1 (ko) * 2004-12-30 2007-03-23 동부일렉트로닉스 주식회사 씨모스 이미지센서 및 그의 제조방법
JP4992446B2 (ja) * 2006-02-24 2012-08-08 ソニー株式会社 固体撮像装置及びその製造方法、並びにカメラ
US7862732B2 (en) * 2006-06-28 2011-01-04 Tokyo Electron Limited Method for forming micro lenses and semiconductor device including the micro lenses
US7544982B2 (en) * 2006-10-03 2009-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor device suitable for use with logic-embedded CIS chips and methods for making the same
CN100517653C (zh) 2006-12-08 2009-07-22 中芯国际集成电路制造(上海)有限公司 用于dram单元和外围晶体管的方法及所产生的结构

Also Published As

Publication number Publication date
US8749006B2 (en) 2014-06-10
US20080135897A1 (en) 2008-06-12
US7678644B2 (en) 2010-03-16
CN101197325A (zh) 2008-06-11
US20140213012A1 (en) 2014-07-31
US20080138947A1 (en) 2008-06-12
US9362331B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
CN100517653C (zh) 用于dram单元和外围晶体管的方法及所产生的结构
US6635526B1 (en) Structure and method for dual work function logic devices in vertical DRAM process
CN101707190B (zh) 金属栅极堆叠的形成方法及具有金属栅极堆叠的集成电路
US9852953B2 (en) CMOS fabrication
CN101714554B (zh) 半导体元件与其制法
CN102117745B (zh) 半导体结构及其制造方法
JP2007242950A (ja) 半導体記憶装置
JP2010123947A (ja) 性能を改善する新しいレイアウト構造
US6787419B2 (en) Method of forming an embedded memory including forming three silicon or polysilicon layers
US10651177B1 (en) Semiconductor device and method of forming the same
CN104051343A (zh) 具有通过栅植入的深n阱的晶体管
US7563671B2 (en) Method for forming trench capacitor and memory cell
US7989284B2 (en) DRAM cell transistor device and method
US8685816B2 (en) Methods of forming semiconductor devices by forming semiconductor channel region materials prior to forming isolation structures
US9287269B2 (en) 1t sram/dram
US9117695B1 (en) Method for fabricating semiconductor device
US6300209B1 (en) Method of fabricating triple well of semiconductor device using SEG
US20050285162A1 (en) Semiconductor devices having a stacked structure and methods of forming the same
US6790735B2 (en) Method of forming source/drain regions in semiconductor devices
CN101908507B (zh) Nrom器件的制作方法
KR100760917B1 (ko) 고전압 반도체 소자의 제조방법
US7229876B2 (en) Method of fabricating memory
US20230292516A1 (en) Manufacturing method for nonvolatile charge-trapping memory apparatus
TWI844295B (zh) 電荷捕捉式非揮發性記憶體裝置的製造方法
CN102779790A (zh) 半导体器件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111110

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20181208