JP2010123947A - 性能を改善する新しいレイアウト構造 - Google Patents
性能を改善する新しいレイアウト構造 Download PDFInfo
- Publication number
- JP2010123947A JP2010123947A JP2009254112A JP2009254112A JP2010123947A JP 2010123947 A JP2010123947 A JP 2010123947A JP 2009254112 A JP2009254112 A JP 2009254112A JP 2009254112 A JP2009254112 A JP 2009254112A JP 2010123947 A JP2010123947 A JP 2010123947A
- Authority
- JP
- Japan
- Prior art keywords
- source
- isolation
- gate
- drain
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 claims abstract description 156
- 239000004065 semiconductor Substances 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 230000005669 field effect Effects 0.000 claims abstract description 12
- 239000002019 doping agent Substances 0.000 claims description 16
- 229910044991 metal oxide Inorganic materials 0.000 claims description 11
- 150000004706 metal oxides Chemical class 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 7
- 230000003068 static effect Effects 0.000 claims 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 43
- 238000000034 method Methods 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 239000000463 material Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052914 metal silicate Inorganic materials 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
【解決手段】半導体基板の活性領域102、第1ゲート114、前記活性領域に形成され、前記第1ゲートに隣接した第1領域に設置された第1ソース116、及び前記活性領域に形成され、前記第1ゲートに隣接した第2領域に設置された第1ドレイン118を含む前記活性領域に設置された電界効果トランジスタ108、及び前記第1ドレインに隣接して設置された分離ゲート140、及び前記活性領域に形成され、前記分離ゲートに隣接して設置されて、それと前記第1ドレインが前記分離ゲートの異なる側に位置する分離ソース142を含む前記活性領域に設置された分離構造を含む集積回路。
【選択図】図1
Description
[実施例]
102 第1活性領域
104 第2活性領域
108 動作可能な電界効果トランジスタ(FET)
110 PMOSトランジスタ
112 NMOSトランジスタ
114 ゲート
116、120 ソース
118、122 ドレイン
124、128 電力線
126、130 ソースコンタクト
132 導電構造
134、136 ドレインコンタクト
138、146 分離構造
140、148 分離ゲート
142、150 分離ソース
144、152 コンタクト
154 半導体基板
156 ICセル
158 境界線
160 境界線
162 トランジスタ
Claims (10)
- 半導体基板の活性領域と、
前記活性領域に設置された電界効果トランジスタ(FET)であって、このFETは、第1ゲート、
前記活性領域に形成され、前記第1ゲートに隣接した第1領域に設置された第1ソース、及び
前記活性領域に形成され、前記第1ゲートに隣接した第2領域に設置された第1ドレインを含むことと、
前記活性領域に設置された分離構造であって、前記分離構造は、前記第1ドレインに隣接して設置された分離ゲート、及び
前記活性領域に形成された分離ソースであって、前記分離ゲートと前記第1ドレインが前記分離ゲートの異なる側に位置するように前記分離ゲートに隣接して設置されることを含む集積回路。 - 前記活性領域に形成され、前記分離構造に隣接して設置された第2FETを更に含み、前記第2FETは、
第2ゲート、
前記活性領域に形成され、前記分離ソースと前記第1ゲート間に設置された第2ソース、及び
前記活性領域に形成される第2ドレインであって、前記第2ゲートが前記第2ソースと前記第2ドレインの間に設置されるように位置決めされることを含む請求項1に記載の集積回路。 - 前記活性領域に形成され、前記分離構造に隣接して設置された第2FETを更に含み、前記第2FETは、
前記分離ソースに隣接した第2ゲート、及び
前記活性領域に形成される第2のドレインであって、前記第2ゲートが前記分離ソースと前記第2のドレインの間に設置されるように位置決めされることを含み、
前記分離ソースは、第2FETのソースとして機能するように構成される請求項1に記載の集積回路。 - 半導体基板の活性領域、及び
活性領域に形成され、第1境界と第2境界を定義する第1ICセルを含み、前記第1ICセルは、
前記第1境界に設置された第1ソースを有する少なくとも1つの電界効果トランジスタ(FET)、前記半導体基板に設置されて、前記第1ソースに隣接した第1ゲートと、前記第1ゲートが前記第1ソースと前記第1ドレイン間に設置されるように位置決めされた第1ドレインを含み、且つ
第1分離構造は、
前記第1ドレインに隣接して設置された第1分離ゲート、及び
前記第2境界上に形成されて、前記第1ICセルが前記第1と前記第2境界にそれぞれ対称的に設置された前記第1ソースと前記第1分離ソースを有するように前記第1分離ゲートに隣接した第1分離ソースを含む集積回路(IC)。 - 前記活性領域と前記第1ICセルに隣接して設置された第2ICセルを更に含み、前記第2ICセルは、前記第2境界を覆う第3境界と第4境界を定義し、前記第2ICセルは、
前記第3境界に設置された第2ソースを有する少なくとも1つのFET、前記半導体基板に設置され、前記第2ソースに隣接した第2ゲートと、前記第2ゲートが前記第2ソースと前記第2ドレイン間に設置されるように位置決めされた第2ドレインを含み、
第2分離構造は、
前記第2ドレインに隣接して設置された第2分離ゲート、及び
前記第4境界上に形成される第2分離ソースであって、前記第2ICセルが前記第3と前記第4境界にそれぞれ対称的に設置された前記第2ソースと前記第2分離ソースを有するように前記第2分離ゲートに隣接することを含む請求項4に記載の集積回路(IC)。 - 前記活性領域と前記第1ICセルに隣接して設置された第3ICセルを更に含み、前記第3ICセルは、前記第1境界を覆う第6境界と第5境界を定義し、前記第3ICセルは、
前記第5境界に設置された第3ソースを有する少なくとも1つのFET、前記半導体基板に設置され、前記第3ソースに隣接した第3ゲートと、前記第3ゲートが前記第3ソースと前記第3ドレイン間に設置されるように位置決めされた第3ドレインを含み、
第3分離構造は、
前記第3ドレインに隣接して設置された第3分離ゲート、及び
前記第6境界上に形成される第3分離ソースであって、前記第3ICセルが前記第5と前記第6境界にそれぞれ対称的に設置された前記第3ソースと前記第3分離ソースを有するように前記第3分離ゲートに隣接することを含む請求項5に記載の集積回路(IC)。 - 半導体基板と、
前記第1基板に定義され、n型ドーパントを有する第1活性領域と、
前記半導体基板に定義され、分離構造によって前記第1活性領域から分離されて、p型ドーパントを有する第2活性領域と、
前記第1活性領域に形成される第1p型金属酸化物半導体(PMOS)トランジスタであって、この第1PMOSトランジスタは、第1ソースと前記第1活性領域に形成された第1ドレイン、および前記半導体基板に形成され、前記第1ソースと前記第1ドレイン間に設置された第1ゲートを含むことと、
前記第2活性領域に形成される第1n型金属酸化物半導体(NMOS)トランジスタであって、この第1NMOSトランジスタは、第2ソースと前記第2活性領域に形成された第2ドレイン、および前記半導体基板に形成され、前記第2ソースと前記第2ドレイン間に設置された第2ゲートを含むことと、
前記第1活性領域に形成される第1分離構造であって、この第1分離構造は、前記第1ドレインに隣接して設置された第1分離ゲートと、前記第1分離ゲートが前記第1ドレインと前記第1分離ソース間に設置されるように位置決めされる第1分離ソースを含むことと、
前記第2活性領域に形成される第2分離構造であって、この第2分離構造は、前記第2ドレインに隣接して設置された第2分離ゲートと、前記第2分離ゲートが前記第2ドレインと前記第2分離ソース間に設置されるように位置決めされる第2分離ソースを含むこととを含む集積回路。 - 前記第1ゲートと前記第2ゲートは、延伸されて互いに接続し、前記第1ドレインと前記第2ドレインは、電気的に接続される請求項7に記載の集積回路。
- 前記第1ソースと前記第1分離ソースは、電力線Vddに電気的に接続され、前記第2ソースと前記第2分離ソースは電力線Vssに電気的に接続される請求項7に記載の集積回路。
- 前記第1活性領域に形成され、前記第1PMOSトランジスタに隣接する第2PMOSトランジスタであって、この第2PMOSトランジスタは、前記第1ソースに隣接した第3ゲート、前記第3ゲートが前記第3ドレインと第1ソース間に設置されるように位置決めされた第3ドレインを含むこと、及び
前記第2活性領域に形成され、前記第1NMOSトランジスタに隣接する第2NMOSトランジスタであって、この第2NMOSトランジスタは、前記第2ソースに隣接した第4ゲート、前記第4ゲートが前記第4ドレインと前記第2ソース間に設置されるように位置決めされた第4ドレインを含むことを更に含む請求項7に記載の集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/276,172 | 2008-11-21 | ||
US12/276,172 US20100127333A1 (en) | 2008-11-21 | 2008-11-21 | novel layout architecture for performance enhancement |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015072168A Division JP2015159302A (ja) | 2008-11-21 | 2015-03-31 | 性能を改善する新しいレイアウト構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010123947A true JP2010123947A (ja) | 2010-06-03 |
JP5754881B2 JP5754881B2 (ja) | 2015-07-29 |
Family
ID=42195440
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009254112A Active JP5754881B2 (ja) | 2008-11-21 | 2009-11-05 | 性能を改善する新しいレイアウト構造 |
JP2015072168A Pending JP2015159302A (ja) | 2008-11-21 | 2015-03-31 | 性能を改善する新しいレイアウト構造 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015072168A Pending JP2015159302A (ja) | 2008-11-21 | 2015-03-31 | 性能を改善する新しいレイアウト構造 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20100127333A1 (ja) |
JP (2) | JP5754881B2 (ja) |
KR (1) | KR101087864B1 (ja) |
CN (1) | CN101740568B (ja) |
TW (1) | TWI412106B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015025441A1 (ja) * | 2013-08-23 | 2015-02-26 | パナソニック株式会社 | 半導体集積回路装置 |
JP2016516301A (ja) * | 2013-03-13 | 2016-06-02 | クアルコム,インコーポレイテッド | ダミーゲートで分割された連続活性領域を有する金属酸化物半導体(mos)分離方式および関連する方法 |
JP2018064126A (ja) * | 2013-09-04 | 2018-04-19 | 株式会社ソシオネクスト | 半導体装置 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100320558A1 (en) * | 2009-06-18 | 2010-12-23 | Hsien-Chang Chang | Circuit layout structure and method to scale down ic layout |
US9245805B2 (en) * | 2009-09-24 | 2016-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Germanium FinFETs with metal gates and stressors |
US8217469B2 (en) * | 2009-12-11 | 2012-07-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact implement structure for high density design |
US9312260B2 (en) | 2010-05-26 | 2016-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits and manufacturing methods thereof |
US8858782B2 (en) * | 2010-06-30 | 2014-10-14 | Life Technologies Corporation | Ion-sensing charge-accumulation circuits and methods |
KR101294449B1 (ko) * | 2011-04-13 | 2013-08-07 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 집적 회로 및 집적 회로의 제조 방법 |
TWI514481B (zh) * | 2012-05-09 | 2015-12-21 | United Microelectronics Corp | 應力層圖案的設計方法 |
US20130320451A1 (en) * | 2012-06-01 | 2013-12-05 | Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") | Semiconductor device having non-orthogonal element |
US8723268B2 (en) | 2012-06-13 | 2014-05-13 | Synopsys, Inc. | N-channel and P-channel end-to-end finFET cell architecture with relaxed gate pitch |
US8901615B2 (en) * | 2012-06-13 | 2014-12-02 | Synopsys, Inc. | N-channel and P-channel end-to-end finfet cell architecture |
US9337190B2 (en) | 2013-03-12 | 2016-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device including dummy isolation gate structure and method of fabricating thereof |
US9318607B2 (en) * | 2013-07-12 | 2016-04-19 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
US9355205B2 (en) | 2013-12-20 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus of a three dimensional integrated circuit |
US9431383B2 (en) | 2014-07-22 | 2016-08-30 | Samsung Electronics Co., Ltd. | Integrated circuit, semiconductor device based on integrated circuit, and standard cell library |
US9460259B2 (en) | 2014-08-22 | 2016-10-04 | Samsung Electronics Co., Ltd. | Methods of generating integrated circuit layout using standard cell library |
US10361195B2 (en) | 2014-09-04 | 2019-07-23 | Samsung Electronics Co., Ltd. | Semiconductor device with an isolation gate and method of forming |
US10091995B2 (en) * | 2015-06-09 | 2018-10-09 | Valent U.S.A., Corporation | Gibberellin formulations |
US9577639B1 (en) * | 2015-09-24 | 2017-02-21 | Qualcomm Incorporated | Source separated cell |
US10950540B2 (en) | 2015-11-16 | 2021-03-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Enhancing integrated circuit density with active atomic reservoir |
US9818694B2 (en) * | 2015-11-16 | 2017-11-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Active atomic reservoir for enhancing electromigration reliability in integrated circuits |
US9929087B2 (en) | 2015-11-16 | 2018-03-27 | Taiwan Semiconductor Manufacturing Co., Ltd | Enhancing integrated circuit density with active atomic reservoir |
US9881872B2 (en) | 2016-01-15 | 2018-01-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for fabricating a local interconnect in a semiconductor device |
CN107039070B (zh) * | 2016-01-29 | 2022-06-14 | 三星电子株式会社 | 用于选择性地执行隔离功能的半导体器件及其布局替代方法 |
CN114898791A (zh) | 2016-01-29 | 2022-08-12 | 三星电子株式会社 | 用于选择性地执行隔离功能的半导体器件及其布局替代方法 |
US20170358565A1 (en) * | 2016-06-09 | 2017-12-14 | Globalfoundries Inc. | Standard cell layout and method of arranging a plurality of standard cells |
US11211330B2 (en) * | 2017-05-01 | 2021-12-28 | Advanced Micro Devices, Inc. | Standard cell layout architectures and drawing styles for 5nm and beyond |
US11347925B2 (en) | 2017-05-01 | 2022-05-31 | Advanced Micro Devices, Inc. | Power grid architecture and optimization with EUV lithography |
US10692808B2 (en) | 2017-09-18 | 2020-06-23 | Qualcomm Incorporated | High performance cell design in a technology with high density metal routing |
US11562953B2 (en) * | 2018-10-23 | 2023-01-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cell having stacked pick-up region |
US10796061B1 (en) | 2019-08-29 | 2020-10-06 | Advanced Micro Devices, Inc. | Standard cell and power grid architectures with EUV lithography |
CN113809073B (zh) * | 2020-08-31 | 2024-03-22 | 台湾积体电路制造股份有限公司 | 具有有源区域凹凸部的集成电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0289365A (ja) * | 1988-09-27 | 1990-03-29 | Nec Corp | Cmos集積回路 |
JP3124996B2 (ja) * | 1998-02-25 | 2001-01-15 | 台湾茂▲しい▼電子股▲ふん▼有限公司 | 集積回路中に2種の異なるしきい電圧を有するトランジスタを形成する方法 |
JP2001345430A (ja) * | 2000-05-31 | 2001-12-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2008118004A (ja) * | 2006-11-07 | 2008-05-22 | Nec Electronics Corp | 半導体集積回路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4570176A (en) * | 1984-04-16 | 1986-02-11 | At&T Bell Laboratories | CMOS Cell array with transistor isolation |
JPS6129152A (ja) * | 1984-07-20 | 1986-02-10 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
EP0718881B1 (en) * | 1994-12-20 | 2003-07-16 | STMicroelectronics, Inc. | Isolation by active transistors with grounded gates |
JPH08222710A (ja) * | 1995-02-17 | 1996-08-30 | Mitsubishi Electric Corp | 半導体装置 |
JP3035188B2 (ja) * | 1995-05-10 | 2000-04-17 | 日本ファウンドリー株式会社 | 半導体装置 |
JP2000031301A (ja) * | 1998-07-13 | 2000-01-28 | Mitsubishi Electric Corp | 半導体装置 |
JP2000243841A (ja) * | 1999-02-19 | 2000-09-08 | Toshiba Corp | Cmos回路のパターンレイアウト |
JP2003188361A (ja) * | 2001-12-20 | 2003-07-04 | Mitsubishi Electric Corp | ゲートアレイ構造の半導体集積回路 |
JP4398195B2 (ja) * | 2003-08-08 | 2010-01-13 | パナソニック株式会社 | 半導体記憶装置 |
JP2006324472A (ja) * | 2005-05-19 | 2006-11-30 | Toshiba Corp | 半導体集積回路装置 |
JP2007123442A (ja) * | 2005-10-26 | 2007-05-17 | Matsushita Electric Ind Co Ltd | 半導体回路装置、その製造方法及びそのシミュレーション方法 |
KR100731080B1 (ko) | 2005-12-30 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 에스램 소자의 구조 |
-
2008
- 2008-11-21 US US12/276,172 patent/US20100127333A1/en not_active Abandoned
-
2009
- 2009-03-25 TW TW098109688A patent/TWI412106B/zh active
- 2009-04-08 CN CN2009101340527A patent/CN101740568B/zh active Active
- 2009-11-05 JP JP2009254112A patent/JP5754881B2/ja active Active
- 2009-11-19 KR KR1020090112203A patent/KR101087864B1/ko active IP Right Grant
-
2015
- 2015-03-31 JP JP2015072168A patent/JP2015159302A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0289365A (ja) * | 1988-09-27 | 1990-03-29 | Nec Corp | Cmos集積回路 |
JP3124996B2 (ja) * | 1998-02-25 | 2001-01-15 | 台湾茂▲しい▼電子股▲ふん▼有限公司 | 集積回路中に2種の異なるしきい電圧を有するトランジスタを形成する方法 |
JP2001345430A (ja) * | 2000-05-31 | 2001-12-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2008118004A (ja) * | 2006-11-07 | 2008-05-22 | Nec Electronics Corp | 半導体集積回路 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9997617B2 (en) | 2013-03-13 | 2018-06-12 | Qualcomm Incorporated | Metal oxide semiconductor (MOS) isolation schemes with continuous active areas separated by dummy gates and related methods |
JP2016516301A (ja) * | 2013-03-13 | 2016-06-02 | クアルコム,インコーポレイテッド | ダミーゲートで分割された連続活性領域を有する金属酸化物半導体(mos)分離方式および関連する方法 |
JP2018113485A (ja) * | 2013-03-13 | 2018-07-19 | クアルコム,インコーポレイテッド | ダミーゲートで分割された連続活性領域を有する金属酸化物半導体(mos)分離方式および関連する方法 |
US10833075B2 (en) | 2013-08-23 | 2020-11-10 | Socionext Inc. | Semiconductor integrated circuit device having a standard cell which includes a fin |
JP2018064125A (ja) * | 2013-08-23 | 2018-04-19 | 株式会社ソシオネクスト | 半導体集積回路装置 |
US9899381B2 (en) | 2013-08-23 | 2018-02-20 | Socionext Inc. | Semiconductor integrated circuit device having a standard cell which includes a fin |
JPWO2015025441A1 (ja) * | 2013-08-23 | 2017-03-02 | 株式会社ソシオネクスト | 半導体集積回路装置 |
US10181469B2 (en) | 2013-08-23 | 2019-01-15 | Socionext Inc. | Semiconductor integrated circuit device having a standard cell which includes a fin |
WO2015025441A1 (ja) * | 2013-08-23 | 2015-02-26 | パナソニック株式会社 | 半導体集積回路装置 |
US11362088B2 (en) | 2013-08-23 | 2022-06-14 | Socionext Inc. | Semiconductor integrated circuit device having a standard cell which includes a fin and a dummy transistor |
US11764217B2 (en) | 2013-08-23 | 2023-09-19 | Socionext Inc. | Semiconductor integrated circuit device having a standard cell which includes a fin and a dummy transistor |
JP2018064126A (ja) * | 2013-09-04 | 2018-04-19 | 株式会社ソシオネクスト | 半導体装置 |
US10242985B2 (en) | 2013-09-04 | 2019-03-26 | Socionext Inc. | Semiconductor device comprising a standard cell and a non-active transistor |
JP2019201228A (ja) * | 2013-09-04 | 2019-11-21 | 株式会社ソシオネクスト | 半導体装置 |
US10651175B2 (en) | 2013-09-04 | 2020-05-12 | Socionext Inc. | Semiconductor device comprising a standard cell including a non-active fin area |
US11114437B2 (en) | 2013-09-04 | 2021-09-07 | Socionext Inc. | Semiconductor device comprising first and second standard cells arranged adjacent to each other |
Also Published As
Publication number | Publication date |
---|---|
KR20100057507A (ko) | 2010-05-31 |
CN101740568B (zh) | 2012-06-27 |
JP5754881B2 (ja) | 2015-07-29 |
US20100127333A1 (en) | 2010-05-27 |
KR101087864B1 (ko) | 2011-11-30 |
TWI412106B (zh) | 2013-10-11 |
JP2015159302A (ja) | 2015-09-03 |
TW201021160A (en) | 2010-06-01 |
CN101740568A (zh) | 2010-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5754881B2 (ja) | 性能を改善する新しいレイアウト構造 | |
US11749720B2 (en) | Integrated circuit structure and method with solid phase diffusion | |
US11282859B2 (en) | Semiconductor circuit with metal structure and manufacturing method | |
US8217469B2 (en) | Contact implement structure for high density design | |
US8487382B2 (en) | Device scheme of HKMG gate-last process | |
US11257761B2 (en) | Logic cell structure and method | |
US8324668B2 (en) | Dummy structure for isolating devices in integrated circuits | |
US9349655B2 (en) | Method for mechanical stress enhancement in semiconductor devices | |
US20100078728A1 (en) | Raise s/d for gate-last ild0 gap filling | |
US7919379B2 (en) | Dielectric spacer removal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120919 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130605 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130806 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20131004 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140120 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150526 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5754881 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |