JP2018064125A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2018064125A
JP2018064125A JP2018010604A JP2018010604A JP2018064125A JP 2018064125 A JP2018064125 A JP 2018064125A JP 2018010604 A JP2018010604 A JP 2018010604A JP 2018010604 A JP2018010604 A JP 2018010604A JP 2018064125 A JP2018064125 A JP 2018064125A
Authority
JP
Japan
Prior art keywords
fin
transistor
dummy
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018010604A
Other languages
English (en)
Inventor
新保　宏幸
Hiroyuki Shinbo
宏幸 新保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of JP2018064125A publication Critical patent/JP2018064125A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】フィン型トランジスタを用いたスタンダードセルを備えた半導体集積回路装置において、フィンの終端部の細りの影響を抑制する。【解決手段】スタンダードセル１は、第１方向に延びるフィン１１を有する。第１方向と垂直をなす第２方向に延びており、フィン１１上に設けられたゲート配線１２と、フィン１１とによって、アクティブトランジスタＮ１が構成されている。フィン１１と、ゲート配線１２と並列に設けられたダミーゲート配線１４とによって、アクティブトランジスタＮ１とソースまたはドレインの一方のノードを共有しているダミートランジスタＤ１が構成されている。【選択図】図１

Description

本開示は、フィン構造のトランジスタを用いたスタンダードセルを備えた半導体集積回路装置に関する。
半導体基板上に半導体集積回路を形成する方法として、スタンダードセル方式が知られている。スタンダードセル方式とは、特定の論理機能を有する基本的単位（例えば、インバータ，ラッチ，フリップフロップ，全加算器など）をスタンダードセルとして予め用意しておき、半導体基板上に複数のスタンダードセルを配置して、それらのスタンダードセルを配線で接続することによって、ＬＳＩチップを設計する方式のことである。
また近年、半導体デバイスの分野において、フィン構造のトランジスタ（以下、フィン型トランジスタと称する）の利用が提案されている。図１２はフィン型トランジスタの概略を示す模式図である。二次元構造のＭＯＳトランジスタと異なり、ソースおよびドレインはフィンと呼ばれる隆起した立体構造を持つ。そしてこのフィンを包むように、ゲートが配置されている。このフィン構造により、チャネル領域がフィンの３つの面で形成されるので、チャネルの制御性が従来よりも大幅に改善する。このため、リーク電力削減、オン電流の向上、さらには動作電圧の低減などの効果が得られ、半導体集積回路の性能が向上する。
特許文献１では、フィン構造の製造上の工夫として、フィンの形成方向とシリコン基板の結晶方向とを一致させて選択的にエッチングを行う方法が示されている。
特開２００８−２１９００２号
フィン構造では、フィンは長さ方向にわたって必ずしも均一に形成されるわけではない。すなわち、フィンの幅は長さ方向にわたって必ずしも同一でなく、ある程度のばらつきが生じる。特に、フィンの幅は終端部に向かうにつれて細くなる傾向がある。このため、フィンの終端部近くにトランジスタを形成した場合、所望の性能が得られない可能性が高い。
また、フィンの終端部に配線やコンタクトを接続する場合、フィンの終端部の形成不良や、配線やコンタクトのマスクずれに起因して、フィンと配線やコンタクトの電気的接触が悪化し、抵抗特性がばらつく可能性がある。このばらつきは、半導体チップの歩留まりの低下につながるおそれがある。
本開示は、フィン型トランジスタを用いたスタンダードセルを備えた半導体集積回路装置において、フィンの終端部の細りの影響を抑制して、性能ばらつきを抑制することを目的とする。
本開示の態様では、半導体集積回路装置は、第１方向に延びるフィンを有するスタンダードセルを備え、前記スタンダードセルは、前記フィンと、前記第１方向と垂直をなす第２方向に延びており、前記フィン上に設けられたゲート配線とによって構成されたアクティブトランジスタと、前記フィンと、前記ゲート配線と並列に、前記フィン上に設けられたダミーゲート配線とによって構成され、前記アクティブトランジスタとソースまたはドレインの一方のノードを共有しているダミートランジスタとを備えている。
この態様によると、ダミートランジスタの存在によって、アクティブトランジスタのソースまたはドレインの一方のノードは、フィンの終端部近傍から離れた位置になる。すなわち、フィン幅が細る可能性が高いフィンの終端部が、アクティブトランジスタのノードの位置から外されている。これにより、アクティブトランジスタに対するフィン終端部の細りの影響を回避することができ、アクティブトランジスタの性能のばらつきを抑えることが可能となる。
本開示によると、フィン型トランジスタを用いたスタンダードセルを備えた半導体集積回路装置において、フィンの終端部の細りの影響を抑制することができる。したがって、半導体集積回路装置の性能ばらつきを抑制することができる。
第１の実施形態に係る半導体集積回路装置が備えたスタンダードセルのレイアウト構成例を示す平面図 図１のスタンダードセルの回路図 図１のレイアウト構成の比較例を示す平面図 第２の実施形態に係る半導体集積回路装置が備えたスタンダードセルのレイアウト構成例を示す平面図 図４のレイアウト構成の比較例を示す平面図 第２の実施形態におけるスタンダードセルの他のレイアウト構成例を示す平面図 第２の実施形態におけるスタンダードセルの他のレイアウト構成例を示す平面図 実施形態におけるスタンダードセルの他のレイアウト構成例を示す平面図 図８のスタンダードセルの回路図 実施形態におけるスタンダードセルの他のレイアウト構成例を示す平面図 図１０のスタンダードセルの回路図 フィン構造のトランジスタの概略を示す模式図
以下、実施の形態について、図面を参照して説明する。以下の実施の形態では、半導体集積回路装置は複数のスタンダードセルを備えており、この複数のスタンダードセルのうち少なくとも一部は、フィン型トランジスタを用いているものとする。
また、本明細書では、スタンダードセルの論理機能に寄与するトランジスタのことを「アクティブトランジスタ」といい、アクティブトランジスタ以外のトランジスタ、すなわち、スタンダードセルの論理機能に寄与しないトランジスタのことを「ダミートランジスタ」という。
（第１の実施形態）
図１は第１の実施形態に係る半導体集積回路装置が備えたスタンダードセルのレイアウト構成例を示す平面図である。また図２は図１のスタンダードセルの回路図である。図２に示すとおり、図１のスタンダードセル１は２入力のＮＯＲ回路を実現するセルである。図１および他の平面図では、フィンとその上に形成されたゲートとによって、フィン型トランジスタが構成されている。ローカル配線は、平面視でフィンまたはゲートと重なる部分において、フィンまたはゲートの上層に接して形成されており、電気的に接続されている。メタル配線はローカル配線の上層に位置しており、コンタクトを介してローカル配線と接続されている。なお、図１では図の見やすさのために、フィンにハッチを付している。ただし、ゲートの下に位置する部分についてはハッチを省いている。また、ローカル配線およびメタル配線にも種類が異なるハッチを付しており、メタル配線とローカル配線とがコンタクトで接続された部分を黒く塗りつぶして示している。他の平面図においても同様である。
図１に示すとおり、スタンダードセル１は、図面横方向（第１方向）に延びるフィン１１，１６を有している。フィン１１はＮ型領域においてＮ型トランジスタを構成するために用いられ、フィン１６はＰ型領域においてＰ型トランジスタを構成するために用いられる。すなわち、フィン１１と、図面縦方向（第１方向と垂直をなす第２方向）に延びており、フィン１１上に設けられたゲート配線１２，１３とによって、アクティブトランジスタであるＮ型トランジスタＮ１，Ｎ２がそれぞれ構成されている。Ｎ型トランジスタＮ１，Ｎ２はドレインを共有している。また、フィン１６と、図面縦方向に延びており、フィン１６上に設けられたゲート配線１７，１２，１３，１８によって、アクティブトランジスタであるＰ型トランジスタＰ１，Ｐ２，Ｐ３，Ｐ４がそれぞれ構成されている。
また、スタンダードセル１の下端において、接地電位を供給する接地配線８ａが図面横方向に延びるように配置されており、スタンダードセル１の上端において、電源電位を供給する電源配線８ｂが図面横方向に延びるように配置されている。スタンダードセル１の左右端には、図面縦方向に延びるダミーゲート配線９ａ，９ｂがそれぞれ配置されている。
さらに、フィン１１にはダミートランジスタＤ１，Ｄ２が構成されている。すなわち、フィン１１と、ゲート配線１２と並列にフィン１１上に設けられたダミーゲート配線１４とによって、ダミートランジスタＤ１が構成されている。Ｎ型トランジスタＮ１は、電源電位の一例としての接地電位が供給されるソースをダミートランジスタＤ１と共有している。また、フィン１１と、ゲート配線１３と並列にフィン１１上に設けられたダミーゲート配線１５とによって、ダミートランジスタＤ２が構成されている。Ｎ型トランジスタＮ２は、接地電位が供給されるソースをダミートランジスタＤ２と共有している。ダミートランジスタＤ１，Ｄ２は、ソース、ドレインおよびゲートがいずれも、電源配線の一例としての接地配線８ａに接続されている。
Ｎ型トランジスタＮ１は、ソースをダミートランジスタＤ１と共有しており、ドレインを第３のトランジスタとしてのＮ型トランジスタＮ２と共有している。Ｎ型トランジスタＮ２は、ソースをダミートランジスタＤ２と共有しており、ドレインを第３のトランジスタとしてのＮ型トランジスタＮ１と共有している。すなわち、図１のレイアウト構成では、Ｎ型領域において、全てのアクティブトランジスタＮ１，Ｎ２は、ソースおよびドレインの両方のノードを他のトランジスタと共有している。
図１のレイアウト構成によると、フィン１１の終端部近傍にダミートランジスタＤ１，Ｄ２が構成されており、アクティブトランジスタであるＮ型トランジスタＮ１，Ｎ２はフィン１１の終端部近傍から離れた位置に配置されている。すなわち、フィン幅が細る可能性が高いフィン１１の終端部が、アクティブトランジスタＮ１，Ｎ２の配置位置から外されている。これにより、アクティブトランジスタＮ１，Ｎ２に対するフィン１１終端部の細りの影響を回避することができ、アクティブトランジスタＮ１，Ｎ２の性能のばらつきを抑えることが可能となり、ローカル配線との電気的接触を良好にし、半導体チップの歩留まりを向上させることが可能となる。
図３は図１のレイアウト構成の比較例を示す平面図である。図３のレイアウト構成では、フィン１１よりも短いフィン１１Ａが配置されており、その終端部（一点鎖線で図示）近傍にＮ型トランジスタＮ１，Ｎ２が配置されている。ダミートランジスタは形成されていない。
図２のＮＯＲ回路の論理機能を実現することのみを考えるならば、ダミートランジスタＤ１，Ｄ２は不要である。したがって、図２のＮＯＲ回路の論理機能を実現することのみ考慮し、フィンの終端部の細りの影響を考慮せずにレイアウト設計すれば、ダミートランジスタＤ１，Ｄ２を備えない図３のようなレイアウト構成になるものと考えられる。
ところが図３のレイアウト構成では、Ｎ型トランジスタＮ１，Ｎ２がフィン１１Ａの終端部に配置されているため、終端部の細りの影響を受け、所望の性能が得られない可能性がある。したがって、図３のレイアウト構成を用いることによって、半導体チップの性能がばらついたり、歩留まりが低下したりする可能性が高まる。特に、クロック信号を伝搬するクロックツリーを構成するセルでは、性能のばらつきを抑える必要があるため、図３のレイアウト構成に代えて図１のレイアウト構成を用いることが効果的である。もちろん、このばらつきを抑える効果は、クロックツリーを構成するセルに限られるものではなく、他のセルに関しても有効である。
なお、本実施形態では、アクティブトランジスタとしてＮ型トランジスタが、ソースをダミートランジスタと共有するものとしたが、これに限られるものではない。例えば、アクティブトランジスタは、ドレインをダミートランジスタと共有してもよい。あるいは、アクティブトランジスタとしてＰ型トランジスタが、ソースまたはドレインをダミートランジスタと共有していてもよい。また、ダミートランジスタと共有されたソースまたはドレインの他方のノードが、別のダミートランジスタと共有されていてもよい。あるいは、ダミートランジスタと共有されたソースまたはドレインの他方のノードが、他のトランジスタと共有されていなくてもよい。
（第２の実施形態）
図４は第２の実施形態に係る半導体集積回路装置が備えたスタンダードセルのレイアウト構成例を示す平面図である。図４のスタンダードセル２は、図２に示す２入力のＮＯＲ回路を実現するセルであるが、図２の各トランジスタがそれぞれ２枚のフィンで構成されている。
図４に示すとおり、スタンダードセル２は、図面横方向（第１方向）に延びるフィン１１，１６，２１，２２を有している。フィン１１，２１はＮ型領域においてＮ型トランジスタを形成するために用いられ、フィン１６，２２はＰ型領域においてＰ型トランジスタを形成するために用いられる。すなわち、フィン１１と、図面縦方向（第１方向と垂直をなす第２方向）に延びており、フィン１１上に設けられたゲート配線１２，１３とによって、アクティブトランジスタであるＮ型トランジスタＮ１，Ｎ２がそれぞれ構成されている。そして、第２フィンとしてのフィン２１と、フィン２１上に延びているゲート配線１２，１３とによって、第２アクティブトランジスタとしてのＮ型トランジスタＮ１ａ，Ｎ２ａがそれぞれ構成されている。
また、フィン１６と、図面縦方向に延びており、フィン１６上に設けられたゲート配線１７，１２，１３，１８によって、アクティブトランジスタであるＰ型トランジスタＰ１，Ｐ２，Ｐ３，Ｐ４がそれぞれ構成されている。そして、フィン２２と、フィン２２上に延びているゲート配線１７，１２，１３，１８とによって、Ｐ型トランジスタＰ１ａ，Ｐ２ａ，Ｐ３ａ，Ｐ４ａがそれぞれ構成されている。
また、スタンダードセル２の下端において、接地電位を供給する接地配線８ａが図面横方向に延びるように配置されており、スタンダードセル２の上端において、電源電位を供給する電源配線８ｂが図面横方向に延びるように配置されている。スタンダードセル２の左右端には、図面縦方向に延びるダミーゲート配線９ａ，９ｂがそれぞれ配置されている。
さらに、フィン１１にはダミートランジスタＤ１，Ｄ２が構成されており、フィン２１にはダミートランジスタＤ１ａ，Ｄ２ａが構成されている。すなわち、フィン１１と、ゲート配線１２と並列にフィン１１上に設けられたダミーゲート配線１４とによって、ダミートランジスタＤ１が構成されている。また、フィン１１と、ゲート配線１３と並列にフィン１１上に設けられたダミーゲート配線１５とによって、ダミートランジスタＤ２が構成されている。Ｎ型トランジスタＮ１は接地電位が供給されるソースをダミートランジスタＤ１と共有しており、Ｎ型トランジスタＮ２は接地電位が供給されるソースをダミートランジスタＤ２と共有している。さらに、フィン２１と、フィン２１上に延びているダミーゲート配線１４とによって、ダミートランジスタＤ１ａが構成されている。また、フィン２１と、フィン２１上に延びているダミーゲート配線１５とによって、ダミートランジスタＤ２ａが構成されている。Ｎ型トランジスタＮ１ａは接地電位が供給されるソースをダミートランジスタＤ１ａと共有しており、Ｎ型トランジスタＮ２ａは接地電位が供給されるソースをダミートランジスタＤ２ａと共有している。ダミートランジスタＤ１，Ｄ２，Ｄ１ａ，Ｄ２ａは、ソース、ドレインおよびゲートがいずれも接地配線８ａに接続されている。
Ｎ型トランジスタＮ１は、ソースをダミートランジスタＤ１と共有しており、ドレインをＮ型トランジスタＮ２と共有している。Ｎ型トランジスタＮ２は、ソースをダミートランジスタＤ２と共有しており、ドレインをＮ型トランジスタＮ１と共有している。Ｎ型トランジスタＮ１ａは、ソースをダミートランジスタＤ１ａと共有しており、ドレインをＮ型トランジスタＮ２ａと共有している。Ｎ型トランジスタＮ２ａは、ソースをダミートランジスタＤ２ａと共有しており、ドレインをＮ型トランジスタＮ１ａと共有している。すなわち、図４のレイアウト構成では、Ｎ型領域において、全てのアクティブトランジスタＮ１，Ｎ２，Ｎ１ａ，Ｎ２ａは、ソースおよびドレインの両方のノードを他のトランジスタと共有している。
図４のレイアウト構成によると、フィン１１の終端部近傍にダミートランジスタＤ１，Ｄ２が配置されており、Ｎ型トランジスタＮ１，Ｎ２はフィン１１の終端部近傍から離れた位置に配置されている。すなわち、フィン幅が細る可能性が高いフィン１１の終端部が、アクティブトランジスタＮ１，Ｎ２の配置位置から外されている。また、フィン２１の終端部近傍にダミートランジスタＤ１ａ，Ｄ２ａが配置されており、Ｎ型トランジスタＮ１ａ，Ｎ２ａはフィン２１の終端部近傍から離れた位置に配置されている。すなわち、フィン幅が細る可能性が高いフィン２１の終端部が、アクティブトランジスタＮ１ａ，Ｎ２ａの配置位置から外されている。これにより、アクティブトランジスタＮ１，Ｎ２に対するフィン１１終端部の細りの影響、および、アクティブトランジスタＮ１ａ，Ｎ２ａに対するフィン２１終端部の細りの影響を回避することができ、アクティブトランジスタＮ１，Ｎ２，Ｎ１ａ，Ｎ２ａの性能のばらつきを抑えることが可能となり、ローカル配線との電気的接触を良好にし、半導体チップの歩留まりを向上させることが可能となる。
図５は図４のレイアウト構成の比較例を示す平面図である。図５のレイアウト構成では、Ｎ型トランジスタを形成するために１本のフィン１１Ｂのみが設けられており、その終端部（一点鎖線で図示）近傍にＮ型トランジスタＮ１ａ，Ｎ２ａが配置されている。ダミートランジスタは形成されていない。
図２に示すＮＯＲ回路（ただしダミートランジスタＤ１，Ｄ２を除く）を、各トランジスタについて２枚のフィンで形成する場合、フィンの終端部の細りの影響を考慮せずにレイアウト設計すれば、図５のようなレイアウト構成になるものと考えられる。
図５のレイアウト構成では、Ｎ型トランジスタＮ１ａ，Ｎ２ａがフィン１１Ｂの終端部近傍に配置されているため、終端部の細りの影響を受け、所望の性能が得られない可能性がある。したがって、図５のレイアウト構成を用いることによって、半導体チップの性能がばらついたり、歩留まりが低下したりする可能性が高まる。特に、クロック信号を伝搬するクロックツリーを構成するセルでは、性能のばらつきを抑える必要があるため、図５のレイアウト構成に代えて図４のレイアウト構成を用いることが効果的である。もちろん、このばらつきを抑える効果は、クロックツリーを構成するセルに限られるものではなく、他のセルに関しても有効である。
図６は本実施形態におけるスタンダードセルの他のレイアウト構成例を示す平面図である。図６のスタンダードセル２Ａは、図４と同一の回路構成を実現するものであるが、Ｎ型トランジスタＮ１，Ｎ２，Ｎ１ａ，Ｎ２ａが、ドレインを、ダミートランジスタＤ１，Ｄ２，Ｄ１ａ，Ｄ２ａとそれぞれ共有している。ダミートランジスタＤ１，Ｄ２，Ｄ１ａ，Ｄ２ａは、ソースおよびゲートが接地配線８ａに接続されている。
図６のレイアウト構成でも、図４のレイアウト構成と同様に、フィン幅が細る可能性が高いフィン１１，２１の終端部が、アクティブトランジスタＮ１，Ｎ２，Ｎ１ａ，Ｎ２ａの配置位置から外されている。これにより、アクティブトランジスタＮ１，Ｎ２に対するフィン１１終端部の細りの影響、および、アクティブトランジスタＮ１ａ，Ｎ１ｂに対するフィン２１終端部の細りの影響を回避することができ、アクティブトランジスタＮ１，Ｎ２，Ｎ１ａ，Ｎ１ｂの性能のばらつきを抑えることが可能となる。
図７は本実施形態におけるスタンダードセルの他のレイアウト構成例を示す平面図である。図７のスタンダードセル２Ｂは、図４と同一の回路構成を実現するものであるが、Ｎ型トランジスタＮ１，Ｎ２，Ｎ１ａ，Ｎ２ａが、ドレインおよびソースの両方を、ダミートランジスタとそれぞれ共有している。また、Ｐ型トランジスタＰ１，Ｐ４，Ｐ１ａ，Ｐ４ａが、ドレインを、ダミートランジスタとそれぞれ共有している。
すなわち、領域ＤＮ１では、フィン３１，３２とダミーゲート配線３３とによって、Ｎ型トランジスタＮ１，Ｎ１ａとソースを共有するダミートランジスタが構成されている。領域ＤＮ２では、フィン３１，３２とダミーゲート配線３４とによって、Ｎ型トランジスタＮ１，Ｎ１ａとドレインを共有するダミートランジスタが構成されており、また、フィン３１，３２とダミーゲート配線３５とによって、Ｎ型トランジスタＮ２，Ｎ２ａとドレインを共有するダミートランジスタが構成されている。領域ＤＮ３では、フィン３１，３２とダミーゲート配線３６とによって、Ｎ型トランジスタＮ２，Ｎ２ａとソースを共有するダミートランジスタが構成されている。
また、領域ＤＰ１では、フィン３７，３８とダミーゲート配線３９とによって、Ｐ型トランジスタＰ１，Ｐ１ａとドレインを共有するダミートランジスタが構成されている。領域ＤＰ２では、フィン３７，３８とダミーゲート配線４０とによって、Ｐ型トランジスタＰ４，Ｐ４ａとドレインを共有するダミートランジスタが構成されている。
図７のレイアウト構成でも、図４のレイアウト構成と同様の効果が得られる。なお、図７のレイアウト構成では、スタンダードセル２Ｂ内の全てのアクティブトランジスタＮ１，Ｎ２，Ｎ１ａ，Ｎ２ａ，Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ１ａ，Ｐ２ａ，Ｐ３ａ，Ｐ４ａは、ソースおよびドレインの両方のノードを他のトランジスタと共有しており、したがっていずれも、フィン３１，３２，３７，３８の終端部から離れた位置に配置されており、全てのアクティブトランジスタの性能のばらつきを抑えることが可能となる。
（他のレイアウト構成例）
図８は実施形態におけるスタンダードセルの他のレイアウト構成例を示す平面図、図９は図８のスタンダードセルの回路図である。ただし図８では、図９の各トランジスタがそれぞれ２枚のフィンで構成されている。図８のレイアウト構成では、フィン４１，４２の終端部にダミートランジスタが形成されている。図面左側における領域ＤＮ４では、フィン４１，４２とダミーゲート配線４３，４４とによって、ダミートランジスタが構成されている。図面右側における領域ＤＮ５では、フィン４１，４２とダミーゲート配線４５，４６とによって、ダミートランジスタが形成されている。
図１０は実施形態におけるスタンダードセルの他のレイアウト構成例を示す平面図、図１１は図１０のスタンダードセルの回路図である。ただし図１０では、図１１の各トランジスタがそれぞれ２枚のフィンで構成されている。図１０のレイアウト構成では、フィン５１，５２の終端部にダミートランジスタが形成されている。図面左側における領域ＤＮ６では、フィン５１，５２とダミーゲート配線５３とによって、ダミートランジスタが構成されている。図面右側における領域ＤＮ７では、フィン５１，５２とダミーゲート配線５４，５５，５６とによって、ダミートランジスタが形成されている。
なお、上述の実施形態ではＮＯＲ回路を例にとって説明したが、これに限られるものではなく、例えば、インバータ、ＮＡＮＤ、フリップフロップなど他の論理機能を実現する半導体集積回路装置にも、本開示は同様に適用可能である。
また、上述の実施形態では、ダミートランジスタに関して、例えばＮ型トランジスタであればゲートに接地電位を与えてゲート電位固定するものとしたが、これに限られるものではなく、論理機能に寄与しない他の構成を採用してもよい。例えばＮ型トランジスタであれば、ゲートに電源電位を与え、ソース・ドレインに接地電位を与えてもよい。
本開示では、フィン型トランジスタを用いたスタンダードセルを備えた半導体集積回路装置において、フィンの終端部の細りの影響を抑制することができる。したがって、半導体集積回路装置の性能ばらつき抑制に有用である
１，２，２Ａ，２Ｂ スタンダードセル
８ａ 接地配線（電源配線）
１１ フィン
１２，１３ ゲート配線
１４，１５ ダミーゲート配線
１６，２２ フィン
２１ フィン（第２フィン）
３１，３２，３７，３８ フィン
３３，３４，３５，３６，３９，４０ ダミーゲート配線
４１，４２ フィン
４３，４４，４５，４６ ダミーゲート配線
５１，５２ フィン
５３，５４，５５，５６ ダミーゲート配線
Ｎ１，Ｎ２，Ｎ１ａ，Ｎ２ａ アクティブトランジスタ
Ｄ１，Ｄ２，Ｄ１ａ，Ｄ２ａ ダミートランジスタ

Claims (11)

  1. 第１方向に延びるフィンを有するスタンダードセルを備え、
    前記スタンダードセルは、
    前記フィンと、前記第１方向と垂直をなす第２方向に延びており、前記フィン上に設けられたゲート配線とによって構成されたアクティブトランジスタと、
    前記フィンと、前記ゲート配線と並列に、前記フィン上に設けられたダミーゲート配線とによって構成され、前記アクティブトランジスタとソースまたはドレインの一方のノードを共有しているダミートランジスタとを備えている
    ことを特徴とする半導体集積回路装置。
  2. 請求項１記載の半導体集積回路装置において、
    前記スタンダードセルは、
    前記フィンと、前記ゲート配線と並列にかつ前記ダミーゲート配線と反対側に、前記フィン上に設けられた第２ゲート配線とによって構成され、前記アクティブトランジスタとソースまたはドレインの他方のノードを共有している第３トランジスタを備えている
    ことを特徴とする半導体集積回路装置。
  3. 請求項２記載の半導体集積回路装置において、
    前記第３トランジスタは、アクティブトランジスタである
    ことを特徴とする半導体集積回路装置。
  4. 請求項２記載の半導体集積回路装置において、
    前記第３トランジスタは、ダミートランジスタである
    ことを特徴とする半導体集積回路装置。
  5. 請求項１記載の半導体集積回路装置において、
    前記アクティブトランジスタが前記ダミートランジスタと共有しているノードは、電源電位が供給されるソースである
    ことを特徴とする半導体集積回路装置。
  6. 請求項５記載の半導体集積回路装置において、
    前記ダミートランジスタは、ソース、ドレインおよびゲートがいずれも電源配線に接続されている
    ことを特徴とする半導体集積回路装置。
  7. 請求項１記載の半導体集積回路装置において、
    前記アクティブトランジスタが前記ダミートランジスタと共有しているノードは、ドレインであり、前記ダミートランジスタは、ソースおよびゲートが電源配線に接続されている
    ことを特徴とする半導体集積回路装置。
  8. 請求項１記載の半導体集積回路装置において、
    前記スタンダードセルは、
    前記フィンが形成された第１導電型領域において、前記フィンと並列に配置された第２フィンを有し、
    前記ゲート配線および前記ダミーゲート配線は、前記第２フィン上まで延びており、
    前記第２フィンと前記ゲート配線とによって構成された第２アクティブトランジスタと、
    前記第２フィンと前記ダミーゲート配線とによって構成され、前記第２アクティブトランジスタとソースまたはドレインの一方のノードを共有している第２ダミートランジスタとを備えている
    ことを特徴とする半導体集積回路装置。
  9. 請求項１記載の半導体集積回路装置において、
    前記スタンダードセルは、
    前記フィンが形成された第１導電型領域において、全てのアクティブトランジスタは、ソースおよびドレインの両方のノードを他のトランジスタと共有している
    ことを特徴とする半導体集積回路装置。
  10. 請求項９記載の半導体集積回路装置において、
    前記スタンダードセルにおいて、全てのアクティブトランジスタは、ソースおよびドレインの両方のノードを他のトランジスタと共有している
    ことを特徴とする半導体集積回路装置。
  11. 請求項１記載の半導体集積回路装置において、
    前記スタンダードセルは、クロックツリーを構成するセルである
    ことを特徴とする半導体集積回路装置。
JP2018010604A 2013-08-23 2018-01-25 半導体集積回路装置 Pending JP2018064125A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013173739 2013-08-23
JP2013173739 2013-08-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015532681A Division JP6281570B2 (ja) 2013-08-23 2014-04-21 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JP2018064125A true JP2018064125A (ja) 2018-04-19

Family

ID=52483241

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015532681A Active JP6281570B2 (ja) 2013-08-23 2014-04-21 半導体集積回路装置
JP2018010604A Pending JP2018064125A (ja) 2013-08-23 2018-01-25 半導体集積回路装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015532681A Active JP6281570B2 (ja) 2013-08-23 2014-04-21 半導体集積回路装置

Country Status (4)

Country Link
US (6) US9899381B2 (ja)
JP (2) JP6281570B2 (ja)
CN (2) CN105493264B (ja)
WO (1) WO2015025441A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020255256A1 (ja) * 2019-06-18 2020-12-24

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105493264B (zh) * 2013-08-23 2018-06-01 株式会社索思未来 半导体集成电路装置
WO2015033490A1 (ja) * 2013-09-04 2015-03-12 パナソニック株式会社 半導体装置
JP6396834B2 (ja) 2015-03-23 2018-09-26 ルネサスエレクトロニクス株式会社 半導体装置
US20160284836A1 (en) * 2015-03-25 2016-09-29 Qualcomm Incorporated System, apparatus, and method for n/p tuning in a fin-fet
US9577639B1 (en) * 2015-09-24 2017-02-21 Qualcomm Incorporated Source separated cell
US9793211B2 (en) * 2015-10-20 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Dual power structure with connection pins
WO2018003001A1 (ja) 2016-06-28 2018-01-04 株式会社ソシオネクスト 半導体装置及び半導体集積回路
JP6875643B2 (ja) * 2016-07-01 2021-05-26 株式会社ソシオネクスト 半導体集積回路装置
CN116886076A (zh) * 2016-07-14 2023-10-13 三星电子株式会社 包括三态反相器的触发器
WO2018025597A1 (ja) * 2016-08-01 2018-02-08 株式会社ソシオネクスト 半導体チップ
US10559501B2 (en) * 2016-09-20 2020-02-11 Qualcomm Incorporated Self-aligned quadruple patterning process for Fin pitch below 20nm
KR102633141B1 (ko) * 2016-12-07 2024-02-02 삼성전자주식회사 집적회로 소자
KR102568562B1 (ko) * 2017-01-24 2023-08-18 삼성전자주식회사 반도체 장치
WO2019043888A1 (ja) * 2017-08-31 2019-03-07 株式会社ソシオネクスト 半導体集積回路装置
CN109524394B (zh) * 2017-09-18 2021-08-10 联华电子股份有限公司 具有虚置标准单元的集成电路
KR102362016B1 (ko) 2017-09-19 2022-02-10 삼성전자주식회사 마스터 슬레이브 플립 플롭
US11120190B2 (en) * 2017-11-21 2021-09-14 Advanced Micro Devices, Inc. Metal zero power ground stub route to reduce cell area and improve cell placement at the chip level
JP7174263B2 (ja) 2017-12-12 2022-11-17 株式会社ソシオネクスト 半導体集積回路装置
TWI762425B (zh) * 2018-04-13 2022-04-21 聯華電子股份有限公司 靜態隨機存取記憶體的信噪比的調整方式以及反相器的結構
TWI756405B (zh) 2018-04-13 2022-03-01 聯華電子股份有限公司 靜態隨機存取記憶體的信噪比的調整方式以及反相器的結構
CN110600546B (zh) 2018-06-13 2022-12-06 联华电子股份有限公司 纳米管晶体管结构和纳米管反相器结构
JP7364922B2 (ja) * 2018-12-26 2023-10-19 株式会社ソシオネクスト 半導体集積回路装置
CN113412537B (zh) * 2019-02-18 2024-06-04 株式会社索思未来 半导体集成电路装置
US11094695B2 (en) * 2019-05-17 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device and method of forming the same
JP6818107B2 (ja) * 2019-10-01 2021-01-20 ルネサスエレクトロニクス株式会社 半導体装置
US11557590B2 (en) * 2020-02-19 2023-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gate profile optimization
KR20220033850A (ko) 2020-09-10 2022-03-17 삼성전자주식회사 집적회로 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289251A (ja) * 1996-04-23 1997-11-04 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト構造およびその検証方法
JP2005197685A (ja) * 2003-12-22 2005-07-21 Internatl Business Mach Corp <Ibm> ダブル・ゲートＦｉｎＦＥＴ設計のための自動層生成法および装置
JP2010123947A (ja) * 2008-11-21 2010-06-03 Taiwan Semiconductor Manufacturing Co Ltd 性能を改善する新しいレイアウト構造
WO2013106799A1 (en) * 2012-01-13 2013-07-18 Tela Innovations, Inc. Circuits with linear finfet structures
JP2014220501A (ja) * 2013-05-02 2014-11-20 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． ポリシリコン構造の真上の標準セル金属構造物

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399972B1 (en) * 2000-03-13 2002-06-04 Oki Electric Industry Co., Ltd. Cell based integrated circuit and unit cell architecture therefor
JP2002353413A (ja) * 2001-05-28 2002-12-06 Mitsubishi Electric Corp 半導体記憶装置
JP2007012855A (ja) 2005-06-30 2007-01-18 Matsushita Electric Ind Co Ltd 半導体集積回路、標準セル、標準セルライブラリ、半導体集積回路の設計方法および半導体集積回路の設計装置
JP4829645B2 (ja) * 2006-03-08 2011-12-07 パナソニック株式会社 半導体集積回路装置
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US7446352B2 (en) * 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US7812373B2 (en) * 2007-02-12 2010-10-12 Infineon Technologies Ag MuGFET array layout
US8518767B2 (en) 2007-02-28 2013-08-27 International Business Machines Corporation FinFET with reduced gate to fin overlay sensitivity
US8682116B2 (en) * 2007-08-08 2014-03-25 Infineon Technologies Ag Integrated circuit including non-planar structure and waveguide
JP4591525B2 (ja) * 2008-03-12 2010-12-01 ソニー株式会社 半導体装置
WO2009122353A1 (en) * 2008-04-04 2009-10-08 Nxp B.V. Sram cell comprising finfets
JP2010016258A (ja) * 2008-07-04 2010-01-21 Panasonic Corp 半導体集積回路装置
JP5292005B2 (ja) * 2008-07-14 2013-09-18 ルネサスエレクトロニクス株式会社 半導体集積回路
US8004042B2 (en) * 2009-03-20 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Static random access memory (SRAM) cell and method for forming same
JPWO2010122754A1 (ja) * 2009-04-22 2012-10-25 パナソニック株式会社 半導体集積回路
US8848423B2 (en) * 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US8816444B2 (en) * 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
KR101850703B1 (ko) * 2011-05-17 2018-04-23 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8519462B2 (en) * 2011-06-27 2013-08-27 Intel Corporation 6F2 DRAM cell
JP2013030602A (ja) * 2011-07-28 2013-02-07 Panasonic Corp 半導体集積回路装置
US8561003B2 (en) * 2011-07-29 2013-10-15 Synopsys, Inc. N-channel and P-channel finFET cell architecture with inter-block insulator
US9196540B2 (en) * 2012-02-07 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structure with novel edge fins
US8901615B2 (en) * 2012-06-13 2014-12-02 Synopsys, Inc. N-channel and P-channel end-to-end finfet cell architecture
US8723268B2 (en) * 2012-06-13 2014-05-13 Synopsys, Inc. N-channel and P-channel end-to-end finFET cell architecture with relaxed gate pitch
US8766364B2 (en) 2012-08-31 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor layout for stress optimization
US9576978B2 (en) 2012-10-09 2017-02-21 Samsung Electronics Co., Ltd. Cells including at least one fin field effect transistor and semiconductor integrated circuits including the same
US9337318B2 (en) * 2012-10-26 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with dummy gate on non-recessed shallow trench isolation (STI)
US9012287B2 (en) * 2012-11-14 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Cell layout for SRAM FinFET transistors
US9059242B2 (en) * 2012-11-27 2015-06-16 International Business Machines Corporation FinFET semiconductor device having increased gate height control
US9064725B2 (en) * 2012-12-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with embedded MOS varactor and method of making same
US9318621B2 (en) * 2013-03-08 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Rotated STI diode on FinFET technology
US8869090B2 (en) 2013-03-11 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Stretch dummy cell insertion in FinFET process
US9997617B2 (en) * 2013-03-13 2018-06-12 Qualcomm Incorporated Metal oxide semiconductor (MOS) isolation schemes with continuous active areas separated by dummy gates and related methods
US9111801B2 (en) * 2013-04-04 2015-08-18 Stmicroelectronics, Inc. Integrated circuit devices and fabrication techniques
US20150008524A1 (en) * 2013-07-02 2015-01-08 United Microelectronics Corp. Integrated circuit device structure and fabrication method thereof
US9536876B2 (en) * 2013-08-01 2017-01-03 Taiwan Semiconductor Manufacturing Company Ltd. Temperature detector and controlling heat
CN105493264B (zh) * 2013-08-23 2018-06-01 株式会社索思未来 半导体集成电路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289251A (ja) * 1996-04-23 1997-11-04 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト構造およびその検証方法
JP2005197685A (ja) * 2003-12-22 2005-07-21 Internatl Business Mach Corp <Ibm> ダブル・ゲートＦｉｎＦＥＴ設計のための自動層生成法および装置
JP2010123947A (ja) * 2008-11-21 2010-06-03 Taiwan Semiconductor Manufacturing Co Ltd 性能を改善する新しいレイアウト構造
WO2013106799A1 (en) * 2012-01-13 2013-07-18 Tela Innovations, Inc. Circuits with linear finfet structures
JP2014220501A (ja) * 2013-05-02 2014-11-20 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． ポリシリコン構造の真上の標準セル金属構造物

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020255256A1 (ja) * 2019-06-18 2020-12-24
WO2020255256A1 (ja) * 2019-06-18 2020-12-24 株式会社ソシオネクスト 半導体装置
JP7302658B2 (ja) 2019-06-18 2023-07-04 株式会社ソシオネクスト 半導体装置
US11955508B2 (en) 2019-06-18 2024-04-09 Socionext Inc. Semiconductor device

Also Published As

Publication number Publication date
US20220278096A1 (en) 2022-09-01
CN108630607A (zh) 2018-10-09
US20160172360A1 (en) 2016-06-16
US10181469B2 (en) 2019-01-15
US11362088B2 (en) 2022-06-14
US20190109133A1 (en) 2019-04-11
JPWO2015025441A1 (ja) 2017-03-02
US20180130799A1 (en) 2018-05-10
WO2015025441A1 (ja) 2015-02-26
CN105493264A (zh) 2016-04-13
US9899381B2 (en) 2018-02-20
US20230387116A1 (en) 2023-11-30
US11764217B2 (en) 2023-09-19
CN108630607B (zh) 2022-04-26
US20210013201A1 (en) 2021-01-14
CN105493264B (zh) 2018-06-01
US10833075B2 (en) 2020-11-10
JP6281570B2 (ja) 2018-02-21

Similar Documents

Publication Publication Date Title
JP6281570B2 (ja) 半導体集積回路装置
US11784188B2 (en) Semiconductor integrated circuit device
JP6579205B2 (ja) 半導体装置
JP6428956B2 (ja) 半導体集積回路装置
US11881484B2 (en) Semiconductor integrated circuit device
JP2009016418A (ja) 半導体装置
JP2019021950A (ja) 半導体集積回路
US20210320065A1 (en) Semiconductor integrated circuit device
CN110326099B (zh) 半导体集成电路装置
JP2013089771A (ja) 半導体集積回路装置
JP7376805B2 (ja) 半導体集積回路装置
JP2011238844A (ja) 半導体装置
TW201921682A (zh) 在採用高密度金屬佈線中之高效能電池設計

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190521