JP2005197685A - ダブル・ゲートＦｉｎＦＥＴ設計のための自動層生成法および装置 - Google Patents

ダブル・ゲートＦｉｎＦＥＴ設計のための自動層生成法および装置 Download PDF

Info

Publication number
JP2005197685A
JP2005197685A JP2004370239A JP2004370239A JP2005197685A JP 2005197685 A JP2005197685 A JP 2005197685A JP 2004370239 A JP2004370239 A JP 2004370239A JP 2004370239 A JP2004370239 A JP 2004370239A JP 2005197685 A JP2005197685 A JP 2005197685A
Authority
JP
Japan
Prior art keywords
design
fin
hierarchy level
structures
next higher
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004370239A
Other languages
English (en)
Other versions
JP4215712B2 (ja
Inventor
Ingo Aller
アラー、インゴ
Veit Gernhoefer
ゲルンヘーファー、ファイト
Joachim Keinert
カイナート、ヨアヒム
Thomas Ludwig
ルートヴィヒ、トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2005197685A publication Critical patent/JP2005197685A/ja
Application granted granted Critical
Publication of JP4215712B2 publication Critical patent/JP4215712B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】金属酸化物半導体（ＭＯＳ）、相補型金属酸化物半導体（ＣＭＯＳ）のデバイス、並びにそれらのチップ設計に於いて、既存の非フィン設計構造からＦｉｎＦＥＴ（ダブル・ゲート・フィン・ベース電界トランジスタ）技術に基づく機能的に同一の構造に設計を維持したまま移行する事ができる信頼できる方法及び装置の提供。
【解決手段】セル構造「Ａ」とセル構造「Ｂ」の配置を含むが、以前に生成されたフィンをセル構造「Ａ」およびセル構造「Ｂ」が含まない、対応するセル構造「Ｃ」５１２。この設計階層で起こるセル構造「Ａ」とセル構造「Ｂ」の他のセル構造への任意の配置の結合を考える。フィン生成ツールは、この階層のセル構造「Ａ」およびセル構造「Ｂ」にフィンを配置しないと判断する。フィン生成は上の階層に委任され、したがって円によって指示されるように段のない結合フィン形状５６０。
【選択図】図２４

Description

本発明は一般に電界効果トランジスタ（ＦＥＴ）に関し、金属酸化物半導体（ＭＯＳ）および相補型金属酸化物半導体（ＣＭＯＳ）デバイスならびにそれらのチップ設計に関する。詳細には本発明は、特にダブル・ゲート・フィン・ベース電界効果トランジスタ（ＦｉｎＦＥＴ）技術を含む同一のデバイス構造を設計する方法および装置、ならびにフィン・ベースではない既存の設計を対応するフィン・ベース設計に変換する方法および装置に関する。
本発明の譲受人に譲渡された、特に本発明に基づく平坦化シリコン・フィン・デバイスを製造するプロセスに関する米国特許第６２５２２８４Ｂ１号は、本発明に関連する。
さらに、２００３ＩＥＥＥ国際ＳＯＩ会議（2003 IEEE InternationalSOI Conference）、米カリフォルニア州ニューポートビーチ（Newport Beach）で発表された、本発明の発明者らの論文「FinFETTechnology for Future Microprocessors」、３３〜３４ページ、ＩＳＢＮ０−７８０３−７８１５−６も、本発明に関連する。
当技術分野では周知のとおり、ダブル・ゲート・トランジスタ構造は、所与のトランジスタに送り込むことができる電流を効果的に２倍にする。最新の構造は特に、薄層垂直シリコン（Ｓｉ）プロセス（thin vertical Silicon process）によって製造され、したがって、トランジスタが「オフ」状態のときのトランジスタへの電流漏れの制御に役立つ垂直な薄いシリコン「フィン」に依存した、いわゆる「フィン形電界効果トランジスタ」（ＦｉｎＦＥＴ）設計を具現する（図１）。この新しい設計方法は、強化された性能ならびに縮小しつづけるフィーチャ・サイズおよびジオメトリを有する新しいチップの創造を可能にする。ＦｉｎＦＥＴプロセスは５０ｎｍ未満のゲート長の達成を後押しするので、ＦｉｎＦＥＴトランジスタは、前述の優れた漏れ制御特性によって未来のナノスケールＣＭＯＳ世代の魅力的な候補となる。
より具体的には、前述のＣＭＯＳ ＦｉｎＦＥＴは、従来のプロセスまたは後により詳細に説明するプロセス・ステップ（いわゆる「側壁像転写（Sidewall Image Transfer）」（ＳＩＴ）プロセス）によって生み出される。化学蒸着（ＣＶＤ）またはスパッタリング・プロセスによって材料を付着させると、材料は一般にトポグラフィを共形に（conformalmanner）覆う。このことは、段（ステップ）の縁に付着した材料の垂直方向の厚さは、平坦な領域に付着した材料の厚さにその段の高さを加えた厚さに近いことを意味している。その結果、ドライ・エッチング中に平坦な領域の材料が除去されると、段の縁に、エッチングされなかった材料がスペーサの形に残る。スペーサの幅は平坦な領域に付着した層の厚さと同じであり、この側壁スペーサの除去には追加のエッチングが必要である。しかし、この側壁スペーサをエッチングによって除去する代わりに、段（マンドレル（mandrel））を構成している材料を選択的にエッチングして、自立したスペーサを残すことができる。このスペーサの幅は、付着した元の材料の厚さに等しい。言い換えると、表面トポグラフィとドライ・エッチングを組み合わせるだけで前記側壁スペーサが必然的に形成される。
図２〜４を参照して前述のＳＩＴプロセスをより詳細に説明する。これらの図はそれぞれ１つのプロセス・ステップに対応している。図示のＳＩＴプロセスは、底面に酸化層１１５を含むシリコン基板１０５に適用される。左側には３つの平面図が示されており、これらの図には、マンドレル構造１００、およびこの構造から生成された、後のＦｉｎＦＥＴの活性領域を表すフィン・ループ１２０が示されている。中間のプロセス・ステップの間にこの構造はスペーサ１１０を含む。構造１００〜１２０の空間ジオメトリがよく分かるように、右側には、これらの３つのプロセス・ステップ（図２〜４）の断面図が示されている。特に図４の右側の図から分かるように、これらの３つのプロセス・ステップの結果、中間スペーサ１１０をエッチング・マスクとして使用してシリコン１０５がエッチングされ、その後にフィン１２０が形成されている。この方法は、ＣＭＯＳ ＦｉｎＦＥＴの製造においてすでに使用されている。ＣＭＯＳ ＦｉｎＦＥＴがこのように呼ばれるのは、自立した活性シリコン・スペーサが魚のひれ（フィン）に似ているためである。
さらに、これらの平面ＣＭＯＳ構造の設計はいくつかのデザイン・ルールを含む。具体的には、前述のフィン・ベースのトランジスタ構造の設計および製造にはあるデザイン・ルールが存在する。これらのデザイン・ルールの違反は、図５および６を参照してより詳細に示すさまざまな方法で生じる。
重要な１つのデザイン・ルールは、互いに近接し事実上平行に配置されたフィン構造間の近接効果に関係する。２つのフィン構造間の近接は、追加の領域が一体に結合されるより高次の設計階層でしか確立されず、その下の回路設計階層の対応するサブレベルでは確立されないことは注目に値する。
次に、前述のデザイン・ルールを図５および６を参照してより詳細に説明する。例示的なこの構造設計は、２つのゲート「ゲート１」および「ゲート２」２００、２１０からなる。２本の点線２２０および２３０は、２つのゲート領域２００、２１０の境界を示している。この設計レベルにおいて、組立前の２つのゲート領域２００、２１０は全体設計の隣接領域として理解することができる。組立後は、２つの領域２００、２１０を連続した領域として理解することができる。２つのゲート領域２００、２１０とオーバラップする組立の結果得られるフィン形状２４０は、２つのゲート領域２００、２１０間の中間領域またはオーバラップ領域に、段状形状２６０、２７０を含む。この階状形状２６０、２７０は、組立前の２つのゲート領域２００、２１０間の（縦方向の）ずれによって生じたものである。機能面から見ると、この２つのゲート領域２００、２０１は、その結果生じるその下のＦｉｎＦＥＴの活性領域２５０を規定する。
図５の真ん中の図に、リソグラフィおよびその後の処理を実施した後のフィン形状２４０’を概略的に示す。前述の段状変位２６０、２７０は劣化して、傾斜した線２６０’、２７０’となっている。この結果は、円形領域２８０を拡大した図５の一番下の図により詳細に示されている。ゲート領域２１０の範囲内に引かれた直線からのずれによって、後のＦｉｎＦＥＴは予見不能な電子挙動を示す。これは、フィン２９０（したがってトランジスタ）がその下のシリコン基板の結晶方位と整列していないためである。当分野の平均的技術者ならよく理解できるように、ほとんどの場合、これによって電子的特性は劇的に劣化する。電子的特性のこのような変化は典型的なデザイン・ルール違反を表す。
デザイン・ルールの他の例を図６に示す。この図は、２つの独立したフィン形状３００および３１０を設計階層レベルｎに有している。図６の真ん中の図に示す、２つのフィン形状３００、３１０を組み立てた後の設計階層レベルｎ＋１では、フィン３００、３１０が、最小形状幅よりも狭い、したがって他の種類のデザイン・ルール違反を表す形状幅３２０を含んでいる。このデザイン・ルール違反の結果が図６の一番下の部分に示されている。ここでは、フィン３００、３１０のリソグラフィ処理の後に、元の２つのフィン形状３００、３１０の間にすき間が生じ、その結果、２つのゲート領域（図５の２００、２１０）間の接続が切断されており、これによってこのＦｉｎＦＥＴは故障する。
先に述べた連続領域は、前述のデザイン・ルールに従って１つの領域の中に複数のフィン構造を設計し配置する方法で形成される。したがって、この領域の形状を導き出すプロセスはこのデザイン・ルールに支配される。この領域は、それぞれのＦＥＴのゲートから始まり、直交方向に両側に向かって広がる。ＦＥＴ間の間隔およびデザイン・ルールによっては、このような領域が１つのＦＥＴゲートだけをカバーすることもあるが、たいていはいくつかのＦＥＴをカバーする。
一般的に言って、前述のフィン・ベースのチップ設計プロセスはまず最初に、フィン構造のジオメトリ、すなわち形状（面積、幅、間隔、オーバラップなど）を生み出す設計フェーズを含む。生成されたこのような設計に基づいてリソグラフィ・プロセスを実施し、リソグラフィ・プロセスの終わりに電子構造（回路レイアウト）を得る。この回路レイアウトだけが、前述の望ましくない電子的効果、すなわち隣接するフィン間の望ましくない干渉、または回路全体の故障を潜在的に具現する。さらに、その下の構造の設計に対する他の要件として、ＦｉｎＦＥＴ技術を導入する設計変換を実行するときには、特にトポロジー要件およびマスクの再使用のため、非ＦｉｎＦＥＴ技術に基づく既存の設計を変更してはならないという要件がある。
フィン・ベースの構造またはフィン形構造を設計するとき、あるいは非フィン・ベース構造／非フィン形構造をフィン・ベース構造／フィン形構造に変換するときに、上で論じた技術上の要件は多くの場合に、前述のデザイン・ルールのうちの少なくとも１つのルールの違反を引き起こす。
米国特許第６２５２２８４Ｂ１号 米国特許第６２５２２８４号 米国特許第６４１３８０２号 「FinFET Technology for FutureMicroprocessors」、２００３ＩＥＥＥ国際ＳＯＩ会議（2003 IEEE International SOI Conference）、米カリフォルニア州ニューポートビーチ（NewportBeach）、３３〜３４ページ、ＩＳＢＮ０−７８０３−７８１５−６
したがって、既存の非フィン設計構造からＦｉｎＦＥＴ技術に基づく機能的に同一の構造に設計を維持したまま移行することができる信頼できる方法および装置を提供することが望ましい。
前述の目的を達成するため、まず最初に、２つ以上の連続した設計領域の干渉フィン構造に関する先に論じた技術上の問題は、このような干渉フィン構造が少なくともより高い階層を有する設計レベルで回避されるような方法で所与の設計を変更するために、デザイン・ルールの違反が起こっている現在の設計階層レベルから、基本設計の次に高いレベルに進む、または移ることによって解決できることを認識した。
この文脈における「フィン形構造」は、ダブル・ゲート、トリプル・ゲートまたはオール・アラウンド・ゲート（all-around-gate）（ＩＮＴＥＬ社の命名による）、さらにナノチューブ構造さえも含む。ただしこれらに限定されるわけではない。
本発明はさらに、フィン・ベースの構造、好ましくはＦｉｎＦＥＴ構造を設計し生成する、対応する設計（レイアウト）生成装置であって、ＦｉｎＦＥＴに特化した層生成手段を含み、既存の非フィン・ベースの構造レイアウト（設計）からフィン・ベースのレイアウトへの広く自動化された変換を可能にする装置に関する。
ダブル・ゲートＦｉｎＦＥＴを使用した集積ＣＭＯＳ回路は、処理のために１つまたは複数の追加の設計層を必要とする。本発明を使用すると、既存の設計層のサブセットに基づいてこれらの層を自動的に生成することができる。過去においては、これらの追加の層は手動で設計しなければならなかった。
この結果、ＦｉｎＦＥＴのために必要なこれらの追加の設計層を既存の層に基づいて自動的に生成することができるようになった。これらの層の手動入力に比べ、この自動層生成は設計労力をかなり低減する。手動ＦｉｎＦＥＴ設計が選択肢とはならない大型のチップまたは複雑なチップに対して、本明細書に提案の方法は完全なＦｉｎＦＥＴ技術の使用を可能にする。既存の従来のＣＭＯＳチップ設計は、本明細書で提案した変換プロセスを使用してＦｉｎＦＥＴ技術に与えることができる。平面ＣＭＯＳプロセスの既存の設計層は変更されず、したがってＦｉｎＦＥＴの有無にかかわらず設計を処理することができる。
本明細書の説明から明らかになるとおり、本発明は、非ＳＩＴ（「ＳＩＴ」＝sidewallimage transfer）プロセス、すなわち２つの内部層および１つの出力層を利用する従来のリソグラフィ・プロセスと、２つの内部層および２つの出力層を有するＳＩＴプロセスの両方に適用することができることを強調しておく。
次に、本発明の特徴および利点をより明らかにする添付図面を参照して本発明をより詳細に説明する。
図面を参照する。図１に、従来技術の周知の方法に基づく一般的なフィン構造（この例ではＦＥＴ）の透視図を示す。平坦化されたこのようなシリコン・フィン・デバイスは、例えば本発明の譲受人に譲渡された２００１年６月２６日発行のポール・ミュラー（Paul Muller）の米国特許第６２５２２８４号に開示されている。対応するダブル・ゲートＦｉｎＦＥＴトランジスタ構造は例えば、カリフォルニア大学（Universityof California）に譲渡された２００２年７月２日発行の米国特許第６４１３８０２号に開示されている。
図１に示した構造では、絶縁層５、例えばシリコン・オン・インシュレータ（ＳＯＩ）基板上にデバイスが製造されており、このデバイスは、シリコン・フィンまたはチャネル６によって互いに接続されたシリコン・ドレイン・アイランド２とソース・アイランド１とを含む。ソース、ドレインおよびチャネルは誘電層９（ハード・マスク）によって覆われており、チャネル・フィン４を横切ってゲート３が延びている。ゲート３は、ゲート酸化物およびハード・マスクによってチャネル・フィン４から分離されている。チャネル６は基板５上を水平に延びており、チャネル６の両側に平面ゲートがある。したがって反転層はチャネルの両側に形成される。
図１に示したトランジスタ構造は、短チャネル効果を効果的に抑制し駆動電流を増強するダブル・ゲートを提供するという利点を有する。チャネルは平行な平面であるためコーナ効果に関する問題がなく、フィンは非常に薄いため、フィンにドーピングを実施して短チャネル効果を抑制する必要がない。デバイスのしきい電圧は、例えばシリコン−ゲルマニウム合金、耐火金属または窒化チタンなどの化合物を使用することでゲートの仕事関数を調整することによって制御することができる。
次に図７〜１８を参照して、本発明の譲受人に譲渡された米国特許第６２５２２８４Ｂ１号に開示されている図１を参照して先に説明したデバイスのようなＭＯＳＦＥＴベースの一般的なフィン・デバイスを製造する例示的なプロセスを簡単に説明する。
図７に示すように、このフィン・デバイスを製造するプロセスではいくつかの構成要素が使用される。これらの構成要素の１つがフィン・トリミング・マスク４０である。さらに、ソース１およびドレイン２の形成に使用されるマスク４２、およびゲート３の形成に使用されるフォトクリスタリン・マスク（photo-crystalline mask）４４も示されている。
図８〜１８には、製造プロセス中にとられたスナップショットの形態のフィン・デバイスの断面図、すなわちゲート３を通り、ソース１とドレイン２とをつなぐ線の中央を横切る断面図が示されている。
最初のプロセス・ステップは、図８に示すように基板５上に垂直フィン４を形成するステップである。フィン４は、二酸化シリコン・スペーサの付着によって形成することができる。図９によれば、次に、窒化層１５の上に酸化層１６を付着させる。この酸化層の厚さを使用して、所望の垂直フィン４の高さをセットまたは調整する。図１０に示す次のステップでは、酸化物エッチングを使用してフィン４の両側から酸化層１６の一部を除去する。加えて、フィン４の上面の窒化層１５およびフィン４の側面の窒化層１５の一部を除去する窒化物エッチングを実施する。やはり図１０に示されているように、次に、酸化層１６、窒化層１５および露出したフィン４の上にポリシリコン層１７を付着させる。
次に、図１１に示すようにポリシリコン層１７およびフィン４を研磨することによってフィン４の高さを調整する。次に、図１２に示すように酸化層１６および窒化層１５を除去することによってフィン４を完全に露出させる。
次のステップは、図１３に示すように、フィン４の両側にチャネル・インプラントを組み込み、次いで新しい酸化物材料を付着させるステップである。
次に、フィン４の上にソース／ドレイン・ハロ（source/drain halo）を形成する。図１５に示すように、ポリシリコン層２１および窒化層２２を選択的に除去して、ポリシリコン層２１および窒化層２２の断片がフィン４の上に残るようにする。次のステップでは、図１６に示すように、酸化層２０の上およびハロ・ポリシリコン層２１の両側に、ソースおよびドレイン・インプラント２３を組み込む。
次に、フィン４およびハロ要素の上に厚いポリシリコン層２５を付着させる。化学機械研磨などの研磨プロセスによってポリシリコン層２５を部分的に除去し、ソース・インプラントとドレイン・インプラント２３とを分離している窒化層２２のレベルまでフィン・デバイスを平坦化する。これらの２つのプロセス・ステップ後に得られる構造を図１７に示す。次に、厚いポリシリコン層２５を、窒化物ソースおよびドレイン・インプラント２３の上面よりも低いレベルまでエッチングし、ポリシリコン層２５の上のハロの両側に図１８に示すように薄いケイ化層２６を形成する。
完全に平坦化されダブル・ゲート化された図１７に示すこの実施形態の完成フィン・デバイスは、１マイクロメートルの幅の中に１０個またはそれ以上のデバイスを配置することを可能にし、したがって電界効果トランジスタ（ＦＥＴ）の本体として好ましく使用することができる。
次に、２００３ＩＥＥＥ国際ＳＯＩ会議（2003 IEEE InternationalSOI Conference）、米カリフォルニア州ニューポートビーチ（Newport Beach）で発表された、本発明の発明者らによる前掲の論文「FinFETTechnology for Future Microprocessors」、３３〜３４ページ、ＩＳＢＮ０−７８０３−７８１５−６を参照すると、０．１μｍダブル・ゲートＦｉｎＦＥＴ技術での処理が可能になるように既存の平面ＦＥＴマイクロプロセッサ設計を変換する方法が記載されている。図１９〜２１を参照してこの方法を簡単に説明する。この変換に対する要件は元の全てのマスクを再使用できることであり、さらにＦｉｎＦＥＴプロセス用の追加の２枚のマスクが使用される。
図１９〜２１に、元の層を使用し、ＦｉｎＦＥＴ層のフィン（４７０）およびトリミング（４８０）を追加することによって標準両方向ＮＡＮＤレイアウトを変更する方法を具体的に示す。
図１９に、フィンを持たない両方向ＮＡＮＤの平面レイアウトを示す。上側には基本設計図が示されており、下側には対応する論理図が示されている。この設計図では、左側の灰色の領域４０５がｎ−ＦＥＴ領域を表し、灰色の領域４１０がｐ−ＦＥＴ領域を表している。ストライプ４００は局所相互接続を表し、正方形の点４１５は局所コンタクトを表す。この図の水平に配置されたストライプ４２０はポリシリコン・ゲートを表す。左側の陰影の付いた領域４３０は接地（ＧＮＤ）電極、右側の陰影の付いた領域４４０は電圧供給（ＶＤＤ）電極である。この図の垂直に配置されたストライプ４６０は金属線である。
水平ストライプ４５０は、論理図に示された論理出力「ｙ」に対応し、前述の金属線４６０のうち左側の２本の金属線は２つの論理入力「ａ」および「ｂ」に対応する。
図２０に示すように、この従来のプロセスは、図１９にすでに示されているポリシリコン・ゲート４２０と交差した等間隔のフィン形状４７０を描いている。
前述のＳＩＴプロセスでは、図２１に示すように、例えば奇数個のフィンを得るために、あるいはあるデザイン・ルールの制約に従いまたはこれを満たすために、あるいは他のトポロジー上の理由から、追加的にフィン形状のループを切断する必要が生じる場合がある。この切断は、図示のトリミング・ストライプ４８０を使用して達成される。
次に図２２〜２５を参照して、前述のデザイン・ルール違反を解決する本発明に基づく機構を、２つの例示的なセル構造「Ａ」５０２および「Ｂ」５０４に関して示す。以前に説明した構造と同様に、構造５０２、５０４は、ゲート領域（活性領域）５００および５１０の中にゲート５０５、５１５を含む。最初の図２２は、フィン生成前の２つのセル構造「Ａ」および「Ｂ」を示しており、この状態ではこれらは機能上互いに独立している。この状態では、基本設計は階層レベルｎにある。
図２３に、従来の方法を使用してゲート領域５００、５１０をフィン（フィン形状）５３０でそれぞれ独立に満たした、同じ設計階層レベルｎの同じセル構造を示す。両方の構造５０２、５０４で、フィンはそれぞれのゲート５０５、５１５と交差またはオーバラップしている。
図２２および２３に対して、図２４および２５は、次の設計階層レベルｎ＋ｌの同じセル構造を示している。
図２４に、結合された活性領域５５０を含む結合セル構造「Ｃ」５０８を示す。結合活性領域５５０は、互いに隣接して配置された２つの単一のセル構造「Ａ」５０２および「Ｂ」５０４を含んでいる。オーバラップ領域では元のゲート領域が点線５００’、５１０’によって指示されている。フィンを考慮していない原設計中の構造の配置はデザイン・ルールに違反していない。しかしこの例では、結合の結果得られた結合されたフィン形状５４０が、指示された２つの円５７０、５８０の中のオーバラップ領域におけるフィン・トポロジに関係したデザイン・ルールの違反を犯している。この違反はフィンの段状形状を特徴とし、特にこれらの段がゲート５０５、５１５に近接していることを特徴とする。この問題は、元々フィンを使用するようには設計されていない既存のレイアウトでは一般的な問題である。
図２５に、同じセル構造「Ａ」とセル構造「Ｂ」の配置５５０を含むが、以前に生成されたフィン５４０（図２４）をセル構造「Ａ」５０２およびセル構造「Ｂ」５０４が含まない、対応するセル構造「Ｃ」５１２を示す。この設計階層で起こるセル構造「Ａ」５０２とセル構造「Ｂ」５０４の他のセル構造への任意の配置の結合を考える。この設計シナリオではフィン生成ツールが、この階層のセル構造「Ａ」およびセル構造「Ｂ」にフィンを配置しないと判断する。フィン生成は上の階層に委任され、したがって円５９０によって指示されるように段のない結合されたフィン形状５６０を表す。
この例では、セル構造「Ｃ」の配置階層に矛盾がないため、セル構造「Ａ」およびセル構造「Ｂ」の上に配置されたフィンに関して、セル構造「Ｃ」に対するフィン生成を確立することができる。セル構造「Ｃ」の配置階層に矛盾がある場合にはフィンの配置は再び次の階層ｎ＋２に委任される。
最後の手段として、最も高い階層レベルでは残りのフィンを矛盾なしで生成することができる。このセル構造は１回しか使用されないからである。
最後に、図３２を参照して、既存の平面設計をダブル・ゲートＦｉｎＦＥＴ設計に変換する、本明細書に提案の方法の好ましい一実施形態をより詳細に示す。図３２の説明では、全体チップ設計に対するこの方法の結果を示すために図２６〜３１を参照として使用する。
最初のステップ６００（図２６参照）では、既存の平面ＣＭＯＳ設計についての情報を検索する。図２６では、明灰色の陰影の付いた領域７００（この図では一部の領域にしか参照符号は付けられていない）がゲートを表し、暗灰色の陰影の付いた領域７１０が、それぞれその下のＦＥＴまたは拡散領域に対するソース／ドレイン融合領域を表す。さらに、ストライプ形状７２０は、導電接続としてのみ使用されるポリシリコン・ゲートを表す。最後に、濃く着色された外側の形状７３０、融合領域７１０の中に存在するポリシリコン・ゲートは、チャネルまたはゲートを表す（上記参照）。
検索されたデータ（ステップ６００）は階層的に構造化されている場合と、されていない場合とがあるが、この実施形態では検索されたデータが提案のフローで利用される階層である。次のステップ６０５では、このフローの中の長さ、距離および面積を、ＦｉｎＦＥＴデザイン・ルールおよび従来のＣＭＯＳデザイン・ルールから導き出す。ステップ６１０では、従来のＣＭＯＳトランジスタ・デバイス「Ｔｘ」を認識し、それらの方向を決定する。次のステップ６１５（図２７参照）では、ジョイント処理を必要とする連続した領域を画定し、それぞれの領域の基準点を決定する。
さらに、ステップ６２０で、基準点の位置に基づいてそれぞれの領域にシード構造を配置する（図２８参照）。このシード構造は、１ゲート・コンタクトにつき２つのＦｉｎＦＥＴを反映したものであり、それぞれの構造には、それが属する領域についての情報が注釈として付されている。ステップ６２２（図２９参照）では、このシード構造をその領域全体に複製する。それが属する領域についての情報は複製された構造に渡される。この情報は、後のジョイントされていない領域とのオーバラップの場合に、適当な構造を選択するために重要である。
次のステップ６２５では、シード構造と複製構造とからなるパターンをその領域と交差させ、その領域の外側の部分を除去する。次のステップ６３０（図３０参照）では、その時点で処理した構造がその領域にとって「異質（foreign）」であるかどうかの判断を前述の注釈情報に基づいて実施ができるかどうかを評価する。
この交差の後に残る構造が、ＳＩＴプロセス・マンドレルに対して使用される最初の追加の層および従来のプロセスに対する中間層を定義することに留意されたい。その領域の境界の近くの構造はそれらのサイズに基づいて調整しなければならない。それらはトリミングされるか、または完全に除去される。
ステップ６３５（図３１参照）は、交差した構造のサイズが１つのＦｉｎＦＥＴにとって十分である場合に２つの構造の一方をトリミングするステップである。この場合、２つのＦｉｎＦＥＴのうちの一方をトリミングし、他方を残す。このトリミング情報は、ＳＩＴプロセスの追加の第２の層上に表される。従来のプロセスでは、トリミング構造を内部的に使用して第１の層を切り詰めて、フィン層を生成する。
交差した構造が、１つのＦｉｎＦＥＴに対してさえも小さすぎる場合には、代替ステップ６４０で、ＳＩＴプロセスのマンドレル層および従来のプロセスのフィン層からその構造を除去する。
以上で、既存の設計データおよび新たに生成された設計データが使用可能となる。これらの設計データの操作には、汎用形状処理エンジン（例えば本発明の譲受人から入手可能な「ナイアガラ（Niagara）」エンジン）を使用することができる。このエンジンは、前述のフローを反映した１組のステートメントによって制御される。
当技術分野で知られているＦｉｎＦＥＴデバイスの透視図である。 当技術分野で知られているＳＩＴプロセスを説明するための例示的なＦｉｎＦＥＴ構造の概略図である。 当技術分野で知られているＳＩＴプロセスを説明するための例示的なＦｉｎＦＥＴ構造の概略図である。 当技術分野で知られているＳＩＴプロセスを説明するための例示的なＦｉｎＦＥＴ構造の概略図である。 デザイン・ルール、可能なデザイン・ルール違反、およびデザイン・ルール違反を具現するマイナスの効果（副次効果）を説明するためのＦｉｎＦＥＴ設計の概略図である。 デザイン・ルール、可能なデザイン・ルール違反、およびデザイン・ルール違反を具現するマイナスの効果（副次効果）を説明するためのＦｉｎＦＥＴ設計の概略図である。 図１に示したＦｉｎＦＥＴデバイスを製造する周知のプロセスで使用されるいくつかの構成要素を示す概略図である。 図１に示したＦｉｎＦＥＴデバイスを製造する周知のプロセス・ステップを詳細に説明するための図１のデバイスの断面図である。 図１に示したＦｉｎＦＥＴデバイスを製造する周知のプロセス・ステップを詳細に説明するための図１のデバイスの断面図である。 図１に示したＦｉｎＦＥＴデバイスを製造する周知のプロセス・ステップを詳細に説明するための図１のデバイスの断面図である。 図１に示したＦｉｎＦＥＴデバイスを製造する周知のプロセス・ステップを詳細に説明するための図１のデバイスの断面図である。 図１に示したＦｉｎＦＥＴデバイスを製造する周知のプロセス・ステップを詳細に説明するための図１のデバイスの断面図である。 図１に示したＦｉｎＦＥＴデバイスを製造する周知のプロセス・ステップを詳細に説明するための図１のデバイスの断面図である。 図１に示したＦｉｎＦＥＴデバイスを製造する周知のプロセス・ステップを詳細に説明するための図１のデバイスの断面図である。 図１に示したＦｉｎＦＥＴデバイスを製造する周知のプロセス・ステップを詳細に説明するための図１のデバイスの断面図である。 図１に示したＦｉｎＦＥＴデバイスを製造する周知のプロセス・ステップを詳細に説明するための図１のデバイスの断面図である。 図１に示したＦｉｎＦＥＴデバイスを製造する周知のプロセス・ステップを詳細に説明するための図１のデバイスの断面図である。 図１に示したＦｉｎＦＥＴデバイスを製造する周知のプロセス・ステップを詳細に説明するための図１のデバイスの断面図である。 既存の設計をダブル・ゲートＦｉｎＦＥＴ設計に変換する周知の方法を説明するための両方向ＮＡＮＤのレイアウト図である。 既存の設計をダブル・ゲートＦｉｎＦＥＴ設計に変換する周知の方法を説明するための両方向ＮＡＮＤのレイアウト図である。 既存の設計をダブル・ゲートＦｉｎＦＥＴ設計に変換する周知の方法を説明するための両方向ＮＡＮＤのレイアウト図である。 既存の設計をダブル・ゲートＦｉｎＦＥＴ設計に変換する本発明に基づく方法の第１の実施形態のレイアウト図である。 既存の設計をダブル・ゲートＦｉｎＦＥＴ設計に変換する本発明に基づく方法の第１の実施形態のレイアウト図である。 既存の設計をダブル・ゲートＦｉｎＦＥＴ設計に変換する本発明に基づく方法の第１の実施形態のレイアウト図である。 既存の設計をダブル・ゲートＦｉｎＦＥＴ設計に変換する本発明に基づく方法の第１の実施形態のレイアウト図である。 既存の設計をダブル・ゲートＦｉｎＦＥＴ設計に変換する本発明に基づく方法の第２の実施形態のレイアウト図である。 既存の設計をダブル・ゲートＦｉｎＦＥＴ設計に変換する本発明に基づく方法の第２の実施形態のレイアウト図である。 既存の設計をダブル・ゲートＦｉｎＦＥＴ設計に変換する本発明に基づく方法の第２の実施形態のレイアウト図である。 既存の設計をダブル・ゲートＦｉｎＦＥＴ設計に変換する本発明に基づく方法の第２の実施形態のレイアウト図である。 既存の設計をダブル・ゲートＦｉｎＦＥＴ設計に変換する本発明に基づく方法の第２の実施形態のレイアウト図である。 既存の設計をダブル・ゲートＦｉｎＦＥＴ設計に変換する本発明に基づく方法の第２の実施形態のレイアウト図である。 既存の設計をダブル・ゲートＦｉｎＦＥＴ設計に変換する本発明に基づく方法の好ましい一実施形態を説明する流れ図である。
符号の説明
５００’ 結合前のゲート領域
５０２’ セル構造「Ａ」
５０４’ セル構造「Ｂ」
５０５ ゲート
５０８ 結合構造「Ｃ」
５１０’ 結合前のゲート領域
５１２ セル構造「Ｃ」
５１５ ゲート
５４０ 結合フィン形状
５５０ セル構造「Ａ」／「Ｂ」結合領域
５６０ 結合フィン形状

Claims (17)

  1. フィン形構造を含み、少なくとも２つの設計階層レベルを含むハードウェア設計を、前記設計を生成するときに満たされるべき少なくとも１つのデザイン・ルールに基づいて生成する方法であって、現在の設計階層レベルにおいて所与の設計が前記少なくとも１つのデザイン・ルールに違反している場合に、前記デザイン・ルールの前記違反が回避されるように前記所与の設計を変更するために、前記現在の設計階層レベルから次に高い設計階層レベルに移る方法。
  2. 前記次に高い設計階層レベルが、フィン形構造のより大きな連続領域を含む、請求項１に記載の方法。
  3. 前記所与の設計を変更する前記ステップが、少なくとも１つのフィン配置の変更を含む、請求項１または２に記載の方法。
  4. 前記少なくとも１つのデザイン・ルールが、２つのフィン形構造間のオーバラップ領域のフィン・トポロジ、または近接したフィン形構造間の他の任意の干渉を含む、請求項１ないし３のいずれかに記載の方法。
  5. フィン形構造の生成前には機能上互いに独立している第１のセル構造と第２のセル構造とを、所与の設計階層レベルにおいて組み立てるために、前記フィン形構造を生成する前に、次に高い設計階層レベルに移り、前記次に高い設計階層レベルで前記フィン形構造を生成し、前記第１のセル構造と第２のセル構造の結合されたフィン形状構造を得る、請求項１ないし４のいずれかに記載の方法。
  6. 既存の非フィン形ハードウェア設計を、少なくとも２つの設計階層レベルを含む対応するフィン形ハードウェア設計に、前記設計を生成するときに満たされるべき少なくとも１つのデザイン・ルールに基づいて変換する方法であって、現在の設計階層レベルにおいて所与の設計が前記少なくとも１つのデザイン・ルールに違反している場合に、前記デザイン・ルールの前記違反が回避されるように前記所与の設計を変更するために、前記現在の設計階層レベルから次に高い設計階層レベルに移る方法。
  7. 前記次に高い設計階層レベルが、フィン形構造のより大きな連続領域を含む、請求項６に記載の方法。
  8. 前記所与の設計を変更する前記ステップが、少なくとも１つのフィン配置の変更を含む、請求項６または７に記載の方法。
  9. フィン形構造の生成前には機能上互いに独立している第１のセル構造と第２のセル構造とを、所与の設計階層レベルにおいて組み立てるために、前記フィン形構造を生成する前に、次に高い設計階層レベルに移り、前記次に高い設計階層レベルで前記フィン形構造を生成し、前記第１のセル構造と第２のセル構造の結合されたフィン形状構造を得る、請求項６ないし８のいずれかに記載の方法。
  10. ディジタル・コンピュータの内部メモリに格納されたコンピュータ・プログラム製品であって、前記製品が前記コンピュータ上で実行されたときに請求項１ないし９のいずれかに記載の方法を実行するプログラム・コード部分を含むコンピュータ・プログラム製品。
  11. フィン形構造を含み、少なくとも２つの設計階層レベルを含むハードウェア設計を生成するフィン形ハードウェア設計を、前記設計を生成するときに満たされるべき少なくとも１つのデザイン・ルールに基づいて設計し生成する装置であって、現在の設計階層レベルにおいて所与の設計が前記少なくとも１つのデザイン・ルールに違反している場合に、前記デザイン・ルールの前記違反が回避されるように前記所与の設計を変更するために、前記現在の設計階層レベルから次に高い設計階層レベルに移る装置。
  12. 前記次に高い設計階層レベルが、フィン形構造のより大きな連続した領域を含む、請求項１１に記載の装置。
  13. 前記所与の設計を変更する前記ステップが、少なくとも１つのフィン配置の変更を含む、請求項１１または１２に記載の装置。
  14. 前記少なくとも１つのデザイン・ルールが、２つのフィン形構造間のオーバラップ領域のフィン・トポロジ、または近接したフィン形構造間の他の任意の干渉（interference）を含む、請求項１１ないし１３のいずれかに記載の装置。
  15. 既存の非フィン形ハードウェア設計を、少なくとも２つの設計階層レベルを含む対応するフィン形ハードウェア設計に、前記設計を生成するときに満たされるべき少なくとも１つのデザイン・ルールに基づいて変換する装置であって、現在の設計階層レベルにおいて所与の設計が前記少なくとも１つのデザイン・ルールに違反している場合に、前記デザイン・ルールの前記違反が回避されるように前記所与の設計を変更するために、前記現在の設計階層レベルから次に高い設計階層レベルに移る装置。
  16. 前記次に高い設計階層レベルが、フィン形構造のより大きな連続領域を含む、請求項１５に記載の装置。
  17. 前記所与の設計を変更する前記ステップが、少なくとも１つのフィン配置の変更を含む、請求項１５または１６に記載の装置。
JP2004370239A 2003-12-22 2004-12-21 フィン形状の生成方法及び装置 Expired - Fee Related JP4215712B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP03104921 2003-12-22

Publications (2)

Publication Number Publication Date
JP2005197685A true JP2005197685A (ja) 2005-07-21
JP4215712B2 JP4215712B2 (ja) 2009-01-28

Family

ID=34673627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004370239A Expired - Fee Related JP4215712B2 (ja) 2003-12-22 2004-12-21 フィン形状の生成方法及び装置

Country Status (3)

Country Link
US (1) US7315994B2 (ja)
JP (1) JP4215712B2 (ja)
KR (1) KR100702552B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060219A (ja) * 2006-08-30 2008-03-13 Elpida Memory Inc 半導体装置及びその製造方法
JP2009509344A (ja) * 2005-09-19 2009-03-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 高密度のシェブロンｆｉｎＦＥＴ及びそれを製造する方法
CN103187296B (zh) * 2011-12-31 2015-07-08 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
JP2018064125A (ja) * 2013-08-23 2018-04-19 株式会社ソシオネクスト 半導体集積回路装置
JP2018064126A (ja) * 2013-09-04 2018-04-19 株式会社ソシオネクスト 半導体装置

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1047298C (zh) * 1994-07-08 1999-12-15 Acta株式会社 筷子
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US7905021B2 (en) 2005-08-10 2011-03-15 Kamran Shirazi International dining kit
US7491594B2 (en) * 2005-10-26 2009-02-17 Freescale Semiconductor, Inc. Methods of generating planar double gate transistor shapes
US7530037B2 (en) * 2005-10-26 2009-05-05 Freescale Semiconductor, Inc. Methods of generating planar double gate transistor shapes and data processing system readable media to perform the methods
KR100763330B1 (ko) * 2005-12-14 2007-10-04 삼성전자주식회사 활성 핀들을 정의하는 소자분리 방법, 이를 이용하는반도체소자의 제조방법 및 이에 의해 제조된 반도체소자
US9009641B2 (en) * 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US7908578B2 (en) * 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US7956421B2 (en) * 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US7838948B2 (en) * 2007-01-30 2010-11-23 Infineon Technologies Ag Fin interconnects for multigate FET circuit blocks
US7812373B2 (en) * 2007-02-12 2010-10-12 Infineon Technologies Ag MuGFET array layout
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US7898037B2 (en) * 2007-04-18 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Contact scheme for MOSFETs
US8237201B2 (en) * 2007-05-30 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Layout methods of integrated circuits having unit MOS devices
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
WO2009116015A1 (en) * 2008-03-20 2009-09-24 Nxp B.V. Finfet transistor with high-voltage capability and cmos-compatible method for fabricating the same
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
US20090283829A1 (en) * 2008-05-13 2009-11-19 International Business Machines Corporation Finfet with a v-shaped channel
JP5599395B2 (ja) 2008-07-16 2014-10-01 テラ イノヴェイションズ インコーポレイテッド 動的アレイアーキテクチャにおけるセル位相整合及び配置の方法及びその実施
US9122832B2 (en) * 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US8305829B2 (en) * 2009-02-23 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same
US8305790B2 (en) * 2009-03-16 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical anti-fuse and related applications
US8957482B2 (en) 2009-03-31 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse and related applications
US8912602B2 (en) 2009-04-14 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8461015B2 (en) 2009-07-08 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. STI structure and method of forming bottom void in same
US8298925B2 (en) 2010-11-08 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8623728B2 (en) 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US8629478B2 (en) 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
US8114721B2 (en) * 2009-12-15 2012-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of controlling gate thickness in forming FinFET devices
US8759943B2 (en) 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US8472227B2 (en) 2010-01-27 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the same
US9484462B2 (en) 2009-09-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of fin field effect transistor
US8482073B2 (en) 2010-03-25 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including FINFETs and methods for forming the same
US8980719B2 (en) 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US8264032B2 (en) 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8187928B2 (en) 2010-09-21 2012-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuits
US8264021B2 (en) * 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US8202780B2 (en) * 2009-07-31 2012-06-19 International Business Machines Corporation Method for manufacturing a FinFET device comprising a mask to define a gate perimeter and another mask to define fin regions
US8383503B2 (en) * 2009-08-05 2013-02-26 GlobalFoundries, Inc. Methods for forming semiconductor structures using selectively-formed sidewall spacers
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US20110097867A1 (en) * 2009-10-22 2011-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of controlling gate thicknesses in forming fusi gates
US8813014B2 (en) 2009-12-30 2014-08-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for making the same using semiconductor fin density design rules
US8621398B2 (en) * 2010-05-14 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Automatic layout conversion for FinFET device
US8881084B2 (en) * 2010-05-14 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET boundary optimization
US8659072B2 (en) 2010-09-24 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Series FinFET implementation schemes
US8603924B2 (en) 2010-10-19 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
US9048181B2 (en) 2010-11-08 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8621406B2 (en) 2011-04-29 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8799833B2 (en) * 2011-04-29 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8726220B2 (en) 2011-04-29 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8586482B2 (en) 2011-06-29 2013-11-19 International Business Machines Corporation Film stack including metal hardmask layer for sidewall image transfer fin field effect transistor formation
US8580692B2 (en) 2011-06-29 2013-11-12 International Business Machines Corporation Film stack including metal hardmask layer for sidewall image transfer fin field effect transistor formation
WO2013106799A1 (en) * 2012-01-13 2013-07-18 Tela Innovations, Inc. Circuits with linear finfet structures
KR101904417B1 (ko) 2012-03-30 2018-10-08 삼성전자주식회사 반도체 집적 회로 및 그 설계 방법
US8741701B2 (en) 2012-08-14 2014-06-03 International Business Machines Corporation Fin structure formation including partial spacer removal
KR101953240B1 (ko) 2012-09-14 2019-03-04 삼성전자 주식회사 핀 트랜지스터 및 이를 포함하는 반도체 집적 회로
US8766363B2 (en) * 2012-11-07 2014-07-01 International Business Machines Corporation Method and structure for forming a localized SOI finFET
US8716094B1 (en) 2012-11-21 2014-05-06 Global Foundries Inc. FinFET formation using double patterning memorization
US9158879B2 (en) * 2013-09-04 2015-10-13 Globalfoundries Inc. Color-insensitive rules for routing structures
US9054192B1 (en) * 2013-12-20 2015-06-09 International Business Machines Corporation Integration of Ge-containing fins and compound semiconductor fins
US9633906B2 (en) 2014-01-24 2017-04-25 International Business Machines Corporation Gate structure cut after formation of epitaxial active regions
US9196612B2 (en) 2014-03-26 2015-11-24 International Business Machines Corporation Semiconductor device including merged-unmerged work function metal and variable fin pitch
TWI633451B (zh) * 2014-06-04 2018-08-21 聯華電子股份有限公司 平面設計至非平面設計之轉換方法
US9263586B2 (en) 2014-06-06 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum well fin-like field effect transistor (QWFinFET) having a two-section combo QW structure
US9431383B2 (en) 2014-07-22 2016-08-30 Samsung Electronics Co., Ltd. Integrated circuit, semiconductor device based on integrated circuit, and standard cell library
KR101958421B1 (ko) * 2014-07-22 2019-03-14 삼성전자 주식회사 집적 회로, 상기 집적 회로에 따른 반도체 소자 및 표준 셀 라이브러리
KR20160013698A (ko) 2014-07-28 2016-02-05 삼성전자주식회사 레이아웃 디자인 시스템, 레이아웃 디자인 방법 및 레이아웃 디자인 방법을 수행하기 위한 프로그램을 포함하는 컴퓨터로 판독 가능한 기록매체
US9852252B2 (en) 2014-08-22 2017-12-26 Samsung Electronics Co., Ltd. Standard cell library and methods of using the same
US9418896B2 (en) 2014-11-12 2016-08-16 Samsung Electronics Co., Ltd. Semiconductor device and fabricating method thereof
US9496399B2 (en) * 2015-04-02 2016-11-15 International Business Machines Corporation FinFET devices with multiple channel lengths
KR102392695B1 (ko) 2015-05-26 2022-05-02 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102399023B1 (ko) * 2015-06-22 2022-05-16 삼성전자주식회사 반도체 장치
US9698225B2 (en) * 2015-07-07 2017-07-04 International Business Machines Corporation Localized and self-aligned punch through stopper doping for finFET
US9940424B2 (en) * 2016-05-25 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for minimum-implant-area aware detailed placement
US9741823B1 (en) * 2016-10-28 2017-08-22 Internation Business Machines Corporation Fin cut during replacement gate formation
US10312132B2 (en) * 2017-01-25 2019-06-04 International Business Machines Corporation Forming sacrificial endpoint layer for deep STI recess
US10096524B1 (en) 2017-10-18 2018-10-09 International Business Machines Corporation Semiconductor fin patterning techniques to achieve uniform fin profiles for fin field effect transistors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828476B2 (ja) * 1991-06-07 1996-03-21 富士通株式会社 半導体装置及びその製造方法
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6662350B2 (en) * 2002-01-28 2003-12-09 International Business Machines Corporation FinFET layout generation
KR100420070B1 (ko) * 2002-02-01 2004-02-25 한국과학기술원 이중-게이트 플래쉬 메모리소자 및 그 제조방법
US6770516B2 (en) * 2002-09-05 2004-08-03 Taiwan Semiconductor Manufacturing Company Method of forming an N channel and P channel FINFET device on the same semiconductor substrate
US7013447B2 (en) * 2003-07-22 2006-03-14 Freescale Semiconductor, Inc. Method for converting a planar transistor design to a vertical double gate transistor design

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009509344A (ja) * 2005-09-19 2009-03-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 高密度のシェブロンｆｉｎＦＥＴ及びそれを製造する方法
JP2008060219A (ja) * 2006-08-30 2008-03-13 Elpida Memory Inc 半導体装置及びその製造方法
CN103187296B (zh) * 2011-12-31 2015-07-08 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
JP2018064125A (ja) * 2013-08-23 2018-04-19 株式会社ソシオネクスト 半導体集積回路装置
US10181469B2 (en) 2013-08-23 2019-01-15 Socionext Inc. Semiconductor integrated circuit device having a standard cell which includes a fin
US10833075B2 (en) 2013-08-23 2020-11-10 Socionext Inc. Semiconductor integrated circuit device having a standard cell which includes a fin
US11362088B2 (en) 2013-08-23 2022-06-14 Socionext Inc. Semiconductor integrated circuit device having a standard cell which includes a fin and a dummy transistor
US11764217B2 (en) 2013-08-23 2023-09-19 Socionext Inc. Semiconductor integrated circuit device having a standard cell which includes a fin and a dummy transistor
JP2018064126A (ja) * 2013-09-04 2018-04-19 株式会社ソシオネクスト 半導体装置
US10242985B2 (en) 2013-09-04 2019-03-26 Socionext Inc. Semiconductor device comprising a standard cell and a non-active transistor
US10651175B2 (en) 2013-09-04 2020-05-12 Socionext Inc. Semiconductor device comprising a standard cell including a non-active fin area
US11114437B2 (en) 2013-09-04 2021-09-07 Socionext Inc. Semiconductor device comprising first and second standard cells arranged adjacent to each other

Also Published As

Publication number Publication date
KR20050063674A (ko) 2005-06-28
US7315994B2 (en) 2008-01-01
JP4215712B2 (ja) 2009-01-28
US20050136582A1 (en) 2005-06-23
KR100702552B1 (ko) 2007-04-04

Similar Documents

Publication Publication Date Title
JP4215712B2 (ja) フィン形状の生成方法及び装置
US10878162B2 (en) Metal with buried power for increased IC device density
JP6467476B2 (ja) リニアＦｉｎＦＥＴ構造をもつ回路
JP5334367B2 (ja) 高密度集積回路の製造方法
CN110692137B (zh) 用于5纳米及以上的标准单元布局架构和绘图样式
CN102760179B (zh) 用于将平面设计转换为FinFET设计的系统和方法
TWI791904B (zh) 半導體裝置和積體電路佈局設計修改方法
US11302636B2 (en) Semiconductor device and manufacturing method of the same
US20140331193A1 (en) Method and device for increasing fin device density for unaligned fins
US12019969B2 (en) Power rail with non-linear edge
TWI804797B (zh) 半導體裝置以及製造半導體裝置的方法
JP4481731B2 (ja) 自動設計方法及び半導体集積回路
US8703608B2 (en) Control of local environment for polysilicon conductors in integrated circuits
TW202324496A (zh) 半導體裝置的製造方法
TW202141334A (zh) 半導體元件
EP1548619A2 (en) Method and device for automated layer generation for double-gate finFET designs
TWI807579B (zh) 半導體元件及其製造方法
TWI774226B (zh) 積體晶片及其設計與製造方法
US20240105555A1 (en) Semiconductor device and method for fabricating the same
US12033998B2 (en) Integrated circuit and method of forming the same
US20230124119A1 (en) Integrated circuit and method of forming the same
KR20240002217A (ko) 집적 회로 디바이스 및 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees