CN103187296B - 鳍式场效应晶体管的形成方法 - Google Patents

鳍式场效应晶体管的形成方法 Download PDF

Info

Publication number
CN103187296B
CN103187296B CN201110459397.7A CN201110459397A CN103187296B CN 103187296 B CN103187296 B CN 103187296B CN 201110459397 A CN201110459397 A CN 201110459397A CN 103187296 B CN103187296 B CN 103187296B
Authority
CN
China
Prior art keywords
fin
field effect
formation method
fin structure
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110459397.7A
Other languages
English (en)
Other versions
CN103187296A (zh
Inventor
卜伟海
刘金华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110459397.7A priority Critical patent/CN103187296B/zh
Publication of CN103187296A publication Critical patent/CN103187296A/zh
Application granted granted Critical
Publication of CN103187296B publication Critical patent/CN103187296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种鳍式场效应晶体管的形成方法，所述方法包括：提供衬底，所述衬底上形成有第一鳍结构和栅结构，且所述栅结构横跨所述第一鳍结构；在所述栅结构上形成硬质掩膜层；在所述栅结构和所述硬质掩膜层两侧的侧壁上形成侧墙，所述栅结构和所述侧墙覆盖所述第一鳍结构并暴露出所述第一鳍结构的两端；去除暴露出的所述第一鳍结构的两端；以及在所述栅结构和所述侧墙两侧形成第二鳍结构，所述第二鳍结构和保留的部分第一鳍结构组合形成鳍部。这种鳍式场效应晶体管的形成方法能够去除在工艺过程中受损伤和带有侧墙残留的第一鳍结构，并外延形成新的第二鳍结构。

Description

鳍式场效应晶体管的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种鳍式场效应晶体管的形成方法。
背景技术
众所周知，晶体管是集成电路中的关键元件。为了提高晶体管的工作速度，需要提高晶体管的驱动电流。又由于晶体管的驱动电流正比于晶体管的栅极宽度，要提高驱动电流，需要增加栅极宽度。但是，增加栅极宽度与半导体本身尺寸的按比例缩小相冲突，于是发展出了鳍式场效应晶体管(FinFET)。
现有技术中，鳍式场效应晶体管(FinFET)的形成方法包括：提供衬底；在所述衬底上通过刻蚀的方法形成鳍结构；通过刻蚀的方法在所述衬底和鳍结构上形成栅结构；在所述栅结构两侧形成侧墙。如公开号为CN102074506A的中国专利申请公开了一种鳍式场效应晶体管的形成方法。
在上述方法中，当通过刻蚀形成所述鳍结构时，所述鳍结构的侧壁会在形成自身的刻蚀过程受到损伤。其次，在形成所述栅结构的时候，刻蚀工艺会再次损伤所述鳍结构的侧壁。另外，在所述栅结构两侧形成侧墙的过程中，所述鳍结构的侧壁上会粘附一层侧墙残留物。通常所述侧墙残留物需要被去除，而在去除过程中会进一步损伤所述鳍结构。上述鳍结构的损伤以及鳍结构上的侧墙残留物都将影响到后续所形成的器件性能。
因此，需要一种新的鳍式场效应晶体管的形成方法，避免所述损伤和残留物给后续所形成的器件造成不利影响。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管的形成方法，避免带有损伤和侧壁残留物的鳍结构给后续所形成的器件造成不利影响。
为解决上述问题，本发明实施例提供了一种鳍式场效应晶体管的形成方法，包括：提供衬底，所述衬底上形成有第一鳍结构和栅结构，且所述栅结构横跨所述第一鳍结构；在所述栅结构上形成硬质掩膜层；在所述栅结构和所述硬质掩膜层两侧的侧壁上形成侧墙，所述栅结构和所述侧墙覆盖所述第一鳍结构并暴露出所述第一鳍结构的两端；去除暴露出的所述第一鳍结构的两端；以及在所述栅结构和所述侧墙两侧形成第二鳍结构，所述第二鳍结构和保留的部分第一鳍结构形成鳍部。
可选地，所述第二鳍结构通过选择性外延生长工艺形成。
可选地，所述选择性外延生长工艺的温度为600℃～900℃。
可选地，所述侧墙和栅结构两侧第二鳍结构长度为50nm～90nm。
可选地，暴露出的所述第一鳍结构的两端通过干法刻蚀去除。
可选地，所述的鳍式场效应晶体管的形成方法还包括：在去除暴露出的所述第一栅结构的两端之后和形成所述第二鳍结构之前，对所述保留的部分第一鳍结构暴露的表层进行轻掺杂。
可选地，所述衬底包括体硅或绝缘体上硅。
可选地，所述栅结构包括：栅介电层和栅极。
可选地，所述栅介电层包括高K介电材料。
可选地，所述高K介电材料包括铪基的高K介电材料。
可选地，所述栅极为金属栅极。
可选地，所述硬质掩膜层包括氧化硅。
可选地，所述侧墙包括氮化硅。
可选地，当所述鳍式场效应晶体管为PFET时，所述第二鳍结构的材料包括SiGe；当所述鳍式场效应晶体管为NFET时，所述第二鳍的材料包括Si。
可选地，所述的鳍式场效应晶体管的形成方法还包括：在形成所述第二鳍结构之后，沉积底部抗反射涂层覆盖所述硬质掩膜层、侧墙和第二鳍结构；刻蚀所述底部抗反射涂层，暴露所述硬掩膜层；去除所述硬质掩膜层；去除所述底部抗反射涂层；以及，对第二鳍结构进行源/漏区掺杂。
与现有技术相比，本发明的实施例具有以下优点：
在本发明的实施例中，通过在形成侧墙之后，去除栅结构两侧未被栅结构覆盖的第一鳍结构两端，并以所保留的部分第一鳍结构为源通过外延生长形成第二鳍结构，所述第二鳍结构和保留的第一鳍结构形成鳍部。这样避免在形成自身和栅结构的过程中受到损伤的第一鳍结构对所形成的晶体管性能产生不良影响。另外，无需增加额外的去除鳍结构两侧侧墙残留物的步骤。
附图说明
图1是本发明一个实施例的鳍式场效应晶体管的形成方法的流程示意图；
图2～6和图8为本发明一个实施例的鳍式场效应晶体管的形成方法的中间三维立体结构示意图。
图7和图9是为本发明一个实施例的鳍式场效应晶体管的形成方法的中间剖面结构示意图。
具体实施方式
现有技术中，鳍式场效应晶体管的形成方法会给鳍结构造成损伤，并在鳍结构上形成侧墙残留物，从而造成鳍式场效应晶体管的性能下降。针对上述问题，本发明的实施例提供了一种鳍式场效应晶体管的形成方法。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
本发明的一个实施例提供了一种鳍式场效应晶体管的形成方法，请参考图1，所述方法包括：
步骤S1，提供衬底，所述衬底上形成有第一鳍结构和栅结构，且所述栅结构横跨第一鳍结构；
步骤S2，在所述栅结构上形成硬质掩膜层；
步骤S3，在所述栅结构和硬质掩膜层两侧的侧壁上形成侧墙，所述栅结构和侧墙覆盖所述第一鳍结构并暴露出第一鳍结构的两端；
步骤S4，去除所述暴露出的第一鳍结构的两端；以及
步骤S5，在所述栅结构和侧墙两侧形成第二鳍结构，所述第二鳍结构和保留的部分第一鳍结构形成所述鳍式场效应晶体管的鳍部。
下面结合图2～9对本发明实施例的鳍式场效应晶体管的形成方法进行详细的说明。图2～6和图8为本发明一个实施例的鳍式场效应晶体管的形成方法的中间三维立体结构示意图，图7和图9是为本发明一个实施例的鳍式场效应晶体管的形成方法的中间剖面结构示意图。
首先，请参考图2，执行步骤S1。提供衬底1，所述衬底1上形成有第一鳍结构2和栅结构3，且所述栅结构3横跨所述第一鳍结构1。作为本发明的一个实施例，所述衬底1包括体硅或绝缘体上硅。
需要说明的是，如果所述衬底1是体硅，所述鳍结构两侧的衬底1上还形成有绝缘层。若衬底1是绝缘体上硅，所述鳍结构采用绝缘体上硅的顶层硅形成，所述鳍结构两侧暴露出所述绝缘体上硅的掩埋氧化层。
另外，作为本发明的一个实施例，所述第一鳍结构2可以采用光刻和刻蚀的方法形成，例如通过193nm浸液式光刻技术或者侧墙图形转移技术形成。需要说明的是，在上述方法中，所述刻蚀工艺会给形成的第一鳍结构2的侧壁带来损伤，从而影响后续将要形成的鳍式场效应晶体管的性能。
在本发明实施例中，所述栅结构3包括：栅介电层(未图示)和栅极，所述栅介电层可以采用高K介电材料，例如包括铪基的高K介电材料，所述栅极可以为金属栅极。所述栅结构3的形成工艺通常包括图形化后的刻蚀工艺，所述刻蚀工艺也会给所形成的第一鳍结构2侧壁带来进一步的损伤。
接着，请参考图3，执行步骤S2。在所述栅结构3上形成硬质掩膜层4，所述硬质掩膜层4覆盖所述栅结构3，且在后续工艺中起到保护栅结构3顶部的作用。作为本发明的一个实施例，所述硬质掩膜层的材料与所述栅极材质不同，例如所述硬质掩膜层的材料包括氧化硅。
接着，请参考图4，执行步骤S3。在所述栅结构3和硬质掩膜层4的两侧形成侧墙5，所述侧墙5和栅结构3覆盖部分的所述第一鳍结构2并暴露出第一鳍结构2的两端。作为本发明的一个实施例，所述侧墙5可以包括氮化硅。
需要说明的是，在本发明实施例中，在形成所述侧墙5的刻蚀工艺中，对所述刻蚀工艺要求较低，只要不会损伤所述侧墙5、硬质掩膜层4以及衬底1即可。即使所述刻蚀工艺对第一鳍结构的两端有所损伤，也不会影响所形成的晶体管性能，因为所述带有损伤的第一鳍结构两端在后续是要被去除，后续新形成的第二鳍结构将代替所述去除的第一鳍结构。
形成所述侧墙5的方法通常包括刻蚀工艺，具体包括在所述衬底上形成侧墙材料层，所述侧墙材料层覆盖栅结构3和第一鳍结构2两侧的侧壁；对所述侧墙材料层进行刻蚀。在所述栅结构两侧形成侧墙，所述侧墙和栅结构覆盖部分的所述第一鳍结构并暴露出第一鳍结构的两端。在上述侧墙的形成过程中，所述第一鳍结构靠近栅结构的两侧侧壁上会粘附侧墙残留6，在现有技术中，需要额外的刻蚀工艺将所述侧墙残留物去除。但是，在确保栅结构和第一鳍结构不受损伤时，将所述侧墙残留去除的所述额外刻蚀工艺很难控制。本发明实施例在后续工艺中，所述带有侧墙残留物的第一鳍结构的两端将被全部去除，从而避免去除的所述侧墙残留物对所述形成的晶体管性能产生不利影响。
接着，请参考图5，执行步骤S4。通过刻蚀工艺去除所述栅结构3和侧墙5两侧暴露出的第一鳍结构2，且在所述刻蚀工艺中，栅结构3被侧墙5和顶部的硬质掩膜层4所保护。
如前所述，所述栅结构3两侧的暴露出的第一鳍结构2两端会被形成自身和形成栅结构3的刻蚀工艺损伤。另外，在形成侧墙5的过程中，且会被形成侧墙5的刻蚀过程损伤，而且在侧墙5的形成过程后，所述栅结构3两侧的暴露出的第一鳍结构2两端会粘附侧墙残留物。为了避免所述损伤和侧墙残留物影响后续所形成的鳍式场效应晶体管的性能，在本发明实施例中，带有损伤和侧墙残留物的栅结构3两侧暴露出的第一鳍结构2两端被去除，被栅结构3和侧墙5覆盖的第一鳍结构2仍然保留，以便后续以所述保留的第一鳍结构为源进行选择性外延生长工艺形成第二鳍结构。
另外，作为本发明的一个实施例，如图6所示，在去除所述栅结构3两侧暴露出的第一鳍结构2之后，形成第二鳍结构之前，可以对被所述栅结构3和侧墙5所覆盖的第一鳍结构2的暴露出的表层进行轻掺杂，所述轻掺杂用于形成鳍式场效应晶体管的源/漏扩展区。图7为图6的沿y-z平面的对应的剖面结构示意图。作为本发明的一个实施例，所述轻掺杂的量级可以为1014～1015。
接着，请参考图8，执行步骤S5。以所述保留的第一鳍结构2为源通过选择性外延生长在所述栅结构3和侧墙5两侧形成第二鳍结构7，所述第二鳍结构7将替代被去除的第一鳍结构2的两端，且和所述保留的第一鳍结构2形成一体结构，共同作为要形成的鳍式场效应晶体管的鳍部。图9为图8所对应的沿x-z平面切割的结构示意图，如图9所示，作为本发明的一个实施例，所述第二鳍结构7的长度L可以约为50nm～90nm，所述选择性外延生长工艺的温度可以约为600℃～900℃。
作为本发明的一个实施例，当将要形成的鳍式场效应晶体管为PFET时，所述第二鳍结构7的材料是SiGe；当将要形成的鳍式场效应晶体管为NFET时，所述第二鳍结构7的材料是Si。
由步骤S4可知，带有损伤和残留物的栅结构3两侧暴露出的第一鳍结构2被去除，因此，通过选择性外延生长的第二鳍结构7将替代被去除的第一鳍结构2的两端，由于第二鳍结构7是通过原位选择性外延生长形成的，没有受到过损伤，晶体质量较高，有利于后续形成高性能的鳍式场效应晶体管。
接着，在形成第二鳍结构之后，在所述硬质掩膜层4上沉积底部抗反射涂层(图中没有显示)，所述底部抗反射涂层覆盖所述硬质掩膜层4、侧墙5和第二鳍结构7。
接着，在所述底部抗反射涂层上形成图形化光刻胶层，以所述图形化光刻胶层为掩膜去除所述硬质掩膜层4。在去除硬质掩膜层4之后，去除所述底部抗反射涂层和图形化光刻胶层。最后，对所述形成的第二鳍结构7进行源/漏区掺杂。
综上所述，本发明的实施例具有以下优点：
通过在形成侧墙之后，去除栅结构两侧未被栅结构覆盖的第一鳍结构两端，并以所述保留的部分第一鳍结构为源通过外延生长形成第二鳍结构，所述第二鳍结构和保留的第一鳍结构形成鳍式场效应晶体管的鳍部。这样避免在形成自身和栅结构的过程中受到损伤的第一鳍结构对所形成的晶体管性能产生不良影响。另外，无需增加额外的去除鳍结构两侧侧墙残留物的步骤。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (15)

1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供衬底，所述衬底上形成有第一鳍结构和栅结构，且所述栅结构横跨所述第一鳍结构；
在所述栅结构上形成硬质掩膜层；
在所述栅结构和所述硬质掩膜层两侧的侧壁上形成侧墙，所述栅结构和所述侧墙覆盖所述第一鳍结构并暴露出所述第一鳍结构的两端；
去除暴露出的所述第一鳍结构的两端；以及
在所述栅结构和所述侧墙两侧形成第二鳍结构，所述第二鳍结构和保留的部分第一鳍结构形成鳍部。
2.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第二鳍结构通过选择性外延生长工艺形成。
3.如权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，所述选择性外延生长工艺的温度为600℃～900℃。
4.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述侧墙和栅结构两侧第二鳍结构长度为50nm～90nm。
5.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，暴露出的所述第一鳍结构的两端通过干法刻蚀去除。
6.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在去除暴露出的所述第一栅结构的两端之后和形成所述第二鳍结构之前，对所述保留的部分第一鳍结构暴露的表层进行轻掺杂。
7.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述衬底包括体硅或绝缘体上硅。
8.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述栅结构包括：栅介电层和栅极。
9.如权利要求8所述的鳍式场效应晶体管的形成方法，其特征在于，所述栅介电层包括高K介电材料。
10.如权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，所述高K介电材料包括铪基的高K介电材料。
11.如权利要求8所述的鳍式场效应晶体管的形成方法，其特征在于，所述栅极为金属栅极。
12.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述硬质掩膜层包括氧化硅。
13.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述侧墙包括氮化硅。
14.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，当所述鳍式场效应晶体管为PFET时，所述第二鳍结构的材料包括SiGe；当所述鳍式场效应晶体管为NFET时，所述第二鳍的材料包括Si。
15.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在形成所述第二鳍结构之后，沉积底部抗反射涂层覆盖所述硬质掩膜层、侧墙和第二鳍结构；刻蚀所述底部抗反射涂层，暴露所述硬质掩膜层；去除所述硬质掩膜层；去除所述底部抗反射涂层；以及，对第二鳍结构进行源/漏区掺杂。
CN201110459397.7A 2011-12-31 2011-12-31 鳍式场效应晶体管的形成方法 Active CN103187296B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110459397.7A CN103187296B (zh) 2011-12-31 2011-12-31 鳍式场效应晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110459397.7A CN103187296B (zh) 2011-12-31 2011-12-31 鳍式场效应晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN103187296A CN103187296A (zh) 2013-07-03
CN103187296B true CN103187296B (zh) 2015-07-08

Family

ID=48678402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110459397.7A Active CN103187296B (zh) 2011-12-31 2011-12-31 鳍式场效应晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN103187296B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197685A (ja) * 2003-12-22 2005-07-21 Internatl Business Mach Corp <Ibm> ダブル・ゲートＦｉｎＦＥＴ設計のための自動層生成法および装置
US7101763B1 (en) * 2005-05-17 2006-09-05 International Business Machines Corporation Low capacitance junction-isolation for bulk FinFET technology
CN101127353A (zh) * 2006-08-16 2008-02-20 国际商业机器公司 鳍片型场效应晶体管及其设计方法
CN102005477A (zh) * 2009-09-01 2011-04-06 台湾积体电路制造股份有限公司 集成电路、鳍式场效应晶体管及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197685A (ja) * 2003-12-22 2005-07-21 Internatl Business Mach Corp <Ibm> ダブル・ゲートＦｉｎＦＥＴ設計のための自動層生成法および装置
US7101763B1 (en) * 2005-05-17 2006-09-05 International Business Machines Corporation Low capacitance junction-isolation for bulk FinFET technology
CN101127353A (zh) * 2006-08-16 2008-02-20 国际商业机器公司 鳍片型场效应晶体管及其设计方法
CN102005477A (zh) * 2009-09-01 2011-04-06 台湾积体电路制造股份有限公司 集成电路、鳍式场效应晶体管及其制造方法

Also Published As

Publication number Publication date
CN103187296A (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
US9508850B2 (en) Epitaxial block layer for a fin field effect transistor device
US8648400B2 (en) FinFET semiconductor device with germanium (GE) fins
KR100532353B1 (ko) 핀 전계 효과 트랜지스터 및 그 제조방법
US8936986B2 (en) Methods of forming finfet devices with a shared gate structure
US8541286B2 (en) Methods for fabricating integrated circuits
CN105990239B (zh) 半导体元件及其制作方法
CN103426755B (zh) 半导体器件及其形成方法
CN102054705A (zh) 形成集成电路结构的方法
CN104795332A (zh) 鳍式场效应晶体管的形成方法
US10236383B2 (en) Method for fabricating semiconductor device
CN105097533A (zh) 半导体结构的形成方法
CN104425220A (zh) 图案的形成方法
US9129994B2 (en) Fin field effect transistor and fabrication method
US20160086952A1 (en) Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device
US10354993B2 (en) Electrostatic discharge protection structure and fabricating method thereof
CN102956496B (zh) 鳍式场效应晶体管的制造方法、鳍式场效应晶体管
CN103378005B (zh) 多栅极场效应晶体管鳍状结构的制造方法
CN104347508B (zh) 半导体结构及其形成方法
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN103187296B (zh) 鳍式场效应晶体管的形成方法
CN113838934B (zh) 半导体结构及其形成方法
CN108630752B (zh) 半导体结构及其形成方法
CN109887845B (zh) 半导体器件及其形成方法
CN102956701B (zh) 鳍式场效应管的结构及形成方法
TWI533379B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant