CN102956701B - 鳍式场效应管的结构及形成方法 - Google Patents

鳍式场效应管的结构及形成方法 Download PDF

Info

Publication number
CN102956701B
CN102956701B CN201110252702.5A CN201110252702A CN102956701B CN 102956701 B CN102956701 B CN 102956701B CN 201110252702 A CN201110252702 A CN 201110252702A CN 102956701 B CN102956701 B CN 102956701B
Authority
CN
China
Prior art keywords
fin
field effect
side wall
opening
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110252702.5A
Other languages
English (en)
Other versions
CN102956701A (zh
Inventor
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110252702.5A priority Critical patent/CN102956701B/zh
Publication of CN102956701A publication Critical patent/CN102956701A/zh
Application granted granted Critical
Publication of CN102956701B publication Critical patent/CN102956701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明实施例提供了一种鳍式场效应管的形成方法,包括:提供基底;依次形成位于所述基底表面的硅薄膜、硬掩膜层、具有第一开口的图案层和覆盖所述第一开口的侧壁的侧墙;以所述侧墙为掩膜刻蚀所述硬掩膜层和硅薄膜,形成第二开口;在所述第二开口内形成应力层,所述应力层的表面至少与所述硅薄膜的表面齐平;形成位于所述应力层表面、且位于所述第二开口内的保护层;去除所述图案层;在去除所述图案层之后,形成与所述侧墙相对应的两个子鳍部。本发明实施例还提供了一种采用上述形成方法形成的鳍式场效应管,所述鳍式场效应管的沟道区内的载流子迁移率高,驱动电流大,器件性能好。

Description

鳍式场效应管的结构及形成方法
技术领域
本发明涉及半导体技术领域,特别涉及一种鳍式场效应管的结构及形成方法。
背景技术
随着半导体工艺技术的不断发展,随着工艺节点逐渐减小,后栅(gate-last)工艺得到了广泛应用,来获得理想的阈值电压,改善器件性能。但是当器件的特征尺寸(CD,Critical Dimension)进一步下降时,即使采用后栅工艺,常规的MOS场效应管的结构也已经无法满足对器件性能的需求,多栅器件作为常规器件的替代得到了广泛的关注。
鳍式场效应晶体管(Fin FET)是一种常见的多栅器件,图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示,包括:半导体衬底10,所述半导体衬底10上形成有凸出的鳍部14,鳍部14一般是通过对半导体衬底10刻蚀后得到的;介质层11,覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分;栅极结构12,横跨在所述鳍部14上,覆盖所述鳍部14的顶部和侧壁,栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于Fin FET,鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区,即具有多个栅,有利于增大驱动电流,改善器件性能。
然而随着工艺节点的进一步减小,现有技术的鳍式场效应晶体管的驱动电流也难以满足需求,器件性能的改善较为有限。
更多关于鳍式场效应晶体管的结构及形成方法请参考专利号为“US7868380B2”的美国专利。
发明内容
本发明解决的问题是提供一种增大驱动电流和改善器件性能的鳍式场效应管的结构及形成方法。
为解决上述问题,本发明提供了一种鳍式场效应管的结构,包括:
基底;
位于所述基底表面鳍部,所述鳍部包括两个位于所述基底表面、且相互分立的子鳍部,及位于两个子鳍部之间且与所述子鳍部接触的应力层,所述应力层的表面与所述子鳍部的表面齐平。
可选地,所述应力层的材料为SiGe或SiC。
可选地,所述子鳍部的材料为Si。
可选地,所述应力层的宽度为1-5nm,所述子鳍部的宽度为1-3nm。
可选地,所述应力层的宽度为3-4nm,所述子鳍部的宽度为2-3nm。
可选地,所述基底为绝缘体上硅或氧化硅。
一种鳍式场效应管的形成方法,包括:
提供基底;形成位于所述基底表面的硅薄膜;形成位于所述硅薄膜的表面的硬掩膜层;形成位于所述硬掩膜层表面的具有第一开口的图案层,所述第一开口定义出鳍部的形状;形成覆盖所述第一开口的侧壁的侧墙;
以所述侧墙为掩膜刻蚀所述硬掩膜层和硅薄膜,形成第二开口;
在所述第二开口内形成应力层,所述应力层的表面至少与所述硅薄膜的表面齐平;
形成位于所述应力层表面、且位于所述第二开口内的保护层;
去除所述图案层;
在去除所述图案层之后,形成与所述侧墙相对应的两个子鳍部。
可选地,所述应力层的材料为SiGe或SiC。
可选地,所述侧墙的宽度为1-3nm。
可选地,所述侧墙的宽度为2-3nm。
可选地,所述第二开口的宽度为1-5nm。
可选地,所述第二开口的宽度为3-4nm。
可选地,所述硬掩膜层的材料为氧化硅。
可选地,所述硬掩膜的形成工艺为热氧化工艺或化学气相沉积工艺。
可选地,所述图案层的材料为SiON。
可选地,所述图案层的形成工艺为等离子体沉积工艺。
可选地,所述侧墙的材料为SiN或多晶硅。
可选地,所述保护层的材料与所述侧墙的材料相同;或者所述保护层的材料与所述硬掩膜层的材料相同。
可选地,所述子鳍部的形成步骤为:以所述侧墙和保护层为掩膜,刻蚀所述硬掩膜层,形成第一结构;在形成所述第一结构之后,去除所述侧墙;以所述第一结构和保护层为掩膜刻蚀所述硅薄膜,形成子鳍部。
可选地,还包括:去除所述第一结构和保护层,形成鳍部。
与现有技术相比,本发明具有以下优点:
本发明实施例的鳍式场效应管的鳍部包括两个分立的子鳍部及位于两个子鳍部之间且与所述子鳍部接触的应力层。由于所述应力层的晶格常数不同于子鳍部的晶格常数,因此所述应力层会在沟道区内引入拉应力或压应力,从而提高了沟道区内载流子的迁移率,提高了鳍式场效应管的驱动电流,改善了器件的性能。
本发明实施例的鳍式场效应管的形成方法中,在所述第一开口的侧壁形成侧墙,所述侧墙具有两个用途:一是以所述侧墙为掩膜,刻蚀所述硬掩膜层和硅薄膜,形成第二开口,之后在所述第二开口中形成应力层和位于所述应力层表面的保护层;二是以所述侧墙和保护层为掩膜,去除所述硅薄膜,形成子鳍部。所述鳍式场效应管的形成工艺简单,并且由于形成应力层时是在第二开口中形成,受到所述第二开口两侧的硅薄膜的保护,不易发生移动或断裂,而后续形成子鳍部时,又受到所述应力层的保护,也不易发生移动或断裂,形成的鳍式场效应管的性能稳定。
附图说明
图1是现有技术的鳍式场效应管的立体结构示意图;
图2是本发明的实施例的鳍式场效应管的流程结构示意图;
图3~图11是本发明的实施例的鳍式场效应管的形成过程的剖面结构示意图。
具体实施方式
正如背景技术所述,随着工艺节点的减小,现有技术的鳍式场效应管的驱动电流较小,对于器件性能的改善较为有限。
经过研究,本发明实施例的发明人发现,鳍式场效应管的驱动电流与鳍部内的载流子的迁移率有关,若在鳍部内引入拉应力或者压应力,则可以解决鳍式场效应管的驱动电流有限的问题,提高器件的性能。
本发明实施例的发明人经过进一步研究后发现,可以在形成包括应力层的鳍部,所述应力层将拉应力或压应力引入至鳍部,即沟道区,提高载流子的迁移率,则可以提高鳍式场效应管的驱动电流。
经过进一步研究,本发明实施例的发明人提供了一种鳍式场效应管的结构,包括:
基底;
位于所述基底表面鳍部,所述鳍部包括两个位于所述基底表面、且相互分立的子鳍部,及位于两个子鳍部之间且与所述子鳍部接触的应力层,所述应力层的表面与所述子鳍部的表面齐平。
然而,由于鳍式场效应管的鳍部的宽度较小,在形成上述鳍式场效应管的结构时,一旦形成方法不当,则容易造成应力层或子鳍部发生断裂或滑动,严重影响器件的性能和器件的合格率。
经过进一步研究,本发明实施例的发明人还提供了一种鳍式场效应管的形成方法。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是实例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
请参考图2,本发明实施例的鳍式场效应管的形成方法,包括:
步骤S201,提供基底;形成位于所述基底表面的硅薄膜;形成位于所述硅薄膜表面的硬掩膜层;形成位于所述硬掩膜层表面的第一开口的图案层,所述第一开口定义出鳍部的形状;形成覆盖所述第一开口的侧壁的侧墙;
步骤S203,以所述侧墙为掩膜刻蚀所述硬掩膜层和硅薄膜,形成第二开口;
步骤S205,在所述第二开口内形成应力层,所述应力层的表面至少与所述硅薄膜的表面齐平;
步骤S207,形成位于所述应力层表面、且位于所述第二开口内的保护层;
步骤S209,去除所述图案层;
步骤S211,在去除所述图案层之后,形成与所述侧墙相对应的两个子鳍部。
请参考图3~图11,图3~图11示出了本发明实施例的鳍式场效应管的形成过程的剖面结构示意图。
请参考图3,提供基底300;形成位于所述基底300表面的硅薄膜301;形成位于所述硅薄膜301表面的硬掩膜层303;形成位于所述硬掩膜层303表面的具有第一开口(未标示)的图案层305,所述第一开口定义出鳍部的形状;形成覆盖所述第一开口的侧壁的侧墙307。
所述基底300用于为后续工艺提供工作平台,所述基底300的材料为氧化硅(oxide)。
所述硅薄膜301用于后续形成子鳍部,所述硅薄膜301的厚度至少等于后续形成的子鳍部的厚度。
在本发明的实施例中,为使得多栅器件的电路设计更加简单,更易实现集成化,所述基底300与所述硅薄膜301共同构成绝缘体上硅(SOI)。
所述硬掩膜层303用于后续工艺中保护硅薄膜不受损坏,所述硬掩膜层303的材料为氧化硅。所述硬掩膜层303的形成工艺为化学气相沉积工艺(CVD)或者热氧化工艺。
所述图案层305具有第一开口,所述第一开口定义出后续形成的鳍部的宽度。在本发明的实施例中,所述第一开口暴露出所述硬掩膜层303表面。通常,所述第一开口的宽度为7-10nm。
所述图案层305的材料为SiON。所述图案层305的形成工艺为等离子体沉积工艺(plasma)。所述图案层305的形成步骤包括:采用等离子体沉积工艺在所述硬掩膜层303表面形成图案薄膜(未标示),形成覆盖所述图案薄膜的图形化的光刻胶层(未图示),以所述光刻胶层为掩膜刻蚀所述图案薄膜,形成具有第一开口的图案层305。
所述侧墙307至少有两个作用:一是后续工艺中以所述侧墙307为掩膜,刻蚀所述硬掩膜层303和硅薄膜301,形成第二开口,之后在所述第二开口中形成应力层和位于所述应力层表面的保护层;二是后续工艺中以所述侧墙307和保护层为掩膜,去除所述硅薄膜301,形成子鳍部。
所述侧墙307的材料不同于图案层305和硬掩膜层303的材料。在本发明的实施例中,所述侧墙307的材料为氮化硅(SiN)或多晶硅(poly)。所述侧墙307的形成工艺为沉积工艺,例如物理或化学气相沉积工艺。
所述侧墙307的宽度与后续形成的子鳍部的宽度有关。通常,所述侧墙307的宽度为1-3nm,并且,当所述侧墙307的宽度为2-3nm时,后续形成的鳍式场效应管的驱动电流大,器件的性能好。
需要说明的是,在本发明的实施例中,在形成侧墙307时还同时形成了覆盖所述图案层305的表面和第一开口底部的侧墙薄膜(未标示)。
请参考图4,以所述侧墙307为掩膜依次刻蚀所述第一开口底部的侧墙薄膜、硬掩膜层303和硅薄膜301,形成第二开口309。
刻蚀所述第一开口底部的侧墙薄膜、硬掩膜层303和硅薄膜301的工艺为干法刻蚀工艺。由于所述干法刻蚀工艺已为本领域技术人员所熟知,在此不再赘述。
所述第二开口309用于后续填充应力材料形成应力层。所述第二开口309的宽度与第一开口的宽度和侧墙307的宽度相关,通常,所述第二开口309的宽度为1-5nm。在本发明的实施例中,所述第二开口309的宽度为3-4nm。
请参考图5,在所述第二开口309内形成应力层311,所述应力层311的表面至少与所述硅薄膜301的表面齐平。
所述应力层311用于和后续形成在应力层311两侧的子鳍部共同构成鳍部。由于所述应力层311的材料与子鳍部的材料具有不同的晶格常数,可以将拉应力或者压应力引入至鳍部,即引入拉应力或压应力至沟道区,提高载流子的迁移率,从而提高鳍式场效应管的驱动电流。在本发明的实施例中,所述应力层311的材料为SiGe或SiC。
由于所述应力层311用于后续形成鳍部,若所述应力层的厚度太小,则后续还需要抛光所述子鳍部,形成工艺复杂,并且造成了材料的浪费。因此,所述应力层311的厚度通常大于或等于硅薄膜301的厚度,即所述应力层311的表面至少与所述硅薄膜301的表面齐平。在本发明的实施例中,优选所述应力层311的表面与所述硅薄膜301的表面齐平。
所述应力层311的宽度与所述第二开口的宽度一致,通常,所述应力层311的宽度为1-5nm。在本发明的实施例中,所述第二开口的宽度为3-4nm。
请参考图6,形成位于所述应力层311表面、且位于所述第二开口309内的保护层313。
所述保护层313用于保护后续工艺中应力层311不受损坏,并且所述保护层313还用于后续工艺中保护侧墙307,防止后续去除图案层后侧墙307发生断裂或滑动。所述保护层313的材料与所述侧墙307的材料相同;或者所述保护层313的材料与所述硬掩膜层303的材料相同。
在本发明的实施例中,所述保护层313的材料为氧化硅或氮化硅。
请参考图7,去除覆盖所述图案层305表面的侧墙薄膜。
去除所述图案层305表面的侧墙薄膜的目的是为了便于后续去除图案层和形成子鳍部。
在本发明的实施例中,去除所述图案层305表面的侧墙薄膜采用的工艺为化学机械抛光工艺或刻蚀工艺。由于所述化学机械抛光工艺或刻蚀工艺已为本领域技术人员所熟知,在此不再赘述。
请参考图8,去除所述图案层。
去除所述图案层便于后续以所述侧墙为掩膜,刻蚀所述硬掩膜层303和硅薄膜301,形成子鳍部。
需要说明的是,在去除所述图案层后,虽然侧墙307的宽度较小,但是由于保护层313的存在,所述侧墙307不易发生断裂或移动。
请参考图9,以所述侧墙307和保护层313为掩膜刻蚀所述硬掩膜层,形成第一结构314,暴露出所述硅薄膜301表面。
刻蚀所述硬掩膜层的工艺为干法刻蚀工艺,由于所述干法刻蚀工艺为本领域技术人员所熟知,在此不再赘述。
所述第一结构314由硬掩膜层刻蚀之后得到,用于后续作为掩膜形成子鳍部。
请参考图10,在形成所述第一结构314后,以第一结构314和保护层313为掩膜刻蚀所述硅薄膜,形成子鳍部315。
为便于后续工艺的进行,在形成所述第一结构314后,去除所述侧墙。
刻蚀所述硅薄膜的工艺为干法刻蚀工艺,由于所述干法刻蚀工艺为本领域技术人员所熟知,在此不再赘述。
所述子鳍部315由硅薄膜刻蚀后形成,因此,所述子鳍部315的材料为Si。通常,所述子鳍部315的宽度为1-3nm。在本发明的实施例中,所述子鳍部315的宽度为2-3nm。
需要说明的是,在本发明的其他实施例中,也可以不去除所述侧墙和部分保护层313,而是直接以所述侧墙和保护层为掩膜,依次刻蚀所述硬掩膜层和硅薄膜301。
需要说明的是,实际形成鳍式场效应晶体管的过程中,所得到的子鳍部315的尺寸也许会存在偏差,可以将所述子鳍部315进行适当的修剪(striming),以达到所需的尺寸。
另外,为便于后续步骤,还需要去除所述第一结构314和保护层313。
请参考图11,去除所述第一结构314和保护层313,形成鳍部。
去除所述第一结构314和保护层313的工艺为刻蚀工艺或者化学机械抛光工艺。由于所述干法刻蚀工艺或者化学机械抛光工艺为本领域技术人员所熟知,在此不再赘述。
上述步骤完成之后,本发明实施例的鳍式场效应晶体管的鳍部已制作完成。本发明实施例的鳍式场效应管的形成方法中,在所述第一开口的侧壁形成侧墙,所述侧墙具有两个用途:一是以所述侧墙为掩膜,刻蚀所述硬掩膜层和硅薄膜,形成第二开口,之后在所述第二开口中形成应力层和位于所述应力层表面的保护层;二是以所述侧墙和保护层为掩膜,去除所述硅薄膜,形成子鳍部。所述鳍式场效应管的形成工艺简单,并且由于形成应力层时是在第二开口中形成,受到所述第二开口两侧的硅薄膜的保护,不易发生移动或断裂,而后续形成子鳍部时,又受到所述应力层的保护,也不易发生移动或断裂,形成的鳍式场效应管的性能稳定。
请继续参考图11,采用本发明实施例的方法形成的鳍式场效应管的结构包括:
基底300;
位于所述基底300表面鳍部,所述鳍部包括两个位于所述基底300表面、且相互分立的子鳍部315,及位于两个子鳍部315之间且与所述子鳍部315接触的应力层311,所述应力层311的表面与所述子鳍部315的表面齐平。
其中,所述基底300的材料为氧化硅。
所述应力层311的材料为SiGe或SiC。通常,所述应力层311的宽度为1-5nm。在本发明的实施例中,所述应力层311的宽度为3-4nm。
所述子鳍部315的材料为Si。通常所述子鳍部315的宽度为1-3nm。在本发明的实施例中,所述子鳍部315的宽度为2-3nm。
本发明实施例的鳍式场效应管,由于所述应力层的晶格常数不同于子鳍部的晶格常数,因此所述应力层会在沟道区内引入拉应力或压应力,从而提高了沟道区内载流子的迁移率,提高了鳍式场效应管的驱动电流,改善了器件的性能。
综上,本发明实施例的鳍式场效应管的鳍部包括两个分立的子鳍部及位于两个子鳍部之间且与所述子鳍部接触的应力层。由于所述应力层的晶格常数不同于子鳍部的晶格常数,因此所述应力层会在沟道区内引入拉应力或压应力,从而提高了沟道区内载流子的迁移率,提高了鳍式场效应管的驱动电流,改善了器件的性能。
本发明实施例的鳍式场效应管的形成方法中,在所述第一开口的侧壁形成侧墙,所述侧墙具有两个用途:一是以所述侧墙为掩膜,刻蚀所述硬掩膜层和硅薄膜,形成第二开口,之后在所述第二开口中形成应力层和位于所述应力层表面的保护层;二是以所述侧墙和保护层为掩膜,去除所述硅薄膜,形成子鳍部。所述鳍式场效应管的形成工艺简单,并且由于形成应力层时是在第二开口中形成,受到所述第二开口两侧的硅薄膜的保护,不易发生移动或断裂,而后续形成子鳍部时,又受到所述应力层的保护,也不易发生移动或断裂,形成的鳍式场效应管的性能稳定。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (14)

1.一种鳍式场效应管的形成方法,其特征在于,包括:
提供基底;形成位于所述基底表面的硅薄膜;形成位于所述硅薄膜的表面的硬掩膜层;形成位于所述硬掩膜层表面的具有第一开口的图案层,所述第一开口定义出鳍部的形状;形成覆盖所述第一开口的侧壁的侧墙;
以所述侧墙为掩膜刻蚀所述硬掩膜层和硅薄膜,形成第二开口;
在所述第二开口内形成应力层,所述应力层的表面至少与所述硅薄膜的表面齐平;
形成位于所述应力层表面、且位于所述第二开口内的保护层;
去除所述图案层;
在去除所述图案层之后,形成与所述侧墙相对应的两个子鳍部。
2.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,所述应力层的材料为SiGe或SiC。
3.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,所述侧墙的宽度为1-3nm。
4.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,所述侧墙的宽度为2-3nm。
5.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,所述第二开口的宽度为1-5nm。
6.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,所述第二开口的宽度为3-4nm。
7.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,所述硬掩膜层的材料为氧化硅。
8.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,所述硬掩膜的形成工艺为热氧化工艺或化学气相沉积工艺。
9.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,所述图案层的材料为SiON。
10.如权利要求1或9所述的鳍式场效应管的形成方法,其特征在于,所述图案层的形成工艺为等离子体沉积工艺。
11.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,所述侧墙的材料为SiN或多晶硅。
12.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,所述保护层的材料与所述侧墙的材料相同;或者所述保护层的材料与所述硬掩膜层的材料相同。
13.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,所述子鳍部的形成步骤为:以所述侧墙和保护层为掩膜,刻蚀所述硬掩膜层,形成第一结构;在形成所述第一结构之后,去除所述侧墙;以所述第一结构和保护层为掩膜刻蚀所述硅薄膜,形成子鳍部。
14.如权利要求13所述的鳍式场效应管的形成方法,其特征在于,还包括:去除所述第一结构和保护层,形成鳍部。
CN201110252702.5A 2011-08-30 2011-08-30 鳍式场效应管的结构及形成方法 Active CN102956701B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110252702.5A CN102956701B (zh) 2011-08-30 2011-08-30 鳍式场效应管的结构及形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110252702.5A CN102956701B (zh) 2011-08-30 2011-08-30 鳍式场效应管的结构及形成方法

Publications (2)

Publication Number Publication Date
CN102956701A CN102956701A (zh) 2013-03-06
CN102956701B true CN102956701B (zh) 2015-04-01

Family

ID=47765246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110252702.5A Active CN102956701B (zh) 2011-08-30 2011-08-30 鳍式场效应管的结构及形成方法

Country Status (1)

Country Link
CN (1) CN102956701B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653609B (zh) * 2016-12-15 2019-11-29 温岭腾科电子有限公司 一种新型鳍式场效应晶体管及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989617A (zh) * 2009-07-31 2011-03-23 台湾积体电路制造股份有限公司 用于半导体晶体管的垂直鳍状结构及其制造方法
CN102157555A (zh) * 2010-02-11 2011-08-17 台湾积体电路制造股份有限公司 鳍式场效晶体管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815738B2 (en) * 2003-02-28 2004-11-09 International Business Machines Corporation Multiple gate MOSFET structure with strained Si Fin body
JPWO2005122272A1 (ja) * 2004-06-08 2008-04-10 日本電気株式会社 歪みシリコンチャネル層を有するmis型電界効果トランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989617A (zh) * 2009-07-31 2011-03-23 台湾积体电路制造股份有限公司 用于半导体晶体管的垂直鳍状结构及其制造方法
CN102157555A (zh) * 2010-02-11 2011-08-17 台湾积体电路制造股份有限公司 鳍式场效晶体管

Also Published As

Publication number Publication date
CN102956701A (zh) 2013-03-06

Similar Documents

Publication Publication Date Title
KR101802715B1 (ko) 반도체 디바이스의 제조 방법
CN110277316B (zh) 半导体结构及其形成方法
US10541238B2 (en) FinFET and fabrication method thereof
US6709982B1 (en) Double spacer FinFET formation
US8659091B2 (en) Embedded stressors for multigate transistor devices
US10164097B2 (en) Semiconductor device and manufacturing method thereof
CN102969345B (zh) 具有t型鳍部的鳍式场效应管及其形成方法
CN103839814A (zh) 鳍式场效应晶体管的形成方法
CN108807179B (zh) 半导体结构及其形成方法
CN102956701B (zh) 鳍式场效应管的结构及形成方法
CN109087892B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN103123899B (zh) FinFET器件制造方法
CN103367153B (zh) 鳍式场效应管及其形成方法
CN113838803B (zh) 半导体结构及其形成方法
CN102446766B (zh) Mosfet形成方法
CN113314605B (zh) 半导体结构及半导体结构的形成方法
CN112151382B (zh) 半导体结构及其形成方法
CN113838934B (zh) 半导体结构及其形成方法
CN103000688B (zh) 鳍式场效应管的结构及形成方法
CN111769046B (zh) 半导体结构及其形成方法
CN103000505B (zh) 多栅器件的形成方法
CN108155100B (zh) 半导体器件的形成方法
CN108630752B (zh) 半导体结构及其形成方法
CN106910686B (zh) 一种半导体器件及其制备方法、电子装置
CN110854195B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant