CN102969345B - 具有t型鳍部的鳍式场效应管及其形成方法 - Google Patents
具有t型鳍部的鳍式场效应管及其形成方法 Download PDFInfo
- Publication number
- CN102969345B CN102969345B CN201110255737.4A CN201110255737A CN102969345B CN 102969345 B CN102969345 B CN 102969345B CN 201110255737 A CN201110255737 A CN 201110255737A CN 102969345 B CN102969345 B CN 102969345B
- Authority
- CN
- China
- Prior art keywords
- fin
- sub
- field effect
- layer
- effect pipe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种具有T型鳍部的鳍式场效应管的形成方法,包括:提供基底;依次形成位于所述基底表面的第一硅薄膜、硬掩膜层和具有第一开口的图案层;形成覆盖所述第一开口的侧壁的侧墙;去除所述图案层;以所述侧墙为掩膜刻蚀硬掩膜层形成第一结构,再去除所述侧墙;以所述第一结构为掩膜刻蚀所述第一硅薄膜形成第一子鳍部;形成覆盖所述基底、第一子鳍部的侧壁的绝缘层,所述绝缘层的表面与所述第一子鳍部的表面齐平;形成位于所述第一子鳍部顶部的第二子鳍部,所述第二子鳍部的宽度大于所述第一子鳍部的宽度。上述方法形成的鳍式场效应管的沟道区的长度大,避免了短沟道效应,器件性能的稳定性高。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种具有T型鳍部的鳍式场效应管及其形成方法。
背景技术
随着半导体工艺技术的不断发展,随着工艺节点逐渐减小,后栅(gate-last)工艺得到了广泛应用,来获得理想的阈值电压,改善器件性能。但是当器件的特征尺寸(CD,Critical Dimension)进一步下降时,即使采用后栅工艺,常规的MOS场效应管的结构也已经无法满足对器件性能的需求,多栅器件作为常规器件的替代得到了广泛的关注。
鳍式场效应晶体管(Fin FET)是一种常见的多栅器件,图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示,包括:半导体衬底10,所述半导体衬底10上形成有凸出的鳍部14,鳍部14一般是通过对半导体衬底10刻蚀后得到的;介质层11,覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分;栅极结构12,横跨在所述鳍部14上,覆盖所述鳍部14的顶部和侧壁,栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于Fin FET,鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区,即具有多个栅,有利于增大驱动电流,改善器件性能。
然而随着工艺节点的进一步减小,现有技术的鳍式场效应晶体管的器件性能的稳定性变差。
更多关于鳍式场效应晶体管的结构及形成方法请参考公开号为“US7868380B2”的美国专利。
发明内容
本发明解决的问题是提供一种提高器件性能稳定性的T型鳍部的鳍式场效应管及其形成方法。
为解决上述问题,本发明的实施例提供了一种具有T型鳍部的鳍式场效应管,包括:
基底;
位于所述基底表面的鳍部,所述鳍部包括位于所述基底表面的第一子鳍部,以及位于所述第一子鳍部顶部的第二子鳍部,所述第二子鳍部的宽度大于所述第一子鳍部的宽度。
可选地,所述第二子鳍部的宽度小于所述第一子鳍部的宽度的三倍。
可选地,所述鳍部的材料为Si。
可选地,还包括:横跨所述鳍部的栅极结构,所述栅极结构包括位于所述鳍部表面的栅介质层、位于所述栅介质层表面的栅电极层;位于所述栅极结构两侧的鳍部内的源/漏极;位于所述源/漏极表面的金属硅化物层。
可选地,所述栅介质层的材料为高K材料;所述栅电极层的材料为金属材料;所述金属硅化物层的材料为NiPt硅化物。
本发明的实施例还提供了一种具有T型鳍部的鳍式场效应管的形成方法,包括:
提供基底;形成位于所述基底表面的第一硅薄膜;形成位于所述第一硅薄膜表面的硬掩膜层;形成位于所述硬掩膜层表面的具有第一开口的图案层;形成覆盖所述第一开口的侧壁的侧墙;
去除所述图案层;
以所述侧墙为掩膜刻蚀所述硬掩膜层形成第一结构,再去除所述侧墙;
以所述第一结构为掩膜刻蚀所述有第一硅薄膜形成第一子鳍部;
形成覆盖所述基底、第一子鳍部的侧壁的绝缘层,所述绝缘层的表面与所述第一子鳍部的表面齐平;
形成位于所述第一子鳍部顶部的第二子鳍部,所述第二子鳍部的宽度大于所述第一子鳍部的宽度。
可选地,所述侧墙的宽度为1-8nm。
可选地,所述第二子鳍部的形成步骤包括:形成覆盖所述绝缘层的第二硅薄膜;形成覆盖所述第二硅薄膜的光刻胶层,所述光刻胶层具有第二开口,所述第二开口暴露出所述第一子鳍部表面;以所述光刻胶层为掩膜刻蚀所述第二硅薄膜,形成第二子鳍部。
可选地,所述形成覆盖所述基底、第一子鳍部的侧壁的绝缘层的形成步骤包括:形成覆盖所述基底、第一子鳍部和第一结构的绝缘薄膜;平坦化所述第一结构和部分厚度的绝缘薄膜,暴露出所述第一子鳍部表面,形成绝缘层。
可选地,还包括:去除所述绝缘层,暴露出所述第一子鳍部的侧壁。
可选地,所述硬掩膜层的材料为氧化硅。
可选地,所述硬掩膜层的形成工艺为热氧化工艺或化学气相沉积工艺。
可选地,所述图案层的材料为SiON。
可选地,所述图案层的形成工艺为等离子体沉积工艺。
可选地,所述绝缘层的材料为SiO2或SiN。
可选地,还包括:形成覆盖所述第一子鳍部和第二子鳍部的伪栅介质层;形成覆盖所述基底表面、且位于所述伪栅介质层表面的伪栅电极层;在所述伪栅电极层表面形成图形化的光刻胶层,刻蚀所述伪栅电极层和伪栅介质层,形成伪栅极结构。
可选地,还包括:以所述伪栅极结构为掩膜,向所述第一子鳍部和第二子鳍部内掺杂离子形成源/漏极。
可选地,所述掺杂的形成工艺为等离子体掺杂工艺或固态-固态扩散工艺。
可选地,所述固态-固态扩散工艺的形成步骤为:形成覆盖所述第一子鳍部和第二子鳍部表面的二氧化硅薄膜;向所述二氧化硅薄膜内掺杂离子;对所述第一子鳍部、第二子鳍部和二氧化硅薄膜退火,使所述二氧化硅薄膜内的掺杂离子扩散到第一子鳍部和第二子鳍部内,形成源/漏极。
可选地,所述掺杂离子为硼离子、磷离子或砷离子中的一种。
可选地,还包括:去除所述图形化的光刻胶层,形成与所述图形化的光刻胶层的位置相对应的栅极结构,所述栅极结构包括形成在所述第一子鳍部和第二子鳍部表面的栅介质层,及形成在所述栅介质层表面的栅电极层。
可选地,所述栅介质层的材料为高K材料,所述栅介质层的形成工艺为离子增强原子层沉积工艺。
可选地,所述栅电极层的材料为金属材料,所述栅电极层的形成工艺为离子增强原子层沉积工艺。
可选地,还包括:在所述源/漏极表面形成金属硅化物。
可选地,所述金属硅化物为NiPt硅化物。
与现有技术相比,本发明具有以下优点:
本发明实施例的具有T型鳍部的鳍式场效应管,包括位于基底表面的第一子鳍部和位于所述第一子鳍部顶部的第二子鳍部,由于所述第二子鳍部的宽度大于所述第一子鳍部的宽度,而鳍式场效应管的沟道区的长度与第一子鳍部的两个侧壁的长度、第二子鳍部的两个侧壁的长度、第二子鳍部的顶部的长度、以及第二子鳍部的底部未与第一子鳍部接触部分的长度有关,本发明实施例的具有T型鳍部的鳍式场效应管的沟道区的长度增加,避免了短沟道效应,器件的性能好。
本发明实施例的具有T型鳍部的鳍式场效应管的形成方法,在所述第一开口的侧壁形成侧墙,所述侧墙用于后续作为掩膜形成第一子鳍部。由于所述第一开口具有两个侧壁,因此后续在同一工艺步骤中可以形成至少两个第一子鳍部,节省了工艺时间;形成位于所述第一子鳍部顶部的第二子鳍部,由于所述第二子鳍部的宽度大于所述第一子鳍部的宽度,因此后续形成的具有T型鳍部的鳍式场效应管的沟道区的长度增加,避免了短沟道效应,器件的性能好。
进一步的,采用固态-固态扩散工艺形成源/漏极,形成的源/漏极的质量好,进一步增强了器件的性能。并且在所述源/漏极表面形成金属硅化物,有助于降低具有T型鳍部的鳍式场效应管中源/漏极的接触电阻,器件的性能好。
附图说明
图1是现有技术的鳍式场效应管的立体结构示意图;
图2是本发明实施例的具有T型鳍部的鳍式场效应管的形成方法的流程示意图;
图3-图11、图13是本发明实施例的具有T型鳍部的鳍式场效应管的形成过程的剖面结构示意图;
图12是图11沿A-A1方向的剖面结构示意图。
具体实施方式
正如背景技术所述,随着工艺节点的进一步减小,现有技术的鳍式场效应管的器件的性能不稳定。本发明实施例的发明人经过研究后发现,现有技术的鳍式场效应管的器件的性能不稳定的原因包括:鳍式场效应管的沟道区的减小导致的短沟道效应,所述短沟道效应影响了器件的性能。
经过进一步研究,本发明实施例的发明人发现,由于所述鳍式场效应管的沟道区的长度与鳍部和栅极结构相接处的长度有关,如果增加鳍部和栅极结构接触处的长度,例如将鳍部设计成具有多个与栅极结构接触的面的结构,则可以避免鳍式场效应管的短沟道效应,从而提高器件性能的稳定性。
经过更进一步研究,本发明实施例的发明人提供了一种具有T型鳍部的鳍式场效应管,包括:
基底;
位于所述基底表面的鳍部,所述鳍部包括位于所述基底表面的第一子鳍部,以及位于所述第一子鳍部顶部的第二子鳍部,所述第二子鳍部的宽度大于所述第一子鳍部的宽度。
相应的,本发明实施例的发明人还提供了一种具有T型鳍部的鳍式场效应管的形成方法。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是实例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
请参考图2,本发明实施例的发明人提供的一种具有T型鳍部的鳍式场效应管的形成方法,包括:
步骤S201,提供基底;形成位于所述基底表面的第一硅薄膜;形成位于所述第一硅薄膜表面的硬掩膜层;形成位于所述硬掩膜层表面的具有第一开口的图案层;形成覆盖所述第一开口的侧壁的侧墙;
步骤S203,去除所述图案层;
步骤S205,以所述侧墙为掩膜刻蚀所述硬掩膜层形成第一结构,再去除所述侧墙;
步骤S207,以所述第一结构为掩膜刻蚀所述有第一硅薄膜形成第一子鳍部;
步骤S209,形成覆盖所述基底、第一子鳍部的侧壁的绝缘层,所述绝缘层的表面与所述第一子鳍部的表面齐平;
步骤S211,形成位于所述第一子鳍部顶部的第二子鳍部,所述第二子鳍部的宽度大于所述第一子鳍部的宽度。
请参考图3~图13,图3~图13示出了本发明实施例的鳍式场效应管的形成过程的剖面结构示意图。
请参考图3,提供基底300;形成位于所述基底300表面的第一硅薄膜301;形成位于所述第一硅薄膜301表面的硬掩膜层303;所述硬掩膜层303表面形成具有第一开口的图案层305;形成覆盖所述第一开口的侧壁的侧墙307。
所述基底300用于为后续工艺提供工作平台,所述基底300为氧化层。在本发明的实施例中,为使得多栅器件的电路设计更加简单,更易实现集成化,所述基底300和第一硅薄膜301构成绝缘体上硅(SOI)。其中,所述基底300的材料氧化硅(oxide)。
所述第一硅薄膜301用于后续形成第一子鳍部,所述第一硅薄膜301的厚度至少等于后续形成的第一子鳍部的厚度。
所述硬掩膜层303用于后续工艺中保护第一硅薄膜不受损坏,所述硬掩膜层303的材料为氧化硅。所述硬掩膜层303的形成工艺为化学气相沉积工艺(CVD)或者热氧化工艺。
所述图案层305的材料为SiON。所述图案层305的形成工艺为等离子体沉积工艺(plasma)。所述图案层305的形成步骤包括:采用等离子体沉积工艺在所述硬掩膜层303表面形成图案薄膜(未图示),形成覆盖所述图案薄膜的图形化的光刻胶层(未图示),以所述光刻胶层为掩膜刻蚀所述图案薄膜,形成具有第一开口的图案层305。
所述第一开口用于后续形成侧墙307,并且所述第一开口的宽度定义出后续形成的两个子鳍部之间的距离。由于所述第一开口具有两个侧壁,因此后续在同一工艺步骤中可以形成至少两个第一子鳍部,节省了工艺时间。
所述侧墙307用于后续作为掩膜形成第一子鳍部,且所述侧墙307的宽度定义出后续形成的第一子鳍部的宽度。所述侧墙307的材料不同于图案层305和硬掩膜层的材料。在本发明的实施例中,所述侧墙307的宽度为1-8nm,所述侧墙307的材料为氮化硅(SiN)或多晶硅(poly)。所述侧墙307的形成工艺为沉积工艺,例如物理或化学气相沉积工艺。
在本发明的实施例中,所述侧墙307的形成步骤包括:形成覆盖所述第一开口和图案层305表面的侧墙薄膜(未图示);去除位于所述图案层表面和第一开口底部的侧墙薄膜,形成侧墙307。
请参考图4,去除所述图案层。
去除所述图案层的工艺为刻蚀工艺,例如干法刻蚀。由于所述刻蚀工艺已为本领域技术人员所熟知,在此不再赘述。
请参考图5,以所述侧墙为掩膜刻蚀所述硬掩膜层形成第一结构304,再去除所述侧墙。
刻蚀所述硬掩膜层的工艺为干法刻蚀工艺。由于所述刻蚀工艺已为本领域技术人员所熟知,在此不再赘述。
所述第一结构304由所述硬掩膜层刻蚀后得到,所述第一结构304的宽度与所述侧墙的宽度相同,在本发明的实施例中,所述第一结构304的宽度为1-8nm。
去除所述侧墙的工艺为干法刻蚀工艺。由于所述刻蚀工艺已为本领域技术人员所熟知,在此不再赘述。
请参考图6,以所述第一结构304为掩膜刻蚀所述有第一硅薄膜形成第一子鳍部308。
刻蚀所述第一硅薄膜的工艺为干法刻蚀工艺。由于所述刻蚀工艺已为本领域技术人员所熟知,在此不再赘述。
所述第一子鳍部308用于后续和第二子鳍部共同形成鳍部。所述第一子鳍部308为所述第一硅薄膜刻蚀后得到,所述第一子鳍部308的材料与所述第一硅薄膜的材料相同,为Si。所述第一子鳍部308的宽度与所述侧墙和第一结构的宽度相同,在本发明的实施例中,所述第一子鳍部308的宽度为1-8nm。
请参考图7,形成覆盖所述基底、第一子鳍部和第一结构的绝缘薄膜309。
所述绝缘薄膜309用于保护第一子鳍部在后续去除硬掩膜的工艺步骤中不被损坏,并且还用于后续形成绝缘层。所述绝缘薄膜309的形成工艺为沉积工艺,例如物理或化学气相沉积。所述绝缘薄膜309只要选择刻蚀选择比大于所述第一子鳍部的刻蚀选择比的材料即可。在本发明的实施例中,所述绝缘薄膜309的材料为SiO2或SiN。
请参考图8,平坦化所述第一结构和部分厚度的绝缘薄膜,暴露出所述第一子鳍部308表面,形成绝缘层310。
平坦化所述第一结构和部分厚度的绝缘薄膜采用的工艺为化学机械抛光工艺(CMP)。由于化学机械抛光工艺已为本领域技术人员所熟知,在此不再赘述。
所述绝缘层310用于作为后续形成第二子鳍部的支撑,所述绝缘层310的材料与所述绝缘薄膜的材料相同,在本发明的实施例中,所述绝缘薄膜309的材料为SiO2或SiN。
在本发明的一个实例中,在采用化学机械抛光工艺去除所述第一结构和部分厚度的绝缘薄膜,暴露出所述第一子鳍部308表面后,即形成绝缘层310。
在本发明的另一个实施例中,采用化学机械抛光工艺去除所述第一结构和部分厚度的绝缘薄膜后,还进一步采用湿法刻蚀工艺(soft etch)去除部分厚度的第一子鳍部308和绝缘薄膜,形成绝缘层310。采用此种方法可以将所述第一子鳍部表面被化学机械抛光工艺划伤的一部分第一子鳍部308去除,有助于后续形成第二子鳍部。
请参考图9,形成位于所述第一子鳍部308顶部的第二子鳍部311,所述第二子鳍部311的宽度大于所述第一子鳍部308的宽度。
为了在有限的体积内增加所述鳍式场效应管的沟道区的长度,避免短沟道效应,提高器件性能的稳定性。经过研究后,本发明实施例的发明人发现,可以在第一子鳍部308的顶部形成第二子鳍部311,所述第一子鳍部308和第二子鳍部311共同构成鳍式场效应管的鳍部。
所述第二子鳍部311的材料与所述第一子鳍部308的材料相同,为Si。
由于所述第二子鳍部311的宽度大于所述第一子鳍部308的宽度,从附图9中可以看出,所述第一子鳍部308和第二子鳍部311组成了一个T型鳍部。在本发明的实施例中,所述具有T型鳍部的鳍式场效应管的沟道区的长度与第一子鳍部308的两个侧壁的长度、第二子鳍部311的两个侧壁的长度、第二子鳍部311的顶部的长度、以及第二子鳍部311的底部未与第一子鳍部308接触部分的长度有关,大大增加了鳍式场效应管的沟道区的长度,有效避免了短沟道效应和由所述短沟道效应引起的器件性能的不稳定问题。
考虑到相邻两个第一子鳍部308之间的距离以及工艺节点的约束,在本发明的实施例中,所述第二子鳍部311的宽度小于所述第一子鳍部308的宽度的三倍。
所述第二子鳍部311的形成步骤包括:形成覆盖所述绝缘层310的第二硅薄膜(未图示);形成覆盖所述第二硅薄膜的光刻胶层(未图示),所述光刻胶层具有第二开口(未图示),所述第二开口暴露出所述第一子鳍部308表面;以所述光刻胶层为掩膜刻蚀所述第二硅薄膜,形成第二子鳍部311。
请参考图10,去除所述绝缘层,暴露出所述第一子鳍部308的侧壁。
去除所述绝缘层的工艺为刻蚀工艺,例如干法刻蚀。由于所述刻蚀工艺已为本领域技术人员所熟知,在此不再赘述。
上述步骤完成之后,本发明实施例的T型鳍部已制作完成。具有所述T型鳍部的鳍式场效应管的器件的性能稳定。
由于鳍部的形状发生了变化,本发明实施例的发明人发现,在形成所述具有T型鳍部的鳍式场效应管的后续工艺也发生了变化。
具体的,请参考图11和图12,图12为图11沿A-A1方向的剖面结构示意图。形成覆盖所述第一子鳍部308和第二子鳍部311的伪栅介质层313;形成覆盖所述基底300表面、且位于所述伪栅介质层313表面的伪栅电极层315。
所述伪栅介质层313用于保护T型鳍部在后续工艺中不被损坏。所述伪栅介质层313的材料为氧化硅,所述为栅介质层313的形成工艺为化学气相沉积工艺。
所述伪栅电极层315在后续用于被去除形成栅电极。所述伪栅电极层315的材料为多晶硅(poly)。所述伪栅电极层315的形成工艺为化学气相沉积工艺。
请参考图13,在所述伪栅电极层表面形成图形化的光刻胶层317,刻蚀所述伪栅电极层315和伪栅介质层313,形成伪栅极结构。
所述图形化的光刻胶层317用于作为掩膜刻蚀所述伪栅电极层315和伪栅介质层313,形成伪栅极结构;所述伪栅极结构用于后续工艺中保护第一子鳍部和第二子鳍部不受损坏。
之后,以所述伪栅极结构为掩膜,向所述第一子鳍部和第二子鳍部内掺杂离子形成源/漏极(未图示)。
其中,所述掺杂离子为硼离子、磷离子或砷离子中的一种;所述掺杂的形成工艺为等离子体掺杂工艺或固态-固态扩散(solid-solid diffusion)工艺。
在本发明的实施例中,所述掺杂的形成工艺为固态-固态扩散工艺,具体形成步骤包括:形成覆盖所述第一子鳍部和第二子鳍部表面的二氧化硅薄膜(未图示);向所述二氧化硅薄膜内掺杂离子;对所述第一子鳍部、第二子鳍部和二氧化硅薄膜退火,使所述二氧化硅薄膜内的掺杂离子扩散到第一子鳍部和第二子鳍部内,形成源/漏极。采用所述固态-固态扩散工艺形成源/漏极,形成的源/漏极的质量好,进一步增强了器件的性能。
本发明实施例的具有T型鳍部的鳍式场效应管的形成方法还包括:去除所述伪栅极结构,形成与所述伪栅极结构的位置相对应的栅极结构,所述栅极结构包括形成在所述第一子鳍部和第二子鳍部表面的栅介质层,及形成在所述栅介质层表面的栅电极层。
其中,所述栅介质层的材料为高K材料,所述栅介质层的形成工艺为离子增强原子层沉积工艺;所述栅电极层的材料为金属材料,所述栅电极层的形成工艺为离子增强原子层沉积工艺。
需要说明的是,发明人考虑到后续形成的鳍式效应管的源/漏极与导电插塞相接触处的接触电阻的大小也会影响到器件性能的稳定性。因此,在本发明的实施例中,所述具有T型鳍部的鳍式场效应管的形成方法,还包括:在所述源/漏极表面形成金属硅化物层。
所述金属硅化物层用于降低源/漏极与导电插塞相接触处的接触电阻。所述金属硅化物层的材料为NiPt硅化物。所述金属硅化物层的形成工艺为沉积工艺或选择性外延生长(selective epi)工艺。在本发明的实施例中,所述金属硅化物层的形成工艺为选择性外延生长工艺,以免在器件的其他部位形成金属硅化物,增加工艺步骤。
上述步骤完成之后,本发明实施例的具有T型鳍部的鳍式场效应管的制作完成。
经过上述分析可知,本发明实施例的具有T型鳍部的鳍式场效应管的形成方法,在同一工艺步骤中可以形成至少两个第一子鳍部,节省了工艺时间;形成位于所述第一子鳍部顶部的第二子鳍部,由于所述第二子鳍部的宽度大于所述第一子鳍部的宽度,因此后续形成的具有T型鳍部的鳍式场效应管的沟道区的长度增加,避免了短沟道效应,器件的性能好。
进一步的,采用固态-固态扩散工艺形成源/漏极,形成的源/漏极的质量好,进一步增强了器件的性能。并且在所述源/漏极表面形成金属硅化物,有助于降低具有T型鳍部的鳍式场效应管中源/漏极的接触电阻,器件的性能好。
请继续参考图10,采用上述方法形成的具有T型鳍部的鳍式场效应管的结构,包括:
基底300;
位于所述基底300表面的鳍部,所述鳍部包括位于所述基底300表面的第一子鳍部308,以及位于所述第一子鳍部308顶部的第二子鳍部311,所述第二子鳍部311的宽度大于所述第一子鳍部308的宽度。
其中,所述第二子鳍部311的宽度小于所述第一子鳍部308的宽度的三倍;所述鳍部的材料为Si。
由于所述第二子鳍部311的宽度大于所述第一子鳍部308的宽度,而鳍式场效应管的沟道区的长度与第一子鳍部308的两个侧壁的长度、第二子鳍部311的两个侧壁的长度、第二子鳍部311的顶部的长度、以及第二子鳍部311的底部未与第一子鳍部308接触部分的长度有关,本发明实施例的具有T型鳍部的鳍式场效应管的沟道区的长度增加,避免了短沟道效应,器件的性能好。
本发明实施例的具有T型鳍部的鳍式场效应管的结构,还包括:
横跨所述鳍部的栅极结构,所述栅极结构包括位于所述鳍部表面的栅介质层、位于所述栅介质层表面的栅电极层;
位于所述栅极结构两侧的鳍部内的源/漏极;
位于所述源/漏极表面的金属硅化物层。
其中,所述栅介质层的材料为高K材料;所述栅电极层的材料为金属材料;所述金属硅化物层的材料为NiPt硅化物。
本发明实施例的具有T型鳍部的鳍式场效应管的源/漏极与导电插塞相接触处的接触电阻小,进一步提高了器件性能的稳定性。
综上,本发明实施例的具有T型鳍部的鳍式场效应管,包括位于基底表面的第一子鳍部和位于所述第一子鳍部顶部的第二子鳍部,由于所述第二子鳍部的宽度大于所述第一子鳍部的宽度,而鳍式场效应管的沟道区的长度与第一子鳍部的两个侧壁的长度、第二子鳍部的两个侧壁的长度、第二子鳍部的顶部的长度、以及第二子鳍部的底部未与第一子鳍部接触部分的长度有关,本发明实施例的具有T型鳍部的鳍式场效应管的沟道区的长度增加,避免了短沟道效应,器件的性能好。
本发明实施例的具有T型鳍部的鳍式场效应管的形成方法,在所述第一开口的侧壁形成侧墙,所述侧墙用于后续作为掩膜形成第一子鳍部。由于所述第一开口具有两个侧壁,因此后续在同一工艺步骤中可以形成至少两个第一子鳍部,节省了工艺时间;形成位于所述第一子鳍部顶部的第二子鳍部,由于所述第二子鳍部的宽度大于所述第一子鳍部的宽度,因此后续形成的具有T型鳍部的鳍式场效应管的沟道区的长度增加,避免了短沟道效应,器件的性能好。
进一步的,采用固态-固态扩散工艺形成源/漏极,形成的源/漏极的质量好,进一步增强了器件的性能。并且在所述源/漏极表面形成金属硅化物,有助于降低具有T型鳍部的鳍式场效应管中源/漏极的接触电阻,器件的性能好。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (19)
1.一种具有T型鳍部的鳍式场效应管的形成方法,其特征在于,包括:
提供基底;形成位于所述基底表面的第一硅薄膜;形成位于所述第一硅薄膜表面的硬掩膜层;形成位于所述硬掩膜层表面的具有第一开口的图案层;形成覆盖所述第一开口的侧壁的侧墙;
去除所述图案层;
以所述侧墙为掩膜刻蚀所述硬掩膜层形成第一结构,再去除所述侧墙;
以所述第一结构为掩膜刻蚀所述有第一硅薄膜形成第一子鳍部;
形成覆盖所述基底、第一子鳍部的侧壁的绝缘层,所述绝缘层的表面与所述第一子鳍部的表面齐平;
形成位于所述第一子鳍部顶部的第二子鳍部,所述第二子鳍部的宽度大于所述第一子鳍部的宽度;
形成覆盖所述第一子鳍部和第二子鳍部的伪栅介质层;
形成覆盖所述基底表面、且位于所述伪栅介质层表面的伪栅电极层;
在所述伪栅电极层表面形成图形化的光刻胶层,刻蚀所述伪栅电极层和伪栅介质层,形成伪栅极结构;
以所述伪栅极结构为掩膜,向所述第一子鳍部和第二子鳍部内掺杂离子形成源/漏极。
2.如权利要求1所述的具有T型鳍部的鳍式场效应管的形成方法,其特征在于,所述第二子鳍部的宽度小于所述第一子鳍部的宽度的三倍。
3.如权利要求1所述的具有T型鳍部的鳍式场效应管的形成方法,其特征在于,所述侧墙的宽度为1-8nm。
4.如权利要求1所述的具有T型鳍部的鳍式场效应管的形成方法,其特征在于,所述第二子鳍部的形成步骤包括:形成覆盖所述绝缘层的第二硅薄膜;形成覆盖所述第二硅薄膜的光刻胶层,所述光刻胶层具有第二开口,所述第二开口暴露出所述第一子鳍部表面;以所述光刻胶层为掩膜刻蚀所述第二硅薄膜,形成第二子鳍部。
5.如权利要求1所述的具有T型鳍部的鳍式场效应管的形成方法,其特征在于,所述形成覆盖所述基底、第一子鳍部的侧壁的绝缘层的形成步骤包括:形成覆盖所述基底、第一子鳍部和第一结构的绝缘薄膜;平坦化所述第一结构和部分厚度的绝缘薄膜,暴露出所述第一子鳍部表面,形成绝缘层。
6.如权利要求1所述的具有T型鳍部的鳍式场效应管的形成方法,其特征在于,还包括:去除所述绝缘层,暴露出所述第一子鳍部的侧壁。
7.如权利要求1所述的具有T型鳍部的鳍式场效应管的形成方法,其特征在于,所述硬掩膜层的材料为氧化硅。
8.如权利要求1所述的具有T型鳍部的鳍式场效应管的形成方法,其特征在于,所述硬掩膜层的形成工艺为热氧化工艺或化学气相沉积工艺。
9.如权利要求1所述的具有T型鳍部的鳍式场效应管的形成方法,其特征在于,所述图案层的材料为SiON。
10.如权利要求1所述的具有T型鳍部的鳍式场效应管的形成方法,其特征在于,所述图案层的形成工艺为等离子体沉积工艺。
11.如权利要求1所述的具有T型鳍部的鳍式场效应管的形成方法,其特征在于,所述绝缘层的材料为SiO2或SiN。
12.如权利要求1所述的具有T型鳍部的鳍式场效应管的形成方法,其特征在于,所述掺杂的形成工艺为等离子体掺杂工艺或固态-固态扩散工艺。
13.如权利要求12所述的具有T型鳍部的鳍式场效应管的形成方法,其特征在于,所述固态-固态扩散工艺的形成步骤为:形成覆盖所述第一子鳍部和第二子鳍部表面的二氧化硅薄膜;向所述二氧化硅薄膜内掺杂离子;对所述第一子鳍部、第二子鳍部和二氧化硅薄膜退火,使所述二氧化硅薄膜内的掺杂离子扩散到第一子鳍部和第二子鳍部内,形成源/漏极。
14.如权利要求1所述的具有T型鳍部的鳍式场效应管的形成方法,其特征在于,所述掺杂离子为硼离子、磷离子或砷离子中的一种。
15.如权利要求1所述的具有T型鳍部的鳍式场效应管的形成方法,其特征在于,还包括:去除所述伪栅极结构,形成与所述伪栅极结构的位置相对应的栅极结构,所述栅极结构包括形成在所述第一子鳍部和第二子鳍部表面的栅介质层,及形成在所述栅介质层表面的栅电极层。
16.如权利要求15所述的具有T型鳍部的鳍式场效应管的形成方法,其特征在于,所述栅介质层的材料为高K材料,所述栅介质层的形成工艺为离子增强原子层沉积工艺。
17.如权利要求15所述的具有T型鳍部的鳍式场效应管的形成方法,其特征在于,所述栅电极层的材料为金属材料,所述栅电极层的形成工艺为离子增强原子层沉积工艺。
18.如权利要求15所述的具有T型鳍部的鳍式场效应管的形成方法,其特征在于,还包括:在所述源/漏极表面形成金属硅化物层。
19.如权利要求18所述的具有T型鳍部的鳍式场效应管的形成方法,其特征在于,所述金属硅化物层的材料为NiPt硅化物。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110255737.4A CN102969345B (zh) | 2011-08-31 | 2011-08-31 | 具有t型鳍部的鳍式场效应管及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110255737.4A CN102969345B (zh) | 2011-08-31 | 2011-08-31 | 具有t型鳍部的鳍式场效应管及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102969345A CN102969345A (zh) | 2013-03-13 |
CN102969345B true CN102969345B (zh) | 2015-04-01 |
Family
ID=47799369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110255737.4A Active CN102969345B (zh) | 2011-08-31 | 2011-08-31 | 具有t型鳍部的鳍式场效应管及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102969345B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104347681B (zh) * | 2013-08-01 | 2017-05-31 | 中国科学院微电子研究所 | 半导体设置及其制造方法 |
CN105047563B (zh) * | 2015-06-30 | 2017-10-31 | 上海华力微电子有限公司 | 鳍式场效应管基体制备方法 |
CN105304475A (zh) * | 2015-09-22 | 2016-02-03 | 上海华力微电子有限公司 | 一种多重图形化掩膜的制备方法 |
CN106952810B (zh) * | 2016-01-06 | 2020-07-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
CN107919324B (zh) * | 2016-10-10 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN108063092B (zh) * | 2016-11-08 | 2019-12-03 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6800905B2 (en) * | 2001-12-14 | 2004-10-05 | International Business Machines Corporation | Implanted asymmetric doped polysilicon gate FinFET |
US6812119B1 (en) * | 2003-07-08 | 2004-11-02 | Advanced Micro Devices, Inc. | Narrow fins by oxidation in double-gate finfet |
US7060539B2 (en) * | 2004-03-01 | 2006-06-13 | International Business Machines Corporation | Method of manufacture of FinFET devices with T-shaped fins and devices manufactured thereby |
US7396711B2 (en) * | 2005-12-27 | 2008-07-08 | Intel Corporation | Method of fabricating a multi-cornered film |
US7470570B2 (en) * | 2006-11-14 | 2008-12-30 | International Business Machines Corporation | Process for fabrication of FinFETs |
JP5151303B2 (ja) * | 2007-08-07 | 2013-02-27 | ソニー株式会社 | 半導体装置の製造方法 |
-
2011
- 2011-08-31 CN CN201110255737.4A patent/CN102969345B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102969345A (zh) | 2013-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8692316B2 (en) | Isolation structures for FinFET semiconductor devices | |
US9653593B2 (en) | Method of fabricating FinFET device and structure thereof | |
JP5159096B2 (ja) | コーナ部が支配的なトライ・ゲート型電界効果トランジスタ | |
CN103426755B (zh) | 半导体器件及其形成方法 | |
CN102969345B (zh) | 具有t型鳍部的鳍式场效应管及其形成方法 | |
JP2006505949A (ja) | 半導体デバイスのゲートのクリティカルディメンションを改善するためのゲート材料のプレーナ化 | |
CN103426757B (zh) | Ω形鳍式场效应晶体管的形成方法 | |
CN103177965B (zh) | 鳍式场效应管的形成方法 | |
CN108807179B (zh) | 半导体结构及其形成方法 | |
CN103022100B (zh) | 鳍式场效应管的结构及其形成方法 | |
CN103123899B (zh) | FinFET器件制造方法 | |
CN113314605B (zh) | 半导体结构及半导体结构的形成方法 | |
CN103000505B (zh) | 多栅器件的形成方法 | |
CN103000688B (zh) | 鳍式场效应管的结构及形成方法 | |
CN104282562A (zh) | 鳍式场效应晶体管及其形成方法 | |
CN102956701B (zh) | 鳍式场效应管的结构及形成方法 | |
CN108630752B (zh) | 半导体结构及其形成方法 | |
CN108155100B (zh) | 半导体器件的形成方法 | |
CN111725067A (zh) | 半导体结构及其形成方法 | |
CN112017961A (zh) | 半导体结构及其形成方法 | |
CN111128731A (zh) | 半导体器件及其形成方法 | |
US11374116B2 (en) | Semiconductor devices | |
CN103021857B (zh) | 多栅极场效应晶体管的制造方法 | |
CN103377898A (zh) | 半导体器件的形成方法、鳍式场效应管的形成方法 | |
CN111276442B (zh) | 半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |