JP2006505949A - 半導体デバイスのゲートのクリティカルディメンションを改善するためのゲート材料のプレーナ化 - Google Patents
半導体デバイスのゲートのクリティカルディメンションを改善するためのゲート材料のプレーナ化 Download PDFInfo
- Publication number
- JP2006505949A JP2006505949A JP2004551525A JP2004551525A JP2006505949A JP 2006505949 A JP2006505949 A JP 2006505949A JP 2004551525 A JP2004551525 A JP 2004551525A JP 2004551525 A JP2004551525 A JP 2004551525A JP 2006505949 A JP2006505949 A JP 2006505949A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- polysilicon
- depositing
- fin
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000000151 deposition Methods 0.000 claims abstract description 20
- 239000006117 anti-reflective coating Substances 0.000 claims abstract description 13
- 239000012212 insulator Substances 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- 230000003667 anti-reflective effect Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000010297 mechanical methods and process Methods 0.000 claims 1
- 230000005226 mechanical processes and functions Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 238000007796 conventional method Methods 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001802 infusion Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- -1 structures Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
半導体デバイス（１００）を製造する方法は、絶縁体（１２０）上にフィン構造（２１０）を形成するステップを含む。このフィン構造（２１０）は、側面および上面を含んでいてもよい。この方法はさらに、フィン構造（２１０）上にゲート材料（３２０）をたい積するステップと、たい積したゲート材料（３２０）をプレーナ化するステップを含んでいてもよい。反射防止膜（５２０）は、プレーナ化したゲート材料（３２０）上にたい積することができ、また、ゲート構造（５１０）は、反射防止膜（５２０）を使用して、プレーナ化したゲート材料（３２０）から形成することができる。
Description
本発明は、半導体デバイス、および半導体デバイスを製造する方法に関する。本発明は特に、ダブルゲートデバイスに適用することができる。
超々大規模集積回路の半導体デバイスに関する密度の高さ、性能の高さに対する拡大する要求は、１００ナノメータ（nm）未満のゲート長のような構造的要素、高い信頼性、および製造処理能力の向上を要求する。構造的要素を１００ｎｍ未満に減少させることは、従来の方法の限界に挑むこととなる。
例えば、従来のプレーナ型のＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）のゲート長を１００ｎｍ未満にスケーリングした場合、ソースおよびドレイン間の過度の漏れ電流のような短チャネル効果に関連する問題を克服することがますます困難になる。さらに、移動度低下および多くのプロセス問題によって、さらに小さなデバイス構造を含めるように従来のＭＯＳＦＥＴをスケーリングすることが困難になる。
したがって、ＦＥＴ性能を改善するとともにさらなるデバイス・スケーリングを可能とすべく、新規なデバイス構造が求められている。
したがって、ＦＥＴ性能を改善するとともにさらなるデバイス・スケーリングを可能とすべく、新規なデバイス構造が求められている。
ダブルゲートＭＯＳＦＥＴは、既存のプレーナ型のＭＯＳＦＥＴに代わる候補となっている新規なデバイスである。いくつかの点において、ダブルゲートＭＯＳＦＥＴは従来のバルクシリコンＭＯＳＦＥＴよりも優れた特性を呈する。
これらの優れた特性は、ダブルゲートＭＯＳＦＥＴが従来のＭＯＳＥＴのようにチャネルの片側上だけではなくチャネルの両側上にゲート電極を有するために生じる。
２つのゲートがある場合、ドレインによって生成される電界は、チャネルのソース端からより遮断される。また、２つのゲートはシングルゲートのおよそ２倍の電流を制御することができ、このことはより強いスイッチング信号に帰着する。
これらの優れた特性は、ダブルゲートＭＯＳＦＥＴが従来のＭＯＳＥＴのようにチャネルの片側上だけではなくチャネルの両側上にゲート電極を有するために生じる。
２つのゲートがある場合、ドレインによって生成される電界は、チャネルのソース端からより遮断される。また、２つのゲートはシングルゲートのおよそ２倍の電流を制御することができ、このことはより強いスイッチング信号に帰着する。
ＦｉｎＦＥＴは、短チャネル耐性に優れている最近のダブルゲート構造である。ＦｉｎＦＥＴは、バーティカルフィン（vertical fin）中に形成されたチャネルを含んでいる。このＦｉｎＦＥＴ構造は、従来のプレーナ型のＭＯＦＥＴで使用されるのと同様のレイアウトや製造技術を使用して製造することができる。
本発明の趣旨に沿った実装は、ゲートのクリティカルディメンション（ＣＤ）を改善するＦｉｎＦＥＴデバイスを形成する方法を提供する。ゲート材料はゲート・パターニングの前にプレーナ化することができる。さらに、プレーナ化したゲート材料上に反射防止膜を形成してもよい。
本発明のさらなる利点および他の構造は、以下の詳細な説明で記載される。そしてその一部は、以下の検討に基づいて当業者に明白になるであろう。または本発明を実行することによって認識できる。本発明の効果および構造は、添付された請求項で特に指摘されるように理解され、達成される。
本発明によれば、前述およびその他の利点の一部は、絶縁体上にフィン構造を形成するステップを含んだ半導体デバイスを製造する方法によって達成される。
フィン構造は、側面および上面を含んでいてもよい。
この方法はさらに、フィン構造上にゲート材料をたい積するステップと、たい積したゲート材料をプレーナ化するステップを含んでいてもよい。
反射防止膜は、プレーナ化したゲート材料上にたい積することができ、また、ゲート構造は、反射防止膜を使用して、プレーナ化したゲート材料から形成することができる。
フィン構造は、側面および上面を含んでいてもよい。
この方法はさらに、フィン構造上にゲート材料をたい積するステップと、たい積したゲート材料をプレーナ化するステップを含んでいてもよい。
反射防止膜は、プレーナ化したゲート材料上にたい積することができ、また、ゲート構造は、反射防止膜を使用して、プレーナ化したゲート材料から形成することができる。
本発明の他の態様によれば、半導体デバイスを製造する方法は、絶縁体上にフィン構造を形成するステップと、このフィン構造上にポリシリコンをたい積するステップとを含んでいてもよい。
この方法はまた、平らな上面を得るべく、ポリシリコンを研磨するステップと、このポリシリコンの平らな上面上に反射防止層をたい積するステップとを含んでいてもよい。
反射防止層を使用して、ゲート構造をポリシリコンから形成してもよい。
この方法はまた、平らな上面を得るべく、ポリシリコンを研磨するステップと、このポリシリコンの平らな上面上に反射防止層をたい積するステップとを含んでいてもよい。
反射防止層を使用して、ゲート構造をポリシリコンから形成してもよい。
本発明のさらなる態様によれば、半導体デバイスは、基板、およびこの基板上に形成される絶縁層を含むことができる。
本発明のさらなる態様によれば、半導体デバイスを製造する方法は、絶縁体上にフィン構造を形成するステップと、フィン構造上にポリシリコンをたい積するステップとを含んでいてもよい。
この方法はまた、平らな上面を得るべく、ポリシリコンを研磨するステップと、ポリシリコンの平らな上面上に反射防止膜をたい積するステップとを含んでいてもよい。
この方法はさらに、反射防止膜上にフォトレジスト層をたい積するステップと、ゲート構造を定義すべく、このフォトレジスト層をパターニングするステップとを含んでいてもよい。
このポリシリコンは、定義されたゲート構造の周りからエッチングされてもよい。
本発明のさらなる態様によれば、半導体デバイスを製造する方法は、絶縁体上にフィン構造を形成するステップと、フィン構造上にポリシリコンをたい積するステップとを含んでいてもよい。
この方法はまた、平らな上面を得るべく、ポリシリコンを研磨するステップと、ポリシリコンの平らな上面上に反射防止膜をたい積するステップとを含んでいてもよい。
この方法はさらに、反射防止膜上にフォトレジスト層をたい積するステップと、ゲート構造を定義すべく、このフォトレジスト層をパターニングするステップとを含んでいてもよい。
このポリシリコンは、定義されたゲート構造の周りからエッチングされてもよい。
本発明の他の利点および構成は、以下の詳細な説明から、当業者に容易に明白になるであろう。図示および記載した実施形態は、本発明を実行するために熟考された最良の形態の例として、記載されている。本発明は、本発明を逸脱することなく、様々な明白な観点から修正することができる。このように、図面は、本来例示的なものであって、制限的なものではないとみなされる。
同じ参照符号を有する要素は類似の要素を示している、添付した図面を参照する。
同じ参照符号を有する要素は類似の要素を示している、添付した図面を参照する。
以下、添付の図面に言及して本発明の趣旨に沿った実装を詳細に記載する。異なる図面における同一の参照符号は、同一又は類似の要素を示す。また、以下の詳細な記載は本発明を制限するものではない。代わりに、本発明の範囲は添付の請求項および均等物によって定義される。
本発明の趣旨に沿った実装は、ゲートにおける最小加工寸法（smallest feature size）を改善するＦｉｎＦＥＴデバイスを形成する方法を提供する。
最小加工寸法を改善すべく、ゲート・パターニングの前にゲート材料をプレーナ化することができる。さらに、反射防止膜をプレーナ化したゲート材料上に形成することができる。
最小加工寸法を改善すべく、ゲート・パターニングの前にゲート材料をプレーナ化することができる。さらに、反射防止膜をプレーナ化したゲート材料上に形成することができる。
図１は、本発明の実施形態に従って形成された半導体デバイス１００の断面図である。
図１を参照して、半導体デバイス１００は、シリコン基板１１０、埋込酸化膜１２０、および埋込酸化膜１２０上に形成されるシリコン層１３０を含んだＳＯＩ（silicon on insulator）構造を含んでいてもよい。
埋込酸化膜１２０およびシリコン層１３０は、従来の方法により基板１１０上に形成することができる。
図１を参照して、半導体デバイス１００は、シリコン基板１１０、埋込酸化膜１２０、および埋込酸化膜１２０上に形成されるシリコン層１３０を含んだＳＯＩ（silicon on insulator）構造を含んでいてもよい。
埋込酸化膜１２０およびシリコン層１３０は、従来の方法により基板１１０上に形成することができる。
典型的な実装においては、埋込酸化膜１２０は、酸化シリコンを含んでおり、約１０００Åから約３０００Åの範囲にある厚みを有し得る。
シリコン層１３０は、約３００Åから約１５００Åの範囲にある厚みを有する単結晶または多結晶シリコンを含んでいてもよい。
以下に詳述するように、シリコン層１３０は、ダブルゲート・トランジスタデバイスのフィン構造を形成するのに使用される。
シリコン層１３０は、約３００Åから約１５００Åの範囲にある厚みを有する単結晶または多結晶シリコンを含んでいてもよい。
以下に詳述するように、シリコン層１３０は、ダブルゲート・トランジスタデバイスのフィン構造を形成するのに使用される。
代替的な本発明の趣旨に沿った実装では、基板１１０および層１３０は、ゲルマニウムのような他の半導体材料、またはシリコンゲルマニウムのような半導体材料の組合せを含んでいてもよい。埋込酸化膜１２０はさらに他の絶縁材料を含んでいてもよい。
後のエッチングプロセスの間に保護キャップとしての役割を果たすシリコン窒化物層または酸化シリコン層（例えばSiO2）のような絶縁層１４０を、シリコン層１３０上に形成することができる。典型的な実装においては、絶縁層１４０は約１５０Åから約７００Åの範囲にある厚みでたい積することができる。次に、後の処理のためのフォトレジストマスク１５０を形成すべく、フォトレジスト材料をたい積してパターン化してもよい。フォトレジストは、任意の従来方法によりたい積すると共にパターン化することができる。
その後、半導体デバイス１００をエッチングするとともに、フォトレジストマスク１５０を除去してもよい。典型的な実装の１つにおいては、シリコン層１３０は、従来の方法によりエッチングすることができ、このエッチングはフィンを形成すべく、埋込酸化膜１２０の上で停止する。
このフィンを形成した後、フィンの各端部に隣接するソースおよびドレイン領域を形成することができる。
例えば、典型的な実施形態の一例では、ソースおよびドレイン領域を形成すべく、シリコン、ゲルマニウム、またはシリコンとゲルマニウムを組合せた層を従来の方法でたい積し、パターン化し、エッチングしてもよい。
このフィンを形成した後、フィンの各端部に隣接するソースおよびドレイン領域を形成することができる。
例えば、典型的な実施形態の一例では、ソースおよびドレイン領域を形成すべく、シリコン、ゲルマニウム、またはシリコンとゲルマニウムを組合せた層を従来の方法でたい積し、パターン化し、エッチングしてもよい。
図２Ａは、このような方法で形成された半導体１００上のフィン構造の概略的な上面図を示す図である。
本発明の典型的な実施形態によれば、ソース領域２２０およびドレイン領域２３０は、埋込酸化膜１２０上のフィン２１０の端部に隣接するように形成することができる。
本発明の典型的な実施形態によれば、ソース領域２２０およびドレイン領域２３０は、埋込酸化膜１２０上のフィン２１０の端部に隣接するように形成することができる。
図２Ｂは、本発明の典型的な実施形態によるフィン構造２１０の構成を示す図２ＡのＡ−Ａ’線に沿った断面図である。上述したように、フィン２１０を形成すべく、絶縁層１４０およびシリコン層１３０をエッチングしてもよい。フィン２１０は、シリコン１３０および絶縁性のキャップ１４０を含んでいてもよい。
図３は、本発明の典型的な実施形態によるフィン２１０上のゲート絶縁層およびゲート材料の形成を示す断面図である。
絶縁層をフィン２１０上に形成してもよい。例えば、図３に示すように、薄い酸化膜３１０をフィン２１０上に熱処理により成長させてもよい。
酸化膜３１０は、約１０Åから５０Åまでの厚みに成長させることができ、続いて形成されるゲート電極についての絶縁層の役割を果たすべく、フィン２１０中の露出した側面上に形成することができる。
酸化膜３１０と同様に、絶縁性のキャップ１４０はフィン２１０の上面を絶縁することができる。
絶縁層をフィン２１０上に形成してもよい。例えば、図３に示すように、薄い酸化膜３１０をフィン２１０上に熱処理により成長させてもよい。
酸化膜３１０は、約１０Åから５０Åまでの厚みに成長させることができ、続いて形成されるゲート電極についての絶縁層の役割を果たすべく、フィン２１０中の露出した側面上に形成することができる。
酸化膜３１０と同様に、絶縁性のキャップ１４０はフィン２１０の上面を絶縁することができる。
酸化膜３１０を形成した後、ゲート材料層３２０を半導体デバイス１００上にたい積することができる。このゲート材料層３２０は、続いて形成されるゲート電極用のゲート材料を含んでいてもよい。
典型的な実装の一例においては、ゲート材料層３２０は、従来の化学蒸着法（ＣＶＤ）またはその他周知の技術を使用してたい積されたポリシリコンを含んでいてもよい。代替的に、ゲルマニウムまたはシリコンおよびゲルマニウムの組合わせのような他の半導体材料、または様々な金属を、ゲート材料として使用してもよい。
典型的な実装の一例においては、ゲート材料層３２０は、従来の化学蒸着法（ＣＶＤ）またはその他周知の技術を使用してたい積されたポリシリコンを含んでいてもよい。代替的に、ゲルマニウムまたはシリコンおよびゲルマニウムの組合わせのような他の半導体材料、または様々な金属を、ゲート材料として使用してもよい。
図４は、本発明の典型的な実施形態によるゲート材料３２０のプレーナ化を示す断面図である。
ゲート材料３２０をプレーナ化することにより、図３のフィン２１０の上に示されるような、材料中の非平面な突起をすべて除去することができる。
図４を再度参照すると、ゲート材料３２０の上面が実質的に平面になるように、化学的機械的研磨（ＣＭＰ）またはその他の従来技術を実行してもよい。
図４に示される実装の１つにおいては、平面のゲート材料３２０は絶縁性のキャップ１４０上に広がっていてもよい。プレーナ化の後のゲート材料３２０の厚みは、約７００Åから約２０００Åに及び得る。
ゲート材料３２０をプレーナ化することにより、図３のフィン２１０の上に示されるような、材料中の非平面な突起をすべて除去することができる。
図４を再度参照すると、ゲート材料３２０の上面が実質的に平面になるように、化学的機械的研磨（ＣＭＰ）またはその他の従来技術を実行してもよい。
図４に示される実装の１つにおいては、平面のゲート材料３２０は絶縁性のキャップ１４０上に広がっていてもよい。プレーナ化の後のゲート材料３２０の厚みは、約７００Åから約２０００Åに及び得る。
本発明による他の実装（図示しない）では、ゲート材料３２０のプレーナ化は、絶縁性のキャップ１４０の上面まで実行してもよい。
ゲート材料３２０の上面は結果的に、フィン２１０において、絶縁性のキャップ１４０の上面によって分離することができる。
このような実装においては、ゲート材料３２０は２つの物理的、電気的に分離されたゲートにパターン化することができる。
ゲート材料３２０の上面は結果的に、フィン２１０において、絶縁性のキャップ１４０の上面によって分離することができる。
このような実装においては、ゲート材料３２０は２つの物理的、電気的に分離されたゲートにパターン化することができる。
図５Ａは、本発明の典型的な実施形態による、半導体デバイス１００の概略的な上面図である。この図に示すように、ゲート構造５１０は、フィン２１０のチャネル領域を横切って広がるようにパターン化されてもよい。
ゲート構造５１０は、フィン２１０の側面に隣接するゲート部分と、フィン２１０から離れるように配置されたより大きな電極部分を含んでいてもよい。
ゲート構造５１０の電極部分は、ゲート部分をバイアスする、またはゲート部分を制御する、アクセス可能な電気コンタクトを提供してもよい。
ゲート構造５１０は、フィン２１０の側面に隣接するゲート部分と、フィン２１０から離れるように配置されたより大きな電極部分を含んでいてもよい。
ゲート構造５１０の電極部分は、ゲート部分をバイアスする、またはゲート部分を制御する、アクセス可能な電気コンタクトを提供してもよい。
図５Ｂは、本発明の典型的な実施形態による、図５Ａの半導体デバイス１００の構成を示す断面図である。ゲート構造５１０は、リソグラフィ（例えばフォトリソグラフィ）によってゲート材料層３２０中に定義することができる。
底部の反射防止膜（ＢＡＲＣ）層５２０は、平らなゲート材料層３２０上にたい積することができる。
半導体技術における当業者によって理解されるように、フォトレジストはＢＡＲＣ層５２０上にたい積され、ゲート構造５１０の形状にパターン化することができる。
底部の反射防止膜（ＢＡＲＣ）層５２０は、平らなゲート材料層３２０上にたい積することができる。
半導体技術における当業者によって理解されるように、フォトレジストはＢＡＲＣ層５２０上にたい積され、ゲート構造５１０の形状にパターン化することができる。
その後、デバイス１００上にゲート材料層３２０からゲート構造５１０を形成すべく、ゲート材料層３２０を選択的にエッチングすることができる。
平らなゲート材料層３２０は、ＢＡＲＣ層５２０について少なくとも平らな底面を供給することができ、また、結果的にＢＡＲＣ層５２０の上面を平らにすることができる。
ＢＡＲＣ層５２０は、約１００Åから約５００Åの範囲にある厚みを有していてもよい。
ゲート材料層３２０が平らなため、ＢＡＲＣ層５２０上のフォトレジストをより正確にパターン化することができる。また、ゲート構造５１０のクリティカルディメンション（ＣＤ）（すなわち、その最小寸法）を改善することができる。
例えば、約２０ｎｍから約５０ｎｍの範囲にあるゲートＣＤは、ＣＭＰによるゲート材料３２０のプレーナ化により達成することができる。
したがって、ゲート材料３２０の平らな上面は、典型的なＦｉｎＦＥＴゲート定義中の非常に非平面な表面とは対照的に、ゲート構造５１０のＣＤを改善することができる。
平らなゲート材料層３２０は、ＢＡＲＣ層５２０について少なくとも平らな底面を供給することができ、また、結果的にＢＡＲＣ層５２０の上面を平らにすることができる。
ＢＡＲＣ層５２０は、約１００Åから約５００Åの範囲にある厚みを有していてもよい。
ゲート材料層３２０が平らなため、ＢＡＲＣ層５２０上のフォトレジストをより正確にパターン化することができる。また、ゲート構造５１０のクリティカルディメンション（ＣＤ）（すなわち、その最小寸法）を改善することができる。
例えば、約２０ｎｍから約５０ｎｍの範囲にあるゲートＣＤは、ＣＭＰによるゲート材料３２０のプレーナ化により達成することができる。
したがって、ゲート材料３２０の平らな上面は、典型的なＦｉｎＦＥＴゲート定義中の非常に非平面な表面とは対照的に、ゲート構造５１０のＣＤを改善することができる。
その後、ソース／ドレイン領域２２０、２３０をドープしてもよい。例えば、ｎ型またはｐ型不純物を、ソース／ドレイン領域２２０、２３０に注入してもよい。特定の注入薬量および注入エネルギーは、特定の最終製品（end device）の必要条件に基づいて選択することができる。
当業者は、回路必要条件に基づいてソース／ドレイン注入プロセスを最適化することができるであろう。また、このような行為は過度に本発明の趣旨を不明瞭にしないように、ここには記載しない。
さらに、特定の回路必要条件に基づいてソース／ドレイン接合の位置を制御すべく、任意にサイドウォールスペーサ（図示しない）をソース／ドレイン・イオン注入より先に形成してもよい。
その後、ソース／ドレイン領域２２０、２３０を活性化すべく、活性化アニーリングを実行してもよい。
当業者は、回路必要条件に基づいてソース／ドレイン注入プロセスを最適化することができるであろう。また、このような行為は過度に本発明の趣旨を不明瞭にしないように、ここには記載しない。
さらに、特定の回路必要条件に基づいてソース／ドレイン接合の位置を制御すべく、任意にサイドウォールスペーサ（図示しない）をソース／ドレイン・イオン注入より先に形成してもよい。
その後、ソース／ドレイン領域２２０、２３０を活性化すべく、活性化アニーリングを実行してもよい。
このように、本発明によれば、ダブルゲートＦｉｎＦＥＴデバイス中のゲートＣＤは、ＢＡＲＣ層５２０をたい積してゲートを定義する前に、ゲート材料３２０をプレーナ化することによって改善される。
生成した構造は、短チャネル耐性に優れているので有利である。さらに、本発明はフレキシビリティを増加すると共に、従来のプロセス中に容易に統合することができる。
生成した構造は、短チャネル耐性に優れているので有利である。さらに、本発明はフレキシビリティを増加すると共に、従来のプロセス中に容易に統合することができる。
いくつかの実装においては、ＦｉｎＦＥＴのフィン中のエッチングプロファイルを改善することが望ましい。図６Ａは、フィン６００の典型的なエッチングプロファイルを示す断面図である。
規則的なポリシリコン・エッチングプロセスを使用して、フィン６００は、図６Ａに示すように、ＳＯＩ（silicon on insulator）構造上の埋込酸化膜６０５上に形成することができる。
フィン６００は、シリコン（Si）部分６１０、二酸化ケイ素（SiO2）層６２０、窒化ケイ素（SiN）層６３０、およびフォトレジストマスク層６４０を含むことができる。
フィン６００を形成すべく典型的なエッチングプロセスを使用して、図６Ａに示される「ビッグ・フッティング（big footing）」を生成することができる。このビッグ・フッティングにおいては、シリコン部分６１０の基部（base）の底面の幅が増加する。
このようなフッティングは、生成されるＦｉｎＦＥＴ中のチャネル寸法が一様とならない可能性がある。
規則的なポリシリコン・エッチングプロセスを使用して、フィン６００は、図６Ａに示すように、ＳＯＩ（silicon on insulator）構造上の埋込酸化膜６０５上に形成することができる。
フィン６００は、シリコン（Si）部分６１０、二酸化ケイ素（SiO2）層６２０、窒化ケイ素（SiN）層６３０、およびフォトレジストマスク層６４０を含むことができる。
フィン６００を形成すべく典型的なエッチングプロセスを使用して、図６Ａに示される「ビッグ・フッティング（big footing）」を生成することができる。このビッグ・フッティングにおいては、シリコン部分６１０の基部（base）の底面の幅が増加する。
このようなフッティングは、生成されるＦｉｎＦＥＴ中のチャネル寸法が一様とならない可能性がある。
図６Ｂは、フィン６００の、改善されたバーティカル・エッチングプロファイルを示す断面図である。
Ｔゲートまたはノッチ・ゲートエッチング・アプローチを使用して、図６Ｂに示すように、向上したプロファイルを有するＳＯＩ（silicon on insulator）構造の埋込酸化膜６０５上に、フィン６００を形成することができる。
第１に、フォトレジスト層６４０を適切な形にトリミングすることができる。SiO2層６２０およびSiN層６３０についての開口部（opening）は、フォトレジスト層を除去することによって生成することができる。
Ｔゲートまたはノッチ・ゲートエッチング・アプローチを使用して、図６Ｂに示すように、向上したプロファイルを有するＳＯＩ（silicon on insulator）構造の埋込酸化膜６０５上に、フィン６００を形成することができる。
第１に、フォトレジスト層６４０を適切な形にトリミングすることができる。SiO2層６２０およびSiN層６３０についての開口部（opening）は、フォトレジスト層を除去することによって生成することができる。
残りのSi層６１０は、３つの段階（すなわちメインエッチング、ソフトランディング、およびオーバーエッチング）によりエッチングすることができる。
メインエッチング段階では、CF4/HBr/Cl2He-O2ガスを組み合わせて使用してもよい。ソフトランディング段階では、HBr/He-O2ガスを組み合わせて使用してもよい。オーバーエッチング階では、HBr/He-O2ガスを組み合わせて使用してもよい。
当業者によって理解されるように、代替的に他のガスを組み合わせて使用してもよい。
バーティカルプロファイルを形成するために、ソフトランディングおよびオーバーエッチングの比率、圧力、力を変化することによって、フィン６００の全面的なエッチングプロファイルを補正することができる。
等方性エッチングについては、必要な場合、Cl2をソフトランディングおよびオーバーエッチングの段階で加えてもよい。
このように、図６Ａに示されるフィン６００の足のある（footed）エッチングプロファイルを、図６Ｂに示されるバーティカル・プロファイルに改善してもよい。
メインエッチング段階では、CF4/HBr/Cl2He-O2ガスを組み合わせて使用してもよい。ソフトランディング段階では、HBr/He-O2ガスを組み合わせて使用してもよい。オーバーエッチング階では、HBr/He-O2ガスを組み合わせて使用してもよい。
当業者によって理解されるように、代替的に他のガスを組み合わせて使用してもよい。
バーティカルプロファイルを形成するために、ソフトランディングおよびオーバーエッチングの比率、圧力、力を変化することによって、フィン６００の全面的なエッチングプロファイルを補正することができる。
等方性エッチングについては、必要な場合、Cl2をソフトランディングおよびオーバーエッチングの段階で加えてもよい。
このように、図６Ａに示されるフィン６００の足のある（footed）エッチングプロファイルを、図６Ｂに示されるバーティカル・プロファイルに改善してもよい。
他の実装においては、垂直に均一にドープされた接合部およびゲートを備えたＦｉｎＦＥＴが望ましい。
図７Ａないし図７Ｃは、本発明の他の実装に従ってソースドレイン接合部およびゲートのプラズマ・ドーピングを示す断面図および上面図である。
ゲート７２０およびスペーサ７３０は、シリコン層７１０上に形成することができる。シリコン層７１０からフィン構造を形成することができる。
図７Ｂは、ソースおよびドレイン領域７４０、７５０の間に位置するフィン７００の上面図である。
図７Ａないし図７Ｃは、本発明の他の実装に従ってソースドレイン接合部およびゲートのプラズマ・ドーピングを示す断面図および上面図である。
ゲート７２０およびスペーサ７３０は、シリコン層７１０上に形成することができる。シリコン層７１０からフィン構造を形成することができる。
図７Ｂは、ソースおよびドレイン領域７４０、７５０の間に位置するフィン７００の上面図である。
ゲート７２０をパターニングした後、図７Ａおよび図７Ｂに示すように、ソースおよびドレイン領域７４０、７５０をプラズマでドープすることができる。
ある実装においては、プラズマは、ヒ素（As）を含んでいてもよい。
図７Ｃは、垂直にドープしたソースおよびドレイン領域７４０、７５０を示す。このように、ソース／ドレイン接合部を垂直方向に均一にドープすることができる。
ある実装においては、プラズマは、ヒ素（As）を含んでいてもよい。
図７Ｃは、垂直にドープしたソースおよびドレイン領域７４０、７５０を示す。このように、ソース／ドレイン接合部を垂直方向に均一にドープすることができる。
前記記載においては、本発明について理解し易いように、特定の材料、構造、化学薬品、プロセス等のような多数の特定の詳細を記載している。
しかしながら、特にここに記載した詳細によることなく、本発明を実行することができる。その他、不必要に本発明の内容を不明瞭にしないように、周知のプロセス構造は詳細に記載していない。
しかしながら、特にここに記載した詳細によることなく、本発明を実行することができる。その他、不必要に本発明の内容を不明瞭にしないように、周知のプロセス構造は詳細に記載していない。
本発明による、半導体デバイスを製造するのに使用される絶縁層および導電層は、従来のたい積技術によってたい積してもよい。例えば、低圧ＣＶＤ（ＬＰＣＶＤ）およびエンハンストＣＶＤ（ＥＣＶＤ）を含んだ様々な種類のＣＶＤプロセスのようなメタライゼーション技術を使用することができる。
本発明は、様々な種類の半導体デバイスの形成に適用可能である。したがって、不必要に本発明の内容を不明瞭にしないようにその詳細は記載しない。本発明を実行する際に、従来のたい積技術、フォトリソグラフィ技術、およびエッチング技術を使用してもよい。なお、このような技術の詳細についてはここでは詳述していない。
本発明の好ましい実施形態およびその多様性のうちのいくつかの例のみが、本発明において開示されると共に記載される。本発明は、様々な他の組合わせおよび環境において使用できると共に、ここに記載されるような本発明の概念の範囲内の変形または修正することができるものとして理解される。
明示がない場合には、本出願の詳細な説明の中で使用されるどの要素、行為またステップも本発明に重要または本質的なものとして解釈すべきではない。
さらにここに使用される、「１つの（a）」と言う言葉は、１つ以上のものを含むように意図される。１つのものを示すような場合には「１つの（one）」又はこれに類する言葉を使用している。本発明の範囲は、請求の範囲およびこれらの均等物によって定義される。
さらにここに使用される、「１つの（a）」と言う言葉は、１つ以上のものを含むように意図される。１つのものを示すような場合には「１つの（one）」又はこれに類する言葉を使用している。本発明の範囲は、請求の範囲およびこれらの均等物によって定義される。
Claims (10)
- 絶縁体（１２０）上に、複数の側面および上面を含むフィン構造（２１０）を形成するステップと、
前記フィン構造（２１０）上にゲート材料（３２０）をたい積するステップと、
このたい積したゲート材料（３２０）をプレーナ化するステップと、
前記プレーナ化したゲート材料（３２０）上に反射防止膜（５２０）をたい積するステップと、
前記反射防止膜（５２０）を使用して、前記プレーナ化したゲート材料（３２０）からゲート構造（５１０）を形成するステップと、を含む、半導体デバイス（１００）の製造方法。 - 前記プレーナ化するステップは、
化学的機械的プロセスによって、前記たい積したゲート材料（３２０）の上面を研磨するステップを含む、請求項１記載の方法。 - 前記ゲート構造（５１０）を形成するステップは、
前記反射防止膜（５２０）上にフォトレジスト層をたい積するステップと、
前記ゲート構造（５１０）を定義すべく、前記フォトレジスト層をパターン化するステップと、
前記ゲート構造（５１０）を形成すべく、前記フォトレジスト層および前記ゲート材料（３２０）を選択的にエッチングするステップと、を含む、請求項１記載の方法。 - 前記ゲート構造（５１０）のクリティカルディメンションは、約５０ｎｍ以下である、請求項１記載の方法。
- 絶縁体（１２０）上にフィン構造（２１０）を形成するステップと、
このフィン構造（２１０）上にポリシリコン（３２０）をたい積するステップと、
平らな上面を得るべく、前記ポリシリコン（３２０）を研磨するステップと、
このポリシリコン（３２０）の前記平らな上面上に反射防止層（５２０）をたい積するステップと、
前記反射防止層（５２０）を使用して、前記ポリシリコン（３２０）からゲート構造（５１０）を形成するステップと、を含む、半導体デバイス（１００）の製造方法。 - 前記研磨するステップは、
前記ポリシリコン（３２０）を化学的機械的研磨するステップを含む、請求項５記載の方法。 - 前記ゲート構造（５１０）を形成するステップは、
前記反射防止膜（５２０）上にフォトレジスト層をたい積するステップと、
前記ゲート構造（５１０）を定義すべく、このフォトレジスト層をパターニングするステップと、
前記定義されたゲート構造（５１０）の周りから前記ポリシリコン（３２０）を除去するステップと、を含む、請求項５記載の方法。 - 前記ゲート構造（５１０）のクリティカルディメンションは、約２０ｎｍから約３０ｎｍである、請求項５記載の方法。
- 絶縁体（１２０）上にフィン構造（２１０）を形成するステップと、
前記フィン構造（２１０）上にポリシリコン（３２０）をたい積するステップと、
前記ポリシリコン（３２０）上に反射防止膜（５２０）をたい積するステップと、
前記反射防止膜（５２０）上にフォトレジスト層をたい積するステップと、
ゲート構造（５１０）を定義すべく、前記フォトレジスト層をパターン化するステップと、
前記定義されたゲート構造（５１０）の周りから前記ポリシリコン（３２０）をエッチングするステップと、を有しており、
前記反射防止膜（５２０）をたい積するステップの前に、平らな上面を得るべく、前記ポリシリコン（３２０）を研磨する、半導体デバイス（１００）の製造方法。 - 前記定義されたゲート構造（５１０）のクリティカルディメンションは、約２０ｎｍから約５０ｎｍである、請求項９記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/290,276 US6787439B2 (en) | 2002-11-08 | 2002-11-08 | Method using planarizing gate material to improve gate critical dimension in semiconductor devices |
| PCT/US2003/032655 WO2004044973A1 (en) | 2002-11-08 | 2003-10-14 | Planarizing gate material to improve gate critical dimension in semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006505949A true JP2006505949A (ja) | 2006-02-16 |
| JP2006505949A5 JP2006505949A5 (ja) | 2006-11-30 |
Family
ID=32229010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004551525A Pending JP2006505949A (ja) | 2002-11-08 | 2003-10-14 | 半導体デバイスのゲートのクリティカルディメンションを改善するためのゲート材料のプレーナ化 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6787439B2 (ja) |
| EP (1) | EP1559137A1 (ja) |
| JP (1) | JP2006505949A (ja) |
| KR (1) | KR101062029B1 (ja) |
| CN (1) | CN100505182C (ja) |
| AU (1) | AU2003282842A1 (ja) |
| TW (1) | TWI315548B (ja) |
| WO (1) | WO2004044973A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007500952A (ja) * | 2003-06-12 | 2007-01-18 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 化学機械研磨プレーナ化のためのデュアルシリコンゲート層を有するｆｉｎｆｅｔ |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358121B2 (en) * | 2002-08-23 | 2008-04-15 | Intel Corporation | Tri-gate devices and methods of fabrication |
| US7091068B1 (en) * | 2002-12-06 | 2006-08-15 | Advanced Micro Devices, Inc. | Planarizing sacrificial oxide to improve gate critical dimension in semiconductor devices |
| US6872647B1 (en) * | 2003-05-06 | 2005-03-29 | Advanced Micro Devices, Inc. | Method for forming multiple fins in a semiconductor device |
| US7456476B2 (en) * | 2003-06-27 | 2008-11-25 | Intel Corporation | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication |
| US6909151B2 (en) | 2003-06-27 | 2005-06-21 | Intel Corporation | Nonplanar device with stress incorporation layer and method of fabrication |
| US7624192B2 (en) * | 2003-12-30 | 2009-11-24 | Microsoft Corporation | Framework for user interaction with multiple network devices |
| US7105390B2 (en) * | 2003-12-30 | 2006-09-12 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
| US7268058B2 (en) * | 2004-01-16 | 2007-09-11 | Intel Corporation | Tri-gate transistors and methods to fabricate same |
| US7115947B2 (en) * | 2004-03-18 | 2006-10-03 | International Business Machines Corporation | Multiple dielectric finfet structure and method |
| US7154118B2 (en) * | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
| CN100461373C (zh) * | 2004-05-20 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | 化学机械抛光用于接合多晶硅插拴制造方法及其结构 |
| US7579280B2 (en) * | 2004-06-01 | 2009-08-25 | Intel Corporation | Method of patterning a film |
| US7042009B2 (en) | 2004-06-30 | 2006-05-09 | Intel Corporation | High mobility tri-gate devices and methods of fabrication |
| US7348284B2 (en) | 2004-08-10 | 2008-03-25 | Intel Corporation | Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow |
| US7071064B2 (en) * | 2004-09-23 | 2006-07-04 | Intel Corporation | U-gate transistors and methods of fabrication |
| US7422946B2 (en) | 2004-09-29 | 2008-09-09 | Intel Corporation | Independently accessed double-gate and tri-gate transistors in same process flow |
| US7332439B2 (en) | 2004-09-29 | 2008-02-19 | Intel Corporation | Metal gate transistors with epitaxial source and drain regions |
| US7361958B2 (en) * | 2004-09-30 | 2008-04-22 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
| US20060086977A1 (en) * | 2004-10-25 | 2006-04-27 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
| US7193279B2 (en) * | 2005-01-18 | 2007-03-20 | Intel Corporation | Non-planar MOS structure with a strained channel region |
| US7518196B2 (en) | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
| US20060202266A1 (en) | 2005-03-14 | 2006-09-14 | Marko Radosavljevic | Field effect transistor with metal source/drain regions |
| US7563701B2 (en) * | 2005-03-31 | 2009-07-21 | Intel Corporation | Self-aligned contacts for transistors |
| JP4648096B2 (ja) * | 2005-06-03 | 2011-03-09 | 株式会社東芝 | 半導体装置の製造方法 |
| US7858481B2 (en) | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
| US7547637B2 (en) | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
| US7279375B2 (en) * | 2005-06-30 | 2007-10-09 | Intel Corporation | Block contact architectures for nanoscale channel transistors |
| US7402875B2 (en) * | 2005-08-17 | 2008-07-22 | Intel Corporation | Lateral undercut of metal gate in SOI device |
| US20070090416A1 (en) | 2005-09-28 | 2007-04-26 | Doyle Brian S | CMOS devices with a single work function gate electrode and method of fabrication |
| US7479421B2 (en) | 2005-09-28 | 2009-01-20 | Intel Corporation | Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby |
| US7485503B2 (en) | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
| US7396711B2 (en) | 2005-12-27 | 2008-07-08 | Intel Corporation | Method of fabricating a multi-cornered film |
| US20070152266A1 (en) * | 2005-12-29 | 2007-07-05 | Intel Corporation | Method and structure for reducing the external resistance of a three-dimensional transistor through use of epitaxial layers |
| US7544594B2 (en) * | 2006-06-28 | 2009-06-09 | Intel Corporation | Method of forming a transistor having gate protection and transistor formed according to the method |
| US8143646B2 (en) | 2006-08-02 | 2012-03-27 | Intel Corporation | Stacking fault and twin blocking barrier for integrating III-V on Si |
| US7435671B2 (en) * | 2006-08-18 | 2008-10-14 | International Business Machines Corporation | Trilayer resist scheme for gate etching applications |
| EP2070533B1 (en) * | 2007-12-11 | 2014-05-07 | Apoteknos Para La Piel, s.l. | Use of a compound derived from P-hydroxyphenyl propionic acid for the treatment of psoriasis |
| US8362566B2 (en) | 2008-06-23 | 2013-01-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
| JP2010258124A (ja) * | 2009-04-23 | 2010-11-11 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| CN102386065A (zh) * | 2010-09-01 | 2012-03-21 | 无锡华润上华半导体有限公司 | 改善光刻临界尺寸均匀性的方法 |
| US9041125B2 (en) * | 2013-03-11 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin shape for fin field-effect transistors and method of forming |
| US11018225B2 (en) * | 2016-06-28 | 2021-05-25 | International Business Machines Corporation | III-V extension by high temperature plasma doping |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208393A (ja) * | 1999-01-12 | 2000-07-28 | Asahi Kasei Microsystems Kk | 半導体装置の製造方法 |
| JP2002270850A (ja) * | 2001-03-13 | 2002-09-20 | National Institute Of Advanced Industrial & Technology | 二重ゲート電界効果トランジスタ |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5315143A (en) | 1992-04-28 | 1994-05-24 | Matsushita Electric Industrial Co., Ltd. | High density integrated semiconductor device |
| US5932911A (en) * | 1996-12-13 | 1999-08-03 | Advanced Micro Devices, Inc. | Bar field effect transistor |
| US6013570A (en) | 1998-07-17 | 2000-01-11 | Advanced Micro Devices, Inc. | LDD transistor using novel gate trim technique |
| US6391782B1 (en) | 2000-06-20 | 2002-05-21 | Advanced Micro Devices, Inc. | Process for forming multiple active lines and gate-all-around MOSFET |
| US6396108B1 (en) | 2000-11-13 | 2002-05-28 | Advanced Micro Devices, Inc. | Self-aligned double gate silicon-on-insulator (SOI) device |
| US6475869B1 (en) | 2001-02-26 | 2002-11-05 | Advanced Micro Devices, Inc. | Method of forming a double gate transistor having an epitaxial silicon/germanium channel region |
| US6458662B1 (en) * | 2001-04-04 | 2002-10-01 | Advanced Micro Devices, Inc. | Method of fabricating a semiconductor device having an asymmetrical dual-gate silicon-germanium (SiGe) channel MOSFET and a device thereby formed |
| US20020171107A1 (en) * | 2001-05-21 | 2002-11-21 | Baohong Cheng | Method for forming a semiconductor device having elevated source and drain regions |
-
2002
- 2002-11-08 US US10/290,276 patent/US6787439B2/en not_active Expired - Lifetime
-
2003
- 2003-10-14 WO PCT/US2003/032655 patent/WO2004044973A1/en active Application Filing
- 2003-10-14 KR KR1020057008203A patent/KR101062029B1/ko active IP Right Grant
- 2003-10-14 AU AU2003282842A patent/AU2003282842A1/en not_active Abandoned
- 2003-10-14 JP JP2004551525A patent/JP2006505949A/ja active Pending
- 2003-10-14 EP EP03774839A patent/EP1559137A1/en not_active Ceased
- 2003-10-14 CN CNB2003801027603A patent/CN100505182C/zh not_active Expired - Lifetime
- 2003-11-03 TW TW092130613A patent/TWI315548B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208393A (ja) * | 1999-01-12 | 2000-07-28 | Asahi Kasei Microsystems Kk | 半導体装置の製造方法 |
| JP2002270850A (ja) * | 2001-03-13 | 2002-09-20 | National Institute Of Advanced Industrial & Technology | 二重ゲート電界効果トランジスタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007500952A (ja) * | 2003-06-12 | 2007-01-18 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 化学機械研磨プレーナ化のためのデュアルシリコンゲート層を有するｆｉｎｆｅｔ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050062655A (ko) | 2005-06-23 |
| TWI315548B (en) | 2009-10-01 |
| KR101062029B1 (ko) | 2011-09-05 |
| US20040092062A1 (en) | 2004-05-13 |
| AU2003282842A1 (en) | 2004-06-03 |
| CN1711630A (zh) | 2005-12-21 |
| US6787439B2 (en) | 2004-09-07 |
| CN100505182C (zh) | 2009-06-24 |
| TW200414326A (en) | 2004-08-01 |
| WO2004044973A1 (en) | 2004-05-27 |
| EP1559137A1 (en) | 2005-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6787439B2 (en) | Method using planarizing gate material to improve gate critical dimension in semiconductor devices | |
| JP4745663B2 (ja) | ダブルゲートＦｉｎ−ＦＥＴデバイスを形成する方法 | |
| JP5409997B2 (ja) | ＦｉｎＦＥＴデバイス中にゲートを形成する方法、および半導体デバイスの製造方法 | |
| US6645797B1 (en) | Method for forming fins in a FinFET device using sacrificial carbon layer | |
| US7256455B2 (en) | Double gate semiconductor device having a metal gate | |
| KR100909886B1 (ko) | 반도체 구조물, 반도체 구조물 형성 방법 및 반도체트랜지스터 구조물 형성 방법 | |
| KR101070845B1 (ko) | ＦｉｎＦＥＴ 디바이스 구조의 형성 방법 | |
| US7105894B2 (en) | Contacts to semiconductor fin devices | |
| US6787854B1 (en) | Method for forming a fin in a finFET device | |
| US6611029B1 (en) | Double gate semiconductor device having separate gates | |
| US6706571B1 (en) | Method for forming multiple structures in a semiconductor device | |
| KR101112046B1 (ko) | 자기 정렬된 다마신 게이트 | |
| US6998301B1 (en) | Method for forming a tri-gate MOSFET | |
| TW201801329A (zh) | 半導體元件與其形成方法 | |
| JP2007501524A (ja) | 全体的な設計目標を達成すべく、半導体デバイス中のキャリア移動度の可変な半導体デバイス | |
| US6911697B1 (en) | Semiconductor device having a thin fin and raised source/drain areas | |
| US6876042B1 (en) | Additional gate control for a double-gate MOSFET | |
| US20070010059A1 (en) | Fin field effect transistors (FinFETs) and methods for making the same | |
| US7416925B2 (en) | Doped structure for finfet devices | |
| US7091068B1 (en) | Planarizing sacrificial oxide to improve gate critical dimension in semiconductor devices | |
| US6995438B1 (en) | Semiconductor device with fully silicided source/drain and damascence metal gate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061010 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100427 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100902 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101027 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110127 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110203 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110223 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110302 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110324 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110425 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120302 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120309 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120330 |