JP2000208393A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000208393A JP2000208393A JP523099A JP523099A JP2000208393A JP 2000208393 A JP2000208393 A JP 2000208393A JP 523099 A JP523099 A JP 523099A JP 523099 A JP523099 A JP 523099A JP 2000208393 A JP2000208393 A JP 2000208393A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- silicon
- semiconductor device
- forming
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】製造コストの上昇を抑制しつつ正確な露光を行
うことを可能とする。 【解決手段】サファイア基板１０上に単結晶シリコン１
０を形成させると共に、アクティブ領域にＳｉ3 Ｎ4 を
形成して酸化処理を行うと、素子分離部に酸化膜３０が
形成される。次に、多結晶シリコン４０を、ＳｉＨ
4 （シラン）を用いたＣＶＤ法により成長させ、その上
に、ＷＳｉ５０を形成すると、１５００Å程度の段差が
発生する。そして、この段差を無くして表面を平坦にす
るために、シリコンオングラス６０を塗布し、さらに、
反射防止膜７０を形成する。
うことを可能とする。 【解決手段】サファイア基板１０上に単結晶シリコン１
０を形成させると共に、アクティブ領域にＳｉ3 Ｎ4 を
形成して酸化処理を行うと、素子分離部に酸化膜３０が
形成される。次に、多結晶シリコン４０を、ＳｉＨ
4 （シラン）を用いたＣＶＤ法により成長させ、その上
に、ＷＳｉ５０を形成すると、１５００Å程度の段差が
発生する。そして、この段差を無くして表面を平坦にす
るために、シリコンオングラス６０を塗布し、さらに、
反射防止膜７０を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばサファイア
基板や、絶縁層がシリコン基板上に形成された絶縁基板
上に、段差がある多結晶シリコン等を形成してゲート電
極を製造する場合にも正確な露光を行ってゲート電極を
精度良く製造可能な半導体装置の製造方法に関する。
基板や、絶縁層がシリコン基板上に形成された絶縁基板
上に、段差がある多結晶シリコン等を形成してゲート電
極を製造する場合にも正確な露光を行ってゲート電極を
精度良く製造可能な半導体装置の製造方法に関する。
【０００２】
【従来の技術】図３は、従来の半導体装置の一例を示し
たもので、その平面図を図３（ａ）、そのＡ−Ａ線断面
図を図３（ｂ）に示す。この半導体装置は、サファイア
基板１に単結晶シリコン２、多結晶シリコン３、シリサ
イドであるＷＳｉ（タングステンシリコン）４を積層し
たもので、図３（ａ）は多結晶シリコン３、ＷＳｉ４を
省略して記載している。
たもので、その平面図を図３（ａ）、そのＡ−Ａ線断面
図を図３（ｂ）に示す。この半導体装置は、サファイア
基板１に単結晶シリコン２、多結晶シリコン３、シリサ
イドであるＷＳｉ（タングステンシリコン）４を積層し
たもので、図３（ａ）は多結晶シリコン３、ＷＳｉ４を
省略して記載している。
【０００３】そして、このような半導体装置にあって
は、単結晶シリコン２の左右端部に傾斜がついていて、
この上に厚さ一定の多結晶シリコン３が形成されるた
め、半導体装置の上面には図示する様な段差が生じた段
差部が存在する様になっていた。このような半導体装置
に対してレジスト膜を塗布して露光を行う場合、通常の
様に露光の光がその進行方向と逆方向に反射するのでは
なく、この段差部からの光の反射方向は様々な方向にな
って段差部近辺に光が集中して必要量以上の光で露光さ
れてしまい、露光精度が悪くなっていた。
は、単結晶シリコン２の左右端部に傾斜がついていて、
この上に厚さ一定の多結晶シリコン３が形成されるた
め、半導体装置の上面には図示する様な段差が生じた段
差部が存在する様になっていた。このような半導体装置
に対してレジスト膜を塗布して露光を行う場合、通常の
様に露光の光がその進行方向と逆方向に反射するのでは
なく、この段差部からの光の反射方向は様々な方向にな
って段差部近辺に光が集中して必要量以上の光で露光さ
れてしまい、露光精度が悪くなっていた。
【０００４】このため、光吸収能力を有する吸収剤レジ
スト膜を塗布して露光を行うなどして対処していた。
スト膜を塗布して露光を行うなどして対処していた。
【０００５】
【発明が解決しようとする課題】しかしながら、吸収剤
レジスト膜を用いて露光を行うと寸法加工精度が悪くな
ってしまうという問題があり、例えば、サファイア基板
上に、段差がある多結晶シリコン等を形成してゲート電
極を製造する場合等にこのような問題が生じることにな
る。
レジスト膜を用いて露光を行うと寸法加工精度が悪くな
ってしまうという問題があり、例えば、サファイア基板
上に、段差がある多結晶シリコン等を形成してゲート電
極を製造する場合等にこのような問題が生じることにな
る。
【０００６】また、露光波長を短波長化して露光解像度
を向上すること、例えば露光波長を０．６（μｍ）のｇ
線から０．２５〜０．５（μｍ）のｉ線に変更するなど
の対処も考えられるが、一般に、露光波長の短波長化に
伴い露光光学系の製造精度のスペック要求が厳しくなっ
て露光装置が高額なものとなっていた。本発明は、この
ような従来の課題を解決するために創作されたもので、
その目的は、正確な露光を可能とする半導体装置の製造
方法、より具体的には例えばサファイア基板上に段差が
ある多結晶シリコン等を形成してゲート電極を製造する
場合であっても正確な露光を行ってゲート電極を精度良
く製造可能な半導体装置の製造方法を提供することにあ
る。
を向上すること、例えば露光波長を０．６（μｍ）のｇ
線から０．２５〜０．５（μｍ）のｉ線に変更するなど
の対処も考えられるが、一般に、露光波長の短波長化に
伴い露光光学系の製造精度のスペック要求が厳しくなっ
て露光装置が高額なものとなっていた。本発明は、この
ような従来の課題を解決するために創作されたもので、
その目的は、正確な露光を可能とする半導体装置の製造
方法、より具体的には例えばサファイア基板上に段差が
ある多結晶シリコン等を形成してゲート電極を製造する
場合であっても正確な露光を行ってゲート電極を精度良
く製造可能な半導体装置の製造方法を提供することにあ
る。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明は、半導体装置の製造方法であ
って、装置基板の上方に形成した半導体層の段差を無く
すために、平坦化層を形成する工程を含むことを特徴と
する半導体装置の製造方法を提供する。
に、請求項１に係る発明は、半導体装置の製造方法であ
って、装置基板の上方に形成した半導体層の段差を無く
すために、平坦化層を形成する工程を含むことを特徴と
する半導体装置の製造方法を提供する。
【０００８】ここに、「上方」とは基板真上や基板と距
離を隔てた上部を含む意味であり、また、平坦化層とし
ては絶縁層や半導体層を用いれば良い。この発明によれ
ば、平坦化層を形成することによって、基板の上方に形
成した半導体層の段差がなくなるので、この段差による
露光の光の反射が抑制されて、正確な露光を行うことが
できる。
離を隔てた上部を含む意味であり、また、平坦化層とし
ては絶縁層や半導体層を用いれば良い。この発明によれ
ば、平坦化層を形成することによって、基板の上方に形
成した半導体層の段差がなくなるので、この段差による
露光の光の反射が抑制されて、正確な露光を行うことが
できる。
【０００９】また、請求項２に係る発明は、請求項１に
おいて、さらに、前記形成した平坦化層の上に反射防止
膜を形成する工程を含むことを特徴とする。ここに反射
防止膜は、照射される露光の光をその進行方向と逆方向
に反射する作用を有する。この発明によれば、反射防止
膜が露光の光の不要な方向への反射を低減するので、一
層正確な露光を行うことができる。
おいて、さらに、前記形成した平坦化層の上に反射防止
膜を形成する工程を含むことを特徴とする。ここに反射
防止膜は、照射される露光の光をその進行方向と逆方向
に反射する作用を有する。この発明によれば、反射防止
膜が露光の光の不要な方向への反射を低減するので、一
層正確な露光を行うことができる。
【００１０】また、請求項３に係る発明は、半導体装置
の製造方法であって、絶縁基板上に半導体層を形成して
ゲート電極を製造する際に既に生じている段差を無くす
ために、平坦化層を形成する工程と、前平坦化層の上に
反射防止膜を形成する工程と、を含むことを特徴とする
半導体装置の製造方法である。
の製造方法であって、絶縁基板上に半導体層を形成して
ゲート電極を製造する際に既に生じている段差を無くす
ために、平坦化層を形成する工程と、前平坦化層の上に
反射防止膜を形成する工程と、を含むことを特徴とする
半導体装置の製造方法である。
【００１１】ここで、絶縁基板上に形成する前記半導体
層としては、例えば多結晶シリコンやシリサイドが挙げ
られる。この発明によれば、絶縁基板上に半導体層を形
成してゲート電極を製造する際に、この半導体層に生じ
る段差を無くしつつ反射防止を行うことができるので、
多結晶シリコンやシリサイドに段差が存在する場合であ
っても正確に露光を行うことが可能になり、もって、ゲ
ート電極を精度良く製造できる。
層としては、例えば多結晶シリコンやシリサイドが挙げ
られる。この発明によれば、絶縁基板上に半導体層を形
成してゲート電極を製造する際に、この半導体層に生じ
る段差を無くしつつ反射防止を行うことができるので、
多結晶シリコンやシリサイドに段差が存在する場合であ
っても正確に露光を行うことが可能になり、もって、ゲ
ート電極を精度良く製造できる。
【００１２】より具体的には、以下に述べる半導体製造
方法が提供される。すなわち、サファイア基板上に単結
晶シリコンを形成させると共に、酸化させない部分（ア
クティブ領域）にＳｉ3 Ｎ4 （ナイトライド）を形成し
て酸化処理を行い、単結晶シリコン上のＳｉ3 Ｎ4 を除
去する工程と、多結晶シリコンを、ＳｉＨ4 （シラン）
を用いたＣＶＤ法により成長させ、その上に、ＷＳｉを
形成する工程と、段差を無くして表面を平坦にするため
に、シリコンオングラス（ＳＯＧ）を塗布する工程と、
前記シリコンオングラス（ＳＯＧ）上に反射防止膜を形
成する工程と、を含む半導体製造方法が提供される。
方法が提供される。すなわち、サファイア基板上に単結
晶シリコンを形成させると共に、酸化させない部分（ア
クティブ領域）にＳｉ3 Ｎ4 （ナイトライド）を形成し
て酸化処理を行い、単結晶シリコン上のＳｉ3 Ｎ4 を除
去する工程と、多結晶シリコンを、ＳｉＨ4 （シラン）
を用いたＣＶＤ法により成長させ、その上に、ＷＳｉを
形成する工程と、段差を無くして表面を平坦にするため
に、シリコンオングラス（ＳＯＧ）を塗布する工程と、
前記シリコンオングラス（ＳＯＧ）上に反射防止膜を形
成する工程と、を含む半導体製造方法が提供される。
【００１３】ここに、反射防止膜としては、多結晶シリ
コンやプラズマＳｉＮ膜（Ｓｉ3 Ｎ 4 ）やＳｉＯＮ（酸
窒化シリコン）といったものが挙げられる。これによれ
ば、サファイア基板の上方に形成した多結晶シリコンや
ＷＳｉの段差がなくなるので、この段差による露光の光
の反射が抑制されて、正確な露光を行うことができると
共に、シリコンオングラス（ＳＯＧ）上に形成された反
射防止膜の反射作用によって、一層露光の正確さが増
す。
コンやプラズマＳｉＮ膜（Ｓｉ3 Ｎ 4 ）やＳｉＯＮ（酸
窒化シリコン）といったものが挙げられる。これによれ
ば、サファイア基板の上方に形成した多結晶シリコンや
ＷＳｉの段差がなくなるので、この段差による露光の光
の反射が抑制されて、正確な露光を行うことができると
共に、シリコンオングラス（ＳＯＧ）上に形成された反
射防止膜の反射作用によって、一層露光の正確さが増
す。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しつつ説明する。図１、図２は、本発明の実施の
形態である半導体装置の製造方法の製造工程を示してい
る。この製造工程図を参照して製造方法を説明すると、
まず、図１（ａ）に示すように、サファイア基板１０上
に膜厚１０００Å程度の単結晶シリコン２０を形成させ
ると共に、酸化させない部分（アクティブ領域）にＳｉ
3 Ｎ4 （ナイトライド）を形成して酸化処理を行うと、
素子分離部に酸化膜３０が形成される。なお、単結晶シ
リコン１０上のＳｉ3 Ｎ4 を除去しておく。また、酸化
膜エッチバック処理して、単結晶シリコン２０に対して
膜厚を同じか薄くしておく。
を参照しつつ説明する。図１、図２は、本発明の実施の
形態である半導体装置の製造方法の製造工程を示してい
る。この製造工程図を参照して製造方法を説明すると、
まず、図１（ａ）に示すように、サファイア基板１０上
に膜厚１０００Å程度の単結晶シリコン２０を形成させ
ると共に、酸化させない部分（アクティブ領域）にＳｉ
3 Ｎ4 （ナイトライド）を形成して酸化処理を行うと、
素子分離部に酸化膜３０が形成される。なお、単結晶シ
リコン１０上のＳｉ3 Ｎ4 を除去しておく。また、酸化
膜エッチバック処理して、単結晶シリコン２０に対して
膜厚を同じか薄くしておく。
【００１５】次に、Ｐ（リン）をドーピングした多結晶
シリコン４０を、ＳｉＨ4 （シラン）を用いたＣＶＤ法
により成長させ、その上に、ＷＳｉ５０を形成すると、
１５００Å程度の段差が発生する（図１（ｂ））。次
に、段差を無くして表面を平坦にするために、厚さ３０
０Å程度のシリコンオングラス（ＳＯＧ：Ｓｉ（ＯＣ2
Ｈ5 ）4 ）６０を塗布し、４２０（°Ｃ）で加熱をして
硬化させる（図１（ｃ））。
シリコン４０を、ＳｉＨ4 （シラン）を用いたＣＶＤ法
により成長させ、その上に、ＷＳｉ５０を形成すると、
１５００Å程度の段差が発生する（図１（ｂ））。次
に、段差を無くして表面を平坦にするために、厚さ３０
０Å程度のシリコンオングラス（ＳＯＧ：Ｓｉ（ＯＣ2
Ｈ5 ）4 ）６０を塗布し、４２０（°Ｃ）で加熱をして
硬化させる（図１（ｃ））。
【００１６】これによって、サファイア基板１の上方に
形成した多結晶シリコン４０の段差がなくなるので、こ
の段差による露光の光の反射が抑制されて、正確な露光
を行うことができる。次に、図１（ｄ）に示す様に、反
射防止膜７０を形成する。反射防止膜７０としては、露
光の光をその進行方向と逆方向に反射させる作用を有す
るものを用いれば良い。
形成した多結晶シリコン４０の段差がなくなるので、こ
の段差による露光の光の反射が抑制されて、正確な露光
を行うことができる。次に、図１（ｄ）に示す様に、反
射防止膜７０を形成する。反射防止膜７０としては、露
光の光をその進行方向と逆方向に反射させる作用を有す
るものを用いれば良い。
【００１７】例えば、５００Å程度の厚さの多結晶シリ
コン、５００Å程度の厚さのプラズマＳｉＮ膜（Ｓｉ3
Ｎ4 ）、５００Å程度の厚さのＳｉＯＮ（酸窒化シリコ
ン）等を用いれば良い。シリコンオングラス６０は露光
の光をわずかながら透過させるため、反射防止膜７０を
形成して、上方から照射される露光の光をその進行方向
と逆方向に反射させるようにすれば、一層正確な露光を
行うことができる。
コン、５００Å程度の厚さのプラズマＳｉＮ膜（Ｓｉ3
Ｎ4 ）、５００Å程度の厚さのＳｉＯＮ（酸窒化シリコ
ン）等を用いれば良い。シリコンオングラス６０は露光
の光をわずかながら透過させるため、反射防止膜７０を
形成して、上方から照射される露光の光をその進行方向
と逆方向に反射させるようにすれば、一層正確な露光を
行うことができる。
【００１８】次に、レジスト膜を形成して露光するが、
これを図１に符号Ａで示した点線部を拡大した図２を参
照して説明する。図１（ｄ）に示す状態から、膜厚１０
０００〜１５０００Å程度のレジスト膜８０を反射防止
膜７０上に塗布し、次いで、図示しない露光装置によっ
て露光を行って不要なレジストを剥離し（図２）、さら
に、レジスト剥離部を所定深さまでエッチングしてサフ
ァイア基板１０のアクティブ領域にゲート電極等を製造
する。なお、例えば多結晶シリコンをエッチングするに
は、フッ素系ガスであるフレオン１２３（Ｆ１２３）と
ＳＦ６6 を用いて処理を行う。
これを図１に符号Ａで示した点線部を拡大した図２を参
照して説明する。図１（ｄ）に示す状態から、膜厚１０
０００〜１５０００Å程度のレジスト膜８０を反射防止
膜７０上に塗布し、次いで、図示しない露光装置によっ
て露光を行って不要なレジストを剥離し（図２）、さら
に、レジスト剥離部を所定深さまでエッチングしてサフ
ァイア基板１０のアクティブ領域にゲート電極等を製造
する。なお、例えば多結晶シリコンをエッチングするに
は、フッ素系ガスであるフレオン１２３（Ｆ１２３）と
ＳＦ６6 を用いて処理を行う。
【００１９】そして、このレジスト膜８０の露光の際に
は、シリコンオングラス６０塗布により段差を無くした
ことや反射防止膜７０の作用によって、段差により光の
集中が起こらないので正確な露光を行うことが可能とな
り、もって、サファイア基板１０上の多結晶シリコン４
０に段差が存在する場合であってもゲート電極を精度良
く製造できる。
は、シリコンオングラス６０塗布により段差を無くした
ことや反射防止膜７０の作用によって、段差により光の
集中が起こらないので正確な露光を行うことが可能とな
り、もって、サファイア基板１０上の多結晶シリコン４
０に段差が存在する場合であってもゲート電極を精度良
く製造できる。
【００２０】以上説明してきたように、本発明の実施の
形態によれば、吸収剤レジストを用いたり、露光波長の
短波長化を行う必要がないため、製造コストの上昇を招
かずに半導体装置の製造を行うことが可能となる。特
に、露光波長の短波長化は露光設備の高コスト化を招く
ため、このような高額の露光設備は不要となり、半導体
設備投資額の上昇を抑制することができることになる。
形態によれば、吸収剤レジストを用いたり、露光波長の
短波長化を行う必要がないため、製造コストの上昇を招
かずに半導体装置の製造を行うことが可能となる。特
に、露光波長の短波長化は露光設備の高コスト化を招く
ため、このような高額の露光設備は不要となり、半導体
設備投資額の上昇を抑制することができることになる。
【００２１】
【発明の効果】以上説明したように、請求項１に係る発
明によれば、平坦層によって、段差による露光の光の反
射が抑制されて、正確な露光を行うことができるという
効果が得られる。また、請求項２に係る発明によれば、
反射防止膜が露光の光の不要な方向への反射を低減する
ので、一層正確な露光を行うことができる。
明によれば、平坦層によって、段差による露光の光の反
射が抑制されて、正確な露光を行うことができるという
効果が得られる。また、請求項２に係る発明によれば、
反射防止膜が露光の光の不要な方向への反射を低減する
ので、一層正確な露光を行うことができる。
【００２２】さらに、請求項３に係る発明によれば、多
結晶シリコンやシリサイドに段差が存在する場合であっ
ても正確に露光を行うことが可能になり、もって、ゲー
ト電極を精度良く製造できるという効果が得られる。
結晶シリコンやシリサイドに段差が存在する場合であっ
ても正確に露光を行うことが可能になり、もって、ゲー
ト電極を精度良く製造できるという効果が得られる。
【図１】本発明の実施の形態の説明図である。
【図２】本発明の実施の形態の説明図である。
【図３】従来技術の説明図である。
１ サファイア基板 ２ 単結晶シリコン ３ 多結晶シリコン ４ ＷＳｉ １０ サファイア基板 ２０ 単結晶シリコン ３０ 酸化膜 ４０ 多結晶シリコン ５０ ＷＳｉ ６０ ＳＯＧ ７０ 反射防止膜 ８０ レジスト膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｆターム(参考） 5F045 AA08 AB02 AB03 AB30 AB31 AB33 AB34 AC01 AF09 BB08 BB19 EB20 5F046 AA20 PA18 5F058 BA09 BB06 BD01 BD04 BD10 BF02 BF07 BF23 BF29 BF30 BF46 BJ01 5F110 AA18 DD04 EE05 EE09 EE14 NN62 NN66 QQ03 QQ19
Claims (3)
- 【請求項１】 半導体装置の製造方法であって、 装置基板の上方に形成した半導体層の段差を無くすため
に、平坦化層を形成する工程を含むことを特徴とする半
導体装置の製造方法。 - 【請求項２】 請求項１において、さらに、 前記形成した平坦化層の上に反射防止膜を形成する工程
を含むことを特徴とする半導体装置の製造方法。 - 【請求項３】 半導体装置の製造方法であって、 絶縁基板上に半導体層を形成してゲート電極を製造する
際に既に生じている段差を無くすために、平坦化層を形
成する工程と、 前平坦化層の上に反射防止膜を形成する工程と、を含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP523099A JP2000208393A (ja) | 1999-01-12 | 1999-01-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP523099A JP2000208393A (ja) | 1999-01-12 | 1999-01-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000208393A true JP2000208393A (ja) | 2000-07-28 |
Family
ID=11605396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP523099A Withdrawn JP2000208393A (ja) | 1999-01-12 | 1999-01-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000208393A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005528797A (ja) * | 2002-06-04 | 2005-09-22 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | バルクシリコン基板中に、強化された（ｅｎｈａｎｃｅｄ）セルフアラインの絶縁領域を有するＳＯＩ半導体デバイスを製造する方法 |
| JP2006505949A (ja) * | 2002-11-08 | 2006-02-16 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 半導体デバイスのゲートのクリティカルディメンションを改善するためのゲート材料のプレーナ化 |
| JP2009176795A (ja) * | 2008-01-22 | 2009-08-06 | Oki Semiconductor Co Ltd | ウエハプロセス適用基板及びその製造方法 |
-
1999
- 1999-01-12 JP JP523099A patent/JP2000208393A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005528797A (ja) * | 2002-06-04 | 2005-09-22 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | バルクシリコン基板中に、強化された（ｅｎｈａｎｃｅｄ）セルフアラインの絶縁領域を有するＳＯＩ半導体デバイスを製造する方法 |
| JP2006505949A (ja) * | 2002-11-08 | 2006-02-16 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 半導体デバイスのゲートのクリティカルディメンションを改善するためのゲート材料のプレーナ化 |
| JP2009176795A (ja) * | 2008-01-22 | 2009-08-06 | Oki Semiconductor Co Ltd | ウエハプロセス適用基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100214173B1 (ko) | 반도체 장치의 제조방법 | |
| JP2001514445A (ja) | 反射防止コーティングを使用する集積回路製作でのアイソレーション法 | |
| JP2000299380A (ja) | 半導体素子のコンタクト形成方法 | |
| JP3284687B2 (ja) | 配線パターンの製造方法 | |
| JPH07201980A (ja) | 集積回路装置の製造方法 | |
| JP2001044274A (ja) | 半導体装置の製造方法 | |
| JP2000208393A (ja) | 半導体装置の製造方法 | |
| US6365333B2 (en) | Low temperature anti-reflective coating for IC lithography | |
| JP3326943B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3080400B2 (ja) | 半導体装置 | |
| US7338881B2 (en) | Method for manufacturing semiconductor element | |
| KR20090025425A (ko) | 반도체 소자의 제조방법 | |
| KR100632422B1 (ko) | 반도체 기판내에 구조를 형성하는 방법 | |
| US6200886B1 (en) | Fabricating process for polysilicon gate | |
| KR0161467B1 (ko) | 반도체장치의 평탄화 방법 | |
| JPH06177351A (ja) | 半導体装置の製造方法 | |
| JP3674279B2 (ja) | 半導体装置の製造方法 | |
| KR100318461B1 (ko) | 반도체소자의분리방법 | |
| JP3223616B2 (ja) | オフセット酸化膜を備えた半導体装置及びオフセット酸化膜を備えた半導体装置の製造方法 | |
| JPS5846645A (ja) | 半導体装置の製造方法 | |
| KR100226767B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0547921A (ja) | 半導体装置の製造方法 | |
| KR0172768B1 (ko) | 폴리사이드 구조의 게이트 전극을 갖는 트랜지스터 제조 방법 | |
| JP3120408B2 (ja) | ＳｉＯＮ膜形成方法 | |
| JP2892569B2 (ja) | 回路内蔵受光素子の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060404 |