JP3674279B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3674279B2 JP3674279B2 JP33532997A JP33532997A JP3674279B2 JP 3674279 B2 JP3674279 B2 JP 3674279B2 JP 33532997 A JP33532997 A JP 33532997A JP 33532997 A JP33532997 A JP 33532997A JP 3674279 B2 JP3674279 B2 JP 3674279B2
- Authority
- JP
- Japan
- Prior art keywords
- antireflection film
- etching
- organic antireflection
- film
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に高反射率層上のホトリソグラフィ工程を含む半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体装置の製造において、レジストパターンを形成するホトリソグラフィは重要なプロセスである。高集積度の半導体装置を製造するためには、高精度のレジストパターンを作成する必要がある。レジストパターンの作成は、レジスト層の塗布、パターンの選択露光、現像の工程を通して行われる。パターンの選択露光工程は、通常所望パターンを有するマスク(レチクル)の像を半導体基板表面上のレジスト層に縮小投影して露光することによって行われる。
【0003】
レジスト層に入射した露光光は、レジスト層を感光させながら下地層表面に達する。下地表面が高反射率を有する場合、下地表面に達した入射光のかなりの部分は再びレジスト層内に反射する。ここで下地層表面への露光光の入射方向が下地層表面の法線方向からずれていると、反射光は入射光とは異なる光路をたどる。露光領域の境界付近に入射した光は、反射した後、露光領域外に出ることもある。
【0004】
下地表面が凹面鏡を形成していると、露光領域外に出た反射光が集光される場合もある。これをハレーションと呼ぶ。ハレーションが生じると、意図した露光領域外の領域が容易に露光されてしまう。ポジレジストの場合はパターンが細ったり、パターン内に孔が形成されたりする。ネガレジストの場合は、逆にパターンが太ったり、パターン外の領域にノイズパターンが形成されたりする。従って、段差を有する基板表面上でのホトリソグラフィで高精度を保つことが困難になる。
【0005】
このような反射光によるホトリソグラフィの精度低下を防止するために、下地表面での光の反射率を低下させる技術が開発されている。光の反射率を低下させるには、通常反射防止膜が用いられる。ホトリソグラフィに用いられる反射防止膜は、反射光の強度を低下できればよく、吸光性であってもかまわない。
【0006】
反射防止膜の材料としては、無機材料と有機材料が用いられている。無機材料としては、たとえばSi(O)N、Ti(O)N、カーボン等が用いられる。有機材料としては、ブルーワーサイエンスインク(Brewer ScienceInc.)のARCやヘキスト社(Hoechst)のAZ BARLi等が知られている。その他レジスト層の表面に塗布するタイプの反射防止膜(たとえばヘキスト社のAZ AQUATAR)も知られている。
【0007】
有機反射防止膜は、通常液状で塗布によって成膜でき、取り扱いが簡単である利点を有する。但し、レジストと同様の有機物であり、レジスト層の現像時にサイドエッチされたり、密着力が低下する現象も示す。この問題については、塗布後の有機反射防止膜を十分高温でべークする等の対策が提案されている(たとえば特開昭61−231182号公報)。
【0008】
【発明が解決しようとする課題】
有機反射防止膜は、さらに別の課題も有している。有機反射防止膜はスピンコート等により塗布して成膜される。塗布した反射防止膜は、厚さの分布を有する。特に下地表面に段差がある場合、有機反射防止膜の厚さにバラツキが生じることは避け難い。
【0009】
レジスト層を成膜してレジストパターンを形成した後、下地層をエッチングするには、まず有機反射防止膜をエッチする必要がある。有機反射防止膜と下地層とは通常エッチング特性が異なるため、有機反射防止膜用のエッチングを先ず行う。有機反射防止膜が厚さの分布を有すると、厚さが薄い部分でのエッチングが終了した後も、厚さが厚い部分のエッチングを終了させるまでオーバーエッチングを行う必要がある。
【0010】
以下、図3を参照して従来の技術による有機反射防止膜を用いた配線層のエッチングを例にとって説明する。図3(A)−(D)は、配線層のエッチング工程を説明するための半導体基板の断面図である。
【0011】
図3(A)に示すように、半導体基板1の表面には活性領域ARを画定するフィールド酸化膜2が形成されており、表面に段差が形成されているものとする。なお、半導体基板表面には半導体素子構造も形成されるが、簡単のため図示を省略する。半導体基板1の表面に金属配線層8が形成され、その上に有機反射防止膜14が塗布されている。
【0012】
有機反射防止膜14は、フィールド酸化膜2の上では薄く、活性領域AR上では厚く形成されている。有機反射防止膜14の上にレジストパターン15が形成されたとする。レジストパターン15は、フィールド酸化膜2の上方で幅Ws1のパターンを有し、活性領域AR上で幅Ws2のパターンを有するとする。
【0013】
図3(B)に示すように、酸素、窒素のいずれか又は両者を含むガスを用いたプラズマP1により、有機反射防止膜14のエッチングを行う。有機反射防止膜14は、フィールド酸化膜2の上方では薄く、活性領域ARの上方では厚く形成されている。このため、図に示すように先ずフィールド酸化膜2の上方で有機反射防止膜14のエッチングが終了する。
【0014】
この時、活性領域AR上では、有機反射防止膜14の一部は未だ残存する。活性領域ARの有機反射防止膜14もエッチングし終わるには、さらにオーバーエッチングを行う必要がある。
【0015】
図3(C)は、オーバーエッチングを終了した時の状態を示す。レジストパターン15の下に、有機反射防止膜14の各パターンが形成される。オーバーエッチング終了時でのパターン幅をフィールド酸化膜2上方でWi1、活性領域上方でWi2とすると、Wi1<Ws1、Wi2<Ws2となってしまう。
【0016】
このように、パターン幅が減少してしまう現象は、有機反射防止膜をエッチングできるエチャントは、同じ有機物であるレジストもエッチングする性質を有するためである。オーバーエッチング時過剰な酸素または窒素がレジストパターンをサイドエッチングしてしまうため、レジストパターンの幅が減少し、同様有機反射防止膜のパターンの幅も減少してしまうと考えられる。
【0017】
その後、有機反射防止膜14、レジストパターン15の積層パターンをエッチングマスクとし、金属配線層8のエッチングを行う。例えば、塩素系ガスを含むエッチャントを用い、アルミニウム等の配線層をエッチングする。
【0018】
図3(D)は、配線層8のエッチングが終了した状態を示す。フィールド酸化膜2の上に幅We1の配線層がエッチングされ、活性領域ARの上に幅We2の配線層がエッチングされる。ここで、We1(<又は≒)Wi1<Ws1、We2(<又は≒)Wi2<Ws2である。
【0019】
このように、有機反射防止膜を用いて下地層のエッチングを行うと、レジストパターンのパターン幅より減少した幅のパターンが形成されてしまう。従って、高精度のパターニングを行うことが困難となる。
【0020】
本発明の目的は、有機系反射防止膜を用い、かつ高寸法精度のエッチングを行うことのできる半導体装置の製造方法を提供することである。
【0021】
本発明の一観点によれば、半導体装置の段差のある表面上に、加工対象層を形成する工程と、前記加工対象層の上に、前記段差の高い部分で薄く、前記段差の低い部分で厚い有機反射防止膜を形成する工程と、前記有機反射防止膜上にレジストパターンを形成する工程と、前記レジストパターンをエッチングマスクとして用い、前記有機反射防止膜をエッチングし、前記段差の高い部分で有機反射防止膜のエッチングを終了すると共に、前記段差の低い部分で有機反射防止膜を残存させるメインエッチング工程と、エッチャントガスと反応生成物により保護膜を形成する反応ガスとを含む混合ガスを用いて、前記段差の低い部分に残った前記有機反射防止膜をさらにエッチングするオーバーエッチング工程と、前記レジストパターンと前記有機反射防止膜との積層をエッチングマスクとして用い、前記加工対象層をエッチングする工程と、を含む半導体装置の製造方法が提供される。
【0022】
有機反射防止膜のオーバーエッチングにおいて、パターン側壁上に保護膜を形成することにより、パターンの細りを防止することができる。
【0023】
【発明の実施の形態】
図2(A)を参照して、半導体装置の構成例を説明する。なお、図2(A)に示す構成は単なる例示であり、なんら制限的な意味を有さない。
【0024】
例えば、p型のシリコン基板1の表面領域に、p型ウエル1a、n型ウエル1bが形成されている。基板表面には、LOCOSにより作成されたフィールド酸化膜2が形成され、活性領域ARを画定している。
【0025】
活性領域AR上には、ゲート酸化膜12、多結晶シリコン層3a、タングステンシリサイド層3bの積層構造により、絶縁ゲート電極構造が形成されている。なお、多結晶シリコン層3a、タングステンシリサイド3bの積層を併せてゲート電極3と呼ぶ。
【0026】
ゲート電極3をマスクとして用い、ゲート電極両側に低不純物濃度のn型領域4a、4bが形成されている。ゲート電極3の側壁上には、サイドウオ−ルスペーサ5が酸化膜堆積と異方性エッチングにより形成されている。サイドウオ−ルスペーサを形成したゲート電極構造をマスクとしたイオン注入により、高不純物濃度のn型領域6a、6bが形成されている。これらのn型領域がソース/ドレイン領域を構成する。なお、ゲート電極作成工程と同時に、フィールド酸化膜2の上にも多結晶シリコン層とタングステンシリサイド層の積層による配線13が形成されている。
【0027】
このような工程により、半導体基板表面上にMOSトランジスタ構造が形成される。なお、p型ウエルにはnチャネルMOSトランジスタが形成されるが、n型ウエルにはpチャネルMOSトランジスタが形成される。導電型の異なる領域を形成するためには、マスクを用い、それぞれ別個の工程が行われる。
【0028】
ゲート電極3、配線13を形成した後、これらの表面を覆ってBPSG等の酸化膜7が形成される。酸化膜7を貫通してソース/ドレイン領域6に達する接続孔が形成され、この接続孔を埋め込んで電極18a、18bが形成される。電極18a、18b形成後、その表面を覆ってBPSG等の酸化膜9が形成される。酸化膜9の所要個所に接続孔が形成され、酸化膜9表面上に配線層10が形成される。配線層10の表面は再び酸化膜等の絶縁膜11で覆われる。
【0029】
以上説明した構成において、ウエル形成、フィールド酸化膜形成、ゲート電極形成、接続孔形成、電極形成、配線層形成の各工程において、レジストを用いたホトリソグラフィー工程が行われる。
【0030】
ホトリソグラフィー工程における露光光は、紫外線であり、シリコン等の半導体やシリサイド、アルミニウム等の金属は高い反射率を有する。又、酸化膜上のホトリソグラフィーにおいても酸化膜の下に高反射率表面が存在すると、酸化膜を透過した露光光が高反射率表面で反射され、高反射率表面上のホトリソグラフィー同様の問題を生じる。
【0031】
図1を参照し、本発明の実施例による配線層のパターニング方法を説明する。図1(A)−(D)は、半導体基板の断面構造を示す。
【0032】
図1(A)に示すように、半導体基板1の表面には、フィールド酸化膜2が形成され活性領域ARを画定している。なお、活性領域AR、フィールド酸化膜2の上には図2(A)に示すような半導体素子構造、配線等が形成されていてもよいが、簡単化のため図示を省略する。
【0033】
半導体基板1表面上に配線層8が形成されている。配線層8の表面は、フィールド酸化膜2の部分で高くなり段差を形成している。配線層8の上に有機反射防止膜14がスピン塗布により形成されている。配線層8は、導電層で形成される。導電層の材質は、Al、Al合金(AlSi、AlCu、AlSiCu等)、シリコン等である。有機反射防止膜は、例えばヘキスト社のAZBARLiで形成され、厚さ約0.1〜0.2μmである。
【0034】
有機反射防止膜14の表面はフィールド酸化膜2の部分で若干持ち上がっているが、有機反射防止膜14の厚さはフィールド酸化膜2上で薄くなっている。有機反射防止膜14の上にレジスト膜がスピン塗布され、露光、現像されることによりレジストパターン15が形成される。レジストパターン15は、フィールド酸化膜2上方で幅Ws1を有し、活性領域AR上方で幅Ws2を有するものとする。
【0035】
図1(B)に示すように、酸素、窒素のいずれか又は両方を含むガスをエッチャントとしたプラズマP1により、レジストパターン15をエッチングマスクとした有機反射防止膜14のエッチングが行われる。エッチングは、例えば図2(B)に示すようなエッチャーを用いて行われる。
【0036】
図2(B)は、ECRプラズマエッチャーの構成を示す。エッチングチャンバ21は、導波管22に接続され、石英窓などのマイクロ波透過窓23を介して例えば周波数2.45GHzのマイクロ波を導入する。エッチングチャンバ21下方には、例えば13.56MHzのRF電源27に接続されたサセプタ26が配置されている。
【0037】
サセプタ26上にエッチング対象層を有する半導体基板1が載置される。エッチングチャンバ21の一部は排気管29を介してターボモレキュラポンプ等の排気装置に接続される。エッチングチャンバ21を取り囲むように、2つの電磁石30、31が配置され、エッチングチャンバ21内の空間に所望の磁場を発生させる。磁場とマイクロ波の組み合わせにより、ECRエッチング条件を形成する。
【0038】
有機反射防止膜のエッチングには、酸度、窒素のいずれか或いは両方を含むガスがエッチャントガスとして用いられる。例えば、O2 ,N2 、N2 O、NO2 、NO、CO2 のいずれか又は組み合わせが使用可能である。
【0039】
図1(B)に示すように、エッチングが進行すると、先ずフィールド酸化膜2上の領域において有機反射防止膜14のエッチングが終了する。しかしながら、図に示すように厚さの薄い領域で有機反射防止膜14のエッチングが終了しても、活性領域AR上の厚さの厚い有機反射防止膜14はその一部が残存し、エッチングは終了していない。従って、さらに有機反射防止膜14のオーバーエッチングを行う必要がある。
【0040】
フィールド酸化膜上での有機反射防止膜14のエッチングが終了するまでのメインエッチングは、例えば以下のような条件で行われる。
【0041】
例1 チャンバ内圧力:1mTorr、
マイクロ波パワー:600W
RFパワー:60W、
O2 流量:20sccm、
ウエハステージ冷媒温度:−20〜+20°C。
【0042】
例2 チャンバ内圧力:1mTorr、
マイクロ波パワー:600W
RFパワー:60W、
O2 /Cl2 流量:20/5sccm、
ウエハステージ冷媒温度:+5〜+20°C。
【0043】
図1(C)に示すように、エッチャントガスに酸素、窒素と反応して保護膜となる反応生成物を形成することのできる反応ガスを添加し、この混合ガスのプラズマP2により有機反射防止膜14のオーバーエッチングを行う。
【0044】
反応ガスとしては、SiX4 (X=F、Cl、Br、I)、BX3 (X=F、Cl、Br)、TiCl4 等を用いることができる。SiX4 は、SiOx Xy やSiNx Xy を形成することができる。BX3 は、BOX Xy やBNを形成することができる。TiCl4 は、TiOx やTiNx を形成することができる。
【0045】
オーバーエッチングの間、凹み部分に残った有機反射防止膜14のエッチングが進行すると共に、レジストパターン15およびパターニングされた有機反射防止膜14の側壁上に反応性成物による保護膜17が形成される。なお、オーバーエッチングの間、レジストパターン15上面や有機反射防止膜14の上面にも反応生成物が堆積するはずであるが、堆積と同時にプラズマによる物理的スパッタリングによって除去されるものと考えられる。
【0046】
メインエッチングに続くオーバーエッチングは、例えば以下のような条件で行われる。
【0047】
例1
チャンバ内圧力:1mTorr、
マイクロ波パワー:600W
RFパワー:60W、
O2 /SiCl2 流量:20/1sccm、
ウエハステージ冷媒温度:−20〜+20°C。
【0048】
例2
チャンバ内圧力:1mTorr、
マイクロ波パワー:600W
RFパワー:60W、
N2 O/BCl3 流量:50/5sccm、
ウエハステージ冷媒温度:−20〜+20°C。
【0049】
なお、オーバーエッチングにおける反応ガスの添加量は、総ガス流量に対して1%以上添加すれば良いであろう。
【0050】
図1(D)に示すように、有機反射防止膜14のエッチングが終了した後、エッチャントガスを切り換え、配線層8のエッチングを行う。例えば、Cl2 系ガスを用いたプラズマP3により、側壁保護膜17を備えたレジストパターン15、有機反射防止膜14の積層パターンをマスクとして配線層8のエッチングを行う。エッチングマスクの側壁が保護膜17によって覆われているため、パターン寸法の減少が防止され、高精度のエッチングを行うことができる。
【0051】
フィールド酸化膜2上の配線層8のパターン幅をWe1、活性領域AR上の配線層8のパターン幅をWe2とすると、
We1≒Wi1≒Ws1、
We2≒Wi2≒Ws2
となる。
【0052】
なお、以上説明した配線層のパターニング工程は、ゲート電極(ゲート配線)、半導体表面に接続される電極、絶縁層上に形成される配線のパターニングのいづれにも応用できる。さらに、高反射率表面上に形成された透明又は半透明の絶縁層のパターニングにも応用できる。
【0053】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【0054】
【発明の効果】
以上説明したように、本発明によれば、有機反射防止膜を用いたホトリソグラフィ工程において、レジストパターンの寸法を高精度に保つことができ、半導体製造プロセスの加工精度を向上させることができる。
【図面の簡単な説明】
【図1】 本発明の実施例による配線層のパターニングを説明するための半導体基板の断面図である。
【図2】 半導体装置の構成例を示す断面図および半導体装置の製造プロセスに用いるエッチング装置の構成例を示す断面図である。
【図3】 従来の技術による配線層のパターニングプロセスを説明するための半導体基板の断面図である。
【符号の説明】
1 半導体基板、 1a、1b ウエル、 2 フィールド酸化膜、 3 ゲート電極、 3a 多結晶シリコン層、 3b タングステンシリサイド層、 4 低不純物濃度n型領域、 5 サイドウオ−ルスペーサ、 6 高不純物濃度n型領域、 7 酸化膜、 8 配線層、 9 酸化膜、 10 配線層、 11 絶縁層、 14 有機反射防止膜、 15 レジストパターン、 17 保護膜、 18 電極、 P プラズマ、 W パターン幅
Claims (4)
- 半導体装置の段差のある表面上に、加工対象層を形成する工程と、
前記加工対象層の上に、前記段差の高い部分で薄く、前記段差の低い部分で厚い有機反射防止膜を形成する工程と、
前記有機反射防止膜上にレジストパターンを形成する工程と、
前記レジストパターンをエッチングマスクとして用い、前記有機反射防止膜をエッチングし、前記段差の高い部分で有機反射防止膜のエッチングを終了すると共に、前記段差の低い部分で有機反射防止膜を残存させるメインエッチング工程と、
エッチャントガスと反応生成物により保護膜を形成する反応ガスとを含む混合ガスを用いて、前記段差の低い部分に残った前記有機反射防止膜をさらにエッチングするオーバーエッチング工程と、
前記レジストパターンと前記有機反射防止膜との積層をエッチングマスクとして用い、前記加工対象層をエッチングする工程と、
を含む半導体装置の製造方法。 - 前記段差の高い部分はフィールド酸化膜が形成された領域であり、前記段差の低い部分は活性領域である請求項1記載の半導体装置の製造方法。
- 前記メインエッチング工程がエッチャントガスとして酸素、窒素の少なくとも1方を含むガスを用い、前記反応ガスがSiX4(X=F,Cl,BrまたはI)、BX3(X=F,ClまたはBr)、TiCl4のいずれかである請求項1または2記載の半導体装置の製造方法。
- 前記オーバーエッチング工程では、総ガス流量に対して、前記反応ガスの添加量を1%以上とし、側壁保護膜を備えたレジストパターンおよびパターニングされた反射防止膜を形成し、前記加工対象層をエッチングする工程では側壁保護膜を備えたレジストパターンと有機反射防止膜の積層パターンをマスクとして前記加工対象層をエッチングする請求項3記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33532997A JP3674279B2 (ja) | 1997-12-05 | 1997-12-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33532997A JP3674279B2 (ja) | 1997-12-05 | 1997-12-05 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11168088A JPH11168088A (ja) | 1999-06-22 |
JP3674279B2 true JP3674279B2 (ja) | 2005-07-20 |
Family
ID=18287310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33532997A Expired - Fee Related JP3674279B2 (ja) | 1997-12-05 | 1997-12-05 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3674279B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100557980B1 (ko) * | 1999-10-20 | 2006-03-07 | 주식회사 하이닉스반도체 | 포토 레지스트 레슨방법 |
JP2015176997A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 金属配線の形成方法 |
CN107910258A (zh) * | 2017-11-01 | 2018-04-13 | 睿力集成电路有限公司 | 金属线的制造方法及隔离金属线的方法 |
-
1997
- 1997-12-05 JP JP33532997A patent/JP3674279B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11168088A (ja) | 1999-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5707883A (en) | Method for manufacturing a semiconductor device using antireflection coating | |
US5910021A (en) | Manufacture of semiconductor device with fine pattens | |
US7410897B2 (en) | Contact plug processing and a contact plug | |
JP2622059B2 (ja) | 半導体集積回路の製造方法 | |
US6798065B2 (en) | Method and apparatus for high-resolution in-situ plasma etching of inorganic and metals films | |
US6156629A (en) | Method for patterning a polysilicon gate in deep submicron technology | |
JP3342164B2 (ja) | 半導体装置およびその製造方法 | |
JPH08255752A (ja) | 反射防止被膜を有する半導体素子およびその製造方法 | |
JP2001308076A (ja) | 半導体装置の製造方法 | |
US6242358B1 (en) | Method for etching metal film containing aluminum and method for forming interconnection line of semiconductor device using the same | |
US6235653B1 (en) | Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer | |
JP2000040671A (ja) | チタニウムアルミニウムナイトライド反射防止膜を利用した半導体素子の金属配線の形成方法 | |
US10957552B2 (en) | Extreme ultraviolet lithography patterning with directional deposition | |
US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
KR100219550B1 (ko) | 반사방지막 및 이를 이용한 패턴형성방법 | |
KR20010014608A (ko) | 반도체 장치의 제조 방법 | |
JP3674279B2 (ja) | 半導体装置の製造方法 | |
JP3700231B2 (ja) | 接続孔の形成方法 | |
US6103630A (en) | Adding SF6 gas to improve metal undercut for hardmask metal etching | |
US6184116B1 (en) | Method to fabricate the MOS gate | |
US6573189B1 (en) | Manufacture method of metal bottom ARC | |
US6924196B1 (en) | Anti-reflective coating and process using an anti-reflective coating | |
US20010005630A1 (en) | Method of filling gap by use of high density plasma oxide film and deposition apparatus therefor | |
JP3109059B2 (ja) | ドライエッチング方法 | |
US6548413B1 (en) | Method to reduce microloading in metal etching |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050418 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |