JP2007501524A - 全体的な設計目標を達成すべく、半導体デバイス中のキャリア移動度の可変な半導体デバイス - Google Patents

全体的な設計目標を達成すべく、半導体デバイス中のキャリア移動度の可変な半導体デバイス Download PDF

Info

Publication number
JP2007501524A
JP2007501524A JP2006522626A JP2006522626A JP2007501524A JP 2007501524 A JP2007501524 A JP 2007501524A JP 2006522626 A JP2006522626 A JP 2006522626A JP 2006522626 A JP2006522626 A JP 2006522626A JP 2007501524 A JP2007501524 A JP 2007501524A
Authority
JP
Japan
Prior art keywords
fin
gate
insulating layer
finfet
carrier mobility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006522626A
Other languages
English (en)
Other versions
JP2007501524A5 (ja
Inventor
ユ ビン
エス． アーメド シブリー
ワン ハイホン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2007501524A publication Critical patent/JP2007501524A/ja
Publication of JP2007501524A5 publication Critical patent/JP2007501524A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Abstract

半導体デバイス（１００）は、基板（１１０）、およびこの基板（１１０）上に形成される絶縁層（１２０）とを含む。第１デバイス（７１０）は第１フィン（１３０）を含む絶縁層（１２０）上に形成される。この第１フィン（１３０）は、絶縁層（１２０）上に形成され、第１アスペクト比を有する。第２デバイス（７２０）は、第２フィン（１３０）を含む絶縁層（１２０）上に形成される。この第２フィン（１３０）は、絶縁層（１２０）上に形成され、第１アスペクト比と異なる第２アスペクト比を有する。

Description

本発明は、半導体デバイス、および半導体デバイスを製造する方法に関する。本発明は特に、ダブルゲートデバイスに適用することができる。
超々大規模集積回路の半導体デバイスに関する密度の高さ、性能の高さに対する拡大する要求は、１００ナノメータ（nm）未満のゲート長のような構造的要素、高い信頼性、および製造処理能力の向上を要求する。構造的要素を１００ｎｍ未満に減少することは、従来の方法の限界に挑むこととなる。
例えば、従来のプレーナ型のＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）のゲート長を１００ｎｍ未満にスケーリングした場合、ソースおよびドレイン間の過度の漏れ電流のような短チャネル効果に関連する問題を克服することがますます困難になる。さらに、移動度低下および多くのプロセス問題によって、さらに小さなデバイス構造を含めるように従来のＭＯＳＦＥＴをスケーリングすることが困難になる。
したがって、ＦＥＴ性能を改善するとともにさらなるデバイス・スケーリングを可能とすべく、新規なデバイス構造が求められている。
ダブルゲートＭＯＳＦＥＴは、既存のプレーナ型のＭＯＳＦＥＴに代わる候補となっている新規なデバイスである。いくつかの点において、ダブルゲートＭＯＳＦＥＴは従来のバルクシリコンＭＯＳＦＥＴよりも優れた特性を呈する。
これらの優れた特性は、ダブルゲートＭＯＳＦＥＴが従来のＭＯＳFＥＴのようにチャネルの片側だけではなくチャネルの２つの側にゲート電極を有することから生ずる。
２つのゲートがある場合、ドレインによって生成される電界はチャネルのソース端からより遮断される。また、２つのゲートはシングルゲートのおよそ２倍の電流を制御することができ、これによりスイッチング信号がより強くなる。
ＦｉｎＦＥＴは、短チャネル耐性に優れている最近のＭＯＳＦＥＴ構造である。
ＦｉｎＦＥＴは、バーティカルフィン（vertical fin）中に形成されるバーティカルチャネルを含んでいる。このＦｉｎＦＥＴ構造は、従来のプレーナ型のＭＯＳＦＥＴで使用されるのと同様のレイアウトや製造技術を使用して製造することができる。
本発明の一形態は、第１フィン・アスペクト比を有する第１ＦｉｎＦＥＴデバイスと、第２フィン・アスペクト比を有する第２ＦｉｎＦＥＴデバイスとを提供する。
本発明のさらなる利点および他の構造は、以下の詳細な説明で記載される。そしてその一部は、以下の検討に基づいて当業者に明白になるであろう。または本発明を実行することによって認識できる。本発明の利点および構造は、添付された請求項で特に指摘されるように理解され、達成される。
本発明によれば、前述およびその他の利点の一部は、基板と、この基板上に形成された絶縁層を含む半導体デバイスによって達成される。
絶縁層上に、第１フィンを含む第１デバイスを形成してもよい。この第１フィンは、絶縁層上に形成され第１フィン・アスペクト比を有し得る。絶縁層上に、第２フィンを含む第２デバイスを形成してもよい。この第２フィンは、絶縁層上に形成され第１フィン・アスペクト比と異なる第２フィン・アスペクト比を有し得る。
本発明の他の態様によれば、半導体デバイスは、絶縁層、およびこの絶縁層上に形成される第１デバイスを含んでいてもよい。
この第１デバイスは、絶縁層上に形成され、第１高さおよび第１幅を有する第１フィンを含むことができる。この第１デバイスはまた、第１フィンの少なくとも３つの側面に形成される第１絶縁層、および第１ゲートを含み得る。
第２デバイスは絶縁層上に形成される。この第２デバイスは、絶縁層上に形成される。この第２デバイスは、絶縁層上に形成され、第２高さおよび第２幅を有している第２フィンを含んでいる。この第２デバイスはまた、第２フィンの少なくとも３つの側面に形成される第２絶縁層、およびこの第２絶縁層に隣接する第２ゲートを含み得る。
第１高さおよび第１幅の第１比は、第２高さおよび第２幅の第２比と異なる。
本発明のさらなる態様によれば、半導体デバイスは、絶縁層、およびこの絶縁層上に形成されるＮ型デバイスを含んでいてもよい。
このＮ型デバイスは、絶縁層上に形成され、第１高さおよび第１幅を有する第１フィンを含み得る。Ｐ型デバイスは、絶縁層上に形成され得る。このＰ型デバイスは、絶縁層上に形成され、第２高さおよび第２幅を有している第２フィンを含み得る。第２幅は、第１幅の所定倍であり得る。Ｎ型デバイスのキャリア移動度がＰ型のデバイスのキャリア移動度とほぼ等しいように、第１高さおよび第２高さを形成してもよい。
本発明の他の利点および構成は、以下の詳細な説明から、当業者に容易に明白になるであろう。図示および記載した実施形態は、本発明を実行するために熟考された最良のモードの例として、記載されている。本発明は、この発明内のすべての様々な明白な点における修正例ができる。このように、図面は、本来例示的なものであって、制限的なものではないとみなされる。
同じ参照符号を有する要素は類似の要素を示している、添付した図面を参照する。
以下、添付の図面に言及して本発明の実施形態を詳細に記載する。異なる図面における同一の参照符号は、同一又は類似の要素を示す。また、以下の詳細な記載は本発明を制限するものではない。代わりに、本発明の範囲は添付の請求項および均等物によって定義される。
本発明による実施形態は異なるフィン・アスペクト比を有する異なるＦｉｎＦＥＴを提供する。これらの異なるフィン・アスペクト比はＦｉｎＦＥＴデバイスの全体的なキャリア移動度を調整するのに使用することができる。
図１は、本発明の実施形態に従って形成された半導体デバイス１００の断面図である。
図１等においては１つのデバイス１００を示すが、半導体分野における当業者は、ここに記載されるプロセスを使用して、半導体デバイス１００と同時に同じウェーハ（またはウェーハの一部、チップ等）上に他のデバイス（例えば、図７の半導体デバイス７１０、７２０等）を形成してもよいことを理解するであろう。
図１を参照して、半導体デバイス１００は、シリコン基板１１０、埋込酸化膜１２０、および埋込酸化膜１２０上のシリコン層１３０を含んだＳＯＩ（silicon on insulator）構造を含んでいてもよい。埋込酸化膜１２０およびシリコン層１３０を、従来の方法により基板１１０上に形成してもよい。
例示的な実施形態においては、埋込酸化膜１２０は酸化シリコンを含んでおり、約１０００Åから約３０００Åの範囲の厚みを有し得る。
シリコン層１３０は、約３００Åから約１５００Åの範囲の厚みを有する多結晶シリコン、または単結晶シリコンを含んでいてもよい。
以下に詳述するように、シリコン層１３０は、ダブルゲート・トランジスタデバイスのフィン構造を形成するのに使用される。
本発明の他の実施形態では、基板１１０および層１３０は、ゲルマニウムのような他の半導体材料、またはシリコンゲルマニウムのような半導体材料の組合せを含んでいてもよい。埋込酸化膜１２０もまた、他の絶縁材料を含んでいてもよい。
後のエッチングプロセスの間に保護キャップとしての役割を果たすシリコン窒化物層または酸化シリコン層（例えばSiO2）のようなトップ絶縁層１４０を、シリコン層１３０上に形成することができる。
例示的な実施形態においては、絶縁層１４０は約１５０Åから約７００Åの範囲の厚みでたい積することができる。次に、後の処理のためのフォトレジストマスク１５０を形成すべく、フォトレジスト材料をたい積してパターン化してもよい。このフォトレジスト材料は、任意の従来方法によりたい積すると共にパターン化することができる。
その後、半導体デバイス１００をエッチングすることができる。例示的な実施形態の１つにおいては、従来の方法で絶縁層１４０およびシリコン層１３０をエッチングするとともにこのエッチングを埋込酸化膜１２０の上で停止させ、フィンを形成してもよい。その後、フォトレジストマスク１５０を除去してもよい。
このフィンを形成した後、（例えば半導体材料のたい積またはエピタキシャル成長によって）フィンの各端部に隣接するソースおよびドレイン領域を形成することができる。
例えば、例示的な実施形態の一例では、ソースおよびドレイン領域を形成すべく、シリコン、ゲルマニウム、またはシリコンとゲルマニウムを組合せた層を従来の方法でたい積し、パターン化し、エッチングしてもよい。
あるいは、フィンを形成するのと同じフォトリソグラフィプロセスでこのソースおよびドレイン領域を形成してもよい。
図２Ａは、このような方法で形成された半導体１００上のフィン構造の概略的な上面図である。
本発明の例示的な実施形態によれば、ソース領域２２０およびドレイン領域２３０は、埋込酸化膜１２０上のフィン構造２１０の端部に隣接するように形成することができる。
図２Ｂは、本発明の例示的な実施形態によるフィン構造２１０の構成を示す図２ＡのＡ−Ａ’線に沿った断面図である。上述したように、構造２１０を形成すべく、絶縁層１４０およびシリコン層１３０をエッチングすることができる。この構造２１０は、シリコン１３０および絶縁性のキャップ１４０を含んでいてもよい。例示的な実施形態においては、シリコンフィン１３０の幅は約１０Åから約１００Åの範囲とすることができる。
ソース／ドレイン領域２２０、２３０は、この時点でまたは後のプロセス段階で（例えばゲートの形成後）ドープすることができる。例えば、ｎ型またはｐ型不純物をソース／ドレイン領域２２０、２３０に注入してもよい。特定の端末装置の必要条件に基づき、特定の注入量およびエネルギーを選択してもよい。当業者は、回路必要条件に基づいてソース／ドレイン注入プロセスを最適化することができるであろう。また、このようなステップは本発明の要旨を過度に不明瞭にしないようにすべく、ここに開示しない。
その後、ソース／ドレイン領域２２０、２３０を活性化すべく、活性アニーリングを実行することができる。
異なる構成の様々なＦｉｎＦＥＴデバイスを、図２Ａおよび図２Ｂに示したデバイス１００から形成することができる。このような異なるＦｉｎＦＥＴデバイスには、（１）ダブルゲートＦｉｎＦＥＴ、（２）πゲートＦｉｎＦＥＴ、（３）ｕゲートＦｉｎＦＥＴ、および（または）（４）ラウンドゲートＦｉｎＦＥＴが含まれる。ＦｉｎＦＥＴのこれら４つの例示的なタイプのデバイスを、以下、本発明の趣旨に沿って記載する。
＜ダブルゲートＦｉｎＦＥＴ＞
図３Ａは、例示的な実施形態による図２Ａおよび図２Ｂの構造２１０からのダブルゲートＦｉｎＦＥＴ３００の形成を示す断面図である。
図３Ａに示すように、フィン１３０の露出した側面上に比較的薄いゲート酸化膜３１０を形成することができる。例えば、ゲート酸化膜３１０をフィン１３０上に熱成長させてもよい。ゲート酸化膜３１０を、フィン１３０の側面上に約５０Åから約１５０Åの厚さに成長させてもよい。
ゲート酸化膜３１０を形成した後、ゲート材料層３２０をフィン構造２１０上にたい積することができる。
例示的な実施形態の一例においては、ゲート材料層３２０は、従来の化学蒸着法（ＣＶＤ）またはその他周知の技術を使用してたい積されたポリシリコンを含んでいてもよい。あるいは、ゲルマニウムまたはシリコンおよびゲルマニウムの組合わせのような他の半導体材料、または様々な金属を、層３２０のゲート材料として使用してもよい。
図３Ｂの上面図に記載するように、ゲート材料層３２０にゲートをパターン化するとともにエッチングして、フィン２１０のチャネル領域を横切って広がるゲート構造３３０を形成してもよい。
生成されたデバイス３００を、広く「ダブルゲートＦｉｎＦＥＴ」と呼ぶことができる。
ゲート構造３３０はリソグラフィ（例えばフォトリソグラフィ）によってゲート材料層３２０に形成することができる。
図３Ａおよび図３Ｂには示していないが、ゲート材料層３２０のエッチングを容易にすべく、ゲート材料層３２０をプレーナ化してもよいし、底反射防止膜（ＢＡＲＣ）および場合によってはトップ反射防止（ＴＡＲ）膜（図示しない）をプレーナ化したゲート材料層３２０にたい積してもよい。
半導体分野における当業者に理解されるであろうように、プレーナ化したゲート材料層３２０およびＢＡＲＣ層は、上に重なるフォトレジスト層をより正確にパターン化することを容易にすることができる。
その結果、約２０ｎｍから約５０ｎｍ程の小さい寸法を有するゲート構造３３０のクリティカルディメンション（ＣＤ）（すなわち、ゲート寸法のような最小フィーチャサイズ）を形成することができる。
ゲート構造３３０は、フィン２１０の側面に隣接するゲート部分と、フィン２１０から離れるように配置されたより大きな電極部分を含んでいてもよい。
ゲート構造３３０の電極部分は、ゲート部分をバイアスする、またはゲート部分を制御する、アクセス可能な電気コンタクトを提供してもよい。
再度図３Ａを参照すると（図３ＢのＡ−Ａ’線の断面）、ダブルゲートＦｉｎＦＥＴ３００のフィン１３０のチャネルは、ゲート酸化膜３１０に隣接するフィン１３０の２つの側壁に沿って存在することができる。
フィン１３０の上面にある比較的厚い絶縁キャップ１４０により、フィン１３０の上面にチャネルが形成されないようになっている。
フィン１３０の２つの側壁に沿ったゲート材料３２０が、フィン１３０の側壁に沿った２つのチャネルを制御する２つのゲート（すなわち”ダブルゲート”）を構成するので、フィン１３０の側壁に沿った２つのチャネルは、ダブルゲートＦｉｎＦＥＴ３００の「ダブルゲート」という呼び方がされる。
このフィン１３０の２つの側壁は共通の結晶配向（例えば、配向＜１１０＞）を有し得る。
フィン１３０の側壁の結晶配向が共通かつ垂直であるので、ダブルゲートＦｉｎＦＥＴ３００のフィン１３０の幅を変更しても、フィン１３０の多数キャリアのモビリティ（すなわちＮ型デバイスにおける電子、Ｐ型デバイスにおけるホール）に影響を与えない。
多数キャリヤのモビリティは、ダブルゲートＦｉｎＦＥＴ３００のフィン１３０の２つの側壁の共通の結晶配向（例えば、配向＜１１０＞）によってもっぱら決定される。
＜πゲートＦＩＮＦＥＴ＞
図４Ａは、本発明の実施形態による図２Ａおよび図２Ｂの構造２１０からのπゲート（パイゲート）ＦｉｎＦＥＴ４００の形成を示す断面図である。
まず、（例えば選択エッチングによって）フィン１３０上の絶縁キャップ１４０を除去し、埋込酸化膜１２０上に被覆されていないフィン１３０を残す。
図４Ａに示すように、フィン１３０の露出した上面および側面に比較的薄いゲート酸化膜４１０を形成することができる。例えば、ゲート酸化膜４１０をフィン１３０上に熱成長させてもよい。ゲート酸化膜４１０を、フィン１３０の上面および側面上に約５０Åから約１５０Åの厚さに成長させてもよい。
ゲート酸化膜４１０を形成した後、ゲート材料層４２０をフィン構造２１０上にたい積することができる。
例示的な実施形態の一例においては、ゲート材料層４２０は、従来の化学蒸着法（ＣＶＤ）またはその他周知の技術を使用してたい積されたポリシリコンを含んでいてもよい。あるいは、ゲルマニウムまたはシリコンおよびゲルマニウムの組合わせのような他の半導体材料、または様々な金属を、層４２０のゲート材料として使用してもよい。
図３Ａでは示されていないが、上述したように、後のゲート形成を容易にすべく、図４Ａに示すようにゲート材料層４２０をプレーナ化してもよい。
図４Ｂの上面図に記載するように、ゲート材料層４２０にゲートをパターン化するとともにエッチングして、フィン２１０のチャネル領域を横切って広がるゲート構造４３０を形成してもよい。
生成されたデバイス４００を、広く「πゲートＦｉｎＦＥＴ」と呼ぶことができる。
ゲート構造４３０はリソグラフィ（例えばフォトリソグラフィ）によってゲート材料層４２０に形成することができる。
図４Ａおよび図４Ｂには示していないが、ゲート材料層４２０のエッチングを容易にすべく、底反射防止膜（ＢＡＲＣ）および場合によってはトップ反射防止（ＴＡＲ）膜（図示しない）をプレーナ化したゲート材料層４２０にたい積してもよい。
上述したように、プレーナ化したゲート材料層４２０およびＢＡＲＣ層は、下位ゲートＣＤを形成し易くする。
ゲート構造４３０は、フィン２１０の側面に隣接するゲート部分と、フィン２１０から離れるように配置されたより大きな電極部分を含んでいてもよい。
ゲート構造４３０の電極部分は、ゲート部分をバイアスする、またはゲート部分を制御する、アクセス可能な電気コンタクトを提供してもよい。
再度図４Ａを参照すると（図４ＢのＡ−Ａ’線の断面）、πゲートＦｉｎＦＥＴ４００のフィン１３０におけるチャネルは、ゲート酸化膜４１０に隣接するフィン１３０の２つの側壁に沿って存在することができる。
フィン１３０の２つの側壁と上面に沿ったゲート材料４２０が、フィン１３０の側壁および上面に沿った３つのチャネルを制御する３つのゲート（すなわち、π型に）を構成するので、フィン１３０の２つの側壁と上面に沿った３つのチャネルは、πゲートＦｉｎＦＥＴ４００の「πゲート」という呼び方がされる。
πゲートＦｉｎＦＥＴ４００のフィン１３０の２つの側壁は共通の結晶配向（例えば、配向＜１１０＞）を有しており、フィン１３０の上面は異なる結晶配向（例えば、配向＜１００＞）を有し得る。
フィン１３０のチャネルの結晶配向が異なるので、ダブルゲートＦｉｎＦＥＴ３００と異なり、πゲートＦｉｎＦＥＴ４００のフィン１３０の幅および（または）高さを変更すると、フィン１３０の多数キャリアのモビリティに影響を与える。
この点に関して、フィン１３０についての「フィン・アスペクト比」をＨ／Ｗ（Ｈがフィン１３０の高さで、Ｗがフィン１３０の幅）として形成することが有用である。図４Ａには、πゲートＦｉｎＦＥＴ４００のフィン１３０の高さＨと幅Ｗを示される。
多数キャリアについてのキャリアの移動度は、他の結晶の配向（例えば、配向＜１１０＞）よりも、ある結晶の配向（例えば、配向＜１００＞）の方が高くなり得る。
２つの異なる結晶方向に沿ったチャネルを有するフィン１３０については、全体的なキャリア移動度は、フィン１３０の側面および上面のキャリア移動度の「平均」であり得る。
ここで使用される「平均」という用語は、フィン１３０の側壁および上面のキャリア移動度を重み付けして組み合わせることをも意味するように緩やかに解釈されるべきであって、厳密な数学的な平均ではないことを注目すべきである。
このフィン１３０の全体的なモビリティは、フィン１３０の側面のチャネルとフィン１３０の上面のチャネルの端部とが近いとなった様々な物理的原因により正確な数学的定義ができない可能性がある。
しかしながら、フィン・アスペクト比Ｈ／Ｗ（すなわち）、フィン１３０の幅Ｗに対する高さＨの比率）を変えることによって、フィン１３０の全体的なキャリア移動度を調整することができる。
このフィン１３０の全体的なキャリア移動度は、その結晶配向によりフィン１３０の上面と側面のどちらがより高いキャリア移動度を有するかにより、フィン・アスペクト比Ｈ／Ｗが増加するにつれて増加または低減する。
しかしながら、ここでの開示に基づき、πゲートＦｉｎＦＥＴ４００のフィン１３０の所望する全体的なキャリア移動度を達成するための、フィン１３０のフィン・アスペクト比Ｈ／Ｗに対する適切な調整（すなわち、どちらの方向をどれだけ高くするか、または低くするか）を、当業者であれば特段の実験をすることなくできるであろう。
例えば、フィン１３０のフィン・アスペクト比Ｈ／Ｗに対する適切な調節は、使用される特定の製造プロセス／材料に基づくものであってもよいし、様々なテストデバイスの構築および（または）デバイス・モデリングにより、不要な実験をしないで決定してもよい。
＜ＵゲートＦＩＮＦＥＴ＞
図５Ａは、本発明の実施形態による図２Ａおよび図２Ｂの構造２１０からのｕゲートＦｉｎＦＥＴ５００の形成を示す断面図である。
図５Ａに示すように、埋込酸化膜１２０の部分を除去するのに従来のエッチングケミストリを使用することができる。このエッチングの間、フィン１３０の下の埋込酸化膜１２０の部分を除去することができる。フィン１３０より下の側面のアンダーカットは、フィン１３０より下の埋込酸化膜１２０をさらにエッチングする後のプロセスを促進するのに使用することができる。
その後、フィン１３０より下の埋込酸化膜１２０の一部を貫通する横方向のエッチングを実行すべく、第２のエッチングを実行してもよい。
図３Ｂに示すように、フィン１３０より下に位置する埋込酸化膜１２０を貫通する横方向のエッチングを実行すべく、典型的な実施形態の１つにおいては、例えば高圧力のHBrを使用する等方性エッチングを実行してもよい。
フィン１３０は、図５Ｂに示す断面の埋込酸化膜１２０の上に、実質的にサスペンド（浮遊）されている。
しかしながら、フィン１３０の端部はまだ埋込酸化膜１２０に付着しており、図５Ｂに示すフィン２１０のサスペンドされた部分は、ソース／ドレイン領域２２０、２３０のそれぞれと隣接するフィン２１０の端部において埋込酸化膜１２０に支持される。
その後、ゲート絶縁層をたい積することができる。例えば、図５Ｃに示すように、ゲート絶縁層として働く薄い酸化膜５１０をフィン１３０の露出した側面および底面に熱成長させてもよい。酸化膜５１０は、約１０Åから約３０Åの厚さに成長させてもよい。一方、フィン１３０の上面は、絶縁キャップ１４０により保護される。
その後、図５Ｃに示すように、フィン構造２１０の周りにゲート材料層５２０をたい積することができる。
ゲート材料層５２０は、後に形成されるゲート電極のゲート材料を含んでいるとともに、従来の化学蒸着法（ＣＶＤ）を使用して、約５００Åから約１０００Åの範囲の厚みにたい積されたポリシリコンを含んでいてもよい。あるいは、ゲルマニウムまたはシリコンおよびゲルマニウムの組合わせのような他の半導体材料、または様々な金属を、層３２０のゲート材料として使用してもよい。
その後、ゲート材料層５２０をプレーナ化することができる。例えば、図５Ｃに示すように、ゲート材料の鉛直方向における高さが絶縁キャップ１４０と等しいまたはほとんど等しくなるように、化学的機械的研磨（ＣＭＰ）を実行してもよい。
図５Ｃに示すように、フィン１３０のチャネル領域のゲート材料層５２０の断面はＵ字型である。またゲート材料は、フィン１３０の２つの側面および下面において、フィン１３０を取り囲む。
一方、フィン１３０の上面は、絶縁キャップ１４０によって被覆される。
その後、ｕゲートＦｉｎＦＥＴ５００のゲート電極５３０、５４０を形成すべく、ゲート材料層５２０をパターン化し、エッチングしてもよい。
例えば、図５Ｄは、ゲート電極５３０、５４０を形成した後の、本発明のｕゲートＦｉｎＦＥＴ５００の上面図を示す。
図示のように、ｕゲートＦｉｎＦＥＴ５００は、フィン１３０の側面および底面を囲むゲート材料５２０（図５Ｃ）、およびゲート電極５３０、５４０を有する構造を含んでいる。簡略化のため、フィン２１０の側面および下面を取り囲むゲート絶縁膜４１０は、図７に図示していない。
再度図５Ｃを参照すると（図５ＤのＡ−Ａ’線の断面）、ｕゲートＦｉｎＦＥＴ５００のフィン１３０におけるチャネルは、ゲート酸化膜５１０に隣接するフィン１３０の２つの側壁および底面に沿って存在することができる。
フィン１３０の２つの側壁と底面に隣接するゲート材料５２０が、フィン１３０の側壁および底面に沿った３つのチャネルを制御する３つのゲート（すなわち、Ｕ型に）を構成するので、フィン１３０の２つの側壁と底面に沿った３つのチャネルは、ｕゲートＦｉｎＦＥＴ５００の「ｕゲート」という呼び方がされる。
ｕゲートＦｉｎＦＥＴ５００のフィン１３０の２つの側壁は共通の結晶配向（例えば、配向＜１１０＞）を有しており、フィン１３０の底面は異なる結晶配向（例えば、配向＜１００＞）を有し得る。
フィン１３０のチャネルの結晶配向が異なるので、πゲートＦｉｎＦＥＴ４００と同様に、ｕゲートＦｉｎＦＥＴ５００のフィン１３０のアスペクト比Ｈ／Ｗを変更すると、フィン１３０の多数キャリアのモビリティに影響を与える。
実際上、アスペクト比Ｈ／Ｗに基づくｕゲートＦｉｎＦＥＴ５００のフィン１３０の全体的なモビリティは、（必ずしも一致しないが）上述したπゲートＦｉｎＦＥＴ４００のフィン１３０の全体的なモビリティとの関連性が高い。
この類似性は、第３チャネルがフィン１３０の上面または底面に位置するかの違いを有する、π型ゲートとｕ型ゲートの間の構造の類似によるものである。
πゲートＦｉｎＦＥＴ４００と同様に、ｕゲートＦｉｎＦＥＴ５００のフィン１３０の全体的なモビリティは、フィン・アスペクト比Ｈ／Ｗを変化することにより調整することができる。
このフィン１３０の全体的なキャリア移動度は、その結晶配向によりフィン１３０の底面と側面のどちらがより高いキャリア移動度を有するかにより、フィン・アスペクト比Ｈ／Ｗが増加するにつれて増加または低減する。
しかしながら、ここでの開示に基づき、ｕゲートＦｉｎＦＥＴ５００のフィン１３０の所望する全体的なキャリア移動度を達成するための、フィン１３０のフィン・アスペクト比Ｈ／Ｗに対する適切な調整を、当業者であれば特段の実験をすることなくできるであろう。
＜ラウンドゲートＦＩＮＦＥＴ＞
図６Ａは、本発明の実施形態による図２Ａおよび図２Ｂの構造２１０からのラウンドゲートＦｉｎＦＥＴ６００の形成を示す断面図である。
図５Ａについて上述したように、埋込酸化膜１２０の部分を除去するのに従来のエッチングケミストリを使用することができる。
その後、フィン１３０より下の埋込酸化膜１２０の一部を横にエッチングすべく、第２のエッチングを実行してもよい。
図５Ｂに示すように、フィン１３０より下に位置する埋込酸化膜１２０を貫通する横方向のエッチングを実行すべく、典型的な実施形態の１つにおいては、例えば高圧力のHBrを使用する等方性エッチングを実行してもよい。
フィン１３０は、図５Ｂに示す断面の埋込酸化膜１２０の上に、実質的にサスペンド（浮遊）されている。
図５Ｂと異なり、ラウンドゲートＦｉｎＦＥＴ６００を形成する際、（例えば選択エッチングによって）フィン１３０上の絶縁キャップ１４０を除去し、埋込酸化膜１２０上に被覆されていないフィン１３０を残す。
次に、フィン１３０上にゲート絶縁層を形成することができる。例えば、図６に示すように、ゲート絶縁層として働く薄いゲート酸化膜６１０を、フィン１３０の露出した全面に熱成長させてもよい。ゲート酸化膜６１０を、約１０Åから約３０Åの厚さに成長させてもよい。一方、フィン１３０の上面は、絶縁キャップ１４０により保護される。
その後、図６Ａに示すように、フィン構造２１０の周りにゲート材料層６２０をたい積することができる。
ゲート材料層６２０は、後に形成されるゲート電極のゲート材料を含んでいるとともに、従来の化学蒸着法（ＣＶＤ）を使用して、約５００Åから約１０００Åの範囲の厚みにたい積されたポリシリコンを含んでいてもよい。あるいは、ゲルマニウムまたはシリコンおよびゲルマニウムの組合わせのような他の半導体材料、または様々な金属をゲート材料として使用してもよい。
その後、ラウンドゲートＦｉｎＦＥＴ６００のゲート電極６３０を形成すべく、ゲート材料層６２０をパターン化し、エッチングしてもよい。
例えば、図６Ｂは、ゲート電極６３０を形成した後の、本発明のラウンドゲートＦｉｎＦＥＴ６００の上面図を示す。
図示のように、ラウンドゲートＦｉｎＦＥＴ６００は、フィン１３０の４つの全ての側面を囲むゲート材料６２０（図６Ａ）、およびゲート電極６３０を有する構造を含んでいる。
再度図６Ａを参照すると（図６ＢのＡ−Ａ’線の断面）、ラウンドゲートＦｉｎＦＥＴ６００のフィン１３０におけるチャネルは、ゲート酸化膜６１０に隣接するフィン１３０の２つの側壁、上面、および底面に沿って存在することができる。
フィン１３０の２つの側壁、上面、および底面に隣接するゲート材料６２０が、フィン１３０の側壁および底面に沿った４つのチャネルを制御するフィン１３０を”取り囲む（around）”４つのゲートを構成するので、フィン１３０の２つの側壁、上面、および底面に沿った４つのチャネルは、ラウンドゲートＦｉｎＦＥＴ６００の「ラウンドゲート」という呼び方がされる。
ラウンドゲートＦｉｎＦＥＴ６００のフィン１３０の２つの側壁は共通の結晶配向（例えば、配向＜１１０＞）を有しており、フィン１３０の上面および底面は異なる共通の結晶配向（例えば、配向＜１００＞）を有し得る。
フィン１３０のチャネルの結晶配向が異なるので、πゲートＦｉｎＦＥＴ４００およびｕゲートＦｉｎＦＥＴ５００と同様に、ラウンドゲートＦｉｎＦＥＴ６００のフィン１３０のアスペクト比Ｈ／Ｗを変更すると、フィン１３０の多数キャリアのモビリティに影響を与える。
実際上、アスペクト比Ｈ／Ｗに基づくラウンドゲートＦｉｎＦＥＴ６００のフィン１３０の全体的なモビリティは、少なくとも、ラウンドゲートのＦｉｎＦＥＴ６００のフィン１３０がπゲートＦｉｎＦＥＴ４００およびｕゲートＦｉｎＦＥＴ５００より１つ多い水平方向のチャネルを有するので、πゲートＦｉｎＦＥＴ４００およびｕゲートＦｉｎＦＥＴ５００と多少異なる振る舞いをする可能性がある。
πゲートＦｉｎＦＥＴ４００と同様に、ラウンドゲートＦｉｎＦＥＴ６００のフィン１３０の全体的なモビリティは、フィン・アスペクト比Ｈ／Ｗを変化することにより調整することができる。
このフィン１３０の全体的なキャリア移動度は、その結晶配向によりフィン１３０の上面／底面と側面のどちらがより高いキャリア移動度を有するかにより、フィン・アスペクト比Ｈ／Ｗが増加するにつれて増加または低減する。
しかしながら、ここでの開示に基づき、ラウンドゲートＦｉｎＦＥＴ６００のフィン１３０の所望する全体的なキャリア移動度を達成するための、フィン１３０のフィン・アスペクト比Ｈ／Ｗに対する適切な調整を、当業者であれば特段の実験をすることなくできるであろう。
＜異なるキャリア移動度を有する例示的な実施形態＞
図７は、本発明の例示的な実施例によるＦｉｎＦＥＴデバイス７１０、７２０および７３０を含むウェーハの概略的な上面図である。
埋込酸化膜１２０はウェーハ（またはチップ）を示す。このウェーハの上には図示の３つのデバイス７１０、７２０および７３０が形成される。
デバイス７１０、７２０および７３０のうち少なくとも２つのデバイスの全体的なキャリア移動度が異なり得る。
デバイス７１０、７２０および７３０はすべてπゲートＦｉｎＦＥＴ４００、ｕゲートＦｉｎＦＥＴ５００、およびラウンドゲートＦｉｎＦＥＴ６００のいずれかのタイプのデバイスとすることができる。
あるいは、デバイス７１０、７２０および７３０は、ダブルゲートＦｉｎＦＥＴ３００、πゲートＦｉｎＦＥＴ４００、ｕゲートＦｉｎＦＥＴ５００およびラウンドゲートＦｉｎＦＥＴ６００のうち、複数の異なるタイプのデバイスを含み得る。
例えば、ダブルゲートＦｉｎＦＥＴ３００と、πゲートＦｉｎＦＥＴ４００、ｕゲートＦｉｎＦＥＴ５００およびラウンドゲートＦｉｎＦＥＴ６００の１つは同じフィンアスペクト比Ｈ／Ｗを有し得るが、それにも関わらず、ＦｉｎＦＥＴ４００／５００／６００のさらなる垂直方向のチャネルにより、これらの全体的なキャリア移動度はどれも異なる。
さらに、デバイス７１０、７２０および７３０のすべてをＮ型ＭＯＳ（ＮＭＯＳ）デバイス、Ｐ型ＭＯＳ（ＰＭＯＳ）デバイス、またはＮＭＯＳデバイスとＰＭＯＳデバイスの組み合わせ（例えばＣＭＯＳ（complementary MOS））としてもよい。デバイス７１０、７２０および７３０は他のデバイスと接続または相互接続され得るが、本発明を明確にするため、これらの接続については図７に示していない。
ここでの開示を考慮して、様々な設計上の理由により、異なるデバイス（例えばデバイス７１０および７２０）を、（異なるフィン・アスペクト比Ｈ／Ｗにより）全体的なキャリア移動度が異なるように形成することができることを当業者は理解するであろう。
例えば、全体的なキャリア移動度は、デバイス７１０／７２０のタイプに基づき異なり得る。
本発明の実施形態の一例においては、ＮＭＯＳデバイスを、選択されたフィン・アスペクト比による全体的なキャリア移動度を有するようにし、同じウェーハ／チップ上のＰＭＯＳデバイスは、これとは異なるように選択されたフィン・アスペクト比による全体的なキャリア移動度を備えるものとする。これにより、ＮＭＯＳデバイスのキャリア移動度がＰＭＯＳデバイスのキャリア移動度よりも大きさにおいて（すなわち、絶対値）より大きくなるように形成することができる。
あるいは、ＰＭＯＳデバイスを、同じウェーハ／チップ上のＮＭＯＳデバイスの全体的なキャリア移動度より絶対値においてより大きい全体的なキャリア移動度で形成してもよい。
あるいは、デバイスの全体的なキャリア移動度がほぼ等しくなるように、ＮＭＯＳデバイス（例えばデバイス７１０）およびＰＭＯＳデバイス（例えばデバイス７２０）のフィン・アスペクト比を選択してもよい。
また、与えられた回路素子（例えばインバータ、ＮＡＮＤゲート、メモリエレメント、ＮＯＲゲートなど）内のフィン・アスペクト比Ｈ／Ｗを変化することは有利である。
例えば単一の回路素子内において、１つのＦｉｎＦＥＴデバイス７１０は第１フィン・アスペクト比Ｈ／Ｗ１を持ち得る。
回路素子内の他のＦｉｎＦＥＴデバイス７２０は、デバイス７１０／７２０間の駆動電流のバランスをとるために、第２フィン・アスペクト比Ｈ／Ｗ２を持ち得る。
本発明のある実施形態においては、（例えば図７のデバイス７１０のソース／ドレイン領域をデバイス７２０のドレイン／ソースに接続することによって）回路素子のデバイス７１０および７２０の異なるアスペクトのフィンを、電気的に接続してもよい。
これに変えて、またはさらに、フィン・アスペクト比Ｈ／Ｗを回路素子間において変化させてもよい。
例えば、１つの回路素子は１つ以上のＦｉｎＦＥＴデバイスを含んでいてもよい。また、ＦｉｎＦＥＴデバイス７１０は第１フィン・アスペクト比Ｈ／Ｗ１を有し、このアスペクト比により定まる第１の全体的なキャリア移動度を有する。
分離した回路素子は、第２フィン・アスペクト比Ｈ／Ｗ２を有し、このアスペクト比により定まる第２の全体的なキャリア移動度を有する１つ以上のＦｉｎＦＥＴデバイス７２０を含み得る。
さらに、ここに示した本発明のデバイス７１０ないし７３０のフィン・アスペクト比を変えることによって、様々な設計上の制約に応えることができる。
例えば、デバイス７１０および７２０は、それぞれＣＭＯＳデバイスのＮＭＯＳとＰＭＯＳの構成部分であり得る。
さらに、ＰＭＯＳチャネル幅がＮＭＯＳチャネル幅に対して２：１の比率を有するような（単なる例示である）、既存のデザイン・ルールが存在していることがあるので、この方法により配置される、典型的な、プレーナＭＯＳＦＥＴデバイスの駆動電流は、既存の関係を有している。
デバイス７１０および７２０の駆動電流の既存の関係を維持している一方で、デバイス７１０および７２０のフィン・アスペクト比を調整することにより、チャネル幅の比率を（例えば３：２に）異なるようにすることができる。
すなわち、デバイス７１０および７２０のそれぞれの幅Ｗ１、Ｗ２が３：２の比率を持つようにすることができ、デバイス７１０および７２０のそれぞれの高さＨ１およびＨ２を調整し、それぞれのフィン・アスペクト比Ｈ１／Ｗ１およびＨ２／Ｗ２が既存の駆動電流関係を得られるようにしてもよい。
あるいは、デバイス７１０および７２０の駆動電流の新しい関係を生成する一方で、デバイス７１０および７２０のフィン・アスペクト比を調整することにより、同じチャネル幅の比率（例えば２：１）となるようにすることができる。
すなわち、デバイス７１０および７２０のそれぞれの幅Ｗ１、Ｗ２が２：１の比率を有するようにすることができ、デバイス７１０および７２０のそれぞれの高さＨ１およびＨ２を調整し、それぞれのフィン・アスペクト比Ｈ１／Ｗ１およびＨ２／Ｗ２が新しい駆動電流関係（例えばデバイス７１０／７２０間の駆動電流が等しい関係）を生成するようにしてもよい。
当業者は、パターン化に使用するマスク（例えば図２Ｂのフィン１３０を形成するのに使用される図１のフォトレジストマスク１５０）を調整することにより、異なるデバイス７１０／７２０のフィン幅（例えば、幅Ｗ１およびＷ２）が選択されることを認識するであろう。
同様に、フィン１３０の選択的なマスキングおよび露出している他のフィン１３０をエッチングしてこれらの高さを低くすることにより、異なるデバイス７１０／７２０のフィンの高さ（例えば、高さＨ１およびＨ２）が選択され得る。
このように、本発明によれば、異なるフィン・アスペクト比を有する、異なるＦｉｎＦＥＴデバイス７１０／７２０／７３０を形成することができる。これらの異なるデバイス７１０／７２０／７３０を同じウェーハまたはチップ上に形成することができるとともに、同一の全体的なキャリア移動度または異なるキャリア移動度を呈することができる。
生成した構造は、短チャネル耐性に優れているので有利である。さらに、本発明はフレキシビリティを増加すると共に、従来のプロセスに容易に統合することができる。
＜他の実施形態＞
いくつかの実施形態においては、上述した他のものとは異なるラウンドゲートＦｉｎＦＥＴを形成することが望ましい。
図８Ａないし図８Ｃは、本発明の他の実施形態によるラウンドゲートＦｉｎＦＥＴ８００の形成を示す断面図である。
図８Ａは、（図２Ｂと同じように）フィンを形成した後のプロセス段階を示す断面図である。第１絶縁層８３０、第２絶縁層８２０、および基板８１０上にシリコン・フィン８４０を形成することができる。図８Ａには示していないが、（図２Ａと同じように）フィン８４０の一方の端部はソース及びドレイン領域と接続されている。
その後、図８Ｂに示すように、選択エッチングを実行して、フィン８４０より下の第１絶縁層８３０の部分を除去してもよい。
フィン８４０は、第２絶縁層８２０上に、実質的にサスペンド（浮遊）されている。
しかしながら、フィン８４０の端部はまだ第１絶縁層８３０に付着しており、図８Ｂに示すフィン８４０のサスペンドされた部分は、図示しないソース／ドレイン領域に隣接するフィン８４０の端部において第１絶縁層８３０に支持される。
その後、フィン８４０上にゲート絶縁層をたい積することができる。例えば、図８Ｃに示すように、ゲート絶縁層として働く薄い酸化膜８５０をフィン８４０の全ての露出面に熱成長させてもよい。酸化膜８５０は、約１０Åから約３０Åの厚さに成長させてもよい。
その後、図６Ａに示すように、フィン構造８４０の周りにゲート材料層８６０をたい積することができる。
ゲート材料層８６０は、後に形成されるゲート電極のゲート材料を含んでいるとともに、従来の化学蒸着法（ＣＶＤ）を使用して、約５００Åから約１０００Åの範囲の厚みにたい積されたポリシリコンを含んでいてもよい。あるいは、ゲルマニウムまたはシリコンおよびゲルマニウムの組合わせのような他の半導体材料、または様々な金属を、層３２０のゲート材料として使用してもよい。
その後、ここに記載したように、ゲート材料層８６０をラウンドゲートＦｉｎＦＥＴ８００のゲートおよびゲート電極にパターン化することができる。
前記記載においては、本発明について理解し易いように、特定の材料、構造、化学薬品、プロセス等のような多数の特定の詳細を記載している。
しかしながら、特にここに記載した詳細によることなく、本発明を実行することができる。その他、不必要に本発明の内容を不明瞭にしないように、周知のプロセス構造は詳細に記載していない。
本発明による、半導体デバイスを製造するのに使用される絶縁層および導電層は、従来のたい積技術によってたい積してもよい。例えば、低圧ＣＶＤ（ＬＰＣＶＤ）およびエンハンストＣＶＤ（ＥＣＶＤ）を含んだ様々な種類のＣＶＤプロセスのようなメタライゼーション技術を使用することができる。
本発明は、様々な種類の半導体デバイスの形成に適用可能である。したがって、不必要に本発明の内容を不明瞭にしないようにその詳細は記載しない。本発明を実行する際に、従来のたい積技術、フォトリソグラフィ技術、およびエッチング技術を使用してもよい。なお、このような技術の詳細についてはここでは詳述していない。
さらに、ＦｉｎＦＥＴデバイス４００／５００／６００の側面は結晶配向＜１１０＞を有するとともに、上面／下面は結晶配向＜１００＞を有するものとして記載したが、これらのデバイスを製造することで、側面は結晶配向＜１００＞となり、上面／下面は他の結晶配向＜１１０＞または＜１１１＞となる場合もある。
本発明の好ましい実施形態およびその多様性のうちのいくつかの例のみが、本発明において開示されると共に記載される。本発明は、様々な他の組合わせおよび環境において使用できると共に、ここに記載されるような本発明の概念の範囲内の変形または修正することができるものとして理解される。
明示がない場合には、本出願の詳細な説明の中で使用されるどの要素、指示またはステップも本発明に重要または本質的なものとして解釈すべきではない。
ここに使用される、「ある（a）」と言う言葉は、１つ以上のものを含むように意図される。１つのものを示すような場合には「１つの（one）」またはこれに類する言葉を使用している。本発明の範囲は、請求の範囲およびこれらの均等物によって定義される。
本発明の実施形態によるフィンの形成に使用される例示的な層を示す断面図。 本発明の例示的な実施形態によるフィン構造の概略的な上面図。 本発明の例示的な実施形態による図２Ａのフィン構造の形成を示す断面図。 本発明の例示的な実施形態による図２ＢのデバイスからのダブルゲートＦｉｎＦＥＴの形成を示す断面図。 本発明の例示的な実施形態による図２ＢのデバイスからのダブルゲートＦｉｎＦＥＴの形成を示す上面図。 本発明の例示的な実施形態による図２ＢのデバイスからのπゲートＦｉｎＦＥＴの形成を示す断面図。 本発明の例示的な実施形態による図２ＢのデバイスからのπゲートＦｉｎＦＥＴの形成を示す上面図。 本発明の例示的な実施形態による図２ＢのデバイスからのｕゲートＦｉｎＦＥＴの形成を示す断面図。 本発明の例示的な実施形態による図２ＢのデバイスからのｕゲートＦｉｎＦＥＴの形成を示す断面図。 本発明の例示的な実施形態による図２ＢのデバイスからのｕゲートＦｉｎＦＥＴの形成を示す断面図。 本発明の例示的な実施形態による図２ＢのデバイスからのｕゲートＦｉｎＦＥＴの形成を示す上面図。 本発明の例示的な実施形態による図２ＢのデバイスからのラウンドゲートＦｉｎＦＥＴの形成を示す断面図。 本発明の例示的な実施形態による図２ＢのデバイスからのラウンドゲートＦｉｎＦＥＴの形成を示す上面図。 本発明の例示的な実施形態による図３Ａないし図６Ｂのデバイスのいずれかを含むウェーハの上面図。 本発明の他の例示的な実施形態によるラウンドゲートＦｉｎＦＥＴの形成を示す断面図。 本発明の他の例示的な実施形態によるラウンドゲートＦｉｎＦＥＴの形成を示す断面図。 本発明の他の例示的な実施形態によるラウンドゲートＦｉｎＦＥＴの形成を示す断面図。

Claims (10)

  1. 基板（１１０）と、
    前記基板（１１０）上に形成される絶縁層（１２０）と、
    前記絶縁層（１２０）上に形成されるとともに、第１フィンアスペクト比を有する第１フィン（１３０）を含む、前記絶縁層（１２０）上に形成される第１デバイス（７１０）と、
    前記絶縁層（１２０）上に形成されるとともに、前記第１フィンアスペクト比と異なる第２フィンアスペクト比を有する第２フィン（１３０）を含む、前記絶縁層（１２０）上に形成される第２デバイス（７２０）と、
    を含む、半導体デバイス（１００）。
  2. 前記第１デバイス（７１０）はＮＭＯＳデバイスであり、前記第２デバイス（７２０）はＰＭＯＳデバイスである、請求項１記載の半導体デバイス（１００）。
  3. 前記第１デバイス（７１０）および前記第２デバイス（７２０）は、単一の回路素子に含まれる、請求項１記載の半導体デバイス（１００）。
  4. 前記第１デバイス（７１０）の前記第１フィン（１３０）の第１キャリア移動度は、前記第２デバイス（７２０）の前記第２フィン（１３０）の第２キャリア移動度と異なる、請求項１記載の半導体デバイス（１００）。
  5. 前記第１デバイス（７１０）は、
    前記第１フィン（１３０）の少なくとも３つの面上に形成される第１ゲート絶縁層（４１０）（５１０）（６１０）と、
    前記第１フィン（１３０）の少なくとも３つの面上に形成される第１ゲート材料層（４２０）（５２０）（６２０）と、
    をさらに含んでおり、
    前記第２デバイス（７２０）は、
    前記第２フィン（１３０）の少なくとも３つの面上に形成される第２ゲート絶縁層（４１０）（５１０）（６１０）と、
    前記第２フィン（１３０）の少なくとも３つの面上に形成される第１ゲート材料層（４２０）（５２０）（６２０）と、
    をさらに含む、請求項１記載の半導体デバイス（１００）。
  6. 前記第１ゲート絶縁層（６１０）と前記第１ゲート材料層（６２０）は、前記第１フィン（１３０）の４つの面上に形成される、請求項５記載の半導体デバイス（１００）。
  7. 前記第２ゲート絶縁層（６１０）と前記第２ゲート材料層（６２０）は、前記第２フィン（１３０）の４つの面上に形成される、請求項６記載の半導体デバイス（１００）。
  8. 絶縁層（１２０）と、
    前記絶縁層（１２０）上に形成され、第１高さおよび第１幅を有する第１フィン（１３０）、前記第１フィン（１３０）の少なくとも３つの面上に形成される第１ゲート絶縁層（４１０）（５１０）（６１０）、および前記第１ゲート絶縁層（４１０）（５１０）（６１０）に隣接する第１ゲート（４３０）（５３０）（６３０）を含む、前記絶縁層（１２０）上に形成される第１デバイス（７１０）と、
    前記絶縁層（１２０）上に形成され、第２高さおよび第２幅を有する第２フィン（１３０）、前記第２フィン（１３０）の少なくとも３つの面上に形成される第２ゲート絶縁層（４１０）（５１０）（６１０）、および前記第２ゲート絶縁層（４１０）（５１０）（６１０）に隣接する第２ゲート（４３０）（５３０）（６３０）を含む、前記絶縁層（１２０）上に形成される第２デバイス（７２０）と、
    を含み、前記第１高さと前記第１幅の第１比は、前記第２高さと前記第２幅の第２比と異なる、
    半導体デバイス（１００）。
  9. 前記絶縁層（１２０）上に形成され、第３高さおよび第３幅を有する第３フィン（１３０）、前記第３フィン（１３０）の少なくとも３つの面上に形成される第３ゲート絶縁層（４１０）（５１０）（６１０）、および前記第３ゲート絶縁層（４１０）（５１０）（６１０）に隣接する第３ゲート（４３０）（５３０）（６３０）を含む、前記絶縁層（１２０）上に形成される第３デバイス（７３０）をさらに含んでおり、
    前記第３高さと前記第３幅の第３比は、前記第１比および前記第２比と異なる、請求項８記載の半導体デバイス（１００）。
  10. 絶縁層（１２０）と、
    前記絶縁層（１２０）上に形成され、第１高さおよび第１幅を有する第１フィン（１３０）を含む、前記絶縁層（１２０）上に形成されるＮ型デバイス（７１０）と、
    前記絶縁層（１２０）上に形成され、第２高さおよび第２幅を有する第２フィン（１３０）を含む、前記絶縁層（１２０）上に形成されるＰ型デバイス（７２０）と、
    を含んでおり、
    前記第２幅は、前記第１幅の所定倍であり、
    前記Ｎ型デバイス（７１０）のキャリア移動度が前記Ｐ型デバイス（７２０）のキャリア移動度とほぼ等しいように、前記第１高さおよび前記第２高さが形成される、
    半導体デバイス（１００）。
JP2006522626A 2003-08-05 2004-07-28 全体的な設計目標を達成すべく、半導体デバイス中のキャリア移動度の可変な半導体デバイス Pending JP2007501524A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/633,504 US7095065B2 (en) 2003-08-05 2003-08-05 Varying carrier mobility in semiconductor devices to achieve overall design goals
PCT/US2004/024590 WO2005034207A2 (en) 2003-08-05 2004-07-28 Varying carrier mobility on finfet active surfaces to achieve overall design goals

Publications (2)

Publication Number Publication Date
JP2007501524A true JP2007501524A (ja) 2007-01-25
JP2007501524A5 JP2007501524A5 (ja) 2007-08-02

Family

ID=34115850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006522626A Pending JP2007501524A (ja) 2003-08-05 2004-07-28 全体的な設計目標を達成すべく、半導体デバイス中のキャリア移動度の可変な半導体デバイス

Country Status (8)

Country Link
US (1) US7095065B2 (ja)
JP (1) JP2007501524A (ja)
KR (1) KR101042713B1 (ja)
CN (1) CN1826696B (ja)
DE (1) DE112004001442T5 (ja)
GB (1) GB2419234B (ja)
TW (1) TWI363421B (ja)
WO (1) WO2005034207A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11670675B2 (en) 2020-12-04 2023-06-06 United Semiconductor Japan Co., Ltd. Semiconductor device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855607B2 (en) * 2003-06-12 2005-02-15 Advanced Micro Devices, Inc. Multi-step chemical mechanical polishing of a gate area in a FinFET
US6946377B2 (en) * 2003-10-29 2005-09-20 Texas Instruments Incorporated Multiple-gate MOSFET device with lithography independent silicon body thickness and methods for fabricating the same
US7087471B2 (en) * 2004-03-15 2006-08-08 International Business Machines Corporation Locally thinned fins
FR2899017A1 (fr) * 2006-03-21 2007-09-28 St Microelectronics Sa Procede de realisation d'un transistor a canal comprenant du germanium
EP2013900A1 (en) * 2006-04-26 2009-01-14 Koninklijke Philips Electronics N.V. Non-volatile memory device
US7517764B2 (en) * 2006-06-29 2009-04-14 International Business Machines Corporation Bulk FinFET device
US8883597B2 (en) * 2007-07-31 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
FR2928028B1 (fr) * 2008-02-27 2011-07-15 St Microelectronics Crolles 2 Procede de fabrication d'un dispositif semi-conducteur a grille enterree et circuit integre correspondant.
FR2928029B1 (fr) * 2008-02-27 2011-04-08 St Microelectronics Crolles 2 Procede de fabrication d'un dispositif semi-conducteur a grille enterree et circuit integre correspondant.
JP5718585B2 (ja) * 2010-05-19 2015-05-13 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法、並びにデータ処理システム
US20120146101A1 (en) * 2010-12-13 2012-06-14 Chun-Hsien Lin Multi-gate transistor devices and manufacturing method thereof
US9059001B2 (en) * 2011-12-16 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with biased feature
WO2013095550A1 (en) 2011-12-22 2013-06-27 Intel Corporation Semiconductor device having a necked semiconductor body and method of forming semiconductor bodies of varying width
CN103474461B (zh) * 2012-06-06 2016-01-06 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
US8841189B1 (en) * 2013-06-14 2014-09-23 International Business Machines Corporation Transistor having all-around source/drain metal contact channel stressor and method to fabricate same
US9425275B2 (en) 2014-06-13 2016-08-23 Samsung Electronics Co., Ltd. Integrated circuit chips having field effect transistors with different gate designs
US9112032B1 (en) * 2014-06-16 2015-08-18 Globalfoundries Inc. Methods of forming replacement gate structures on semiconductor devices
US9590074B1 (en) 2015-12-05 2017-03-07 International Business Machines Corporation Method to prevent lateral epitaxial growth in semiconductor devices
US10879125B2 (en) 2018-12-27 2020-12-29 Nanya Technology Corporation FinFET structure and method of manufacturing the same
CN115669260A (zh) * 2021-05-12 2023-01-31 长江存储科技有限责任公司 具有三维晶体管的存储器外围电路及其形成方法
CN113764348B (zh) * 2021-09-07 2023-06-16 上海集成电路装备材料产业创新中心有限公司 鳍式半导体器件的制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112364A (ja) * 1984-11-07 1986-05-30 Hitachi Ltd 半導体装置
JPH03250770A (ja) * 1990-02-28 1991-11-08 Sony Corp 半導体装置
JPH06342911A (ja) * 1993-06-01 1994-12-13 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2001093987A (ja) * 1999-07-29 2001-04-06 Stmicroelectronics Inc Ｓｉ基板上のＧａＡｓ／Ｇｅの新規なＣＭＯＳ回路
JP2002118255A (ja) * 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法
JP2002151688A (ja) * 2000-08-28 2002-05-24 Mitsubishi Electric Corp Ｍｏｓ型半導体装置およびその製造方法
US20020197803A1 (en) * 2001-06-21 2002-12-26 Amberwave Systems Corporation Enhancement of p-type metal-oxide-semiconductor field effect transistors
JP2003163356A (ja) * 2001-10-05 2003-06-06 Internatl Business Mach Corp <Ibm> 二重ゲート・トランジスタおよびその製造方法
JP2003188273A (ja) * 2001-12-13 2003-07-04 Tadahiro Omi 相補型ｍｉｓ装置
US20040110331A1 (en) * 2002-12-06 2004-06-10 Yee-Chia Yeo CMOS inverters configured using multiple-gate transistors

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391506A (en) 1992-01-31 1995-02-21 Kawasaki Steel Corporation Manufacturing method for semiconductor devices with source/drain formed in substrate projection.
US20020011612A1 (en) 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6657259B2 (en) 2001-12-04 2003-12-02 International Business Machines Corporation Multiple-plane FinFET CMOS
US6909147B2 (en) * 2003-05-05 2005-06-21 International Business Machines Corporation Multi-height FinFETS

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112364A (ja) * 1984-11-07 1986-05-30 Hitachi Ltd 半導体装置
JPH03250770A (ja) * 1990-02-28 1991-11-08 Sony Corp 半導体装置
JPH06342911A (ja) * 1993-06-01 1994-12-13 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2001093987A (ja) * 1999-07-29 2001-04-06 Stmicroelectronics Inc Ｓｉ基板上のＧａＡｓ／Ｇｅの新規なＣＭＯＳ回路
JP2002118255A (ja) * 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法
JP2002151688A (ja) * 2000-08-28 2002-05-24 Mitsubishi Electric Corp Ｍｏｓ型半導体装置およびその製造方法
US20020197803A1 (en) * 2001-06-21 2002-12-26 Amberwave Systems Corporation Enhancement of p-type metal-oxide-semiconductor field effect transistors
JP2003163356A (ja) * 2001-10-05 2003-06-06 Internatl Business Mach Corp <Ibm> 二重ゲート・トランジスタおよびその製造方法
JP2003188273A (ja) * 2001-12-13 2003-07-04 Tadahiro Omi 相補型ｍｉｓ装置
US20040110331A1 (en) * 2002-12-06 2004-06-10 Yee-Chia Yeo CMOS inverters configured using multiple-gate transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11670675B2 (en) 2020-12-04 2023-06-06 United Semiconductor Japan Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
TWI363421B (en) 2012-05-01
WO2005034207A3 (en) 2005-06-30
KR20060054420A (ko) 2006-05-22
US20050029603A1 (en) 2005-02-10
WO2005034207A2 (en) 2005-04-14
GB2419234B (en) 2007-02-21
CN1826696B (zh) 2011-01-26
CN1826696A (zh) 2006-08-30
GB2419234A (en) 2006-04-19
US7095065B2 (en) 2006-08-22
KR101042713B1 (ko) 2011-06-20
GB0526405D0 (en) 2006-02-08
DE112004001442T5 (de) 2006-06-08
TW200509390A (en) 2005-03-01

Similar Documents

Publication Publication Date Title
US6787439B2 (en) Method using planarizing gate material to improve gate critical dimension in semiconductor devices
KR101637679B1 (ko) Ｆⅰｎｆｅｔ을 형성하기 위한 메커니즘들을 포함하는 반도체 디바이스및 그 형성 방법
KR101504311B1 (ko) 맨드렐 산화 공정을 사용하여 finfet 반도체 디바이스용 핀들을 형성하는 방법
US6645797B1 (en) Method for forming fins in a FinFET device using sacrificial carbon layer
US6709982B1 (en) Double spacer FinFET formation
KR100532353B1 (ko) 핀 전계 효과 트랜지스터 및 그 제조방법
US7256455B2 (en) Double gate semiconductor device having a metal gate
JP5409997B2 (ja) ＦｉｎＦＥＴデバイス中にゲートを形成する方法、および半導体デバイスの製造方法
KR101042713B1 (ko) 전체 설계 목적들을 달성하기 위해 핀펫 활성 표면들 상의 캐리어 이동도의 가변
US6706571B1 (en) Method for forming multiple structures in a semiconductor device
US6787854B1 (en) Method for forming a fin in a finFET device
KR101112046B1 (ko) 자기 정렬된 다마신 게이트
US6998301B1 (en) Method for forming a tri-gate MOSFET
JP2006505950A (ja) 分離した複数のゲートを有するダブルゲート半導体デバイス
US20070048947A1 (en) Multi-structured Si-fin and method of manufacture
US20060170066A1 (en) Hybrid-fet and its application as sram
US20070069254A1 (en) Multiple-gate MOS transistor using Si substrate and method of manufacturing the same
US6936882B1 (en) Selective silicidation of gates in semiconductor devices to achieve multiple threshold voltages
US6911697B1 (en) Semiconductor device having a thin fin and raised source/drain areas
US7416925B2 (en) Doped structure for finfet devices
CN104347508B (zh) 半导体结构及其形成方法
KR100491979B1 (ko) 초미세 채널 전계 효과 트랜지스터 및 그 제조방법
KR20020096654A (ko) 이중 게이트 ｍｏｓｆｅｔ 및 그 제조방법
JP2022552417A (ja) 水平ゲートオールアラウンド（ｈＧＡＡ）ナノワイヤ及びナノスラブトランジスタ
US7112847B1 (en) Smooth fin topology in a FinFET device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070613

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070613

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100421

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110427

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110727

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120314

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120822