CN1826696B - 在半导体器件中改变载流子迁移率以达到整体设计目标 - Google Patents

在半导体器件中改变载流子迁移率以达到整体设计目标 Download PDF

Info

Publication number
CN1826696B
CN1826696B CN200480021176XA CN200480021176A CN1826696B CN 1826696 B CN1826696 B CN 1826696B CN 200480021176X A CN200480021176X A CN 200480021176XA CN 200480021176 A CN200480021176 A CN 200480021176A CN 1826696 B CN1826696 B CN 1826696B
Authority
CN
China
Prior art keywords
fin
grid
effect transistor
field effect
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200480021176XA
Other languages
English (en)
Other versions
CN1826696A (zh
Inventor
俞斌
S·S·艾哈迈德
汪海宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN1826696A publication Critical patent/CN1826696A/zh
Application granted granted Critical
Publication of CN1826696B publication Critical patent/CN1826696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Or Physical Treatment Of Fibers (AREA)

Abstract

半导体器件(100)可以包含衬底(110)以及形成在该衬底(110)上的绝缘层(120)。第一器件(710)可形成在该绝缘层(120)上，并包含第一鳍状物(130)。该第一鳍状物(130)可形成在该绝缘层(120)上并可具有第一鳍状物深宽比。第二器件(720)可形成在该绝缘层(120)上，并包含第二鳍状物(130)。该第二鳍状物(130)可形成在该绝缘层(120)上并可具有不同于该第一鳍状物深宽比的第二鳍状物深宽比。

Description

在半导体器件中改变载流子迁移率以达到整体设计目标
技术领域
本发明涉及半导体器件及制造半导体器件的方法。本发明特别涉及双栅极器件。
背景技术
对于结合超大型集成半导体器件的高密度及性能的扩大需求是需要诸如栅极长度的设计特征在100纳米(nanometers，nm)以下，并需要高可靠性及增加的制造产能。在100纳米以下的设计特征的缩减是挑战传统方法的极限。
例如，当将传统的平面金氧半导体场效应晶体管(MOSFET)的栅极长度缩减为100纳米以下时，伴随短沟道效应的问题，诸如在源极及漏极之间的过度漏电，会变得逐渐难以克服。此外，迁移率降低及许多的工艺问题也使得缩减传统的金氧半导体场效应晶体管以包含逐渐变小的器件特征变得困难。因此，目前正对新的器件结构进行探索以改善场效应晶体管(FET)性能并允许更进一步的器件缩减。
双栅极金氧半导体场效应晶体管已被考虑为可能后继现有的平面金氧半导体场效应晶体管的新结构的代表。在一些方面上，该双栅极金氧半导体场效应晶体管提供比传统的块体硅金氧半导体场效应晶体管更佳的特性。这些改善是因为双栅极金氧半导体场效应晶体管具有在沟道两侧的栅极电极，而非如同传统金氧半导体场效应晶体管仅在其中一侧。当具有两个栅极时，可较好地将由漏极所产生的电场掩膜在该沟道的源极端外。再者，两个栅极可以比单一栅极控制更多的电流，造成较强的切换信号。
鳍式场效应晶体管(FinFET)为目前呈现良好的短沟道行为的金氧半导体场效应晶体管结构。鳍式场效应晶体管可以包含形成在垂直的鳍状物内的垂直沟道。可以使用类似于在传统的平面金氧半导体场效应晶体管所使用的版图及工艺技术来制造鳍式场效应晶体管结构。
发明内容
按照本发明的实现可以提供具有第一鳍状物深宽比的第一鳍式场效应晶体管以及具有第二鳍状物深宽比的第二鳍式场效应晶体管。
本发明的额外的优点及其它特征的一部分将接着在下文的描述中提出，并且在本领域中具有通常知识者在检视该内容之后，部分内容将变得显而易见，或者从本发明的实行上可以学得部分内容。依据在该附加的权利要求书内所特定指出的可以实现和获得本发明的优点及特征。
依据本发明，可通过包含有衬底及形成在该衬底上的绝缘层的半导体器件来部分达成该前述及其它优点。可在该绝缘层上形成包含第一鳍状物的第一器件。可在该绝缘层上形成该第一鳍状物，并且该第一鳍状物可具有第一鳍状物深宽比。可在该绝缘层上形成包含第二鳍状物的第二器件。可在该绝缘层上形成该第二鳍状物，并且该第二鳍状物可具有不同于该第一鳍状物深宽比的第二鳍状物深宽比。
依据本发明的另一个方面，半导体器件可以包含绝缘层及形成在该绝缘层上的第一器件。该第一器件可以包含形成在该绝缘层上并具有第一高度及第一宽度的第一鳍状物。该第一器件也可以包含形成在该第一鳍状物的至少三侧上的第一介电层及邻接该第一介电层的第一栅极。第二器件可形成在该绝缘层上。该第二器件可以包含形成在该绝缘层上并具有第二高度及第二宽度的第二鳍状物。该第二器件也可以包含形成在该第二鳍状物的至少三侧上的第二介电层及邻接该第二介电层的第二栅极。该第一高度与第一宽度的第一比例可以不同于该第二高度与第二宽度的第二比例。
依据本发明的另一个方面，半导体器件可以包含绝缘层及形成在该绝缘层上的N型器件。该N型器件可以包含形成在该绝缘层上并具有第一高度及第一宽度的第一鳍状物。可在该绝缘层上形成P型器件。该P型器件可以包含形成在该绝缘层的上并具有第二高度及第二宽度的第二鳍状物。该第二宽度可以是该第一宽度的预设倍数。可对该第一高度及该第二高度进行配置，以使该N型器件的载流子迁移率大约相等于该P型器件的载流子迁移率。
对于本领域技术人员而言，本发明的其它优点及特征将从该下列详细的描述而马上变得显而易见。所显示及描述的实施例是提供用于执行本发明所考虑的最佳模式的说明。本发明能够在各种明显的方面进行修正，且所有修正都不会脱离本发明。因此，在本质上应将附图视为列举说明，而非视为限定。
附图说明
本发明可参考附图，其中具有相同的器件符号指定的器件在全文中可以表示类似的器件。
图1为显示依据本发明的实施例的可以使用于形成鳍状物的示例性层的剖面图；
图2A是示意性地显示依据本发明的示例性实施例的鳍状物结构的俯视图；
图2B为显示依据本发明的示例性实施例的图2A的鳍状物结构的形成的剖面图；
图3A及图3B为显示依据本发明的示例性实施例的来自图2B的器件的双栅极鳍式场效应晶体管的形成的剖面图及俯视图；
图4A及图4B为显示依据本发明的示例性实施例的来自图2B的器件的π栅极鳍式场效应晶体管的形成的剖面图及俯视图；
图5A至图5D为显示依据本发明的示例性实施例的来自图2B的器件的u栅极鳍式场效应晶体管的形成的剖面图及俯视图；
图6A及图6B为显示依据本发明的示例性实施例的来自图2B的器件的围绕式(round)栅极鳍式场效应晶体管的形成的剖面图及俯视图；
图7是示意地显示依据本发明的示例性实施例的包含图3A至6B的任意器件的晶片的俯视图；
图8A至8C为显示依据本发明的另一个实施例的围绕式栅极鳍式场效应晶体管的形成的剖面图。
具体实施方式
参照附图进行本发明的下述详细说明。在不同的附图中，相同的器件符号可能定义相同或类似的器件。再者，该下述详细说明并非限定本发明。本发明的范畴是通过附加的权利要求书及该权利要求书的等效者所定义。
本发明的实施例提供了具有不同的鳍状物深宽比的不同的鳍式场效应晶体管器件。可用这些不同的鳍状物深宽比来调整该鳍式场效应晶体管器件的整体的载流子迁移率。
图1是显示依据本发明的实施例所形成的半导体器件100的剖面图。虽然图1及后续的附图显示单一器件100，但本领域技术人员将了解，也可以使用在此所描述的工艺与半导体器件100一起在相同的晶片上(或部分晶片、芯片等等)形成其它的器件(例如半导体器件710、720等等(见图7))。参考图1，半导体器件100可以包含绝缘体上覆硅(silicon on insulator，SOI)结构，该结构包含硅衬底110、埋置氧化物层120以及形成在该埋置氧化物层120上的硅层130。可用传统的方式将埋置氧化物层120及硅层130形成在衬底110上。
在示例性的实施例中，埋置氧化物层120可以包含二氧化硅并且可以具有范围从大约1000埃(
Figure 04821176X_0
)至大约3000埃的厚度。硅层130可以包含具有范围从大约300埃至大约1500埃的厚度的单晶硅或多晶硅。使用硅层130形成用于双栅极晶体管器件的鳍状物结构，将在下文中作更详细的描述。
在另一个符合本发明的实施例中，衬底110及层膜130可以包含其它的半导体材料，诸如锗，或者半导体材料的组合，诸如硅-锗。埋置氧化物层120也可以包含其它的介电材料。
可以在硅层130上形成诸如氮化硅层或氧化硅层(例如SiO2)的上方介电层140，以作为在后续蚀刻工艺期间的保护覆盖。在一个示例性的实施例中，介电层140可以形成为范围从大约150埃至大约700埃的厚度。接着，可沉积并图形化光刻胶材料，以形成用于后续加工的光刻胶掩膜150。可用任何传统的方式来沉积并图形化该光刻胶材料。
接着可对半导体器件100进行蚀刻。在一个示例性的实施例中，可用传统的方式蚀刻介电层140及硅层130，并使该蚀刻终止于埋置氧化物层120上以形成鳍状物。接着可以移除光刻胶掩膜150。在形成该鳍状物后，可邻接该鳍状物的各端形成(例如，通过半导体材料的沉积或外延生长)源极和漏极区域。例如，在一个示例性的实施例中，可用传统的方式沉积、图形化及蚀刻硅、锗或硅和锗的组合的层，以形成源极和漏极区域。或者是，可用与形成该鳍状物的相同的光刻工艺形成该源极和漏极区域。
图2A是示意地显示以此种方式形成在半导体100上的鳍状物结构210的俯视图。依据本发明的示例性的实施例，源极区域220和漏极区域230可形成在邻接鳍状物结构210末端的埋置氧化物层120上。
图2B为沿着图2A的线A-A’显示依据本发明的示例性实施例的鳍状物结构210的形成的剖面图。如同上文的描述，可对介电层140及硅层130进行蚀刻以形成结构210。结构210可以包含硅鳍状物130及电介质覆盖140。在一个示例性的实施例中，硅鳍状物130的宽度范围可以从大约10埃至大约100埃。
可在此处或在之后的处理阶段(例如在形成栅极之后)对该源极/漏极区域220和230进行掺杂。例如，可将n型或p型掺杂物注入至源极/漏极区域220和230内。可基于特定的终端器件的需求而选择特定的注入剂量及能量。本领域普通技术人员能够依据电路需求而最佳化该源极/漏极注入工艺，而为了不过度地隐藏本发明的延伸，并未在此揭示此类的动作。接着可以执行活化退火以激活该源极/漏极区域220和230。
可以由显示在图2A及图2B中的器件100而形成各种不同结构的鳍式场效应晶体管器件。此类不同的鳍式场效应晶体管器件可包含：1)双栅极鳍式场效应晶体管、2)π栅极鳍式场效应晶体管、3)u栅极鳍式场效应晶体管和/或4)围绕式栅极鳍式场效应晶体管。将在下文中结合本发明的原理更详细的描述这四种鳍式场效应晶体管器件的示例性形式。
双栅极鳍式场效应晶体管
图3A为显示依据示例性的实施例由图2A及图2B中的结构210形成双栅极鳍式场效应晶体管300的剖面图。如同在图3A中所显示，可在鳍状物130的曝露的侧边表面上形成相对较薄的栅极氧化物310。例如，栅极氧化物310可以热生长在鳍状物130上。可在该鳍状物130的侧边表面上将栅极氧化物310生长至大约50埃至大约150埃的厚度。
可在形成栅极氧化物310之后，在鳍状物结构210上沉积栅极材料层320。在一个示例性实施例中，栅极材料层320可以包含使用传统的化学气相沉积(chemical vapor deposition，CVD)或其它已知的技术所沉积的多晶硅。或者是，可以使用其它的半导体材料，诸如锗或硅和锗的组合，或各种金属作为在层膜320中的栅极材料。
如同在图3B的俯视图所示，可以在栅极材料层320内对栅极进行图形化及蚀刻，以形成延伸跨过该鳍状物结构210的沟道区域的栅极结构330。最终所形成的器件300可以广泛地称为“双栅极鳍式场效应晶体管”。
可以通过光刻(例如光学光刻)在栅极材料层320中定义出栅极结构330。虽然并未显示在图3A及图3B内，但可将栅极材料层320予以平坦化，并且可将底部抗反射涂覆(bottom antireflective coating，BARC)层以及可能的顶部抗反射(top antireflective，TAR)涂覆层(未显示)沉积在平坦化的栅极材料层320上，以使栅极材料层320的蚀刻变得容易。如同半导体领域技术人员所了解的，平坦化的栅极材料层320及该底部抗反射涂覆层可有助于更精确地图形化覆盖其上的光刻胶层。因此，可将栅极结构330的临界尺寸(critical dimension，CD)(即该结构330的最小特征尺寸，诸如栅极宽度)形成为具有从大约20纳米至大约50纳米的细小的尺寸。
栅极结构330可以包含邻接于该鳍状物结构210的侧边的栅极部分以及与该鳍状物结构210间形成间隔的较大的电极部分。该栅极结构330的电极部分可以提供用于偏压或者是控制该栅极部分的可存取的电性接触。
回到图3A(沿着图3B中的线A-A’)，在双栅极鳍式场效应晶体管300中的鳍状物130内的沟道可存在于沿着邻接栅极氧化物310的鳍状物130的两个侧壁。在鳍状物130的上表面上方的相对较厚的电介质覆盖140可以避免在鳍状物130的上表面形成沟道。因为邻接鳍状物130的两个侧壁的栅极材料320构成控制沿着鳍状物130的侧壁的两个沟道的两个栅极(即，“双栅极”)，因此沿着鳍状物130的侧壁的两个沟道即为双栅极鳍式场效应晶体管300的名称“双栅极”的由来。
鳍状物130的两个侧壁可以具有共同的结晶方向(例如方向<110>)。因为鳍状物130的侧壁的这种共同、垂直、结晶方向，所以改变双栅极鳍式场效应晶体管300内的鳍状物130的宽度并不影响在鳍状物130内的主要载流子(即，对于N型器件的电子以及对于P型器件的空穴)的迁移率。该主要载流子的迁移率可以通过在双栅极鳍式场效应晶体管300内的鳍状物130的两个侧壁的共同的结晶方向(例如方向<110>)而单独决定。
π栅极鳍式场效应晶体管
图4为显示依据符合本发明原理的实施例的来自图2A及图2B中的结构210的π栅极(“pi栅极”)鳍式场效应晶体管400的形成的剖面图。首先，可将鳍状物130`上方的电介质覆盖140予以移除(例如通过选择性蚀刻)，在埋置氧化层120上留下裸露的鳍状物130。接着可在鳍状物130的曝露的上方及侧边表面上形成相对薄的栅极氧化物410，如同图4A所示。例如，可在鳍状物130上热生长栅极氧化物410。可在鳍状物130的上方及侧边表面的上生长大约50埃至大约150埃厚度的栅极氧化物410。
可在栅极氧化物410的形成之后将栅极材料层420沉积在鳍状物结构210上。在一个示例性的实施例中，栅极材料层420可以包含使用传统的化学气相沉积(CVD)或其它已知的技术所沉积的多晶硅。或者是，也可使用其它的半导体材料，诸如锗或硅和锗的组合，或各种金属，作为在层420内的栅极材料。如上文中有关图3A的讨论(但未显示)，可将栅极材料层420平坦化以利于稍后形成栅极，如图4A所示。
如同在图4B的俯视图中所示，可在栅极材料层420内图形化并蚀刻栅极以形成延伸跨过该鳍状物结构210的沟道区域的栅极结构430。该最终器件400可以广泛地称为“π栅极鳍式场效应晶体管”。
可以通过光刻(例如光学光刻)将栅极结构层430定义在栅极材料层420内。虽然并未显示在图4A及图4B内，但也可在平坦化的栅极材料层420上形成底部抗反射涂覆(BARC)层以及可能的顶部抗反射(TAR)涂覆层(未显示)，以使栅极材料层420的蚀刻变得容易。如同上文的说明，平坦化的栅极材料层420及该底部抗反射涂覆层可有助于形成较低的栅极临界尺寸。
栅极结构430可以包含邻接于该鳍状物结构210的侧边的栅极部分以及与该鳍状物结构210间形成间隔的较大的电极部分。该栅极结构430的电极部分可以提供用于偏压或者是控制该栅极部分的可存取的电性接触。
回到图4A(沿着在图4B中的线A-A’)，在π栅极鳍式场效应晶体管400中的鳍状物130内的沟道可存在于沿着邻接栅极氧化物410的鳍状物130的两个侧壁及上端。因为邻接鳍状物130的两个侧壁及上端的栅极材料420构成控制沿着鳍状物130的侧壁及上端的三个沟道的三个栅极(意即“π形状”)，因此沿着鳍状物130的侧壁及上端的三个沟道即为π栅极鳍式场效应晶体管400的名称“π栅极”的由来。
在π栅极鳍式场效应晶体管400内的鳍状物130的两个侧壁可以具有共同的结晶方向(例如方向<110>)，而鳍状物130的上端表面可以具有不同的结晶方向(例如方向<100>)。因为鳍状物130的沟道的这些不同的结晶方向，因此不像双栅极鳍式场效应晶体管300，改变π栅极鳍式场效应晶体管400内的鳍状物130的宽度和/或高度可能影响在鳍状物130内的主要载流子的迁移率。就此观点，将鳍状物130的“鳍状物深宽比”定义为H/W可能是有用的，其中H是鳍状物130的高度且W是鳍状物130的宽度。图4A显示了在π栅极鳍式场效应晶体管400内的鳍状物130的高度H及宽度W。
该主要载流子的载流子迁移率在某些结晶方向(例如方向<100>)上可能高于在其它结晶方向(例如方向<110>)上的载流子迁移率。对于具有沿着两个不同的结晶方向的沟道的鳍状物130而言，该整体载流子迁移率可以是鳍状物130的侧边表面及上端表面的载流子迁移率的“平均”。应该注意的是，在此所使用的名词“平均”应该放宽解读为表示鳍状物130的侧壁及上端表面的载流子迁移率的某些(可能地)加权组合，而不限定于数学的平均。因为各种物理因素，诸如在鳍状物130的上端表面内的沟道与在鳍状物130的侧边表面内的沟道的端点的接近度，鳍状物130的此整体迁移率可能不能够以数学明确定义。
然而，可以通过变化该鳍状物深宽比H/W(即，鳍状物130的高度H对于宽度W的比例)而调整鳍状物130的整体载流子迁移率。依据鳍状物130的上端表面及侧边表面哪一个具有较高的载流子迁移率(视本身的结晶方向而定)，而可以随着鳍状物深宽比H/W的增加而增加或减少鳍状物130的整体的载流子迁移率。然而，依据在此的揭露，本领域技术人员将不需要额外的实验而能够决定对于鳍状物130的鳍状物深宽比H/W的适当的调整(意即在哪个方向较高或较低多少量)以达到鳍状物130在π栅极鳍式场效应晶体管400内的所需的整体载流子迁移率。例如，可以视所使用的特定的工艺/材料适当地调整鳍状物130的鳍状物深宽比H/W，并且可以不需要通过建立各种测试器件和/或通过器件模型推导的额外的实验来决定该深宽比H/W。
U栅极鳍式场效应晶体管
图5A为依据符合本发明原理的实施例说明由图2A及图2B的结构210形成u栅极鳍式场效应晶体管500的剖面图。可以使用传统的蚀刻化学法以移除部分埋置氧化层120，如同图5A所示。在该蚀刻过程中，可以移除在鳍状物130下方的埋置氧化层120的部分，如同图5A中的区域505处所示。可以使用在鳍状物130下方的此侧向底切(undercut)以利于后续的处理，以更进一步蚀刻在鳍状物130下方的埋置氧化层120。
接着可以执行第二蚀刻以侧向蚀刻穿越在鳍状物130下方的埋置氧化层120部分。在一个示例性的实施例中，可以执行例如在高压下使用溴化氢(HBr)的各向同性蚀刻以侧向蚀刻穿越位在鳍状物130下方的埋置氧化层120，如同图5B所示。鳍状物130是有效地悬吊在图5B中所显示的横截面中的埋置氧化层120的上方。然而，鳍状物130的末端部分仍然连结至该埋置氧化层120，而在图5B中所显示的鳍状物130的悬吊部分是通过分别邻接于源极/漏极区域220和230的鳍状物130的末端处的埋置氧化层120所支撑。
接着可以在鳍状物130上形成栅极介电层。例如，可以在鳍状物130的曝露的侧边表面及底部表面热生长薄氧化物膜510以作为栅极介电层，如同图5B中所示。可将氧化物膜510生长至大约10埃至大约30埃的厚度。然而，电介质覆盖140用于保护鳍状物130的上端表面。
接着可以围绕鳍状物结构210沉积栅极材料层520，如同图5C所示。栅极材料层520可以包括用于后续形成的栅极电极的栅极材料，并且可以包含使用传统的化学气相沉积(CVD)而沉积至范围从大约500埃至大约1000埃的厚度的多晶硅。或者是，也可将其它的半导体材料，诸如锗或硅和锗的组合，或者可以使用各种材料作为该栅极材料。
接着可将栅极材料层520平坦化。例如，可以执行化学机械研磨(chemical-mechanical polishing，CMP)以使该栅极材料在垂直方向上与电介质覆盖140平行或近乎平行，如同图5C所示。参考图5C，在鳍状物130的沟道区域内的栅极材料层520的剖面是U形，并且栅极材料在鳍状物130的两侧表面及底部表面上环绕鳍状物130。然而，鳍状物的上端表面是由电介质覆盖140所覆盖。
接着可以图形化并蚀刻栅极材料层520以形成u栅极鳍式场效应晶体管500的栅极电极530及540。例如，图5D是显示符合本发明的形成栅极电极530及540之后的u栅极鳍式场效应晶体管500的俯视图。如所示，u栅极鳍式场效应晶体管500包含具有栅极电极530及540的结构与环绕鳍状物130的侧边及底部表面的栅极材料520(图5C)。
回到图5C(沿着图5D中的线A-A’)，在u栅极鳍式场效应晶体管500中的鳍状物130内的沟道可存在于沿着邻接栅极氧化物5 10的鳍状物130的两个侧壁及底部。因为邻接鳍状物130的两个侧壁及底部的栅极材料520构成控制沿着鳍状物130的侧壁及底部的三个沟道的三个栅极(即，“u形状”)，因此沿着鳍状物130的侧壁及底部的三个沟道即为u栅极鳍式场效应晶体管500的名称″u栅极″的由来。
在u栅极鳍式场效应晶体管500内的鳍状物130的两个侧壁可以具有共同的结晶方向(例如方向<110>)，而鳍状物130的底部表面可以具有不同的结晶方向(例如方向<100>)。因为鳍状物130内的沟道的这些不同的结晶方向，改变u栅极鳍式场效应晶体管500内的鳍状物130的深宽比H/W可能会影响鳍状物130的整体载流子迁移率，类似于π栅极鳍式场效应晶体管400。实际上，u栅极鳍式场效应晶体管500内的鳍状物130依据其深宽比H/W的整体迁移率可能非常相关于(虽然并不一定相同)上文所描述的π栅极鳍式场效应晶体管400内的鳍状物130的整体迁移率。此种类似性可能是因为在π形状栅极及u形状栅极之间的结构的相似性，而π形状栅极及u形状栅极的不同之处在于该第三个沟道是位在鳍状物130的上端还是底部表面上。
类似于π栅极鳍式场效应晶体管400，可以通过变化该鳍状物深宽比H/W而调整u栅极鳍式场效应晶体管500内的鳍状物130的整体载流子迁移率。根据鳍状物130的上端表面及侧边表面哪一个具有该较高的载流子迁移率(视其结晶方向而定)，鳍状物130的整体载流子迁移率可以随着鳍状物深宽比H/W的增加而增加或减少。然而，依据在此的揭露，本领域技术人员在不需要额外实验的情况下，将能够决定对于鳍状物130的鳍状物深宽比H/W的适当调整，以达到在u栅极鳍式场效应晶体管500内鳍状物130的期望整体载流子迁移率。
围绕式栅极鳍式场效应晶体管
图6A是显示依据符合本发明原理的实施例的由图2A及图2B中的结构210形成围绕式栅极鳍式场效应晶体管600的剖面图。可以使用传统的蚀刻化学法以移除部分埋置氧化层120，如同参考图5A的上述说明。接着可以执行第二蚀刻以侧向蚀刻穿越在鳍状物130下方的埋置氧化层120部分。在一个示例性实施例中，可执行例如在高压下使用溴化氢的各向同性蚀刻以侧向蚀刻穿越位在鳍状物130下方的埋置氧化层120，如同图5B所示。鳍状物130是有效地悬吊在埋置氧化层120的上方，如同有关图5B的上述说明。
不像图5B，当形成围绕式栅极鳍式场效应晶体管600时，可将鳍状物130上方的电介质覆盖140予以移除(例如通过选择性蚀刻)，而留下悬吊在埋置氧化层120上方的裸露的鳍状物130。接着可在鳍状物130的上方形成栅极介电层。例如，可在鳍状物130的所有曝露的表面上热生长薄的氧化物膜610以作为栅极介电层，如同图6A所示。氧化物膜610可以生长至大约10埃至大约30埃的厚度。而电介质覆盖140则保护鳍状物130的上端表面。
接着可围绕鳍状物结构210沉积栅极材料层620，如同图6A所示。栅极材料层620可以包括用于后续形成的栅极电极的栅极材料，并且可以包含使用传统的化学气相沉积(CVD)而沉积至范围从大约500埃至大约1000埃厚度的多晶硅。或者是也可将其它的半导体材料，诸如锗或硅和锗的组合，或者使用各种材料作为该栅极材料。
接着可将栅极材料层520予以图形化并蚀刻，以形成围绕式栅极鳍式场效应晶体管600的栅极结构630。例如，图6B是显示在栅极结构630形成之后的符合本发明的围绕式栅极鳍式场效应晶体管600的俯视图。如图所示，围绕式栅极鳍式场效应晶体管600包含具有环绕鳍状物130的所有四个侧边的栅极材料层620(图6A)的栅极结构630。
回到图6A(沿着图6B中的线A-A’)，围绕式栅极鳍式场效应晶体管600中的鳍状物130内的沟道可存在于沿着邻接栅极氧化物610的鳍状物130的两个侧壁、上端及底部。因为栅极材料620构成控制沿着鳍状物130的侧边、上端及底部表面的四个沟道的四个“围绕”鳍状物130的栅极，因此沿着鳍状物130的侧壁、上端及底部的四个沟道即为围绕式栅极鳍式场效应晶体管600的名称“围绕式栅极的由来。
在围绕式栅极鳍式场效应晶体管600内的鳍状物130的两个侧壁可以具有共同的结晶方向(例如方向<110>)，而鳍状物130的上端及底部表面可以具有不同的共同结晶方向(例如方向<100>)。因为鳍状物130内的沟道的这些不同的结晶方向，改变围绕式栅极鳍式场效应晶体管600内的鳍状物130的深宽比H/W可能会影响在鳍状物130内的整体载流子迁移率，类似于π栅极鳍式场效应晶体管400及u栅极鳍式场效应晶体管500。实际上，围绕式栅极鳍式场效应晶体管600内的鳍状物130依据其深宽比H/W的整体迁移率可能会表现出至少某些不同于π栅极鳍式场效应晶体管400及u栅极鳍式场效应晶体管500的行为，这是因为围绕式栅极鳍式场效应晶体管600内的鳍状物130具有比π栅极鳍式场效应晶体管400及u栅极鳍式场效应晶体管500多出一个的水平沟道。尤其，在鳍状物130的上端或底部表面的此种额外的水平沟道可以加重围绕式栅极鳍式场效应晶体管600的“平均”整体迁移率，而不同于不论是π栅极鳍式场效应晶体管400或u栅极鳍式场效应晶体管500的整体迁移率值。
类似于π栅极鳍式场效应晶体管400，可以通过变化鳍状物深宽比H/W而调整围绕式栅极鳍式场效应晶体管600内的鳍状物130的整体载流子迁移率。根据鳍状物130的上端/底部表面及侧边表面哪一个具有较高的载流子迁移率(视本身的结晶方向而定)，鳍状物130的整体载流子迁移率可以随着鳍状物深宽比H/W的增加而增加或减少。然而，依据在此的揭露，本领域技术人员在不需要额外实验的情况下，能够决定对于鳍状物130的鳍状物深宽比H/W的适当调整，以达到围绕式栅极鳍式场效应晶体管600的鳍状物130的期待整体载流子迁移率。
具有不同的载流子迁移率的示例性实施例
图7是示意性地显示依据本发明示例性实施例的包含鳍式场效应晶体管器件710、720及730的晶片的俯视图。埋置氧化层120显示了晶片(或芯片)，而在该晶片(或芯片)上形成有三个器件710、720及730。器件710、720及730的其中至少两个可以具有不同的整体载流子迁移率。器件710、720及730可以全部是π栅极鳍式场效应晶体管400、u栅极鳍式场效应晶体管500及围绕式栅极鳍式场效应晶体管600的其中一种形式。或者是，器件710、720及730可以包含双栅极鳍式场效应晶体管300、π栅极鳍式场效应晶体管400、u栅极鳍式场效应晶体管500及围绕式栅极鳍式场效应晶体管600的其中两个或两个以上的不同器件形式。例如，双栅极鳍式场效应晶体管300与π栅极鳍式场效应晶体管400、u栅极鳍式场效应晶体管500及围绕式栅极鳍式场效应晶体管600其中之一可以具有相同的鳍状物深宽比H/W，但是尽管如此，由于鳍式场效应晶体管400/500/600内的额外水平方向的沟道而导致可以具有不同的整体载流子迁移率。
再者，器件710、720及730的群组可以都是N型金属氧化物半导体(NMOS)器件、P型金属氧化物半导体(PMOS)，或N型金属氧化物半导体及P型金属氧化物半导体器件的某些组合(例如互补型金属氧化物半导体(CMOS)器件)。虽然器件710、720及730可以连接至其它的器件或是互相连接，但为了表达的明确性，并未在图7中显示这些连接。
在阅览此处的揭露之后，本领域技术人员将了解可针对不同的设计理由，以不同的整体载流子迁移率(通过不同的鳍状物深宽比H/W)形成不同的器件(例如器件710及720)。例如，可以根据器件710/720的形式而改变该整体载流子迁移率。在其中一个符合本发明原理的实施例中，可通过一个经选择的鳍状物深宽比而形成其整体载流子迁移率在量值(即绝对值)上大于在相同的晶片/芯片上的P型金属氧化物半导体器件的整体载流子迁移率的N型金属氧化物半导体器件，其中，该P型金属氧化物半导体器件的整体载流子迁移率是通过另一个经选择的鳍状物深宽比来形成。或者是，可以形成其整体载流子迁移率在量值上大于在相同的晶片/芯片上的N型金属氧化物半导体器件的整体载流子迁移率的P型金属氧化物半导体器件。或者是，可对N型金属氧化物半导体器件(例如器件710)及P型金属氧化物半导体器件(例如器件720)的鳍状物深宽比加以选择，以使这些器件的整体载流子迁移率近似相等。
在给定的电路器件内(例如反相器、与非门(NAND gate)、内存元件、或非门(NOR gate)等等)改变鳍状物深宽比H/W也具有优点。例如，在单一电路元件中，其中一个鳍式场效应晶体管器件710可具有第一鳍状物深宽比H/W1。例如，在该电路器件内的另一个鳍式场效应晶体管器件720可具有第二鳍状物深宽比H/W2，以在器件710/720之间达到驱动电流的平衡。在符合本发明原理的某些实施例中，可将该电路器件内的不同深宽比鳍状物的器件710及720予以电性连接(例如，在图7中，通过连接器件710中的源极/漏极区域与器件720中的源极/漏极区域)。
或者是，或额外地，可将鳍状物深宽比H/W在电路器件之间作改变。例如，一个电路器件可以包含一个或一个以上的鳍式场效应晶体管器件，而鳍式场效应晶体管器件710可以具有第一鳍状物深宽比H/W1及相关联的第一整体载流子迁移率。一个分离的电路器件可以包含一个或一个以上的鳍式场效应晶体管器件720，而该鳍式场效应晶体管器件720可具有第二鳍状物深宽比H/W2及相关联的第二整体载流子迁移率。
再者，可通过改变符合在此所揭露的本发明原理的器件710至730的鳍状物深宽比，而满足超过一个以上的设计限制。例如，器件710及720可以分别为互补式金属氧化物半导体器件的N型金属氧化物半导体及P型金属氧化物半导体器件。而且，某一预先存在的设计原则可以存在，诸如(仅当作例子)该P型金属氧化物半导体沟道宽度对于该N型金属氧化物半导体沟道宽度是具有2∶1的比例，以使以此方式配置的典型的、平面的金属氧化物半导体场效应晶体管器件的驱动电流具有某种预先存在的关系。调整器件710及720的鳍状物深宽比可以允许不同的沟道宽度比例(例如3∶2)，同时在器件710及720的驱动电流之间保持预先存在的关系。即，可将器件710及720的个别宽度W1及W2设定为具有3∶2比例，并且调整器件710及720的个别长度H1及H2，使个别鳍状物深宽比H1/W1及H2/W2产生该预先存在的驱动电流关系。
或者是，调整器件710及720的鳍状物深宽比可以允许相同的沟道宽度比例(例如2∶1)，同时在器件710及720的驱动电流之间产生新的关系。即，可将器件7 10及720的个别宽度W1及W2设为2∶1比例，并且调整器件710及720的个别高度H1及H2，使个别鳍状物深宽比H1/W1及H2/W2产生新的驱动电流关系(例如在器件710/720之间相等的驱动电流)。
本领域技术人员将会了解，可以通过调整用来图形化的掩膜而选择不同器件710/720的鳍状物宽度(例如宽度W1及W2)，例如，使用图1中的光刻胶掩膜150以形成图2B的鳍状物130。同样地，可以通过选择性地掩膜某些鳍状物130并蚀刻其它曝露的鳍状物130以缩减该器件的鳍状物高度，而选择不同器件710/720的鳍状物高度(例如高度H1及H2)。
因此，依据本发明，可以用不同的鳍状物深宽比形成不同的鳍式场效应晶体管器件710/720/730。这些不同的器件710/720/730可以形成在相同的晶片或芯片上，并且呈现相同的整体载流子迁移率或不同的整体载流子迁移率。有益的是，最终的结构表现出良好的短沟道行为。此外，本发明提供增加的弹性并且可以轻易地整合至传统的工艺内。
其它实施例
在某些实施例中，可能欲形成不同于上文所描述的围绕式栅极鳍式场效应晶体管。图8A至图8C是显示依据本发明另一个实施例的围绕式栅极鳍式场效应晶体管800的形成的剖面图。图8A为显示在鳍状物形成之后的工艺阶段的剖面图(类以图2B)。可在第一介电层830、第二介电层820及衬底810上形成硅鳍状物840。虽然并未显示在图8A中，但可在两端将鳍状物840连接至源极和漏极区域(类似于图2A)。
接着可以执行选择性蚀刻，以移除在鳍状物840下方的第一介电层830部分，如同图8B所示。鳍状物840有效地悬吊在第二介电层820的上方。然而，该鳍状物840的末端部分仍然连结至剩余的第一介电层830，并且在图8B中所显示的鳍状物840的悬吊部分可以通过在邻接该源极/漏极区域(未显示)的鳍状物840的末端处的第一介电层830来支撑。
接着可以在鳍状物840上形成栅极介电层。例如，可在鳍状物840的所有曝露的表面上热生长薄氧化物膜850以作为栅极介电层，如同图8C所示。可将氧化物薄膜850生长至大约10埃至大约30埃的厚度。
接着可围绕该鳍状物结构840沉积栅极材料层860，也如同图6A所示。栅极材料层860可以包括用于该后续形成的栅极电极的栅极材料，并且可以包含使用传统的化学气相沉积(CVD)而沉积至范围从大约500埃至大约1000埃厚度的多晶硅。或者是，也可将其它的半导体材料，诸如锗或硅和锗的组合，或者各种金属使用作为该栅极材料。接着可以将栅极材料层860图形化为用于围绕式栅极鳍状物场效应晶体管800的栅极及栅极电极，如同在此的其它处所描述。在这种方法中，可以通过移除鳍状物840下方的介电层830(或其它牺牲层)而形成围绕式栅极鳍式场效应晶体管800。
在上文的描述中，是提出各种特定的细节，诸如特定的材料、结构、化学物、工艺等等，以提供对本发明的彻底的了解。然而，不需要诉诸在此所提出的特定细节也可执行本发明。在其它方面，并未对已知的加工结构进行详细描述，以避免模糊本发明的进步性。
可以通过传统的沉积技术而沉积依据本发明使用于制造半导体器件的介电及导电层。例如，可以使用诸如各种形式的化学气相沉积工艺的金属化技术，包含低压化学气相沉积(low pressure chemical vapordeposition，LPCVD)及增强化学气相沉积(enhanced chemical vapordeposition，ECVD)。
本发明适用于任何各种形式的半导体器件的形成，因此，细节并未在此提出以避免模糊本发明的突出效果。在实施本发明时，是使用传统的光学光刻及蚀刻技术，因此，在此并未详细提出此类技术的细节。
再者，虽然是已将鳍式场效应晶体管器件400/500/600的侧边表面描述为具有<110>结晶方向，并且将上端/底部表面描述为具有<100>结晶方向，但在其它实施例中，可将这些器件制造成具有<100>结晶方向的侧边表面及具有另一个结晶方向的上端/底部表面，诸如<110>或<111>。
本文只说明了本发明的较佳实施例及其用途的一些例子。应该了解的是本发明能够使用于各种其它组合及环境中，并且能够在如同于此所陈述的本发明概念的范畴内作修正。
在本应用的描述中所使用的器件、行为或指示不应解读为针对本发明的特定或必要的要件，除非有作明确地说明。而且，如同在此所使用的，冠词“a”是意欲包含一个或一个以上的项目。在意欲仅包含一个项目时，则使用名词″one″或者类似的语言。本发明的范畴通过权利要求书及其等效者所定义。

Claims (9)

1.一种半导体器件(100)，包括：
衬底(110)；
形成在该衬底(110)上的绝缘层(120)；
形成在该绝缘层(120)上的第一器件(710)，该第一器件包括：
形成在该绝缘层(120)上并且具有第一鳍状物深宽比的第一鳍状物(130)；
分别邻接第一鳍状物(130)末端的第一源极(220)和第一漏极(230)；以及
形成在该绝缘层(120)上的第二器件(720)，该第二器件包括：
形成于该绝缘层(120)上并且具有不同于该第一鳍状物深宽比的第二鳍状物深宽比的第二鳍状物(130)；
分别邻接第二鳍状物(130)末端的第二源极(220)和第二漏极(230)；
其中在该第一器件(710)的第一鳍状物(130)内的第一载流子迁移率不同于在该第二器件(720)的第二鳍状物(130)内的第二载流子迁移率。
2.如权利要求1所述的半导体器件(100)，其中该第一器件(710)是N型金属氧化物半导体器件并且该第二器件(720)是P型金属氧化物半导体器件。
3.如权利要求1所述的半导体器件(100)，其中该第一器件(710)及该第二器件(720)包含在单一电路元件中。
4.如权利要求1所述的半导体器件(100)，
其中该第一器件(710)进一步包含：
形成在该第一鳍状物(130)的至少三个表面上的第一栅极电介质(410，510，610)，以及
形成在该第一鳍状物(130)的该至少三个表面上的第一栅极材料(420，520，620)；
其中，该第二器件(720)进一步包含：
形成在该第二鳍状物(130)的至少三个表面上的第二栅极电介质(410，510，610)，以及
形成在该第二鳍状物(130)的该至少三个表面上的第二栅极材料(420，520，620)。
5.如权利要求4所述的半导体器件(100)，其中该第一栅极电介质(610)及该第一栅极材料(620)形成在该第一鳍状物(130)的四个表面上。
6.如权利要求5所述的半导体器件(100)，其中该第二栅极电介质(610)及该第二栅极材料(620)形成在该第二鳍状物(130)的四个表面上。
7.如权利要求1所述的半导体器件(100)，其中：
该第一鳍状物(130)具有第一高度和第一宽度，并且该第一器件(710)进一步包括：
形成在该第一鳍状物(130)的至少三个侧端上的第一介电层(410，510，610)，以及
邻接该第一介电层(410，510，610)的第一栅极(430，530，630)；
该第二鳍状物(130)具有第二高度和第二宽度，并且该第二器件(720)进一步包括：
形成在该第二鳍状物(130)的至少三个侧端上的第二介电层(410，510，610)，以及
邻接该第二介电层(410，510，610)的第二栅极(430，530，630)；以及
其中，该第一高度与第一宽度的第一比例不同于该第二高度与第二宽度的第二比例。
8.如权利要求7所述的半导体器件(100)，进一步包括：
形成在该绝缘层(120)上的第三器件(730)，该第三器件包括：
形成在该绝缘层(120)上并且具有第三高度及第三宽度的第三鳍状物(130)，
形成在该第三鳍状物(130)的至少三个侧端上的第三介电层(410，510，610)，以及
邻接该第三介电层(410，510，610)的第三栅极(430，530，630)，其中该第三高度与第三宽度的第三比例不同于该第一比例及该第二比例。
9.如权利要求1所述的半导体器件(100)，其中：
该第一器件(710)是N型器件，包括形成在该绝缘层(120)上并且具有第一高度及第一宽度的第一鳍状物(130)；以及
该第二器件(720)是P型器件，包括形成在该绝缘层(120)上并且具有第二高度及第二宽度的第二鳍状物(130)，其中该第二宽度是该第一宽度的预定倍数；以及
其中，设置该第一高度及该第二高度使得该N型器件(710)的载流子迁移率近似相等于该P型器件(720)的载流子迁移率。
CN200480021176XA 2003-08-05 2004-07-28 在半导体器件中改变载流子迁移率以达到整体设计目标 Active CN1826696B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/633,504 US7095065B2 (en) 2003-08-05 2003-08-05 Varying carrier mobility in semiconductor devices to achieve overall design goals
US10/633,504 2003-08-05
PCT/US2004/024590 WO2005034207A2 (en) 2003-08-05 2004-07-28 Varying carrier mobility on finfet active surfaces to achieve overall design goals

Publications (2)

Publication Number Publication Date
CN1826696A CN1826696A (zh) 2006-08-30
CN1826696B true CN1826696B (zh) 2011-01-26

Family

ID=34115850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480021176XA Active CN1826696B (zh) 2003-08-05 2004-07-28 在半导体器件中改变载流子迁移率以达到整体设计目标

Country Status (8)

Country Link
US (1) US7095065B2 (zh)
JP (1) JP2007501524A (zh)
KR (1) KR101042713B1 (zh)
CN (1) CN1826696B (zh)
DE (1) DE112004001442T5 (zh)
GB (1) GB2419234B (zh)
TW (1) TWI363421B (zh)
WO (1) WO2005034207A2 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855607B2 (en) * 2003-06-12 2005-02-15 Advanced Micro Devices, Inc. Multi-step chemical mechanical polishing of a gate area in a FinFET
US6946377B2 (en) * 2003-10-29 2005-09-20 Texas Instruments Incorporated Multiple-gate MOSFET device with lithography independent silicon body thickness and methods for fabricating the same
US7087471B2 (en) * 2004-03-15 2006-08-08 International Business Machines Corporation Locally thinned fins
FR2899017A1 (fr) * 2006-03-21 2007-09-28 St Microelectronics Sa Procede de realisation d'un transistor a canal comprenant du germanium
WO2007122567A1 (en) * 2006-04-26 2007-11-01 Nxp B.V. Non-volatile memory device
US7517764B2 (en) * 2006-06-29 2009-04-14 International Business Machines Corporation Bulk FinFET device
US8883597B2 (en) * 2007-07-31 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
FR2928028B1 (fr) * 2008-02-27 2011-07-15 St Microelectronics Crolles 2 Procede de fabrication d'un dispositif semi-conducteur a grille enterree et circuit integre correspondant.
FR2928029B1 (fr) * 2008-02-27 2011-04-08 St Microelectronics Crolles 2 Procede de fabrication d'un dispositif semi-conducteur a grille enterree et circuit integre correspondant.
JP5718585B2 (ja) * 2010-05-19 2015-05-13 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法、並びにデータ処理システム
US20120146101A1 (en) * 2010-12-13 2012-06-14 Chun-Hsien Lin Multi-gate transistor devices and manufacturing method thereof
US9059001B2 (en) * 2011-12-16 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with biased feature
CN113345952A (zh) 2011-12-22 2021-09-03 英特尔公司 具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法
CN103474461B (zh) * 2012-06-06 2016-01-06 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
US8841189B1 (en) * 2013-06-14 2014-09-23 International Business Machines Corporation Transistor having all-around source/drain metal contact channel stressor and method to fabricate same
US9425275B2 (en) 2014-06-13 2016-08-23 Samsung Electronics Co., Ltd. Integrated circuit chips having field effect transistors with different gate designs
US9112032B1 (en) * 2014-06-16 2015-08-18 Globalfoundries Inc. Methods of forming replacement gate structures on semiconductor devices
US9590074B1 (en) 2015-12-05 2017-03-07 International Business Machines Corporation Method to prevent lateral epitaxial growth in semiconductor devices
US10879125B2 (en) * 2018-12-27 2020-12-29 Nanya Technology Corporation FinFET structure and method of manufacturing the same
US11670675B2 (en) 2020-12-04 2023-06-06 United Semiconductor Japan Co., Ltd. Semiconductor device
CN115669260A (zh) * 2021-05-12 2023-01-31 长江存储科技有限责任公司 具有三维晶体管的存储器外围电路及其形成方法
CN113764348B (zh) * 2021-09-07 2023-06-16 上海集成电路装备材料产业创新中心有限公司 鳍式半导体器件的制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112364A (ja) * 1984-11-07 1986-05-30 Hitachi Ltd 半導体装置
JPH03250770A (ja) * 1990-02-28 1991-11-08 Sony Corp 半導体装置
US5391506A (en) 1992-01-31 1995-02-21 Kawasaki Steel Corporation Manufacturing method for semiconductor devices with source/drain formed in substrate projection.
JPH06342911A (ja) * 1993-06-01 1994-12-13 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6563143B2 (en) * 1999-07-29 2003-05-13 Stmicroelectronics, Inc. CMOS circuit of GaAs/Ge on Si substrate
US20020011612A1 (en) 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2002118255A (ja) * 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法
JP2002151688A (ja) * 2000-08-28 2002-05-24 Mitsubishi Electric Corp Ｍｏｓ型半導体装置およびその製造方法
EP1399974A1 (en) * 2001-06-21 2004-03-24 Massachusetts Institute Of Technology Mosfets with strained semiconductor layers
US6492212B1 (en) * 2001-10-05 2002-12-10 International Business Machines Corporation Variable threshold voltage double gated transistors and method of fabrication
US6657259B2 (en) 2001-12-04 2003-12-02 International Business Machines Corporation Multiple-plane FinFET CMOS
JP4265882B2 (ja) * 2001-12-13 2009-05-20 忠弘 大見 相補型ｍｉｓ装置
US7214991B2 (en) 2002-12-06 2007-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS inverters configured using multiple-gate transistors
US6909147B2 (en) * 2003-05-05 2005-06-21 International Business Machines Corporation Multi-height FinFETS

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
F. Daugé等.CHANNELS SEPARATION IN FINFETs.ULIS’2003 Workshop.2003,第3,20页. *

Also Published As

Publication number Publication date
KR101042713B1 (ko) 2011-06-20
TWI363421B (en) 2012-05-01
US20050029603A1 (en) 2005-02-10
WO2005034207A2 (en) 2005-04-14
GB2419234A (en) 2006-04-19
GB0526405D0 (en) 2006-02-08
CN1826696A (zh) 2006-08-30
DE112004001442T5 (de) 2006-06-08
KR20060054420A (ko) 2006-05-22
GB2419234B (en) 2007-02-21
US7095065B2 (en) 2006-08-22
WO2005034207A3 (en) 2005-06-30
TW200509390A (en) 2005-03-01
JP2007501524A (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
CN1826696B (zh) 在半导体器件中改变载流子迁移率以达到整体设计目标
TWI248650B (en) Silicon-on-nothing fabrication process
US8716074B2 (en) Methods for forming isolated fin structures on bulk semiconductor material
US8927362B2 (en) CMOS device and method of forming the same
KR101637679B1 (ko) Ｆⅰｎｆｅｔ을 형성하기 위한 메커니즘들을 포함하는 반도체 디바이스및 그 형성 방법
US7534686B2 (en) Multi-structured Si-fin and method of manufacture
US6905941B2 (en) Structure and method to fabricate ultra-thin Si channel devices
TWI509736B (zh) 半導體結構及其形成方法
US9935197B2 (en) Semiconductor devices with low junction capacitances
US8679918B2 (en) Multiple-gate device with floating back gate
US7816216B2 (en) Semiconductor device comprising transistor structures and methods for forming same
JP3583982B2 (ja) デュアル・ゲート電界効果トランジスタの製造方法
CN101490822B (zh) 半导体器件及其制造方法
US20080230852A1 (en) Fabrication of FinFETs with multiple fin heights
US8227316B2 (en) Method for manufacturing double gate finFET with asymmetric halo
KR20020037297A (ko) 전계 효과 트랜지스터 및 그 형성 방법
KR20140099212A (ko) 맨드렐 산화 공정을 사용하여 finfet 반도체 디바이스용 핀들을 형성하는 방법
TW201727830A (zh) 半導體裝置
JP2022552850A (ja) 選択的なエピタキシ再成長によるゲートオールアラウンドｉ／ｏ形成のための方法
US20080090348A1 (en) Gate-assisted silicon-on-insulator on bulk wafer and its application to floating body cell memory and transistors
US10056382B2 (en) Modulating transistor performance
US6911697B1 (en) Semiconductor device having a thin fin and raised source/drain areas
US12002856B2 (en) Vertical field effect transistor with crosslink fin arrangement
JP2007235037A (ja) 半導体装置の製造方法及び半導体記憶装置
US20200312977A1 (en) Positioning air-gap spacers in a transistor for improved control of parasitic capacitance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: GLOBALFOUNDRIES SEMICONDUCTORS CO., LTD

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES CORPORATION

Effective date: 20100722

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA STATE, THE USA TO: GRAND CAYMAN ISLAND, BRITISH CAYMAN ISLANDS

TA01 Transfer of patent application right

Effective date of registration: 20100722

Address after: Grand Cayman, Cayman Islands

Applicant after: Globalfoundries Semiconductor Inc.

Address before: American California

Applicant before: Advanced Micro Devices Inc.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210223

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.