JP4265882B2 - 相補型mis装置 - Google Patents
相補型mis装置 Download PDFInfo
- Publication number
- JP4265882B2 JP4265882B2 JP2001380534A JP2001380534A JP4265882B2 JP 4265882 B2 JP4265882 B2 JP 4265882B2 JP 2001380534 A JP2001380534 A JP 2001380534A JP 2001380534 A JP2001380534 A JP 2001380534A JP 4265882 B2 JP4265882 B2 JP 4265882B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal plane
- semiconductor structure
- mis transistor
- plane
- channel mis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000295 complement effect Effects 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- 239000013078 crystal Substances 0.000 claims abstract description 55
- 238000009792 diffusion process Methods 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 238000010586 diagram Methods 0.000 description 16
- 239000007789 gas Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000009789 rate limiting process Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
Description
【発明の属する技術分野】
本発明は一般に半導体装置に係り、特にpチャネルMISトランジスタとnチャネルMISトランジスタの電子移動度を平衡させた相補型MIS装置に関する。
【0002】
CMOS回路はpチャネルMOSトランジスタとnチャネルMOSトランジスタとを含む基本的な電子回路であり、かかるCMOS回路を構成するCMOS装置は様々な電子装置において広く使われている。
【0003】
【従来の技術】
従来より、CMOS装置は、良質な熱酸化膜が形成できるSi基板の(100)面上に形成されている。
【0004】
しかしSi基板の(100)面上では電子とホールの有効質量と格子散乱確率が著しく異なり、その結果、電子移動度がホール移動度よりも2〜3倍も大きくなってしまう。
【0005】
図1は、典型的なCMOSインバータ10の回路を示す。
【0006】
図1を参照するに、CMOSインバータ10はpチャネルMOSトランジスタ11とnチャネルMOSトランジスタ12の直列接続により構成されており、pチャネルMOSトランジスタとnチャネルMOSトランジスタに共通に入力信号が供給される構成となっている。
【0007】
このようなCMOSインバータ10では、先にも説明したようにpチャネルMOSトランジスタのホール移動度、従って電流駆動能力がnチャネルMOSトランジスタの電子移動度の1/2〜1/3にしか達しない。そこでCMOS装置全体として十分な電流駆動能力および動作速度を実現するために、従来のCMOSインバータでは、pチャネルMOSトランジスタ11のチャネル幅W1を、nチャネルMOSトランジスタのチャネル幅W2の2〜3倍に設定する必要があった。
【0008】
【発明が解決しようとする課題】
しかしながら、かかる従来のCMOS装置の構成では、pチャネルMOSトランジスタのチャネル領域の面積が、nチャネルMOSトランジスタのチャネル領域よりも大きくなってしまい、微細化された高速集積回路装置を設計する際に大きさの異なる素子を配列する必要があり、様々な困難が生じる。また面積の大きなpチャネルMOSトランジスタでは寄生容量も増大し、その結果動作速度が低下し、また消費電力が増大してしまう問題が生じる。
【0009】
さらにこのようなCMOS回路は、pチャネルMOSトランジスタとnチャネルMOSトランジスタとで特性がこのように非対称であるため、非線形動作特性を示し、線形動作が要求されるアナログ回路等への適用が制限される。
【0010】
また従来のCMOS回路を初めとする半導体装置は、先にも説明したようにSi基板の(100)面に形成されていたが、シリコン結晶の(100)面は原子密度が低く、割れやすいため、ウェハの径を増大させた場合に、取り扱いが困難になる問題点もあった。
【0011】
そこで、本発明は上記の課題を解決した、新規で有用な半導体装置およびその製造方法を提供することを概括的課題とする。
【0012】
本発明のより具体的な課題は、pチャネルMOSトランジスタとnチャネルMOSトランジスタとの間で電流駆動能力を平衡させたCMOS半導体装置を提供することにある。
【0013】
【課題を解決するための手段】
本発明は上記の課題を、
請求項1に記載したように、
第1の結晶面を主面として有し、pチャネルMISトランジスタ領域とnチャネルMISトランジスタ領域とを画成された半導体基板と、
前記pチャネルMISトランジスタ領域中に前記半導体基板の一部として形成され、前記第1の結晶面とは異なった第2の結晶面により画成された一対の側壁面と、前記第2の結晶面とは異なった第3の結晶面により画成された頂面とよりなる第1の半導体構造と;前記pチャネルMISトランジスタ領域上に形成され、前記主面および前記第1の半導体構造の側壁面および頂面を一様な厚さで覆う第1のゲート絶縁膜と;前記pチャネルMISトランジスタ領域上に形成され、前記主面および前記第1の半導体構造の側壁面および頂面を、前記第1のゲート絶縁膜を介して連続的に覆う第1のゲート電極と;前記pチャネルMISトランジスタ領域内において、前記半導体基板中および前記第1の半導体構造中、前記第1のゲート電極の一方の側および他方の側に形成され、いずれも前記半導体基板主面および前記第1の半導体構造の側壁面および頂面に沿って連続的に延在する第1および第2のp型拡散領域とよりなるpチャネルMISトランジスタと、
前記nチャネルMISトランジスタ領域中に前記半導体基板と一部として形成され、前記第1の結晶面とは異なった第4の結晶面により画成された一対の側壁面と、前記第4の結晶面とは異なった第5の結晶面により画成された頂面とよりなる第2の半導体構造と;前記nチャネルMISトランジスタ領域上に形成され、前記主面および前記第2の半導体構造の側壁面および頂面を一様な厚さで覆う第2のゲート絶縁膜と;前記nチャネルMISトランジスタ領域上に形成され、前記主面および前記第2の半導体構造の側壁面および頂面を、前記第2のゲート絶縁膜を介して連続的に覆う第2のゲート電極と;前記nチャネルMISトランジスタ領域内において、前記半導体基板中および前記第2の半導体構造中、前記第2のゲート電極の一方の側および他方の側に形成され、いずれも前記半導体基板主面および前記第2の半導体構造の側壁面および頂面に沿って連続的に延在する第1および第2のn型拡散領域とよりなるnチャネルMISトランジスタとよりなり、
前記第1の半導体構造の頂面と側壁面の幅、および前記第2の半導体構造の頂面と側壁面の幅は、前記pチャネルMISトランジスタの電流駆動能力が、前記nチャネルMISトランジスタの電流駆動能力と平衡するように設定されていることを特徴とする相補型MIS装置により、または
請求項2に記載したように、
前記第1結晶面と前記第3の結晶面と前記第5の結晶面とは同一の結晶面よりなり、前記第2の結晶面と前記第4の結晶面とは同一の結晶面よりなることを特徴とする請求項1記載の相補型MIS装置により、または
請求項3に記載したように、
前記第1の半導体構造の頂面および側壁面の幅、および前記第2の半導体構造の頂面および側壁面の幅は、前記第1の半導体構造の頂面および側壁面の幅をそれぞれW1AおよびWA、前記第2の半導体構造の頂面および側壁面の幅をW1BおよびWB,前記主面上における前記第1のゲート電極のゲート幅をW2A、前記主面上における前記第2のゲート電極のゲート幅W2B、前記第1の結晶面上におけるホールの移動度をμp1,前記第2の結晶面上におけるホールの移動度をμp2,前記第1の結晶面上における電子の移動度をμn1,前記第2の結晶面上における電子の移動度をμn2として、式
μp1(W1A+W2A)+μp2WA=μn1(W1A+W2A)+μn2WB
を満足するように設定されることを特徴とする請求項2記載の相補型MIS装置により、または
請求項4に記載したように、
前記第1の結晶面はシリコンの(100)面よりなり、前記第2の結晶面はシリコンの(110)面よりなることを特徴とする請求項2または3記載の相補型MIS装置により、または
請求項5に記載したように、
前記第1および第2のゲート絶縁膜は酸化膜、窒化膜あるいは酸窒化膜よりなることを特徴とする請求項1〜4のうち、いずれか一項記載の相補型MIS装置により、解決する。
【0014】
【発明の実施の形態】
[原理]
図2は、本発明でゲート絶縁膜の形成に使われるマイクロ波基板処理装置20の構成を示す。
【0015】
図2を参照するに、マイクロ波基板処理装置20は排気ポート21Aにおいて排気される処理容器21を有し、前記処理容器21中には被処理基板24を保持する試料保持台23が設けられる。前記排気ポート21Aは前記試料保持台23の周囲を囲むように形成されており、前記排気ポート21Aに接続された真空ポンプを駆動することにより、余分なラジカルや基板処理に伴う副生成物が、被処理基板24表面近傍の処理空間から、基板表面に沿って装置外に、一様に排出される。
【0016】
また前記処理容器21には、前記被処理基板24に対向するように典型的にはAl2O3または石英よりなる平板状のマイクロ波窓22が、壁面の一部として形成されており、前記マイクロ波窓22の内側には前記被処理基板24に対向するように、処理ガスを一様に供給する平板状のシャワープレート25が形成されている。
【0017】
さらに前記処理容器21の外側には、同軸導波管27を介して給電されるラジアルラインスロットアンテナなどのマイクロ波アンテナ26が前記マイクロ波窓22に結合するように設けられており、前記マイクロ波アンテナ26を900MHz〜10GHz、典型的には2.45GHzのマイクロ波で駆動することにより、前記シャワーヘッドプレートの直下に、高密度でしかも低エネルギのプラズマが一様に形成される。
【0018】
図2のマイクロ波基板処理装置20は、シャワープレート25から供給される処理ガスをプラズマにより励起し、その結果形成されたラジカルにより被処理基板24の表面を処理する。
【0019】
より具体的には、前記処理容器21の内部を最初高真空状態に排気し、次に前記シャワープレート25からKrとO2の混合ガスを導入し、前記処理容器21の内圧を約1Torr(約133Pa)に設定する。さらに被処理基板24の温度を200〜550℃、好ましくは400℃に設定し、この状態で前記マイクロ波アンテナにマイクロ波を供給し、被処理基板24の表面近傍に一様な高密度プラズマを形成する。
【0020】
かかるプラズマ形成の結果、Krは中間励起状態に励起され、このように励起されたKr*と酸素分子とが衝突することにより、前記被処理基板24の表面近傍に原子状酸素O*が効率良く形成される。このようにして形成された原子状酸素O*により被処理基板表面を処理することにより、シリコン基板の(100)面のみならず、(111)面および(110)面上にも、ゲート絶縁膜として適当な高品質な酸化膜を形成することが可能になる。
【0021】
図3は、図2のマイクロ波基板処理装置20によりシリコン基板の(100)面、(111)面および(110)面を酸化した場合のKr/O2プラズマ酸化膜の成長レートを、熱酸化膜の成長レートと比較して示す。
【0022】
図3を参照するに、Kr/O2プラズマ酸化膜では熱酸化膜の場合よりもはるかに大きな成長レートが得られており、活性な原子状酸素O*を使ったSi基板の酸化が非常に効率良く進むことが示されている。さらに図3より、Kr/O2プラズマ酸化膜では、Si原子の面密度がより大きな(111)面,(110)面上での成長レートが、(100)面上での成長レートよりも小さくなっていることがわかる。これは原料供給律速プロセスから導かれる帰結と一致しており、このようにして形成されたプラズマ酸化膜は、優れた膜質を有していることが示唆される。
【0023】
これに対し、Si基板の(111)面,(110)面上に熱酸化膜を形成した場合には、(100)面上に熱酸化膜を形成した場合よりも酸化膜の成長レートが大きくなっており、(111)面,(110)面上に形成されている熱酸化膜は膜質が劣ることを示唆している。
【0024】
図4は、このようにして形成されたKr/O2プラズマ酸化膜と熱酸化膜とで界面準位密度を比較した結果を示す。
【0025】
図4を参照するに、Kr/O2プラズマ酸化膜ではシリコンの(100)面上に形成された場合でも(111)面,(110)面上に形成された場合でも、界面準位密度は(100)面上に形成された熱酸化膜の界面準位密度よりも低く、非常に高品質な酸化膜が得られているのがわかる。
【0026】
これに対し、シリコンの(111)面,(110)面上に形成された熱酸化膜では、図3の結果から予測された通り界面準位密度が非常に大きく、MOSトランジスタのゲート絶縁膜に使用した場合には、キャリアの捕獲によるしきい値電圧の変化やゲートリーク電流の増大など、様々な問題が生じると考えられる。
【0027】
図5(A)〜(C)は、シリコン基板のそれぞれ(100)面,(111)面,および(110)面上に、図2の基板処理装置によりシリコン酸化膜を形成し、かかるシリコン酸化膜をゲート絶縁膜としてpチャネルMOSトランジスタを形成した場合のドレイン電圧対規格化ドレイン電流特性を示す。ただし図5(A),(B)では、シリコン酸化膜を前記Kr/O2プラズマ処理により形成した場合と熱酸化処理により形成した場合の両方を示している。これに対し、図5(C)では、熱酸化処理では(110)面上に酸化膜が形成できないため、Kr/O2プラズマ処理により形成したゲート酸化膜の例のみを示している。図5(A)の結果は、ゲート長が10μmでゲート幅が50μmのpチャネルMOSトランジスタについてのものであり、図5(B),(C)の結果は、ゲート長が10μmでゲート幅が300μmのpチャネルMOSトランジスタについてのものである。
【0028】
図5(A)〜(C)を参照するに、pチャネルMOSトランジスタのドレイン電流、従って相互コンダクタンスないし電流駆動能力は、トランジスタをシリコンの(100)面以外の結晶面、例えば(111)面あるいは(110)面上に形成することにより増大させることが可能であること、特にpチャネルMOSトランジスタをシリコンの(111)面上に形成した場合に(100)面上に形成したpチャネルMOSトランジスタの約1.3倍の電流駆動能力が得られること、また(110)面上に形成した場合には約1.8倍の電流駆動能力が得られることがわかる。
[第1実施例]
図6,7は、本発明の第1実施例によるCMOS装置30の構成を示す。ただし図7は、図6の一部を取り出して示した図である。
【0029】
図6,7を参照するに、CMOS装置30は素子分離領域31Cにより隔てられたp型領域Aとn型領域Bとが形成された(100)面を主面とするSi基板31上に形成されており、図7に示すように、前記領域Aには幅がW1Aで高さがHAの突出部31Aが、また領域Bには幅がW1Bで高さがHBの突出部31Bが両側壁面に形成されている。図7よりわかるように、前記突出部31A,31Bの頂面は(100)面により、側壁面は(110)面により画成されている。
【0030】
図7のSi基板31上には、先に図2で説明した基板処理装置20によりシリコン酸化膜が一様に形成されており、さらにその上に、図6に示すポリシリコンゲート電極33Aおよび33Bが、それぞれ領域AおよびB上に形成されている。さらにかかるゲート電極33Aおよび33Bのパターニングに伴って前記シリコン酸化膜もパターニングされ、前記ゲート電極33Aに対応してゲート絶縁膜32Aが、またゲート電極33Bに対応してゲート絶縁膜32Bが形成される。
【0031】
さらに図6のCMOS装置30では、前記p型領域Aにおいて前記ゲート電極33Aを自己整合マスクにn型不純物をイオン注入することにより、前記ゲート電極33Aの両側に、前記突出部31Aをも含んでn型拡散領域31aおよび31bが形成される。同様に、前記n型領域Bにおいても前記ゲート電極33Bの両側に、前記突出部31Bをも含んでp型拡散領域31cおよび31dが形成される。その結果、前記Si基板31上には前記領域AにnチャネルMOSトランジスタが、また前記領域BにpチャネルMOSトランジスタが形成される。
【0032】
図6のCMOS装置では、nチャネルMOSトランジスタはゲート長LgAをまたpチャネルMOSトランジスタはゲート長LgBを有し、前記ゲート電極33Aは、Si基板31の平坦部を、前記突出部31Aのそれぞれの側において、ゲート幅W2A/2で覆う。その結果、前記ゲート電極33Aの(100)面上におけるゲート幅は、前記突出部31Aの頂部を含めて、W1A+W2Aにより与えられる。これに対し、前記ゲート電極33Aの(110)面上におけるゲート幅WAは両側壁面に形成されているので2HAで与えられ、その結果、前記領域Aに形成されるnチャネルMOSトランジスタの電流駆動能力は、式μ n1 (W 1A +W 2A )+2μ n2 H A により与えられる。ただしμ n1 は、(100)面における電子移動度を、μ n2 は(110)面における電子移動度を表す。
【0033】
同様に、前記領域Bに形成されるpチャネルMOSトランジスタの電流駆動能力は、式μ p1 (W 1A +W 2A )+2μ p2 H B により与えられる。ただしμ p1 は、(100)面におけるホール移動度を、μ p2 は(110)面におけるホール移動度を表す。
【0034】
そこで、本実施例のCMOS装置30では、nチャネルMOSトランジスタも側壁部が両側壁面に形成されているので、その電流駆動能力とpチャネルMOSトランジスタの電流駆動能力とが平衡するように、前記突出部31A,31Bの幅および高さを、式
μ n1 (W 1A +W 2A )+μ n2 W A =μ p1 (W 1A +W 2A )+μ p2 W B
が満足されるように設定する。ただし、ここでWA=2HA,WB=2HBの関係を使った。
【0035】
特にかかる構成では、前記突出部31A,31Bの高さHA,HBを設定することにより、同一の素子面積でありながら、nチャネルMOSトランジスタとpチャネルMOSトランジスタとの電流駆動能力を平衡させることが可能になる。
【0036】
側壁面へ形成するトランジスタは、両側壁面である必要はなく、片側壁面であってもよい。
【0037】
なお、以上の説明ではゲート絶縁膜32A,32Bをシリコン酸化膜としたが、図2の基板処理装置においてArあるいはKrガスよりなる希ガスとNH3ガス、あるいは前記希ガスとN2ガスとH2ガスの混合ガスプラズマを形成することにより、ゲート絶縁膜32A,32Bとしてシリコン窒化膜を形成することも可能である。さらにこれにO2ガスを添加することにより、前記ゲート絶縁膜32A,32Bをシリコン酸窒化膜により形成することも可能である。この場合には、nチャネルMOSトランジスタとpチャネルMOSトランジスタの代わりに、nチャネルMISトランジスタとpチャネルMISトランジスタとが得られる。
【0038】
さらに、本実施例において前記基板31はシリコンに限定されるものではなく、Siに他の元素、例えばGeを添加したSiGe基板であってもよい。
[第2実施例]
図8は、本発明の第2実施例によるCMOS装置40の構成を示す。
【0039】
図8を参照するに、CMOS装置40は(111)面あるいは(110)面を主面とするSi基板41上に形成されており、前記Si基板41上において第1の方位に延在するゲート電極42Aを有するnチャネルMOSトランジスタ40Aと、前記Si基板41上において第2の異なった方位に延在するゲート電極42Bを有するpチャネルMOSトランジスタ40Bとよりなり、前記ゲート電極40Aの両側にはn型拡散領域43A,44Aが、また前記ゲート電極40Bの両側にはp型拡散領域43B,44Bが形成されている。
【0040】
その際、前記拡散領域44Aと拡散領域43Bとを接続し、前記ゲート電極42Aと42Bとを接続することにより、CMOS回路が形成される。
【0041】
このようなCMOS装置では、pチャネルMOSトランジスタの電流駆動能力が、トランジスタのnチャネルMOSトランジスタに対する相対方位θによって変化する。(110)面方位のシリコンウェハでは、<110>方位にトランジスタのソース・ドレイン方向が向いたときに電流駆動能力が最大になり、またその180°回転方向では電流駆動能力が最小になる。その間の角度方向では、最大値と最小値の中間の値をとる。pチャネルトランジスタでは、最大値と最小値の比は約2.5である。またnチャネルトランジスタでは、最大値と最小値の比は約1.4である。
【0042】
よって前記相対方位θを最適化することにより、nチャネルMOSトランジスタ40AとpチャネルMOSトランジスタ40Bとの電流駆動能力を平衡させることが可能である。
[第3実施例]
図9は、先のいずれかの実施例によるCMOS回路を応用した3入力NAND回路の構成を示す。
【0043】
図9を参照するに、3入力NAND回路は出力端子に接続された出力ラインと接地ラインとの間に直列接続されたnチャネルMOSトランジスタTr1〜Tr3を含み、出力ラインVOUTと電源電圧VDDとの間には、pチャネルMOSトランジスタTr4〜Tr6が並列接続されている。MOSトランジスタTr1とTr4のゲートには入力論理信号Aが、MOSトランジスタTr2とTr5のゲートには入力論理信号Bが、MOSトランジスタTr3とTr6のゲートには入力論理信号Cが供給される。
【0044】
図9の各トランジスタに付記された数字は、各トランジスタの相対的な素子面積を示す。そこで、全てのトランジスタをシリコンの(100)面上に形成した場合には、図示のNAND回路は18の相対面積を有することになるが、例えばpチャネルMOSトランジスタTr4〜Tr6の電流駆動能力が、図6あるいは図8に示す構成により3倍に増大した場合、必要な素子面積は1/3に減少し、その結果、NAND回路の相対面積は12まで減少することになる。このように素子面積が減少する結果、かかるNAND回路を31段接続して形成したリング発振器では、各トランジスタのゲート長が0.25μmの場合に、発振周波数が従来の855MHzから879MHzまで増大する
[第4実施例]
図10は、先のいずれかの実施例によるCMOS回路を応用した3入力NOR回路の構成を示す。
【0045】
図10を参照するに、3入力NOR回路は出力端子に接続された出力ラインと接地ラインとの間に並列接続されたnチャネルMOSトランジスタTr11〜Tr13を含み、出力ラインVOUTと電源電圧VDDとの間には、pチャネルMOSトランジスタTr14〜Tr16が直列接続されている。MOSトランジスタTr11とTr14のゲートには入力論理信号Aが、MOSトランジスタTr12とTr15のゲートには入力論理信号Bが、MOSトランジスタTr13とTr16のゲートには入力論理信号Cが供給される。
【0046】
図10の各トランジスタに付記された数字は、各トランジスタの相対的な素子面積を示す。そこで、全てのトランジスタをシリコンの(100)面上に形成した場合には、図示のNOR回路は全体で30の相対面積を有することになるが、例えばpチャネルMOSトランジスタTr4〜Tr6の電流駆動能力が、図6あるいは図8に示す構成により3倍に増大した場合、必要な素子面積は1/3に減少し、その結果、NOR回路の相対面積は12まで減少することになる。このように素子面積が減少する結果、かかるNOR回路を31段接続して形成したリング発振器では、各トランジスタのゲート長が0.25μmの場合に、発振周波数が従来の447MHzから879MHzまで増大する
[第5実施例]
図11は、先のいずれかの実施例によるCMOS回路を応用した5入力NAND回路の構成を示す。
【0047】
図11を参照するに、5入力NAND回路は出力端子に接続された出力ラインと接地ラインとの間に直列接続されたnチャネルMOSトランジスタTr21〜Tr25を含み、出力ラインVOUTと電源電圧VDDとの間には、pチャネルMOSトランジスタTr26〜Tr30が並列接続されている。MOSトランジスタTr21とTr26のゲートには入力論理信号Aが、MOSトランジスタTr22とTr27のゲートには入力論理信号Bが、MOSトランジスタTr23とTr28のゲートには入力論理信号Cが、MOSトランジスタTr24とTr29のゲートには入力論理信号Dが、MOSトランジスタTr25とTr30のゲートには入力論理信号Eが、供給される。
【0048】
図11の各トランジスタに付記された数字は、各トランジスタの相対的な素子面積を示す。そこで、全てのトランジスタをシリコンの(100)面上に形成した場合には、図示のNAND回路は40の相対面積を有することになるが、例えばpチャネルMOSトランジスタTr26〜Tr30の電流駆動能力が図6あるいは図8に示す構成により3倍に増大した場合、必要な素子面積は1/3に減少し、その結果、NAND回路の相対面積は30まで減少することになる。
[第6実施例]
図12は、先のいずれかの実施例によるCMOS回路を応用した5入力NOR回路の構成を示す。
【0049】
図12を参照するに、5入力NOR回路は出力端子に接続された出力ラインと接地ラインとの間に並列接続されたnチャネルMOSトランジスタTr41〜Tr45を含み、出力ラインVOUTと電源電圧VDDとの間には、pチャネルMOSトランジスタTr46〜Tr50が直列接続されている。MOSトランジスタTr41とTr46のゲートには入力論理信号Aが、MOSトランジスタTr42とTr47のゲートには入力論理信号Bが、MOSトランジスタTr43とTr48のゲートには入力論理信号Cが、MOSトランジスタTr44とTr49のゲートには入力論理信号Dが、MOSトランジスタTr45とTr50のゲートには入力論理信号Eが、供給される。
【0050】
図11の各トランジスタに付記された数字は、各トランジスタの相対的な素子面積を示す。そこで、全てのトランジスタをシリコンの(100)面上に形成した場合には、図示のNOR回路は全体で80の相対面積を有することになるが、例えばpチャネルMOSトランジスタTr46〜Tr50の電流駆動能力が図6あるいは図8に示す構成により3倍に増大した場合、必要な素子面積は1/3に減少し、その結果、NOR回路の相対面積は30まで減少することになる。このように素子面積が減少する結果、かかるNOR回路を31段接続して形成したリング発振器では、各トランジスタのゲート長が0.25μmの場合に、発振周波数が従来の207MHzから431MHzまで増大する
[第7実施例]
図13は、本発明の第7実施例によるCMOSスイッチの構成を示す。
【0051】
図13を参照するに、CMOSスイッチは、入力端子VINと出力端子VOUTとの間に互いに並列に接続されたpチャネルMOSトランジスタTr51とnチャネルMOSトランジスタTr52とよりなり、それぞれのゲート電極に供給されるクロック信号CLKpおよびCLKnに応じて入力端子VINに供給される信号をサンプリングする。
【0052】
図14(A)は前記クロック信号CLKpおよびCLKnの波形を、また図14(B)は、前記CMOSスイッチとしてシリコン基板の(100)面上に形成された従来のpチャネルMOSトランジスタとnチャネルMOSトランジスタを使った場合の、出力端子VOUTに得られる出力信号の波形を示す。
【0053】
図14(A),(B)を参照するに、クロック信号CLKpおよびCLKnが遷移を生じた場合、nチャネルMOSトランジスタTr52およびpチャネルMOSトランジスタTr51の導通が遮断されるが、その際、従来のpチャネルMOSトランジスタTr51にはトランジスタTr52よりも大きな素子面積に対応して大きな寄生容量Cpが付随しており、その結果出力電圧が大きく低下してしまう。
【0054】
これに対し、図14(C)は、先に本発明の第1実施例あるいは第2実施例で説明したCMOS装置を使った場合のCMOSスイッチの出力波形を示す。
【0055】
図14(C)を参照するに、本発明のCMOS装置を使ったCMOSスイッチでは、pチャネルMOSトランジスタTr51の寄生容量CpがnチャネルMOSトランジスタTr52の寄生容量Cnと同程度まで減少し、その結果、出力電圧のオフセットは激減することがわかる。
【0056】
このように、本発明のCMOS装置を使うことにより、非常に応答速度に優れたCMOSスイッチを実現することが可能になる。
[第8実施例]
図15は、本発明の第8実施例によるpチャネルMOSトランジスタTr61とnチャネルMOSトランジスタTr62とを使ったB級プッシュプル増幅器の構成を示す。
【0057】
図15を参照するに、本実施例によるB級プッシュプル増幅器ではpチャネルMOSトランジスタTr61とnチャネルMOSトランジスタTr62とで動作特性および寄生素子特性が平衡し、広いダイナミックレンジ、広い周波数帯域および高調波歪のない増幅が可能になる。
【0058】
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【0059】
【発明の効果】
本発明によれば、シリコンの(100)面以外の結晶面を使うことにより、pチャネルMOSトランジスタとnチャネルMOSトランジスタの電流駆動能力を平衡させることが可能で、CMOS装置の微細化が促進され、また動作速度が向上する。
【図面の簡単な説明】
【図1】従来のCMOS装置の構成を示す等価回路図である。
【図2】本発明で使われる基板処理装置の構成を示す図である。
【図3】図2の基板処理装置を使ったシリコン基板の酸化処理を示す図である。
【図4】図2の基板処理装置を使ってシリコンの様々な結晶面上に形成された酸化膜の膜質を熱酸化膜と比較して示す図である。
【図5】(A)〜(C)は、様々な結晶面上に形成されたpチャネルMOSトランジスタのドレイン電流特性を示す図である。
【図6】本発明の第1実施例によるCMOS装置の構成を示す図である。
【図7】図6のCMOS装置の一部を示す図である。
【図8】本発明の第2実施例によるCMOS装置の構成を示す図である。
【図9】本発明の第3実施例による3入力NAND回路の構成を示す図である。
【図10】本発明の第4実施例による3入力NOR回路の構成を示す図である。
【図11】本発明の第5実施例による5入力NAND回路の構成を示す図である。
【図12】本発明の第6実施例による5入力NOR回路の構成を示す図である。
【図13】本発明の第7実施例によるCMOSスイッチの構成を示す図である。
【図14】(A)〜(C)は、図13のCMOSスイッチの動作を説明する図である。
【図15】本発明の第8実施例によるプッシュプル増幅器の構成を示す図である。
【符号の説明】
11 pチャネルMOSトランジスタ
12 nチャネルMOSトランジスタ
20 基板処理装置
21 処理容器
21A 排気ポート
22 マイクロ波窓
23 試料保持台
24 被処理基板
25 シャワープレート
26 RLSAアンテナ
27 同軸導波管
30,40 CMOS装置
31,41 Si基板
31A,31B 突出部
31C 素子分離構造
31a,31b,43A,44A n型拡散領域
31c,31d,43B,44B p型拡散領域
32A,32B ゲート絶縁膜
33A,33B,42A,42B ゲート電極
Claims (5)
- 第1の結晶面を主面として有し、pチャネルMISトランジスタ領域とnチャネルMISトランジスタ領域とを画成された半導体基板と、
前記pチャネルMISトランジスタ領域中に前記半導体基板の一部として形成され、前記第1の結晶面とは異なった第2の結晶面により画成された一対の側壁面と、前記第2の結晶面とは異なった第3の結晶面により画成された頂面とよりなる第1の半導体構造と;前記pチャネルMISトランジスタ領域上に形成され、前記主面および前記第1の半導体構造の側壁面および頂面を一様な厚さで覆う第1のゲート絶縁膜と;前記pチャネルMISトランジスタ領域上に形成され、前記主面および前記第1の半導体構造の側壁面および頂面を、前記第1のゲート絶縁膜を介して連続的に覆う第1のゲート電極と;前記pチャネルMISトランジスタ領域内において、前記半導体基板中および前記第1の半導体構造中、前記第1のゲート電極の一方の側および他方の側に形成され、いずれも前記半導体基板主面および前記第1の半導体構造の側壁面および頂面に沿って連続的に延在する第1および第2のp型拡散領域とよりなるpチャネルMISトランジスタと、
前記nチャネルMISトランジスタ領域中に前記半導体基板と一部として形成され、前記第1の結晶面とは異なった第4の結晶面により画成された一対の側壁面と、前記第4の結晶面とは異なった第5の結晶面により画成された頂面とよりなる第2の半導体構造と;前記nチャネルMISトランジスタ領域上に形成され、前記主面および前記第2の半導体構造の側壁面および頂面を一様な厚さで覆う第2のゲート絶縁膜と;前記nチャネルMISトランジスタ領域上に形成され、前記主面および前記第2の半導体構造の側壁面および頂面を、前記第2のゲート絶縁膜を介して連続的に覆う第2のゲート電極と;前記nチャネルMISトランジスタ領域内において、前記半導体基板中および前記第2の半導体構造中、前記第2のゲート電極の一方の側および他方の側に形成され、いずれも前記半導体基板主面および前記第2の半導体構造の側壁面および頂面に沿って連続的に延在する第1および第2のn型拡散領域とよりなるnチャネルMISトランジスタとよりなり、
前記第1の半導体構造の頂面と側壁面の幅、および前記第2の半導体構造の頂面と側壁面の幅は、前記pチャネルMISトランジスタの電流駆動能力が、前記nチャネルMISトランジスタの電流駆動能力と平衡するように設定されていることを特徴とする相補型MIS装置。 - 前記第1結晶面と前記第3の結晶面と前記第5の結晶面とは同一の結晶面よりなり、前記第2の結晶面と前記第4の結晶面とは同一の結晶面よりなることを特徴とする請求項1記載の相補型MIS装置。
- 前記第1の半導体構造の頂面および側壁面の幅、および前記第2の半導体構造の頂面および側壁面の幅は、前記第1の半導体構造の頂面および側壁面の幅をそれぞれW1AおよびWA、前記第2の半導体構造の頂面および側壁面の幅をW1BおよびWB,前記主面上における前記第1のゲート電極のゲート幅をW2A、前記主面上における前記第2のゲート電極のゲート幅W2B、前記第1の結晶面上におけるホールの移動度をμp1,前記第2の結晶面上におけるホールの移動度をμp2,前記第1の結晶面上における電子の移動度をμn1,前記第2の結晶面上における電子の移動度をμn2として、式
μp1(W1A+W2A)+μp2WA=μn1(W1A+W2A)+μn2WB
を満足するように設定されることを特徴とする請求項2記載の相補型MIS装置。 - 前記第1の結晶面はシリコンの(100)面よりなり、前記第2の結晶面はシリコンの(110)面よりなることを特徴とする請求項2または3記載の相補型MIS装置。
- 前記第1および第2のゲート絶縁膜は酸化膜、窒化膜あるいは酸窒化膜よりなることを特徴とする請求項1〜4のうち、いずれか一項記載の相補型MIS装置。
Priority Applications (17)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001380534A JP4265882B2 (ja) | 2001-12-13 | 2001-12-13 | 相補型mis装置 |
DE60231743T DE60231743D1 (de) | 2001-12-13 | 2002-12-10 | Komplementär-mis-bauelement |
EP07015129A EP1848039B1 (en) | 2001-12-13 | 2002-12-10 | Complementary mis device |
CNB028075420A CN1242480C (zh) | 2001-12-13 | 2002-12-10 | 互补型mis器件 |
AT02786074T ATE426921T1 (de) | 2001-12-13 | 2002-12-10 | Komplementar-mis-bauelement |
AU2002354136A AU2002354136A1 (en) | 2001-12-13 | 2002-12-10 | Complementary mis device |
AT07015129T ATE463048T1 (de) | 2001-12-13 | 2002-12-10 | Komplementäre mis-vorrichtung |
IL15735502A IL157355A0 (en) | 2001-12-13 | 2002-12-10 | Complementary mis device |
KR1020047009114A KR100557849B1 (ko) | 2001-12-13 | 2002-12-10 | 상보형 mis 장치 |
EP02786074A EP1455393B1 (en) | 2001-12-13 | 2002-12-10 | Complementary mis device |
PCT/JP2002/012925 WO2003054962A1 (fr) | 2001-12-13 | 2002-12-10 | Dispositif mis complementaire |
DE60235850T DE60235850D1 (de) | 2001-12-13 | 2002-12-10 | Komplementäre MIS-Vorrichtung |
US10/467,797 US7202534B2 (en) | 2001-12-13 | 2002-12-10 | Complementary MIS device |
CA002438214A CA2438214A1 (en) | 2001-12-13 | 2002-12-10 | Complementary mis device |
TW091136130A TW587337B (en) | 2001-12-13 | 2002-12-13 | Complementary MIS device |
IL157355A IL157355A (en) | 2001-12-13 | 2003-08-12 | Complementary SIM device |
US11/606,181 US7566936B2 (en) | 2001-12-13 | 2006-11-30 | Complementary MIS device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001380534A JP4265882B2 (ja) | 2001-12-13 | 2001-12-13 | 相補型mis装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009000368A Division JP2009141376A (ja) | 2009-01-05 | 2009-01-05 | 相補型mis装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003188273A JP2003188273A (ja) | 2003-07-04 |
JP2003188273A5 JP2003188273A5 (ja) | 2004-07-08 |
JP4265882B2 true JP4265882B2 (ja) | 2009-05-20 |
Family
ID=19187189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001380534A Expired - Fee Related JP4265882B2 (ja) | 2001-12-13 | 2001-12-13 | 相補型mis装置 |
Country Status (12)
Country | Link |
---|---|
US (2) | US7202534B2 (ja) |
EP (2) | EP1455393B1 (ja) |
JP (1) | JP4265882B2 (ja) |
KR (1) | KR100557849B1 (ja) |
CN (1) | CN1242480C (ja) |
AT (2) | ATE426921T1 (ja) |
AU (1) | AU2002354136A1 (ja) |
CA (1) | CA2438214A1 (ja) |
DE (2) | DE60235850D1 (ja) |
IL (2) | IL157355A0 (ja) |
TW (1) | TW587337B (ja) |
WO (1) | WO2003054962A1 (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4265882B2 (ja) * | 2001-12-13 | 2009-05-20 | 忠弘 大見 | 相補型mis装置 |
US6794718B2 (en) * | 2002-12-19 | 2004-09-21 | International Business Machines Corporation | High mobility crystalline planes in double-gate CMOS technology |
US7449719B2 (en) | 2003-06-04 | 2008-11-11 | Tadahiro Ohmi | Semiconductor device and method of manufacturing the same |
JP4723797B2 (ja) * | 2003-06-13 | 2011-07-13 | 財団法人国際科学振興財団 | Cmosトランジスタ |
JP2005006227A (ja) * | 2003-06-13 | 2005-01-06 | Toyota Industries Corp | 低雑音増幅器 |
US7095065B2 (en) * | 2003-08-05 | 2006-08-22 | Advanced Micro Devices, Inc. | Varying carrier mobility in semiconductor devices to achieve overall design goals |
WO2005020325A1 (ja) * | 2003-08-26 | 2005-03-03 | Nec Corporation | 半導体装置及びその製造方法 |
JPWO2005022637A1 (ja) * | 2003-08-28 | 2007-11-01 | 日本電気株式会社 | フィン型電界効果トランジスタを有する半導体装置 |
JP4852694B2 (ja) | 2004-03-02 | 2012-01-11 | 独立行政法人産業技術総合研究所 | 半導体集積回路およびその製造方法 |
DE102004020593A1 (de) * | 2004-04-27 | 2005-11-24 | Infineon Technologies Ag | Fin-Feldeffekttransistor-Anordnung und Verfahren zum Herstellen einer Fin-Feldeffektransistor-Anordnung |
JP2005354023A (ja) | 2004-05-14 | 2005-12-22 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
US7291886B2 (en) * | 2004-06-21 | 2007-11-06 | International Business Machines Corporation | Hybrid substrate technology for high-mobility planar and multiple-gate MOSFETs |
US7042009B2 (en) * | 2004-06-30 | 2006-05-09 | Intel Corporation | High mobility tri-gate devices and methods of fabrication |
JP4442454B2 (ja) * | 2005-02-16 | 2010-03-31 | 株式会社日立製作所 | 不揮発性半導体メモリの製造方法 |
JP2006253181A (ja) | 2005-03-08 | 2006-09-21 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
US7521993B1 (en) * | 2005-05-13 | 2009-04-21 | Sun Microsystems, Inc. | Substrate stress signal amplifier |
US7547637B2 (en) * | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
US8188551B2 (en) | 2005-09-30 | 2012-05-29 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
JP2007149942A (ja) * | 2005-11-28 | 2007-06-14 | Nec Electronics Corp | 半導体装置およびその製造方法 |
WO2007063963A1 (ja) * | 2005-12-02 | 2007-06-07 | Tohoku University | 半導体装置 |
US7573104B2 (en) * | 2006-03-06 | 2009-08-11 | International Business Machines Corporation | CMOS device on hybrid orientation substrate comprising equal mobility for perpendicular devices of each type |
JP4461154B2 (ja) | 2007-05-15 | 2010-05-12 | 株式会社東芝 | 半導体装置 |
US20080283910A1 (en) * | 2007-05-15 | 2008-11-20 | Qimonda Ag | Integrated circuit and method of forming an integrated circuit |
US20090057846A1 (en) * | 2007-08-30 | 2009-03-05 | Doyle Brian S | Method to fabricate adjacent silicon fins of differing heights |
FR2935539B1 (fr) * | 2008-08-26 | 2010-12-10 | Commissariat Energie Atomique | Circuit cmos tridimensionnel sur deux substrats desalignes et procede de realisation |
US7906802B2 (en) * | 2009-01-28 | 2011-03-15 | Infineon Technologies Ag | Semiconductor element and a method for producing the same |
KR101823105B1 (ko) * | 2012-03-19 | 2018-01-30 | 삼성전자주식회사 | 전계 효과 트랜지스터의 형성 방법 |
WO2013146108A1 (ja) | 2012-03-27 | 2013-10-03 | 千住金属工業株式会社 | 摺動部材 |
CN103378152B (zh) * | 2012-04-24 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其形成方法 |
US9728464B2 (en) | 2012-07-27 | 2017-08-08 | Intel Corporation | Self-aligned 3-D epitaxial structures for MOS device fabrication |
CN103579234A (zh) * | 2012-08-03 | 2014-02-12 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
EP2913125B1 (en) | 2012-10-25 | 2018-10-03 | Senju Metal Industry Co., Ltd | Sliding member and production method for same |
JP5553276B2 (ja) * | 2013-02-26 | 2014-07-16 | 国立大学法人東北大学 | 相補型mis装置の製造方法 |
CN105529241A (zh) * | 2014-09-29 | 2016-04-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
KR102255174B1 (ko) * | 2014-10-10 | 2021-05-24 | 삼성전자주식회사 | 활성 영역을 갖는 반도체 소자 및 그 형성 방법 |
US9865603B2 (en) * | 2015-03-19 | 2018-01-09 | Globalfoundries Inc. | Transistor structure having N-type and P-type elongated regions intersecting under common gate |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3461361A (en) * | 1966-02-24 | 1969-08-12 | Rca Corp | Complementary mos transistor integrated circuits with inversion layer formed by ionic discharge bombardment |
US3476991A (en) | 1967-11-08 | 1969-11-04 | Texas Instruments Inc | Inversion layer field effect device with azimuthally dependent carrier mobility |
US3603848A (en) * | 1969-02-27 | 1971-09-07 | Tokyo Shibaura Electric Co | Complementary field-effect-type semiconductor device |
JPS57166071A (en) * | 1981-04-06 | 1982-10-13 | Matsushita Electric Ind Co Ltd | Semiconductor device |
JPS59132646A (ja) | 1983-01-19 | 1984-07-30 | Fuji Electric Corp Res & Dev Ltd | Cmosインバ−タ |
JPS6169165A (ja) * | 1984-09-12 | 1986-04-09 | Toshiba Corp | 相補型半導体装置及びその製造方法 |
US4768076A (en) * | 1984-09-14 | 1988-08-30 | Hitachi, Ltd. | Recrystallized CMOS with different crystal planes |
JPS6292361A (ja) * | 1985-10-17 | 1987-04-27 | Toshiba Corp | 相補型半導体装置 |
EP0261666B1 (en) | 1986-09-24 | 1992-08-05 | Nec Corporation | Complementary type insulated gate field effect transistor |
JPS63131565A (ja) * | 1986-11-21 | 1988-06-03 | Hitachi Ltd | 半導体装置 |
JP3038939B2 (ja) | 1991-02-08 | 2000-05-08 | 日産自動車株式会社 | 半導体装置 |
JPH04256369A (ja) * | 1991-02-08 | 1992-09-11 | Nissan Motor Co Ltd | 半導体装置 |
JP3017860B2 (ja) | 1991-10-01 | 2000-03-13 | 株式会社東芝 | 半導体基体およびその製造方法とその半導体基体を用いた半導体装置 |
JPH05110083A (ja) | 1991-10-15 | 1993-04-30 | Oki Electric Ind Co Ltd | 電界効果トランジスタ |
US5391506A (en) | 1992-01-31 | 1995-02-21 | Kawasaki Steel Corporation | Manufacturing method for semiconductor devices with source/drain formed in substrate projection. |
JP3179350B2 (ja) * | 1996-09-09 | 2001-06-25 | 日本電気株式会社 | レベルシフト回路 |
US6436748B1 (en) * | 1999-08-31 | 2002-08-20 | Micron Technology, Inc. | Method for fabricating CMOS transistors having matching characteristics and apparatus formed thereby |
US6657259B2 (en) * | 2001-12-04 | 2003-12-02 | International Business Machines Corporation | Multiple-plane FinFET CMOS |
JP4265882B2 (ja) * | 2001-12-13 | 2009-05-20 | 忠弘 大見 | 相補型mis装置 |
-
2001
- 2001-12-13 JP JP2001380534A patent/JP4265882B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-10 AT AT02786074T patent/ATE426921T1/de not_active IP Right Cessation
- 2002-12-10 AU AU2002354136A patent/AU2002354136A1/en not_active Abandoned
- 2002-12-10 DE DE60235850T patent/DE60235850D1/de not_active Expired - Lifetime
- 2002-12-10 US US10/467,797 patent/US7202534B2/en not_active Expired - Lifetime
- 2002-12-10 WO PCT/JP2002/012925 patent/WO2003054962A1/ja active Application Filing
- 2002-12-10 KR KR1020047009114A patent/KR100557849B1/ko not_active IP Right Cessation
- 2002-12-10 EP EP02786074A patent/EP1455393B1/en not_active Expired - Lifetime
- 2002-12-10 IL IL15735502A patent/IL157355A0/xx unknown
- 2002-12-10 CN CNB028075420A patent/CN1242480C/zh not_active Expired - Fee Related
- 2002-12-10 EP EP07015129A patent/EP1848039B1/en not_active Expired - Lifetime
- 2002-12-10 CA CA002438214A patent/CA2438214A1/en not_active Abandoned
- 2002-12-10 DE DE60231743T patent/DE60231743D1/de not_active Expired - Lifetime
- 2002-12-10 AT AT07015129T patent/ATE463048T1/de not_active IP Right Cessation
- 2002-12-13 TW TW091136130A patent/TW587337B/zh not_active IP Right Cessation
-
2003
- 2003-08-12 IL IL157355A patent/IL157355A/en not_active IP Right Cessation
-
2006
- 2006-11-30 US US11/606,181 patent/US7566936B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CA2438214A1 (en) | 2003-07-03 |
EP1848039A2 (en) | 2007-10-24 |
US20070096175A1 (en) | 2007-05-03 |
TW200307371A (en) | 2003-12-01 |
US20040245579A1 (en) | 2004-12-09 |
WO2003054962A1 (fr) | 2003-07-03 |
EP1848039B1 (en) | 2010-03-31 |
JP2003188273A (ja) | 2003-07-04 |
AU2002354136A1 (en) | 2003-07-09 |
ATE426921T1 (de) | 2009-04-15 |
US7566936B2 (en) | 2009-07-28 |
DE60231743D1 (de) | 2009-05-07 |
DE60235850D1 (de) | 2010-05-12 |
IL157355A0 (en) | 2004-02-19 |
EP1848039A3 (en) | 2007-11-07 |
ATE463048T1 (de) | 2010-04-15 |
EP1455393B1 (en) | 2009-03-25 |
CN1500291A (zh) | 2004-05-26 |
TW587337B (en) | 2004-05-11 |
IL157355A (en) | 2009-07-20 |
EP1455393A1 (en) | 2004-09-08 |
CN1242480C (zh) | 2006-02-15 |
EP1455393A4 (en) | 2006-01-25 |
KR100557849B1 (ko) | 2006-03-10 |
KR20040065262A (ko) | 2004-07-21 |
US7202534B2 (en) | 2007-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4265882B2 (ja) | 相補型mis装置 | |
KR100614822B1 (ko) | 〈110〉 면방위의 실리콘 표면상에 형성된 반도체 장치 및그 제조 방법 | |
US7564073B2 (en) | CMOS and HCMOS semiconductor integrated circuit | |
US5866445A (en) | High density CMOS circuit with split gate oxide | |
US8314449B2 (en) | MIS transistor and CMOS transistor | |
TWI294212B (en) | Switched capacitor circuit and semi-conductor integrated circuit thereof | |
KR20030077436A (ko) | 반도체 장치의 제조 방법 및 반도체 제조 장치 | |
JP5553276B2 (ja) | 相補型mis装置の製造方法 | |
JP2009141376A (ja) | 相補型mis装置 | |
US20070142017A1 (en) | Mixer circuit | |
KR100692946B1 (ko) | 저잡음 증폭기 | |
KR100692945B1 (ko) | 리미터 회로 및 그 반도체 집적 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080910 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081028 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090105 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090212 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150227 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |