JP2005006227A - 低雑音増幅器 - Google Patents

低雑音増幅器 Download PDF

Info

Publication number
JP2005006227A
JP2005006227A JP2003170106A JP2003170106A JP2005006227A JP 2005006227 A JP2005006227 A JP 2005006227A JP 2003170106 A JP2003170106 A JP 2003170106A JP 2003170106 A JP2003170106 A JP 2003170106A JP 2005006227 A JP2005006227 A JP 2005006227A
Authority
JP
Japan
Prior art keywords
mos transistor
channel mos
noise amplifier
plane
low noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003170106A
Other languages
English (en)
Inventor
Takeshi Nishimuta
武史 西牟田
Hiroshi Miyagi
弘 宮城
Tadahiro Omi
忠弘 大見
Shigetoshi Sugawa
成利 須川
Akinobu Teramoto
章伸 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
NSC Co Ltd
Original Assignee
Toyota Industries Corp
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp, Nigata Semitsu Co Ltd filed Critical Toyota Industries Corp
Priority to JP2003170106A priority Critical patent/JP2005006227A/ja
Priority to CN200480016313.0A priority patent/CN1806385A/zh
Priority to TW093116780A priority patent/TWI279076B/zh
Priority to US10/560,703 priority patent/US20070105523A1/en
Priority to PCT/JP2004/008217 priority patent/WO2004112238A1/ja
Priority to KR1020057024006A priority patent/KR100692946B1/ko
Priority to EP04745811A priority patent/EP1635454A1/en
Publication of JP2005006227A publication Critical patent/JP2005006227A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Amplifiers (AREA)

Abstract

【課題】本発明は、少ない部品数で雑音を抑えかつ高利得で信号増幅させることが可能な低雑音増幅器を提供することを目的とし、さらに、雑音を低化させると共に信号歪を低化させることが可能なＣＭＯＳ構造の低雑音増幅器を提供することを目的とする。
【解決手段】少なくとも二つの結晶面を有する半導体基板（８１０Ａ、８１０）と、該半導体基板上であって前記結晶面の少なくとも二つに対して形成したゲート絶縁膜（８２０Ａ）とを有し、前記ゲート絶縁膜に沿って前記半導体基板中に形成されるチャネルのチャネル幅が、前記少なくとも二つの結晶面に対して各々形成されるチャネルの各チャネル幅の総和で示される、ｐチャネルＭＯＳトランジスタ（８４０Ａ）及びｎチャネルＭＯＳトランジスタ（８４０Ｂ）を組み合わせたＣＭＯＳトランジスタ（８００）を用いて、雑音を低レベルに抑えて入力信号を増幅する低雑音増幅器を構成する。
【選択図】 図８

Description

【０００１】
【発明の属する技術分野】
本発明は、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）集積回路上に構成される低雑音増幅器に関する。
【０００２】
【従来の技術】
高周波（ＲＦ）信号から所望波を取り出す技術としてスーパーヘテロダイン方式やダイレクトコンバージョン受信方式などが良く知られている。
これら受信方式のダイレクトコンバージョン受信方式を例に、典型的な信号の復調方式を以下に図面を用いて説明する。
【０００３】
図１１は、一般的な上記ダイレクトコンバージョン受信方式を示す回路ブロック図である。
同図の回路ブロック図１１００は、アンテナ１１０２、低雑音増幅器１１０４、局部発振器１１０６、９０度移相器１１０８、ミキサ１１１０、ローパスフィルタ（ＬＰＦ）１１１２、ＤＣアンプ１１１４、Ａ／Ｄ変換器１１１６、及びＤＳＰ１１１８から構成されている。
【０００４】
同図のアンテナ１１０２から高周波（ＲＦ）信号を受信すると、そのＲＦ信号を低周波雑音増幅器１１０４で増幅させ、その増幅したＲＦ信号を同図の上下に配置されたミキサ１１１０に入力する。
また、局部発振器１１０６からは上記ＲＦ信号と同じ周波数のローカル（ＬＯ）信号が出力され、９０度移相器１１０８で互いに９０度の位相を持たせて各ミキサ１１１０にそのＬＯ信号を入力する。
【０００５】
ミキサ１１１０では、上記入力されたＲＦ信号とＬＯ信号とを乗算し、低周波雑音増幅器１１０４の出力を同相（Ｉ）成分及び直交（Ｑ）成分を有するベースバンド信号へそれぞれ変換している。この方式によるとＩＦがゼロとなりベースバンド信号が折り重なって復調できなくなるため、前述したように位相の９０度異なる二つのＬＯ信号と二組のミキサ１１１０を用いて直交復調を行なう。
【０００６】
ミキサ１１１０から出力された信号は、その後段で、ＬＰＦ１１１２によって不要波がカットされ、ＬＰＦ１１１２から出力された所望波がＤＣアンプ１１１４で増幅され、ＤＣアンプ１１１４から出力された信号がＡ／Ｄ変換器１１１６でデジタル信号に変換される。
【０００７】
そして、Ａ／Ｄ変換器１１１６によって変換されたデジタル信号がＤＳＰ１１１８に入力されることにより、符号再生等の処理が行なわれる。
一方、受信方式がスーパーヘテロダイン受信方式であれば、アンテナで受信した搬送波周波数信号を中間周波数（ＩＦ）信号へ変換するため、イメージ周波数が残ってしまう。そのため、スーパーヘテロダイン受信方式の場合には低周波雑音増幅器の前段に上記イメージ周波数を取り除くためのバンドパスフィルタが構成され、さらに、中間周波数を取り出すために帯域制限を行なう中間周波数フィルタなどがＩＦ回路に構成される。
【０００８】
上述した回路ブロック図の説明からも明らかなように、上記低周波雑音増幅器は、先ず始めに利得を有する回路ブロックとなる。
低周波雑音増幅器の雑音指数はシステムの雑音指数にそのまま加算されてしまうため、低周波雑音増幅器を設計する際は如何に雑音を低減させて入力信号を増幅させるかが重要となる。
【０００９】
昨今では、従来問題となっていたＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタの低スピードの問題とノイズが大きいという問題が改善されつつあり、上述した低周波雑音増幅器に対してＭＯＳトランジスタを適用することで低周波雑音増幅器を半導体基板上に集積化できるようになった。
【００１０】
そして、半導体基板上に一導電型（ｐチャネルまたはｎチャネル）のＭＩＳトランジスタを単体で構成した半導体装置の構成例としては、そのゲート絶縁膜を一例として熱酸化処理を施して半導体基板の凸部に構成したものが特開２００２−１１０９６３号公報に開示されている。この構成であれば、半導体基板の上記凸部の側壁面に対してチャネルを形成できるとされている。
【００１１】
【特許文献１】
特開２００２−１１０９６３号公報
【００１２】
【発明が解決しようとする課題】
しかし、上記ＭＯＳトランジスタを利用して低雑音増幅器を構成すると、チャネルで発生する雑音が顕著に現れ、それが低雑音増幅器の雑音指数を高める直接的な原因となっていることが明らかになる。その雑音とは、半導体基板とゲート絶縁膜との界面及び界面付近に生成されるチャネルにおいて、電子正孔対の生成、再結合やトラップでのキャリアの捕獲、或いはトラップからのキャリアの放出などによって生じるフリッカ雑音（１／ｆ雑音）である。そして、この１／ｆ雑音を低減させる事は困難であった。
【００１３】
また、トランジスタ特性における飽和領域においては、ドレイン−ソース間電圧に寄らずドレイン電流が一定の値を示すことが理想的であるが、実際には、この飽和領域におけるピンチオフ点（チャネルキャリア密度が略０になる点）の移動により、実行ゲート長は減少し、反対にドレイン電流が上昇するというチャネル長変調現象が生じる。このため、増幅された信号として歪のない安定した信号を得ることが困難であった。
【００１４】
このように、低雑音増幅器の回路設計をする際には、いかに雑音を低く抑えて利得を増やせるようにするかが課題で、これまでは、出力信号に影響する雑音や歪を別回路で補償するなどの構成をとる必要があった。
さらに、ＣＭＯＳ構造にした低雑音増幅器においては、ｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタの互いの寄生容量が一致せず、ゲート−ソース間電圧に対する互いのドレイン電流の立上がり特性と立下り特性のずれによる信号歪を生じており問題であった。
【００１５】
そこで本発明は、少ない部品数で雑音を抑えかつ高利得で信号増幅させることが可能な低雑音増幅器を提供することを目的とし、さらに、雑音を低化させると共に信号歪を低化させることが可能なＣＭＯＳ構造の低雑音増幅器を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明は上記課題を解決するために以下のように構成する。
本発明の低雑音増幅器の態様の一つは、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを有し、雑音を低レベルに抑えて入力信号（例えば搬送信号など）を増幅することを前提とし、上記ＭＩＳトランジスタは、第１の結晶面を主面として有する半導体基板と、該半導体基板の一部として形成され、上記第１の結晶面とは異なった第２の結晶面により画成された１対の側壁面と、上記第２の結晶面とは異なった第３の結晶面により画成された頂面とよりなる、半導体構造と、上記主面及び上記側壁面及び上記頂面を一様な厚さで覆うゲート絶縁膜と、上記主面及び上記側壁面及び上記頂面を、上記ゲート絶縁膜を介して連続的に覆うゲート電極と、上記半導体基板中及び上記半導体構造中の、上記ゲート電極を介する一方側及び他方側に形成され、いずれも上記主面及び上記側壁面及び上記頂面に沿って連続的に延在する、同一導電型拡散領域（導電型には、例えばｎ型やｐ型があり、同一導電型拡散領域とは、上記ゲート電極の両側に形成される拡散領域の導電型が同一である領域を意味する）と、を有するように構成する。
【００１７】
本発明の低雑音増幅器の態様のその他の一つは、ＭＩＳトランジスタを有し、雑音を低レベルに抑えて入力信号を増幅することを前提とし、上記ＭＩＳトランジスタは、表面が少なくとも二つの異なる結晶面を有する凸部を主面に対して構成する半導体基板と、上記凸部の表面を構成する上記少なくとも二つの異なる結晶面の各々の少なくとも一部を覆うゲート絶縁膜と、上記半導体基板と電気的に絶縁されるように上記ゲート絶縁膜を介して構成され、かつ上記凸部の表面を構成する上記少なくとも二つの異なる結晶面の各々に対して構成されるゲート電極と、上記凸部の表面を構成する上記少なくとも二つの異なる結晶面の各々に面して上記凸部中に形成され、かつ上記ゲート電極の両側にそれぞれ形成される同一導電型拡散領域と、を有するように構成する。
【００１８】
本発明の低雑音増幅器の態様のその他の一つは、ＭＩＳトランジスタを有し、雑音を低レベルに抑えて入力信号を増幅することを前提とし、上記ＭＩＳトランジスタは、少なくとも二つの結晶面を有する半導体基板と、該半導体基板上であって上記結晶面の少なくとも二つに対して形成したゲート絶縁膜と、該ゲート絶縁膜を挟んで上記半導体基板上に形成したゲート電極と、を有し、該ゲート電極に電圧を加えた際に上記ゲート絶縁膜に沿って上記半導体基板中に形成されるチャネルのチャネル幅が、上記少なくとも二つの結晶面に対して各々形成されるチャネルの各チャネル幅の総和で示される、立体構造ＭＩＳトランジスタである、ように構成する。
【００１９】
なお、本発明の低雑音増幅器の上記各態様において、上記ＭＩＳトランジスタは、上記半導体基板がシリコン基板であり、上記シリコン基板の表面に形成されたゲート絶縁膜が、上記シリコン基板の表面を所定の不活性ガスによるプラズマに曝して水素を除去することにより形成され、上記シリコン基板と上記ゲート絶縁膜との界面における上記水素の含有量が面密度換算で１０１１／ｃｍ２以下となる、ように構成することが望ましい。
【００２０】
また、上記少なくとも二つの結晶面は、（１００）面、（１１０）面、（１１１）面の内の何れか異なる二つの結晶面が組み合わされてなる、ように構成することが望ましい。
さらに、ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタからなるＣＭＯＳトランジスタを有し、前記ｎチャネルＭＯＳトランジスタまたは前記ｐチャネルＭＯＳトランジスタの少なくとも一方が上記各態様の何れか一つに記載の低雑音増幅器のＭＩＳトランジスタによって構成される、ことが望ましい。
【００２１】
この時、上記ｐチャネルＭＯＳトランジスタと上記ｎチャネルＭＯＳトランジスタの素子面積及び電流駆動能力は略一致する、ように構成することが望ましい。
このように構成される低雑音増幅器においては、上記ｐチャネルＭＯＳトランジスタのゲートと上記ｎチャネルＭＯＳトランジスタのゲートに対し、上記入力信号に基づく入力電圧が共通に加わり、上記ｐチャネルＭＯＳトランジスタのドレイン側に電圧源が設けられ、上記ｐチャネルＭＯＳトランジスタのソースと上記ｎチャネルＭＯＳトランジスタのドレインとが共通接続され、上記ｎチャネルＭＯＳトランジスタのソースとドレインとの間に動作点決定用の直流フィードバック回路が接続され、上記ｐチャネルＭＯＳトランジスタのソースと上記ｎチャネルＭＯＳトランジスタのドレインとの上記共通接続された接続ラインに現れる電圧が上記入力電圧の増幅電圧として出力される、ように構成してもよい。
【００２２】
さらに、上記各態様の低雑音増幅器は、ダイレクトコンバージョン受信方式で使用してもよい。
本発明の低雑音増幅器においては、上記少なくとも二つの異なる結晶面に沿ってゲート幅が形成される。そのため、ゲートに電圧が印加されると、上記少なくとも二つの異なる結晶面に沿ってチャネルが形成される。そして、特に凸部の結晶面に沿ってチャネルが形成された際に、各トランジスタで生じるゲート長変調効果が大幅に抑制される。
【００２３】
また、上記ＭＩＳトランジスタにおいて、上記半導体基板がシリコン基板であり、上記シリコン基板の表面に形成されたゲート絶縁膜が、上記シリコン基板の表面を所定の不活性ガスによるプラズマに曝して水素を除去することにより形成され、上記シリコン基板の表面及び上記ゲート絶縁膜の界面における上記水素の含有量が面密度換算で１０１１／ｃｍ２以下となる、ように形成できるので、半導体基板とゲート絶縁膜との界面における界面準位密度を低下でき、１／ｆ雑音の低減及び各トランジスタの電気的特性のばらつきが低減できる。
【００２４】
さらに、上記少なくとも二つの結晶面が、（１００）面、（１１０）面、（１１１）面の内の何れか異なる二つの結晶面が組み合わされることによって、上記１／ｆを大幅に低減でき、電気的特性のばらつみも大幅に低減できる。
また、ダイレクトコンバージョン方式に上記局部発振器を適用すれば、局部発振器から発生する１／ｆ雑音や信号歪などの影響を後段の回路に与えない。
【００２５】
さらに、ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタの電流駆動能力及び素子面積を一致させたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを有するミキサ回路を構成できるようになる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照しながら詳細に説明する。
本発明の実施の形態の低雑音増幅器はＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有するトランジスタによって構成される。そして、本発明の実施の形態において、このＭＩＳトランジスタのゲート絶縁膜は、特開２００２−２６１０９１号公報に開示されているゲート絶縁膜薄膜形成技術を取り入れて形成する。
【００２７】
なお、上記ゲート絶縁膜としては、上記特開２００２−２６１０９１号公報に開示されているように窒化膜や酸窒化膜とすることもできるが、本実施の形態においては上記ゲート絶縁膜を酸化膜としたＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ（例えばＭＯＳＦＥＴなど）を代表に挙げて説明することにする。
【００２８】
先ず始めに、上記ＭＯＳトランジスタのゲート絶縁膜薄膜形成方法について説明する。
図１は、ラジアルラインスロットアンテナを用いたプラズマ処理装置１００の一例を示す断面図である。
【００２９】
本ゲート絶縁膜薄膜形成方法においては、シリコン（またはＳｉで示す）表面の未結合手を終端している水素を除去するのに、次の酸化膜形成工程でプラズマ励起ガスとして使われるＫｒを使用し、同一処理室内で連続して表面終端水素除去処理と酸化処理とを行なう。
【００３０】
先ず、真空容器（処理室）１０１内を真空にし、次にシャワープレート１０２から最初にＡｒガスを導入し、それをＫｒガスに切替える。さらに、前記処理室１０１内の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に設定する。
次にシリコン基板１０３を、加熱機構を持つ試料台１０４に置き、試料の温度を４００℃程度に設定する。前記シリコン基板１０３の温度が２００−５５０℃の範囲内であれば、以下に述べる結果はほとんど同様のものとなる。前記シリコン基板１０３は、直前の前処理工程において希フッ酸洗浄が施され、その結果表面のシリコン未結合手が水素で終端されている。
【００３１】
次に同軸導波管１０５からラジアルラインスロットアンテナ１０６に周波数が２．４５ＧＨｚのマイクロ波を供給し、前記マイクロ波を前記ラジアルラインスロットアンテナ１０６から処理室１０１の壁面の一部に設けられた誘電体板１０７を通して、前記処理室１０１内に導入する。導入されたマイクロ波は前記シャワープレート１０２から前記処理室１０１内に導入されたＫｒガスを励起し、その結果前記シャワープレート１０２の直下に高密度のＫｒプラズマが形成される。供給するマイクロ波の周波数が９００ＭＨｚ程度以上約１０ＧＨｚ程度以下の範囲にあれば、以下に述べる結果はほとんど同様のものとなる。
【００３２】
図１の構成においてシャワープレート１０２と基板１０３の間隔は、本実施形態では６ｃｍに設定する。この間隔は狭いほうがより高速な成膜が可能となる。
なお、本実施形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて成膜した例を示しているが、他の方法を用いてマイクロ波を処理室内に導入してプラズマを励起してもよい。
【００３３】
前記シリコン基板１０３をＫｒガスで励起されたプラズマに曝すことにより、前記シリコン基板１０３の表面は低エネルギのＫｒイオン照射を受け、その表面終端水素が除去される。
図２は前記シリコン基板１０３表面におけるシリコン−水素結合を赤外分光器により分析した結果であり、前記処理室１０１中にマイクロ波を１３３Ｐａ（１Ｔｏｒｒ）の圧力下、１．２Ｗ／ｃｍ２のパワーで導入することで励起したＫｒプラズマによる、シリコン表面終端水素の除去効果を示す。
【００３４】
図２を参照するに、わずか１秒程度のＫｒプラズマ照射でシリコン−水素結合に特徴的な波数２１００ｃｍ−１付近の光吸収がほとんど消滅し、約３０秒の照射ではほぼ完全に消滅するのがわかる。すなわち、約３０秒のＫｒプラズマ照射により、シリコン表面を終端していた水素が除去できることがわかる。本実施形態では、１分間のＫｒプラズマ照射を施して、表面終端水素を完全に除去する。
【００３５】
次に、前記シャワープレート１０２から９７／３の分圧比のＫｒ／Ｏ２混合ガスを導入する。この際、処理室内の圧力は１３３Ｐａ（１Ｔｏｒｒ）程度に維持しておく。ＫｒガスとＯ２ガスが混合された高密度励起プラズマ中では、中間励起状態にあるＫｒ＊とＯ２分子が衝突し、原子状酸素Ｏ＊を効率よく大量に発生できる。
【００３６】
本例では、この原子状酸素Ｏ＊により前記シリコン基板１０３の表面を酸化する。本薄膜形成方法を用いることにより、原子状酸素による酸化処理では、４００°Ｃ程度の非常に低い温度での酸化が可能となる。Ｋｒ＊とＯ２の衝突機会を大きくするには、処理室圧力は高い方が望ましいが、あまり高くすると、発生したＯ＊同志が衝突し、Ｏ２分子に戻ってしまう。当然、最適ガス圧力が存在する。
【００３７】
図３に、処理室内のＫｒ／Ｏ２の圧力比を９７／３に保持しつつ、前記処理室１０１内のガス圧力を変化させた場合の、形成される酸化膜の厚さと処理室内圧力との関係を示す。ただし図３では、シリコン基板１０３の温度を４００°Ｃに設定し、１０分間の酸化処理を行っている。
【００３８】
図３を参照するに、前記処理室１０１内の圧力が約１３３Ｐａ（１Ｔｏｒｒ）の時に最も酸化速度は速くなり、この圧力ないしはその近傍の圧力条件が最適であることがわかる。この最適圧力は、前記シリコン基板１０３の面方位が（１００）面である場合に限らず、どの面方位のシリコン表面であっても同じである。
【００３９】
所望の膜厚のシリコン酸化膜が形成されたところでマイクロ波パワーの導入を止めプラズマ励起を終了し、さらにＫｒ／Ｏ２混合ガスをＡｒガスに置換して酸化工程を終了する。本工程の前後にＡｒガスを使用するのはＫｒより安価なガスをパージガスに使用するためである。本工程に使用されたＫｒガスは回収再利用する。
【００４０】
以上のＫｒ／Ｏ２プラズマ酸化膜形成に続いて、電極形成工程、保護膜形成工程、水素シンタ処理工程等を施してＭＯＳトランジスタやキャパシタを含む半導体集積回路装置を完成さることができる。
上記の手順で形成されたシリコン酸化膜中の水素含有量を昇温放出により測定したところ、３ｎｍの膜厚のシリコン酸化膜において面密度換算で１０１２／ｃｍ２程度以下であった。特にリーク電流が少ない酸化膜においてはシリコン酸化膜内の水素含有量は、面密度換算で１０１１／ｃｍ２程度以下であることが確認された。一方、酸化膜形成前にＫｒプラズマの暴露を行わなかった酸化膜は面密度換算で１０１２／ｃｍ２を超える水素を含んでいた。
【００４１】
また、上記の手順で形成されたシリコン酸化膜を剥離した後のシリコン表面と酸化膜形成前のシリコン表面の粗さを原子間力顕微鏡で測定して比較したところ、シリコン表面の荒さが変化していないのが確認された。すなわち、終端水素を除去して酸化した後でもシリコン表面が荒れることはない。
【００４２】
本ゲート絶縁膜薄膜形成方法によると、シリコン基板と、ＭＯＳトランジスタのゲート絶縁膜として形成されるシリコン酸化膜との、界面に残留する水素が除去され、その界面が平坦化される。この平坦化により、その界面における低界面準位密度を実現することができ、ゲート絶縁膜が薄膜化されても良好な電気的特性（低リーク電流特性、低界面準位密度、高耐圧性、高ホットキャリア耐性、均一なしきい値電圧特性など）が得られるようになっている。また、さらに、如何なる面方位に形成されたゲート絶縁膜もそれらの面方位に対して良好な電気的特性を得る事もできるようになる。
【００４３】
次に、上述したゲート絶縁膜薄膜形成方法を利用し、シリコン基板の（１００）面のみならず（１１１）面や（１１０）面を使用してＭＯＳトランジスタの形成を行なった例を示す。
図４は、図１のプラズマ処理装置１００により、シリコン基板の（１００）面、（１１１）面、および（１１０）面を酸化した場合のＫｒ／Ｏ２プラズマ酸化膜の成長レートを、熱酸化膜の成長レートと比較して示している。
【００４４】
図４を参照するに、Ｋｒ／Ｏ２プラズマ酸化膜では熱酸化膜の場合よりもはるかに大きな成長レートが得られており、活性な原子状酸素Ｏ＊を使ったＳ ｉ基板の酸化が非常に効率良く進むことが示されている。さらに図４より、Ｋｒ／Ｏ２プラズマ酸化膜では、Ｓｉ原子の面密度がより大きな（１１１）面、（１１０）面上での成長レートが、（１００）面上での成長レートよりも小さくなっている事が分かる。これは原料供給律速プロセスから導かれる帰結と一致しており、このようにして形成したプラズマ酸化膜は、優れた膜質を有している事が示唆される。
【００４５】
これに対し、Ｓｉ基板の（１１１）面、（１１０）面上に熱酸化膜を形成した場合には、（１００）面上に熱酸化膜を形成した場合よりも酸化膜の成長レートが大きくなっており、（１１１）面、（１１０）面上に形成されている熱酸化膜は膜質が劣ることを示唆している。
【００４６】
図５はこのようにして形成されたＫｒ／Ｏ２プラズマ酸化膜と熱酸化膜とで界面準位密度を比較した結果を示す。
図５を参照するに、Ｋｒ／Ｏ２プラズマ酸化膜ではシリコンの（１００）面上に形成された場合でも（１１１）面、（１１０）面上に形成された場合でも、界面準位密度は（１００）面上に形成された熱酸化膜の界面準位密度よりも低く、非常に高品質な酸化膜が得られているのがわかる。
【００４７】
これに対し、シリコンの（１１１）面、（１１０）面上に形成された熱酸化膜では、図４の結果から予測された通り界面準位密度が非常に大きく、 ＭＯＳトランジスタのゲート絶縁膜に使用した場合には，キャリアの捕獲によるしきい値電圧の変化やゲートリーク電流の増大など、様々な問題が生じると考えられる。
【００４８】
図６（Ａ）〜（Ｃ）は、シリコン基板のそれぞれ（１００）面、（１１１）面、および（１１０）面上に，図１のプラズマ処理装置１００によりシリコン酸化膜を形成し、かかるシリコン酸化膜をゲート絶縁膜としてｐチャネルＭＯＳトランジスタを形成した場合のドレイン電圧対規格化ドレイン電流特性を示す。ただし図６（Ａ）、（Ｂ）では、シリコン酸化膜を前記Ｋｒ／Ｏ２プラズマ処理により形成した場合と熱酸化処理により形成した場合の両方を示している。これに対し、図６（Ｃ）では、熱酸化処理では（１１０）面上に酸化膜が形成できないため、Ｋｒ／Ｏ２プラズマ処理により形成したゲート酸化膜の例のみを示している。図６（Ａ）の結果は、ゲート長が１０μｍでゲート幅が５０μｍのｐチャネルＭＯＳトランジスタについてのものであり、図６（Ｂ）、（Ｃ）の結果は、ゲート長が１０μｍでゲート幅が３００μｍのｐチャネルＭＯＳトランジスタについてのものである。
【００４９】
図６（Ａ）〜（Ｃ）を参照するに、 ｐチャネルＭＯＳトランジスタのドレイン電流、従って相互コンダクタンスないし電流駆動能力は、トランジスタをシリコンの（１００）面以外の結晶面、例えば（１１１）面あるいは（１１０）面上に形成することにより増大させることが可能であること、特にｐチャネルＭＯＳトランジスタをシリコンの（１１１）面上に形成した場合に（１００）面上に形成したｐチャネルＭＯＳトランジスタの約１．３倍の電流駆動能力が得られること、また（１１０）面上に形成した場合には約１．８倍の電流駆動能力が得られることがわかる。
【００５０】
図７は、ＮチャネルＭＯＳトランジスタの構成例である。
同図に示されるＮチャネルＭＯＳトランジスタは、（１１０）面を主面とするＳ ｉ基板７１０の上に、先に図１で説明したプラズマ処理装置１００によってシリコン酸化膜が一様に形成され、その形成されたシリコン酸化膜の上にポリシリコンゲート電極７３０が形成されている。さらに、かかるゲート電極７３０のバターニングに伴って前記シリコン酸化膜もバターニングされ、前記ゲート電極７３０に対応してゲート絶縁膜７２０が同図の太い実線と破線で囲まれる領域に形成される。
【００５１】
そして、前記ゲート電極７３０を自己整合マスクにｎ型不純物をイオン注入することにより、前記ゲート電極７３０の両側にｎ型拡散領域７１０ａおよび７１０ｂが形成される。その結果、前記Ｓ ｉ基板７１０上にｎチャネルＭＯＳトランジスタが形成される。なお、同図においては、上記ｎ型拡散領域７１０ａおよび７１０ｂ間にチャネルが形成された際のその形成範囲を斜線で示す事とした。
【００５２】
なお、同図はｎチャネルＭＯＳトランジスタの構成例であるが、ゲート電極を自己整合マスクにｐ型不純物をイオン注入して、そのゲート電極の両側にｐ型拡散領域を形成することにより、Ｓ ｉ基板上にｐチャネルＭＯＳトランジスタを形成することもできる。
【００５３】
このように構成したＭＯＳトランジスタにおいては、Ｓｉ基板の（１００）結晶面とゲート酸化膜の界面で低界面準位密度を実現できるので、１／ｆ雑音を低減でき、良好な電気的特性が安定して得られる。
このため、素子間における電気的特性のバラツキを低下させたより安定なＭＯＳトランジスタを構成できる。
【００５４】
なお、上記構成例ではＳｉ基板の（１１０）面に対してトランジスタを形成したが、その他の（１００）面や（１１１）面に形成しても、上述した効果は得られる。
次に、上記（１１０）面のように一方位の結晶面のみにトランジスタを構成するのではなく、複数の方位を有する結晶面を同時に利用してトランジスタを構成（立体構成）する例を示す。
【００５５】
図８、９は、ｐチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタからなるＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタの構成例である。
ただし図９は、図８の一部を取り出して示した図である。
【００５６】
図８、９を参照するに、 ＣＭＯＳトランジスタ８００は素子分離領域８０５により隔てられたｎ型領域Ａとｐ型領域Ｂとが形成された（１００）面を主面とするＳ ｉ基板８１０上に形成されており、図９に示すように、前記領域Ａには幅がＷ１Ａで高さがＨＡの突出部８１０Ａが、また領域Ｂには幅がＷ１Ｂで高さがＨＢの突出部８１０Ｂが両側壁面に形成されている。図９よりわかるように、前記突出部８１０Ａ、８１０Ｂの頂面は（１００）面により、側壁面は（１１０）面により画成されている。
【００５７】
図９のＳ ｉ基板８１０上には、先に図１で説明したプラズマ処理装置１００によりシリコン酸化膜が一様に形成されており、さらにその上に、図８に示すポリシリコンゲート電極８３０Ａおよび８３０Ｂが、それぞれ領域ＡおよびＢ上に形成されている。さらにかかるゲート電極８３０Ａおよび８３０Ｂのパターニングに伴って前記シリコン酸化膜もパターニングされ、前記ゲート電極８３０Ａに対応してゲート絶縁膜８２０Ａが、またゲート電極８３０Ｂに対応してゲート絶縁膜８２０Ｂが、同図に太い実線と斜線で囲まれる領域に形成される。
【００５８】
さらに図８のＣＭＯＳトランジスタ８００では、前記ｎ型領域Ａにおいて前記ゲート電極８３０Ａを自己整合マスクにｎ型不純物をイオン注入することにより、前記ゲート電極８３０Ａの両側に、前記突出部８１０Ａをも含んでｎ型拡散領域８１０ａおよび８１０ｂが形成される。同様に、前記ｐ型領域Ｂにおいても前記ゲート電極８３０Ｂの両側に、前記突出部８１０Ｂをも含んでｐ型拡散領域８１０ｃおよび８１０ｄが形成される。その結果、前記Ｓ ｉ基板８１０上には前記領域ＡにｎチャネルＭＯＳトランジスタ８４０Ａが、また前記領域ＢにｐチャネルＭＯＳトランジスタ８４０Ｂが形成される。
【００５９】
本例に示すＣＭＯＳトランジスタ８００では、 ｎチャネルＭＯＳトランジスタ８４０Ａはゲート長ＬｇＡをまたｐチャネルＭＯＳトランジスタ８４０Ｂはゲート長ＬｇＢを有し、前記ゲート電極８３０Ａは、 Ｓ ｉ基板８１０の平坦部を、前記突出部８１０Ａのそれぞれの側において、ゲート幅Ｗ２Ａ／２で覆う。その結果、前記ゲート電極８３０Ａの（１００）面上におけるゲート幅は、前記突出部８１０Ａの頂部を含めて、Ｗ１Ａ＋Ｗ２Ａにより与えられる。これに対し、前記ゲート電極８３０Ａの（１１０）面上におけるゲート幅は両側壁面に形成されているので２ＨＡで与えられ、その結果、前記領域Ａに形成されるｎチャネルＭＯＳトランジスタ８４０Ａの電流駆動能力は、式μｎ１（Ｗ１Ａ＋Ｗ２Ａ）＋２μｎ２ＨＡにより与えられる。ただしμｎ１は、（１００）面における電子移動度を、μｎ２は（１１０）面における電子移動度を表す．
同様に、前記領域Ｂに形成されるｐチャネルＭＯＳトランジスタ８４０Ｂの電流駆動能力は、式μｐ１（Ｗ１Ｂ＋Ｗ２Ｂ）＋２μｐ２ＨＢにより与えられる。ただしμｐ１は、（１００）面におけるホール移動度を、μｐ２は（１１０）面におけるホール移動度を表す。
【００６０】
このように、Ｓｉ基板の（１００）結晶面とゲート酸化膜の界面で低界面準位密度を実現できるので、１／ｆ雑音を低減でき、良好な電気的特性が安定して得られる。Ｓｉ基板８１０の主面とする（１００）面に加え、それとは異なる面方位の（１１０）面に対してゲートを形成できるので、上記主面のゲート幅を小さくして素子面積を小さくし、主面のゲート幅を上記（１１０）面に対して形成したゲートのゲート幅で補填することができる。その結果、トランジスタ素子を小型化することが可能になる。
【００６１】
なお、上述した例では側壁面へ形成するトランジスタを両側壁面に対して形成したが、片側壁面であってもよい。
また、上記ＨＡを０とする構成にすることもできる。
また、同図においては、Ｓｉ基板８１０上方のｎ型拡散領域８１０ａおよび８１０ｂ間、或いはｐ型拡散領域８１０ｃ及び８１０ｄ間に、ゲート絶縁膜８２０Ａ或いは８２０Ｂに沿ってチャネルが夫々形成された際のその形成範囲を斜線で示すこととした。この図からも明らかなように、上述したゲート絶縁膜に沿ってＳｉ基板中に形成されるチャネルのチャネル幅は、例えばｎチャネルＭＯＳトランジスタ８４０Ａで言えば、（１００）面の上記Ｗ１Ａ＋Ｗ２Ａ及び（１１０）面の上記２ＨＡの総和に追従し、例えばｐチャネルＭＯＳトランジスタ８４０Ｂで言えば、（１００）面の上記Ｗ１Ｂ＋Ｗ２Ｂ及び（１１０）面の上記２ＨＢの総和に追従する。
【００６２】
よって、Ｗ１Ａ＋Ｗ２Ａ＝Ｗ１Ｂ＋Ｗ２Ｂ、μｎ１（Ｗ１Ａ＋Ｗ２Ａ）＋２μｎ２ＨＡ＝μｐ１（Ｗ１Ｂ＋Ｗ２Ｂ）＋２μｐ２ＨＡを満たすように、ＨＡ及びＨＢを決めれば、ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタは互いの素子面積が一致し、かつ電流駆動能力が一致したＣＭＯＳトランジスタを構成できるようになる。
【００６３】
同図に斜線で示されるようにチャネルが立体的に形成されることにより、一平面に形成されるチャネルにおけるピンチオフ点（チャネルキャリア密度が略０になる点）の移動に基づく実行ゲート長の減少が抑制され、飽和領域におけるドレイン電流の増加が抑制できる。
【００６４】
その結果、ＭＯＳトランジスタによって増幅される信号における信号歪が低減される事となる。
ここではＣＭＯＳトランジスタの構成例を示した。しかし、当然、相補型としない構成、すなわちｎチャネルＭＯＳトランジスタ８４０Ａ或いはｐチャネルＭＯＳトランジスタ８４０Ｂのみを、上述したように（１００）面、（１１０）面を使用して立体的に構成することもできる。そして、当然、そのようにｎチャネルＭＯＳトランジスタ、或いはｐチャネルＭＯＳトランジスタのみにおいても、上述した作用効果が同様に得られる。
【００６５】
このように、プラズマ処理装置１００によりシリコン酸化膜が如何なる面方位に対しても一様に形成されることにより、１／ｆ雑音が低減され、複数の面方位にゲートを形成してトランジスタを立体構造にすることにより、チャネル長変調効果が低減され、素子間にバラツキのない良好な電気的特性を得る事が可能となる。また、上記立体構造としたことにより素子面積を小さくできる。
【００６６】
さらに、立体構造をなすＣＭＯＳトランジスタでは、バランスの良い電気的特性を有しながら、その素子面積を大幅に小型化できるようになる。
次に、上記ゲート絶縁膜薄膜形成方法を用いて形成した上記立体構造のＭＯＳトランジスタの、ｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタからなるＣＭＯＳトランジスタを適用した低雑音増幅器の回路構成を示す。
【００６７】
図１０は、上記ＣＭＯＳトランジスタを適用して構成した低雑音増幅器の一回路図である。
同図に示されるように、当該低雑音増幅器の回路１０００は、ｐチャネルＭＯＳトランジスタＭ１とｎチャネルＭＯＳトランジスタＭ２を組み合わせたＣＭＯＳトランジスタ１００２と、コンデンサＣ１とｎチャネルＭＯＳトランジスタＭ３とオペアンプＯＰ１とを組み合わせた動作点決定回路１００４とからなる。
【００６８】
先ず、上記ＣＭＯＳトランジスタ１００２においては、ｐチャネルＭＯＳトランジスタＭ１のゲートとｎチャネルＭＯＳトランジスタＭ２のゲートに対して共通の入力電圧（例えばアンテナで受信した搬送波に基づいて変化する入力電圧など）を加える。そして、ｐチャネルＭＯＳトランジスタＭ１とｎチャネルＭＯＳトランジスタＭ２を信号増幅器として機能させる。さらに、本回路においては高い電圧利得を得るためにｐチャネルＭＯＳトランジスタＭ１のドレインに電圧源ＶＤＤを加える。そして、ｐチャネルＭＯＳトランジスタＭ１のソースとｎチャネルＭＯＳトランジスタＭ２のドレインに上記入力電圧の増幅電圧が出力される。
【００６９】
一方、上記動作点決定回路１００４は、ｐチャネルＭＯＳトランジスタＭ１のバイアス電流とドレイン電圧が電源電圧ＶＤＤによって影響を受けやすため、ｐチャネルＭＯＳトランジスタＭ１のソースとｎチャネルＭＯＳトランジスタＭ２の間に挿入され、ｇｍを抑制して熱雑音と１／ｆ雑音とが低下するように、基準電圧（Ｖｒｅｆ）を基準に上記増幅電圧を制御し、その動作点を決定する。なお、Ｃ１は熱雑音を減らすために挿入されている。
【００７０】
本回路に示されるＣＭＯＳトランジスタ１００２は、ｐチャネルＭＯＳトランジスタＭ１及びｎチャネルＭＯＳトランジスタＭ２から発生する１／ｆ雑音が大幅に低減される。また、互いのＭＯＳトランジスタ（Ｍ１及びＭ２）の素子面積を同一にしても互いにバラツキのない同一の電気的特性を得ることができる。 さらに、ｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタの互いの寄生容量を一致させることができ、ゲート−ソース間電圧に対する互いのドレイン電流の立上がり特性と立下り特性のずれを大幅に緩和することができる。
【００７１】
よって、上記回路においては１／ｆ雑音は勿論のことそのトランジスタ素子の電気的特性のバラツキによって生じる信号歪の影響が大幅に改善され、従来以上に低雑音で高利得な低雑音増幅器を構成できる。
そのため、低雑音増幅器において発生する１／ｆ雑音や信号歪を低減させるための回路を新たに設ける必要がなくなり、低雑音増幅器を小型化できる。
【００７２】
また、ダイレクトコンバージョン受信方式（このダイレクトコンバージョン受信方式の回路構成は、図１１を用いて従来技術で説明しているため、この説明はここでは省略する）に本発明の実施の形態の低雑音増幅器の構成を適用すれば、上記ダイレクトコンバージョン受信方式において先ず始めに利得を有する低周波雑音増幅器において１／ｆ雑音が低減できるので、その後段において復調される信号のＳ／Ｎ比は向上し、ダイレクトコンバージョン受信方式によって復調する信号の品質を高くすることが可能になる。また、本発明の実施の形態の低雑音増幅器を適用すれば、その後段の回路において、１／ｆ雑音や信号歪を低減させるための回路を新たに設ける必要がなくなり、ダイレクトコンバージョン受信機を小型化できる。
【００７３】
さらに、上記立体構造のＣＭＯＳトランジスタを適用することにより、小型化、低消費電力、かつ高性能な低雑音増幅器或いはダイレクトコンバージョン受信器を構成できる。
また、本発明の実施の形態における低雑音増幅器をスーパーヘテロダイン方式の受信機に適用することも可能である。スーパーヘテロダイン方式では、雑音の影響を抑えるために例えば８０ｄｂなどに一旦上げた利得をＩＦ段で例えば６０ｄｂに下げ、その後段でバイポーラ等を用いて再度８０ｄｂに上げるなどの方式をとる。しかし、本発明の実施の形態の低雑音増幅器を適用することにより、雑音の影響を低減させることができるため、ＩＦ段における利得の低下を改善しＳ／Ｎ比を向上させることが可能になる。
【００７４】
なお、本発明の実施の形態においては、ゲート絶縁膜の形成方法として、低雑音増幅器のノイズ低減に最も好適に作用する公知のゲート絶縁膜薄膜形成技術を適用して説明してきたが、このゲート絶縁膜薄膜形成技術に限らず、低雑音増幅器の用途先によって適宜、その他のゲート絶縁膜形成方法を適用してもよい。
【００７５】
【発明の効果】
以上述べたように、本発明によれば、低雑音増幅器における１／ｆ雑音の発生及びトランジスタ素子毎の電気的特性のバラツキを大幅に改善することが可能になる。
【００７６】
よって、低雑音増幅器によって出力信号に与えられる１／ｆ雑音や信号歪が大幅に低減され、それらの低減を補償する回路が不要になり、小型化が可能になる。
さらに、ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタの電流駆動能力を一致させたＣＭＯＳトランジスタを有する低雑音増幅器を構成することにより、出力信号における信号歪を大幅に低減し、小型化、低消費電力、かつ高性能な低雑音増幅器を実現することが可能になる。
【００７７】
また、本発明の低雑音増幅器が含まれるダイレクトコンバージョン受信機は小型化され、さらに、Ｓ／Ｎ比が向上して復調信号の品質が高まる。
【図面の簡単な説明】
【図１】ラジアルラインスロットアンテナを用いたプラズマ処理装置１００の一例を示す断面図である。
【図２】シリコン基板１０３表面におけるシリコン−水素結合を赤外分光器により分析した結果である。
【図３】処理室内のＫｒ／Ｏ２の圧力比を９７／３に保持しつつ、前記処理室１０１内のガス圧力を変化させた場合の、形成される酸化膜の厚さと処理室内圧力との関係である。
【図４】Ｋｒ／Ｏ２プラズマ酸化膜の成長レートと熱酸化膜の成長レートとの比較図である。
【図５】Ｋｒ／Ｏ２プラズマ酸化膜と熱酸化膜との界面準位密度の比較図である。
【図６】ドレイン電圧対規格化ドレイン電流特性である。
【図７】ｎチャネルＭＯＳトランジスタの構成例である。
【図８】ＣＭＯＳトランジスタの構成例である。
【図９】図８の一部を取り出して示した図である。
【図１０】ＣＭＯＳ構造を用いた低雑音増幅器の回路例である。
【図１１】一般的なダイレクトコンバージョン受信方式の回路ブロック図である。
【符号の説明】
８００ ＣＭＯＳトランジスタ
８０５ 素子分離領域
８１０ Ｓｉ基板
８１０Ａ、８１０Ｂ 凸部
８２０Ａ、８２０Ｂ ゲート絶縁膜
８３０Ａ、８３０Ｂ ゲート電極
８４０Ａ ｎチャネルＭＯＳトランジスタ
８４０Ｂ ｐチャネルＭＯＳトランジスタ
８１０ａ、８１０ｂ ｎ型拡散領域
８１０ｃ、８１０ｄ ｐ型拡散領域

Claims (9)

  1. ＭＩＳトランジスタを有し、雑音を低レベルに抑えて入力信号を増幅する低雑音増幅器であって、
    前記ＭＩＳトランジスタは、
    第１の結晶面を主面として有する半導体基板と、
    該半導体基板の一部として形成され、前記第１の結晶面とは異なった第２の結晶面により画成された１対の側壁面と、前記第２の結晶面とは異なった第３の結晶面により画成された頂面とよりなる、半導体構造と、
    前記主面及び前記側壁面及び前記頂面を一様な厚さで覆うゲート絶縁膜と、
    前記主面及び前記側壁面及び前記頂面を、前記ゲート絶縁膜を介して連続的に覆うゲート電極と、
    前記半導体基板中及び前記半導体構造中の、前記ゲート電極を介する一方側及び他方側に形成され、いずれも前記主面及び前記側壁面及び前記頂面に沿って連続的に延在する、同一導電型拡散領域と、
    よりなるＭＩＳトランジスタである、
    ことを特徴とする低雑音増幅器。
  2. ＭＩＳトランジスタを有し、雑音を低レベルに抑えて入力信号を増幅する低雑音増幅器であって、
    前記ＭＩＳトランジスタは、
    表面が少なくとも二つの異なる結晶面を有する凸部を主面に対して構成する半導体基板と、
    前記凸部の表面を構成する前記少なくとも二つの異なる結晶面の各々の少なくとも一部を覆うゲート絶縁膜と、
    前記半導体基板と電気的に絶縁されるように前記ゲート絶縁膜を介して構成され、かつ前記凸部の表面を構成する前記少なくとも二つの異なる結晶面の各々に対して構成されるゲート電極と、
    前記凸部の表面を構成する前記少なくとも二つの異なる結晶面の各々に面して前記凸部中に形成され、かつ前記ゲート電極の両側にそれぞれ形成される同一導電型拡散領域と、
    よりなるＭＩＳトランジスタである、
    ことを特徴とする低雑音増幅器。
  3. ＭＩＳトランジスタを有し、雑音を低レベルに抑えて入力信号を増幅する低雑音増幅器であって、
    前記ＭＩＳトランジスタは、
    少なくとも二つの結晶面を有する半導体基板と、
    該半導体基板上であって前記結晶面の少なくとも二つに対して形成したゲート絶縁膜と、
    該ゲート絶縁膜を挟んで前記半導体基板上に形成したゲート電極と、
    を有し、
    該ゲート電極に電圧を加えた際に前記ゲート絶縁膜に沿って前記半導体基板中に形成されるチャネルのチャネル幅が、前記少なくとも二つの結晶面に対して各々形成されるチャネルの各チャネル幅の総和で示される、
    立体構造ＭＩＳトランジスタである、
    ことを特徴とする低雑音増幅器。
  4. 前記ＭＩＳトランジスタは、
    前記半導体基板がシリコン基板であり、
    前記シリコン基板の表面に形成されたゲート絶縁膜が、前記シリコン基板の表面を所定の不活性ガスによるプラズマに曝して水素を除去することにより形成され、前記シリコン基板と前記ゲート絶縁膜との界面における前記水素の含有量が面密度換算で１０１１／ｃｍ２以下となる、ことを特徴とする請求項１乃至３の何れか一つに記載の低雑音増幅器。
  5. 前記少なくとも二つの結晶面は、（１００）面、（１１０）面、（１１１）面の内の何れか異なる二つの結晶面が組み合わされてなる、
    ことを特徴とする請求項１乃至４の何れか一つに記載の低雑音増幅器。
  6. ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタからなるＣＭＯＳトランジスタを有し、
    前記ｎチャネルＭＯＳトランジスタまたは前記ｐチャネルＭＯＳトランジスタの少なくとも一方が請求項１乃至５の何れか一つに記載の低雑音増幅器のＭＩＳトランジスタによって構成される、
    ことを特徴とする低雑音増幅器。
  7. 前記ｐチャネルＭＯＳトランジスタと前記ｎチャネルＭＯＳトランジスタの素子面積及び電流駆動能力は略一致する、ことを特徴とする請求項６に記載の低雑音増幅器。
  8. 前記ｐチャネルＭＯＳトランジスタのゲートと前記ｎチャネルＭＯＳトランジスタのゲートに対し、前記入力信号に基づく入力電圧が共通に加わり、
    前記ｐチャネルＭＯＳトランジスタのドレイン側に電圧源が設けられ、
    前記ｐチャネルＭＯＳトランジスタのソースと前記ｎチャネルＭＯＳトランジスタのドレインとが共通接続され、
    前記ｎチャネルＭＯＳトランジスタのソースとドレインとの間に動作点決定用の直流フィードバック回路が接続され、
    前記ｐチャネルＭＯＳトランジスタのソースと前記ｎチャネルＭＯＳトランジスタのドレインとの前記共通接続された接続ラインに現れる電圧が前記入力電圧の増幅電圧として出力される、
    ことを特徴とする請求項６または７に記載の低雑音増幅器。
  9. ダイレクトコンバージョン受信方式で使用されることを特徴とする請求項１乃至８の内の何れか一つに記載の低雑音増幅器。
JP2003170106A 2003-06-13 2003-06-13 低雑音増幅器 Pending JP2005006227A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003170106A JP2005006227A (ja) 2003-06-13 2003-06-13 低雑音増幅器
CN200480016313.0A CN1806385A (zh) 2003-06-13 2004-06-11 低噪声放大器
TW093116780A TWI279076B (en) 2003-06-13 2004-06-11 Low-noise amplifier
US10/560,703 US20070105523A1 (en) 2003-06-13 2004-06-11 Low noise amplifier
PCT/JP2004/008217 WO2004112238A1 (ja) 2003-06-13 2004-06-11 低雑音増幅器
KR1020057024006A KR100692946B1 (ko) 2003-06-13 2004-06-11 저잡음 증폭기
EP04745811A EP1635454A1 (en) 2003-06-13 2004-06-11 Low-noise amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003170106A JP2005006227A (ja) 2003-06-13 2003-06-13 低雑音増幅器

Publications (1)

Publication Number Publication Date
JP2005006227A true JP2005006227A (ja) 2005-01-06

Family

ID=33549409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003170106A Pending JP2005006227A (ja) 2003-06-13 2003-06-13 低雑音増幅器

Country Status (7)

Country Link
US (1) US20070105523A1 (ja)
EP (1) EP1635454A1 (ja)
JP (1) JP2005006227A (ja)
KR (1) KR100692946B1 (ja)
CN (1) CN1806385A (ja)
TW (1) TWI279076B (ja)
WO (1) WO2004112238A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124192A (ja) * 2006-11-10 2008-05-29 Seiko Epson Corp 基準電圧供給回路、アナログ回路及び電子機器
US7534669B2 (en) 2004-01-28 2009-05-19 International Business Machines Corporation Method and structure to create multiple device widths in FinFET technology in both bulk and SOI
JP2013197589A (ja) * 2012-03-19 2013-09-30 Samsung Electronics Co Ltd 電界効果トランジスタの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101442293B (zh) * 2007-11-22 2011-03-23 上海华虹Nec电子有限公司 抗工艺变化的2.4GHz低噪声放大器电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0088291B1 (en) * 1982-02-26 1985-07-10 Kabushiki Kaisha Toshiba Mos switch circuit
JP3081324B2 (ja) * 1991-11-27 2000-08-28 三洋電機株式会社 空気調和機
US5675164A (en) * 1995-06-07 1997-10-07 International Business Machines Corporation High performance multi-mesa field effect transistor
US6754478B1 (en) * 1998-07-24 2004-06-22 Gct Semiconductor, Inc. CMOS low noise amplifier
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
JP2002299613A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 縦型電界効果トランジスタ及び半導体装置の製造方法
JP4265882B2 (ja) * 2001-12-13 2009-05-20 忠弘 大見 相補型ｍｉｓ装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7534669B2 (en) 2004-01-28 2009-05-19 International Business Machines Corporation Method and structure to create multiple device widths in FinFET technology in both bulk and SOI
JP2008124192A (ja) * 2006-11-10 2008-05-29 Seiko Epson Corp 基準電圧供給回路、アナログ回路及び電子機器
JP2013197589A (ja) * 2012-03-19 2013-09-30 Samsung Electronics Co Ltd 電界効果トランジスタの製造方法

Also Published As

Publication number Publication date
EP1635454A1 (en) 2006-03-15
US20070105523A1 (en) 2007-05-10
KR100692946B1 (ko) 2007-03-19
CN1806385A (zh) 2006-07-19
KR20060017873A (ko) 2006-02-27
TWI279076B (en) 2007-04-11
TW200509522A (en) 2005-03-01
WO2004112238A1 (ja) 2004-12-23

Similar Documents

Publication Publication Date Title
JP4265882B2 (ja) 相補型ｍｉｓ装置
Liang et al. A new linearization technique for CMOS RF mixer using third-order transconductance cancellation
JP2005006227A (ja) 低雑音増幅器
JP2005006127A (ja) ミキサ回路
US8314449B2 (en) MIS transistor and CMOS transistor
TWI241786B (en) Frequency conversion circuit for direct conversion reception, semi-conductor integrated circuit thereof and direct conversion receiver
US20060180840A1 (en) Switched capacitor circuit and semiconductor integrated circuit thereof
WO2003003595A1 (fr) Recepteur
TWI286414B (en) Limiter circuit and semiconductor integrated circuit thereof
KR100692944B1 (ko) Ｄｃ 증폭기 및 그 반도체 집적 회로
JP3676495B2 (ja) Ｆｍ受信機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090106