JP2005006127A - ミキサ回路 - Google Patents

ミキサ回路 Download PDF

Info

Publication number
JP2005006127A
JP2005006127A JP2003168529A JP2003168529A JP2005006127A JP 2005006127 A JP2005006127 A JP 2005006127A JP 2003168529 A JP2003168529 A JP 2003168529A JP 2003168529 A JP2003168529 A JP 2003168529A JP 2005006127 A JP2005006127 A JP 2005006127A
Authority
JP
Japan
Prior art keywords
transistor
mixer circuit
frequency signal
plane
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003168529A
Other languages
English (en)
Inventor
Takeshi Nishimuta
武史 西牟田
Hiroshi Miyagi
弘 宮城
Tadahiro Omi
忠弘 大見
Shigetoshi Sugawa
成利 須川
Akinobu Teramoto
章伸 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
NSC Co Ltd
Original Assignee
Toyota Industries Corp
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp, Nigata Semitsu Co Ltd filed Critical Toyota Industries Corp
Priority to JP2003168529A priority Critical patent/JP2005006127A/ja
Priority to KR1020057023894A priority patent/KR20060017644A/ko
Priority to EP04745809A priority patent/EP1633000A1/en
Priority to TW093116772A priority patent/TWI242332B/zh
Priority to CNA2004800163145A priority patent/CN1806333A/zh
Priority to PCT/JP2004/008215 priority patent/WO2004112140A1/ja
Priority to US10/560,398 priority patent/US20070142017A1/en
Publication of JP2005006127A publication Critical patent/JP2005006127A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0033—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0047—Offset of DC voltage or frequency

Abstract

【課題】本発明は、出力される混合信号の品質を向上させることが可能なミキサ回路を提供することを目的とする。
【解決手段】少なくとも二つの結晶面を有する半導体基板（８１０Ａ、８１０）と、該半導体基板上であって前記結晶面の少なくとも二つに対して形成したゲート絶縁膜（８２０Ａ）とを有し、前記ゲート絶縁膜に沿って前記半導体基板中に形成されるチャネルのチャネル幅が、前記少なくとも二つの結晶面に対して各々形成されるチャネルの各チャネル幅の総和で示される、ｐチャネルＭＯＳトランジスタ（８４０Ａ）及びｎチャネルＭＯＳトランジスタ（８４０Ｂ）を組み合わせたＣＭＯＳトランジスタ（８００）を用いて、ミキサ回路を構成する。
【選択図】 図８

Description

【０００１】
【発明の属する技術分野】
本発明は、ＭＩＳ集積回路上に構成されるミキサ回路に関する。
【０００２】
【従来の技術】
高周波（ＲＦ）信号から所望波を取り出す技術としてダイレクトコンバージョン受信方式が良く知られている。
この受信方式では搬送波周波数を中間周波数（ＩＦ）を介さずに直接ベースバンド周波数へ変換する。
【０００３】
図１１は、一般的なダイレクトコンバージョン受信方式を示す回路ブロック図である。
同図の回路ブロック図１１００は、アンテナ１１０２、低雑音増幅器（ＬＮＡ）１１０４、局部発振器１１０６、９０度移相器１１０８、ミキサ１１１０、ローパスフィルタ（ＬＰＦ）１１１２、ＤＣアンプ１１１４、Ａ／Ｄ変換器１１１６、及びＤＳＰ１１１８から構成されている。
【０００４】
同図のアンテナ１１０２からＲＦ信号を受信すると、そのＲＦ信号をＬＮＡ１１０４で増幅させ、その増幅したＲＦ信号を同図の上下に配置されたミキサ１１１０に入力する。
また、局部発振器１１０６からは上記ＲＦ信号と同じ周波数のローカル（ＬＯ）信号が出力され、９０度移相器１１０８で互いに９０度の位相を持たせて各ミキサ１１１０にそのＬＯ信号を入力する。
【０００５】
ミキサ１１１０では、上記入力されたＲＦ信号とＬＯ信号とを乗算し、ＬＮＡ１１０４の出力を同相（Ｉ）成分及び直交（Ｑ）成分を有するベースバンド信号へそれぞれ変換している。この方式によるとＩＦがゼロとなりベースバンド信号が折り重なって復調できなくなるため、前述したように位相の９０度異なる二つのＬＯ信号と二組のミキサ１１１０を用いて直交復調を行なう。
【０００６】
ミキサ１１１０から出力された信号は、その後段で、ＬＰＦ１１１２によって不要波がカットされ、ＬＰＦ１１１２から出力された所望波がＤＣアンプ１１１４で増幅され、ＤＣアンプ１１１４から出力された信号がＡ／Ｄ変換器１１１６でデジタル信号に変換される。
【０００７】
そして、Ａ／Ｄ変換器１１１６によって変換されたデジタル信号がＤＳＰ１１１８に入力されることにより、符号再生等の処理が行なわれる。
この受信方式では搬送波周波数を中間周波数（ＩＦ）を介さずに直接ベースバンド周波数へ変換するため、原理的にイメージ周波数は存在しない。
【０００８】
よって、搬送波周波数を中間周波数（ＩＦ）を介してベースバンド周波数へ変換する既知のス−パーヘテロダイン受信方式において用いられる、イメージ周波数を取り除くためのバンドパスフィルタや、中間周波数を取り出すために帯域制限を行なう中間周波数フィルタなどの部品が、同図からも明らかなように当該ダイレクトコンバージョン受信方式では削減することができる。そのため、本受信方式は受信機の小型化には最適であるため、今後の技術革新に大きな期待が寄せられている。
【０００９】
その中でもミキサ回路１１１０は上段の回路に配置され、その出力信号が後段の回路に悪影響しないように、高品質な出力信号を得ることが必要とされている。
一方、昨今では、低スピードの問題と雑音が大きいという問題がＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタの技術分野で改善されつつあり、ＭＯＳトランジスタの構造に特徴をもたせた半導体装置も多く見られるようになってきた。このようなものの一つとして、半導体基板上に一導電型（ｐチャネルまたはｎチャネル）のＭＯＳトランジスタを単体で構成した半導体装置の構成例が特開２００２−１１０９６３号公報に開示されている。
【００１０】
ここに開示されているＭＯＳトランジスタでは、ＭＯＳトランジスタのゲート絶縁膜を熱酸化処理を施して半導体基板の凸部表面に構成しており、半導体基板の上記凸部の側壁面にチャネルを形成できるとされている。
このように、従来より、ミキサ回路はその出力信号を高品質なものにし、かつ半導体基板上に集積化させることが問われ、改良が行なわれてきた。
【００１１】
【特許文献１】
特開２００３−１３４１８３号公報
【００１２】
【特許文献２】
特開２００２−１１０９６３号公報
【００１３】
【発明が解決しようとする課題】
しかし、例えば上記ダイレクトコンバージョン受信方式を採用した場合、上述した部品点数の削減という利点に相反する形で別の問題が顕著に現れてくる。
その問題とは、ＤＣオフセットの発生や雑音などによる、復調信号の品質の劣化である。
【００１４】
ダイレクトコンバージョン受信方式では、アンテナで受信したＲＦ信号と局部発振器から出力したＬＯ信号との周波数が同一であるため、ＬＯ信号がＲＦ信号経路に漏れ込むと、ミキサにおいてＬＯ信号同士の自己混合が生じてＤＣオフセットが発生する。また、このＤＣオフセットの発生は、ミキサを構成するトランジスタ素子の電気的特性のばらつきによっても生じる。このうち、後者のＤＣオフセットの発生要因であるトランジスタ素子については、差動対構成のトランジスタであり、互いのトランジスタの電気的特性が揃わないために生じる。
【００１５】
通常ＩＦ増幅段で利得を稼ぐ上記スーパーヘテロダイン受信方式に対して、当該ダイレクトコンバージョン受信方式ではその利得の大部分をベースバンド信号処理部で稼がなければならない。そのため、信号がベースバンド処理部で増幅されると、上記ＤＣ成分により信号レベルが全体的に上にシフトしてＡ／Ｄ変換器のダイナミックレンジを有効利用できないといった問題を引き起こす。
【００１６】
また、トランジスタ特性における飽和領域においては、ドレイン−ソース間電圧に寄らずドレイン電流が一定の値を示すことが理想的であるが、実際には、この飽和領域におけるピンチオフ点（チャネルキャリア密度が略０になる点）の移動により、実行ゲート長は減少し、反対にドレイン電流が上昇するというチャネル長変調現象が生じる。このため、混合された信号における歪のない安定した信号を得ることが困難になる。
【００１７】
さらに、ＩＦ増幅段で利得を稼ぐ上記スーパーヘテロダイン受信方式では、回路に用いられている抵抗や伝送線路の損失、使用しているトランジスタの電極配線抵抗、または半導体層の抵抗などから生じる熱雑音のみが問題となるが、その利得の大部分をベースバンド信号処理部で稼ぐ当該ダイレクトコンバージョン受信方式では、低周波雑音も問題となってくる。
【００１８】
この問題となる低周波雑音とは、表面・界面における、電子正孔対の生成、再結合やトラップでのキャリアの捕獲、或いはトラップからのキャリアの放出など、ミキサに構成されるトランジスタから生じるフリッカ雑音（１／ｆ雑音）である。
【００１９】
このように、ミキサ回路は復調信号の品質を劣化させる様々な要因を含んでいるため、ミキサ回路の小型化と共にミキサ回路から出力される混合信号の品質を向上させることが課題であった。
そこで本発明は、出力される混合信号の品質を向上させることが可能なミキサ回路を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明は上記課題を解決するために以下のように構成する。
本発明のミキサ回路の態様の一つは、第一周波数の信号または第二周波数の信号を入力するための差動対トランジスタを少なくとも有し、上記第一周波数の信号及び上記第二周波数の信号を乗算して第三周波数の信号を生成することを前提とし、上記差動対トランジスタの各トランジスタは、第１の結晶面（例えば（１００）面など）を主面として有する半導体基板と、該半導体基板の一部として形成され、上記第１の結晶面とは異なった第２の結晶面（例えば（１１０）面など）により画成された１対の側壁面と、上記第２の結晶面とは異なった第３の結晶面（例えば、（１００）面や（１１１）面などがあるが、好適には、上記第１の結晶面と同じ結晶面）により画成された頂面とよりなる、半導体構造と、上記主面及び上記側壁面及び上記頂面を一様な厚さで覆うゲート絶縁膜と、上記主面及び上記側壁面及び上記頂面を、上記ゲート絶縁膜を介して連続的に覆うゲート電極と、上記半導体基板中及び上記半導体構造中の、上記ゲート電極を介する一方側及び他方側に形成され、いずれも上記主面及び上記側壁面及び上記頂面に沿って連続的に延在する、同一導電型拡散領域と、よりなるＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタが構成される。
【００２１】
本発明のミキサ回路のその他の態様の一つは、第一周波数の信号または第二周波数の信号を入力するための差動対トランジスタを少なくとも有し、上記第一周波数の信号及び上記第二周波数の信号を乗算して第三周波数の信号を生成することを前提とし、上記差動対トランジスタの各トランジスタは、表面が少なくとも二つの異なる結晶面（例えば、（１００）面及び（１１０）面、（１００）面及び（１１１）面、（１１０）面及び（１１１）面、（１００）面及び（１１０）面及び（１１１）面など）を有する凸部を主面に対して構成する半導体基板と、上記凸部の表面を構成する上記少なくとも二つの異なる結晶面の各々の少なくとも一部を覆うゲート絶縁膜と、上記半導体基板と電気的に絶縁されるように上記ゲート絶縁膜を介して構成され、かつ上記凸部の表面を構成する上記少なくとも二つの異なる結晶面の各々に対して構成されるゲート電極と、上記凸部の表面を構成する上記少なくとも二つの異なる結晶面の各々に面して上記凸部中に形成され、かつ上記ゲート電極の両側にそれぞれ形成される同一導電型拡散領域と、よりなるＭＩＳトランジスタが構成される。
【００２２】
本発明のミキサ回路のその他の態様の一つは、第一周波数の信号または第二周波数の信号を入力するための差動対トランジスタを少なくとも有し、上記第一周波数の信号及び上記第二周波数の信号を乗算して第三周波数の信号を生成することを前提とし、上記差動対トランジスタの各トランジスタは、少なくとも二つの結晶面を有する半導体基板と、該半導体基板上であって上記結晶面の少なくとも二つに対して形成したゲート絶縁膜と、該ゲート絶縁膜を挟んで上記半導体基板上に形成したゲート電極と、を有し、該ゲート電極に電圧を加えた際に上記ゲート絶縁膜に沿って上記半導体基板中に形成されるチャネルのチャネル幅（電子や正孔などのキャリアの移動方向に対して直交し、上記ゲート絶縁膜に沿った方向のチャネルの幅）が、上記少なくとも二つの結晶面に対して各々形成されるチャネルの各チャネル幅（電子や正孔などのキャリアの移動方向に対して直交し、上記ゲート絶縁膜に沿った方向のチャネルの幅）の総和で示される、立体構造ＭＩＳトランジスタが構成される。
【００２３】
なお、上記各態様において、上記ＭＩＳトランジスタは、上記半導体基板がシリコン基板であり、上記シリコン基板の表面に形成されたゲート絶縁膜が、上記シリコン基板の表面を所定の不活性ガスによるプラズマに曝して水素を除去することにより形成され、上記シリコン基板及び上記ゲート絶縁膜の界面における上記水素の含有量が面密度換算で１０１１／ｃｍ２以下となる、ように構成されることが望ましい。
【００２４】
また、上記各態様において、上記少なくとも二つの結晶面は、（１００）面、（１１０）面、（１１１）面の内の何れか異なる二つの結晶面が組み合わされてなる、ように構成することが望ましい。
また、上記各態様において、上記ミキサ回路は、ギルバートセル型の回路で構成することが望ましい。
【００２５】
また、上記各態様において、上記ミキサ回路の回路構成を上記ＭＩＳトランジスタを用いて左右対称の構成にする、ことが望ましい。
また、上記各態様のミキサ回路を、上記第一周波数の信号を高周波信号とし、上記第二周波数の信号をローカール信号とし、上記第三の信号を低周波信号とした、受信機に適用してもよい。また、上記低周波信号をベースバンド信号とするダイレクトコンバージョン受信方式で適用させてもよい。
【００２６】
さらに、ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタからなるＣＭＯＳトランジスタを有するミキサ回路において、上記ｎチャネルＭＯＳトランジスタまたは上記ｐチャネルＭＯＳトランジスタの少なくとも一方を、上記各態様のミキサ回路の何れか一つのミキサ回路に構成される上記ＭＩＳトランジスタの構成をもって構成させることもできる。
【００２７】
この時、上記ｐチャネルＭＯＳトランジスタと上記ｎチャネルＭＯＳトランジスタの素子面積及び電流駆動能力は略一致する、ように構成することが望ましい。
本発明のミキサ回路においては、上記少なくとも二つの異なる結晶面に沿ってゲート幅が形成される。そのため、ゲートに電圧が印加されると、上記少なくとも二つの異なる結晶面に沿ってチャネルが形成される。そして、特に凸部の結晶面に沿ってチャネルが形成された際に、各トランジスタで生じるゲート長変調効果が大幅に抑制される。
【００２８】
また、上記ＭＩＳトランジスタにおいて、上記半導体基板がシリコン基板であり、上記シリコン基板の表面に形成されたゲート絶縁膜が、上記シリコン基板の表面を所定の不活性ガスによるプラズマに曝して水素を除去することにより形成され、上記シリコン基板の表面及び上記ゲート絶縁膜の界面における上記水素の含有量が面密度換算で１０１１／ｃｍ２以下となる、ように形成できるので、半導体基板とゲート絶縁膜との界面における界面準位密度を低下でき、１／ｆ雑音の低減及び各トランジスタの電気的特性のばらつきが低減できる。
【００２９】
さらに、上記少なくとも二つの結晶面が、（１００）面、（１１０）面、（１１１）面の内の何れか異なる二つの結晶面が組み合わされることによって、上記１／ｆを大幅に低減でき、電気的特性のばらつみも大幅に低減できる。
上記トランジスタを差動対に構成することによって、外部に乗ってくるノイズも相殺できる。
【００３０】
また、左右対称な回路を上記トランジスタで構成できるのでミキサ回路から出力される信号は安定した所望の信号になる。
また、ダイレクトコンバージョン方式に上記ミキサ回路を適用すれば、ミキサ回路の後段に構成されるＡ／Ｄ変換器においてダイナミックレンジを有効利用できるようになる。
【００３１】
さらに、ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタの電流駆動能力及び素子面積を一致させたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを有するミキサ回路を構成できるようになる。
【００３２】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照しながら詳細に説明する。
本発明の実施の形態のミキサ回路はＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有するトランジスタによって構成される。そして、本発明の実施の形態において、このＭＩＳトランジスタのゲート絶縁膜は、特開２００２−２６１０９１号公報に開示されているゲート絶縁膜薄膜形成技術を取り入れて形成する。
【００３３】
なお、上記ゲート絶縁膜としては、上記特開２００２−２６１０９１号公報に開示されているように窒化膜や酸窒化膜とすることもできるが、本実施の形態においては上記ゲート絶縁膜を酸化膜としたＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ（例えばＭＯＳＦＥＴなど）を代表に挙げて説明することにする。
【００３４】
先ず始めに、上記ＭＯＳトランジスタのゲート絶縁膜薄膜形成方法について説明する。
図１は、ラジアルラインスロットアンテナを用いたプラズマ処理装置１００の一例を示す断面図である。
【００３５】
本ゲート絶縁膜薄膜形成方法においては、シリコン（またはＳｉで示す）表面の未結合手を終端している水素を除去するのに、次の酸化膜形成工程でプラズマ励起ガスとして使われるＫｒを使用し、同一処理室内で連続して表面終端水素除去処理と酸化処理とを行なう。
【００３６】
先ず、真空容器（処理室）１０１内を真空にし、次にシャワープレート１０２から最初にＡｒガスを導入し、それをＫｒガスに切替える。さらに、前記処理室１０１内の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に設定する。
次にシリコン基板１０３を、加熱機構を持つ試料台１０４に置き、試料の温度を４００℃程度に設定する。前記シリコン基板１０３の温度が２００−５５０℃の範囲内であれば、以下に述べる結果はほとんど同様のものとなる。前記シリコン基板１０３は、直前の前処理工程において希フッ酸洗浄が施され、その結果表面のシリコン未結合手が水素で終端されている。
【００３７】
次に同軸導波管１０５からラジアルラインスロットアンテナ１０６に周波数が２．４５ＧＨｚのマイクロ波を供給し、前記マイクロ波を前記ラジアルラインスロットアンテナ１０６から処理室１０１の壁面の一部に設けられた誘電体板１０７を通して、前記処理室１０１内に導入する。導入されたマイクロ波は前記シャワープレート１０２から前記処理室１０１内に導入されたＫｒガスを励起し、その結果前記シャワープレート１０２の直下に高密度のＫｒプラズマが形成される。供給するマイクロ波の周波数が９００ＭＨｚ程度以上約１０ＧＨｚ程度以下の範囲にあれば、以下に述べる結果はほとんど同様のものとなる。
【００３８】
図１の構成においてシャワープレート１０２と基板１０３の間隔は、本実施形態では６ｃｍに設定する。この間隔は狭いほうがより高速な成膜が可能となる。
なお、本実施形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて成膜した例を示しているが、他の方法を用いてマイクロ波を処理室内に導入してプラズマを励起してもよい。
【００３９】
前記シリコン基板１０３をＫｒガスで励起されたプラズマに曝すことにより、前記シリコン基板１０３の表面は低エネルギのＫｒイオン照射を受け、その表面終端水素が除去される。
図２は前記シリコン基板１０３表面におけるシリコン−水素結合を赤外分光器により分析した結果であり、前記処理室１０１中にマイクロ波を１３３Ｐａ（１Ｔｏｒｒ）の圧力下、１．２Ｗ／ｃｍ２のパワーで導入することで励起したＫｒプラズマによる、シリコン表面終端水素の除去効果を示す。
【００４０】
図２を参照するに、わずか１秒程度のＫｒプラズマ照射でシリコン−水素結合に特徴的な波数２１００ｃｍ−１付近の光吸収がほとんど消滅し、約３０秒の照射ではほぼ完全に消滅するのがわかる。すなわち、約３０秒のＫｒプラズマ照射により、シリコン表面を終端していた水素が除去できることがわかる。本実施形態では、１分間のＫｒプラズマ照射を施して、表面終端水素を完全に除去する。
【００４１】
次に、前記シャワープレート１０２から９７／３の分圧比のＫｒ／Ｏ２混合ガスを導入する。この際、処理室内の圧力は１３３Ｐａ（１Ｔｏｒｒ）程度に維持しておく。ＫｒガスとＯ２ガスが混合された高密度励起プラズマ中では、中間励起状態にあるＫｒ＊とＯ２分子が衝突し、原子状酸素Ｏ＊を効率よく大量に発生できる。
【００４２】
本例では、この原子状酸素Ｏ＊により前記シリコン基板１０３の表面を酸化する。本薄膜形成方法を用いることにより、原子状酸素による酸化処理では、４００°Ｃ程度の非常に低い温度での酸化が可能となる。Ｋｒ＊とＯ２の衝突機会を大きくするには、処理室圧力は高い方が望ましいが、あまり高くすると、発生したＯ＊同志が衝突し、Ｏ２分子に戻ってしまう。当然、最適ガス圧力が存在する。
【００４３】
図３に、処理室内のＫｒ／Ｏ２の圧力比を９７／３に保持しつつ、前記処理室１０１内のガス圧力を変化させた場合の、形成される酸化膜の厚さと処理室内圧力との関係を示す。ただし図３では、シリコン基板１０３の温度を４００°Ｃに設定し、１０分間の酸化処理を行っている。
【００４４】
図３を参照するに、前記処理室１０１内の圧力が約１３３Ｐａ（１Ｔｏｒｒ）の時に最も酸化速度は速くなり、この圧力ないしはその近傍の圧力条件が最適であることがわかる。この最適圧力は、前記シリコン基板１０３の面方位が（１００）面である場合に限らず、どの面方位のシリコン表面であっても同じである。
【００４５】
所望の膜厚のシリコン酸化膜が形成されたところでマイクロ波パワーの導入を止めプラズマ励起を終了し、さらにＫｒ／Ｏ２混合ガスをＡｒガスに置換して酸化工程を終了する。本工程の前後にＡｒガスを使用するのはＫｒより安価なガスをパージガスに使用するためである。本工程に使用されたＫｒガスは回収再利用する。
【００４６】
以上のＫｒ／Ｏ２プラズマ酸化膜形成に続いて、電極形成工程、保護膜形成工程、水素シンタ処理工程等を施してＭＯＳトランジスタやキャパシタを含む半導体集積回路装置を完成さることができる。
上記の手順で形成されたシリコン酸化膜中の水素含有量を昇温放出により測定したところ、３ｎｍの膜厚のシリコン酸化膜において面密度換算で１０１２／ｃｍ２程度以下であった。特にリーク電流が少ない酸化膜においてはシリコン酸化膜内の水素含有量は、面密度換算で１０１１／ｃｍ２程度以下であることが確認された。一方、酸化膜形成前にＫｒプラズマの暴露を行わなかった酸化膜は面密度換算で１０１２／ｃｍ２を超える水素を含んでいた。
【００４７】
また、上記の手順で形成されたシリコン酸化膜を剥離した後のシリコン表面と酸化膜形成前のシリコン表面の粗さを原子間力顕微鏡で測定して比較したところ、シリコン表面の荒さが変化していないのが確認された。すなわち、終端水素を除去して酸化した後でもシリコン表面が荒れることはない。
【００４８】
本ゲート絶縁膜薄膜形成方法によると、シリコン基板と、ＭＯＳトランジスタのゲート絶縁膜として形成されるシリコン酸化膜との、界面に残留する水素が除去され、その界面が平坦化される。この平坦化により、その界面における低界面準位密度を実現することができ、ゲート絶縁膜が薄膜化されても良好な電気的特性（低リーク電流特性、低界面準位密度、高耐圧性、高ホットキャリア耐性、均一なしきい値電圧特性など）が得られるようになっている。また、さらに、如何なる面方位に形成されたゲート絶縁膜もそれらの面方位に対して良好な電気的特性を得る事もできるようになる。
【００４９】
次に、上述したゲート絶縁膜薄膜形成方法を利用し、シリコン基板の（１００）面のみならず（１１１）面や（１１０）面を使用してＭＯＳトランジスタの形成を行なった例を示す。
図４は、図１のプラズマ処理装置１００により、シリコン基板の（１００）面、（１１１）面、および（１１０）面を酸化した場合のＫｒ／Ｏ２プラズマ酸化膜の成長レートを、熱酸化膜の成長レートと比較して示している。
【００５０】
図４を参照するに、Ｋｒ／Ｏ２プラズマ酸化膜では熱酸化膜の場合よりもはるかに大きな成長レートが得られており、活性な原子状酸素Ｏ＊を使ったＳ ｉ基板の酸化が非常に効率良く進むことが示されている。さらに図４より、Ｋｒ／Ｏ２プラズマ酸化膜では、Ｓｉ原子の面密度がより大きな（１１１）面、（１１０）面上での成長レートが、（１００）面上での成長レートよりも小さくなっている事が分かる。これは原料供給律速プロセスから導かれる帰結と一致しており、このようにして形成したプラズマ酸化膜は、優れた膜質を有している事が示唆される。
【００５１】
これに対し、Ｓｉ基板の（１１１）面、（１１０）面上に熱酸化膜を形成した場合には、（１００）面上に熱酸化膜を形成した場合よりも酸化膜の成長レートが大きくなっており、（１１１）面、（１１０）面上に形成されている熱酸化膜は膜質が劣ることを示唆している。
【００５２】
図５はこのようにして形成されたＫｒ／Ｏ２プラズマ酸化膜と熱酸化膜とで界面準位密度を比較した結果を示す。
図５を参照するに、Ｋｒ／Ｏ２プラズマ酸化膜ではシリコンの（１００）面上に形成された場合でも（１１１）面、（１１０）面上に形成された場合でも、界面準位密度は（１００）面上に形成された熱酸化膜の界面準位密度よりも低く、非常に高品質な酸化膜が得られているのがわかる。
【００５３】
これに対し、シリコンの（１１１）面、（１１０）面上に形成された熱酸化膜では、図４の結果から予測された通り界面準位密度が非常に大きく、 ＭＯＳトランジスタのゲート絶縁膜に使用した場合には，キャリアの捕獲によるしきい値電圧の変化やゲートリーク電流の増大など、様々な問題が生じると考えられる。
【００５４】
図６（Ａ）〜（Ｃ）は、シリコン基板のそれぞれ（１００）面、（１１１）面、および（１１０）面上に，図１のプラズマ処理装置１００によりシリコン酸化膜を形成し、かかるシリコン酸化膜をゲート絶縁膜としてｐチャネルＭＯＳトランジスタを形成した場合のドレイン電圧対規格化ドレイン電流特性を示す。ただし図６（Ａ）、（Ｂ）では、シリコン酸化膜を前記Ｋｒ／Ｏ２プラズマ処理により形成した場合と熱酸化処理により形成した場合の両方を示している。これに対し、図６（Ｃ）では、熱酸化処理では（１１０）面上に酸化膜が形成できないため、Ｋｒ／Ｏ２プラズマ処理により形成したゲート酸化膜の例のみを示している。図６（Ａ）の結果は、ゲート長が１０μｍでゲート幅が５０μｍのｐチャネルＭＯＳトランジスタについてのものであり、図６（Ｂ）、（Ｃ）の結果は、ゲート長が１０μｍでゲート幅が３００μｍのｐチャネルＭＯＳトランジスタについてのものである。
【００５５】
図６（Ａ）〜（Ｃ）を参照するに、 ｐチャネルＭＯＳトランジスタのドレイン電流、従って相互コンダクタンスないし電流駆動能力は、トランジスタをシリコンの（１００）面以外の結晶面、例えば（１１１）面あるいは（１１０）面上に形成することにより増大させることが可能であること、特にｐチャネルＭＯＳトランジスタをシリコンの（１１１）面上に形成した場合に（１００）面上に形成したｐチャネルＭＯＳトランジスタの約１．３倍の電流駆動能力が得られること、また（１１０）面上に形成した場合には約１．８倍の電流駆動能力が得られることがわかる。
【００５６】
図７は、ＮチャネルＭＯＳトランジスタの構成例である。
同図に示されるＮチャネルＭＯＳトランジスタは、（１１０）面を主面とするＳ ｉ基板７１０の上に、先に図１で説明したプラズマ処理装置１００によってシリコン酸化膜が一様に形成され、その形成されたシリコン酸化膜の上にポリシリコンゲート電極７３０が形成されている。さらに、かかるゲート電極７３０のバターニングに伴って前記シリコン酸化膜もバターニングされ、前記ゲート電極７３０に対応してゲート絶縁膜７２０が同図の太い実線と破線で囲まれる領域に形成される。
【００５７】
そして、前記ゲート電極７３０を自己整合マスクにｎ型不純物をイオン注入することにより、前記ゲート電極７３０の両側にｎ型拡散領域７１０ａおよび７１０ｂが形成される。その結果、前記Ｓ ｉ基板７１０上にｎチャネルＭＯＳトランジスタが形成される。なお、同図においては、上記ｎ型拡散領域７１０ａおよび７１０ｂ間にチャネルが形成された際のその形成範囲を斜線で示す事とした。
【００５８】
なお、同図はｎチャネルＭＯＳトランジスタの構成例であるが、ゲート電極を自己整合マスクにｐ型不純物をイオン注入して、そのゲート電極の両側にｐ型拡散領域を形成することにより、Ｓ ｉ基板上にｐチャネルＭＯＳトランジスタを形成することもできる。
【００５９】
このように構成したＭＯＳトランジスタにおいては、Ｓｉ基板とゲート酸化膜の界面で低界面準位密度を実現できるので、１／ｆ雑音を低減でき、良好な電気的特性が安定して得られる。このため、素子間における電気的特性のバラツキを低下させたより安定なＭＯＳトランジスタを構成できる。
【００６０】
なお、上記構成例ではＳｉ基板の（１１０）面に対してトランジスタを形成したが、その他の（１００）面や（１１１）面に形成しても、上述した効果は得られる。
次に、上記（１１０）面のように一方位面のみにトランジスタを構成するのではなく、複数の方位面を同時に利用してトランジスタを構成（立体構成）する例を示す。
【００６１】
図８、９は、ｐチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタからなるＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタの構成例である。
ただし図９は、図８の一部を取り出して示した図である。
【００６２】
図８、９を参照するに、 ＣＭＯＳトランジスタ８００は素子分離領域８０５により隔てられたｎ型領域Ａとｐ型領域Ｂとが形成された（１００）面を主面とするＳ ｉ基板８１０上に形成されており、図９に示すように、前記領域Ａには幅がＷ１Ａで高さがＨＡの突出部８１０Ａが、また領域Ｂには幅がＷ１Ｂで高さがＨＢの突出部８１０Ｂが両側壁面に形成されている。図９よりわかるように、前記突出部８１０Ａ、８１０Ｂの頂面は（１００）面により、側壁面は（１１０）面により画成されている。
【００６３】
図９のＳ ｉ基板８１０上には、先に図１で説明したプラズマ処理装置１００によりシリコン酸化膜が一様に形成されており、さらにその上に、図８に示すポリシリコンゲート電極８３０Ａおよび８３０Ｂが、それぞれ領域ＡおよびＢ上に形成されている。さらにかかるゲート電極８３０Ａおよび８３０Ｂのパターニングに伴って前記シリコン酸化膜もパターニングされ、前記ゲート電極８３０Ａに対応してゲート絶縁膜８２０Ａが、またゲート電極８３０Ｂに対応してゲート絶縁膜８２０Ｂが、同図に太い実線と斜線で囲まれる領域に形成される。
【００６４】
さらに図８のＣＭＯＳトランジスタ８００では、前記ｎ型領域Ａにおいて前記ゲート電極８３０Ａを自己整合マスクにｎ型不純物をイオン注入することにより、前記ゲート電極８３０Ａの両側に、前記突出部８１０Ａをも含んでｎ型拡散領域８１０ａおよび８１０ｂが形成される。同様に、前記ｐ型領域Ｂにおいても前記ゲート電極８３０Ｂの両側に、前記突出部８１０Ｂをも含んでｐ型拡散領域８１０ｃおよび８１０ｄが形成される。その結果、前記Ｓ ｉ基板８１０上には前記領域ＡにｎチャネルＭＯＳトランジスタ８４０Ａが、また前記領域ＢにｐチャネルＭＯＳトランジスタ８４０Ｂが形成される。
【００６５】
本例に示すＣＭＯＳトランジスタ８００では、 ｎチャネルＭＯＳトランジスタ８４０Ａはゲート長ＬｇＡをまたｐチャネルＭＯＳトランジスタ８４０Ｂはゲート長ＬｇＢを有し、前記ゲート電極８３０Ａは、 Ｓ ｉ基板８１０の平坦部を、前記突出部８１０Ａのそれぞれの側において、ゲート幅Ｗ２Ａ／２で覆う。その結果、前記ゲート電極８３０Ａの（１００）面上におけるゲート幅は、前記突出部８１０Ａの頂部を含めて、Ｗ１Ａ＋Ｗ２Ａにより与えられる。これに対し、前記ゲート電極８３０Ａの（１１０）面上におけるゲート幅は両側壁面に形成されているので２ＨＡで与えられ、その結果、前記領域Ａに形成されるｎチャネルＭＯＳトランジスタ８４０Ａの電流駆動能力は、式μｎ１（Ｗ１Ａ＋Ｗ２Ａ）＋２μｎ２ＨＡにより与えられる。ただしμｎ１は、（１００）面における電子移動度を、μｎ２は（１１０）面における電子移動度を表す．
同様に、前記領域Ｂに形成されるｐチャネルＭＯＳトランジスタ８４０Ｂの電流駆動能力は、式μｐ１（Ｗ１Ｂ＋Ｗ２Ｂ）＋２μｐ２ＨＢにより与えられる。ただしμｐ１は、（１００）面におけるホール移動度を、μｐ２は（１１０）面におけるホール移動度を表す。
【００６６】
このように、Ｓｉ基板８１０の主面とする（１００）面に加え、それとは異なる面方位の（１１０）面に対してゲートを形成できるので、上記主面のゲート幅を小さくして素子面積を小さくし、主面のゲート幅を上記（１１０）面に対して形成したゲートのゲート幅で補填することができる。その結果、トランジスタ素子を小型化することが可能になる。
【００６７】
なお、上述した例では側壁面へ形成するトランジスタを両側壁面に対して形成したが、片側壁面であってもよい。
また、上記ＨＡを０とする構成にすることもできる。
また、同図においては、Ｓｉ基板８１０上方のｎ型拡散領域８１０ａおよび８１０ｂ間、或いはｐ型拡散領域８１０ｃ及び８１０ｄ間に、ゲート絶縁膜８２０Ａ或いは８２０Ｂに沿ってチャネルが夫々形成された際のその形成範囲を斜線で示すこととした。この図からも明らかなように、上述したゲート絶縁膜に沿ってＳｉ基板中に形成されるチャネルのチャネル幅は、例えばｎチャネルＭＯＳトランジスタ８４０Ａで言えば、（１００）面の上記Ｗ１Ａ＋Ｗ２Ａ及び（１１０）面の上記２ＨＡの総和に追従し、例えばｐチャネルＭＯＳトランジスタ８４０Ｂで言えば、（１００）面の上記Ｗ１Ｂ＋Ｗ２Ｂ及び（１１０）面の上記２ＨＢの総和に追従する。
【００６８】
よって、Ｗ１Ａ＋Ｗ２Ａ＝Ｗ１Ｂ＋Ｗ２Ｂ、μｎ１（Ｗ１Ａ＋Ｗ２Ａ）＋２μｎ２ＨＡ＝μｐ１（Ｗ１Ｂ＋Ｗ２Ｂ）＋２μｐ２ＨＡを満たすように、ＨＡ及びＨＢを決めれば、ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタは互いの素子面積が一致し、かつ電流駆動能力が一致したＣＭＯＳトランジスタを構成できるようになる。
【００６９】
同図に斜線で示されるようにチャネルが立体的に形成されることにより、一平面に形成されるチャネルにおけるピンチオフ点（チャネルキャリア密度が略０になる点）の移動に基づく実行ゲート長の減少が抑制され、飽和領域におけるドレイン電流の増加が抑制できる。
【００７０】
その結果、ＭＯＳトランジスタによって増幅される信号における信号歪が低減される事となる。
ここではＣＭＯＳトランジスタの構成例を示した。しかし、当然、相補型としない構成、すなわちｎチャネルＭＯＳトランジスタ８４０Ａ或いはｐチャネルＭＯＳトランジスタ８４０Ｂのみを、上述したように（１００）面、（１１０）面を使用して立体的に構成することもできる。そして、当然、そのようにｎチャネルＭＯＳトランジスタ、或いはｐチャネルＭＯＳトランジスタのみにおいても、上述した作用効果が同様に得られる。
【００７１】
このように、プラズマ処理装置１００によりシリコン酸化膜が如何なる面方位に対しても一様に形成されることにより、１／ｆ雑音が低減され、複数の面方位にゲートを形成してトランジスタを立体構造にすることにより、チャネル長変調効果良好が低減され、素子間にバラツキのない良好な電気的特性を得る事が可能となる。また、上記立体構造としたことにより素子面積を小さくできる。
【００７２】
次に、上記ゲート絶縁膜薄膜形成方法を用いて形成した薄膜構造のゲート絶縁膜からなる上記立体構造のＭＯＳトランジスタが適用されるミキサ回路を示す。
図１０（ａ）はミキサを含む周波数変換回路のブロック図を示したものである。同図（ａ）に示される周波数変換回路１０００は、ローカル信号を出力する局部発振器１００２、及び、ＲＦ信号とそのローカル信号とを入力してそれらを乗算し、ＲＦ信号を例えば中間周波数やベースバンドに周波数変換させて出力するミキサ１００４とから構成される。
【００７３】
図１０（ｂ）は、そのミキサ１００４の内部回路の一例である。
ミキサ１００４の構成としては、例えば、ＲＦ信号を単相入力とし、ＬＯ信号を差動入力とした構成のシングルバランス・ミキサや、ＬＯ信号と同様にＲＦ信号も差動入力とした構成のダブルバランス・ミキサなどがあるが、本例の回路構成は、ダブルバランス・ミキサであるギルバートセル構成のミキサ回路を示すこととした。また、本例では、一例としてｎチャネルＭＯＳトランジスタを適用させた場合を示すが、ｐチャネルＭＯＳトランジスタを適用したり、或いはｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタを使用しても良い。また、特に図示しなが、ＣＭＯＳトランジスタを用いてミキサ回路を構成してもよい。
【００７４】
同図のミキサ回路は、ＬＯ信号を入力する２組の差動対トランジスタＭ１〜Ｍ４とＲＦ信号を入力する１組の差動対トランジスタＭ５、Ｍ６と、アクティブロードＭ８、Ｍ９とが、縦型に接続されることによって形成されている。
トランジスタＭ５、Ｍ６において、それらのソースはバイアス電圧ＶＢＩＡＳを供給したトランジスタＭ７を介して接地され、各ゲートにはＲＦ信号が差動入力される。
【００７５】
また、トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４において、トランジスタＭ１、Ｍ２のソースはＭ５のドレインと接続され、トランジスタＭ３、Ｍ４のソースはトランジスタＭ６のドレインと接続され、Ｍ１、Ｍ４のゲートを接続した接続点とＭ２、Ｍ３のゲートを接続した接続点とにＬＯ信号が差動入力される。
【００７６】
また、アクティブロードＭ８、Ｍ９において、アクティブロードＭ８のソースはトランジスタＭ１、Ｍ３のドレインと接続され、アクティブロードＭ９のソースはトランジスタＭ２、Ｍ４のドレインと接続され、アクティブロードＭ８、Ｍ９のゲート間が接続され、それらのゲート間の接続点とアクティブロードＭ８のソースが接続され、アクティブロードＭ８、Ｍ９のドレインが電源ＶＤＤに接続される。
【００７７】
そして、トランジスタＭ１、Ｍ３のドレインに第１の混合出力端子Ｂ１を設けると共にＭ２、Ｍ４のドレインに第２の混合出力端子Ｂ２を設ける。
同図に示されるように、本回路は、ｎチャネルＭＯＳトランジスタによって左右対称の回路構成にしている。
【００７８】
本回路は、ＬＯ信号とＲＦ信号が入力されることによりＲＦ信号が周波数変換されてその周波数変換された信号が混合出力端子から出力される、ミキサ回路を構成している。例えば、ＬＯ信号とＲＦ信号の周波数が大きく異なれば混合出力端子から中間周波数（ＩＦ）信号が出力され、ＬＯ信号とＲＦ信号の周波数が同じであれは混合出力端子からベースバンド信号が出力される。
【００７９】
本回路に構成される各トランジスタ素子は互いにバラツキのない高性能電気的特性が得られるようにように形成される。そのため、各トランジスタから生ずる１／ｆ雑音は大幅に低減され、それらの出力信号に含まれる雑音は少ない。
また、差動対トランジスタから出力される信号には、互いのトランジスタ素子における電気的特性のバラツキが少ないため、ＤＣオフセットが抑制できる。
【００８０】
さらに、本回路においては、全体をトランジスタで左右対称に構成させているため、各トランジスタ素子におけるチャネル長変調効果による信号歪の低減は勿論のこと、混合出力端子からは歪の少ない高品質な混合信号が出力される。
なお、上記回路構成は最も好適な例であり、上記１／ｆ雑音の低減や、チャネル長変調の低減については、ミキサ回路に少なくとも一つ立体構造のＭＯＳトランジスタが含まれていれさえすれば、上述した効果を生じる。
【００８１】
また、ＤＣオフセットについても、トランジスタを差動対で構成することが望ましいが、例えば、ＬＯ信号またはＲＦ信号を入力する段に差動対トランジスタが構成されていれば、上述した効果を生じる。
なお、特に図示されていないが、上記受信機用に使用されるミキサ回路は送信機用のミキサ回路にも適用でき、上述した効果が同様に得られる。
【００８２】
以上より、本発明の実施の形態のミキサ回路は、ミキサ回路から出力される例えばＩＦ信号やベースバンド信号などの混合出力信号に上記トランジスタ素子から生じる１／ｆ雑音や、上記トランジスタ素子毎の電気的特性のバラツキによるＤＣオフセットや、チャネル長変調効果による信号歪の発生が大幅に低減された回路構成をとる。
【００８３】
そして、ミキサ回路で混合されるＬＯ信号とＲＦ信号の周波数が等しいダイレクトコンバージョン受信方式（このダイレクトコンバージョン受信方式の回路構成は、図１１を用いて従来技術で説明しているため、この説明はここでは省略する）に本発明の実施の形態のミキサ回路を構成すれば、従来のダイレクトコンバージョン受信方式で問題となっていた後段のＡ／Ｄ変換器におけてダイナミックレンジを有効利用できるようになる。さらに、上記ＤＣオフセットや１／ｆ雑音や信号歪が低減されたことにより、ダイレクトコンバージョン受信方式によって復調する信号の品質を高くすることが可能になる。
【００８４】
そして、言うまでもないが、上記トランジスタでは立体的構造を持たせることにより素子面積を小さくできるので、高密度な半導体集積回路を実現させることができ、同様に、このトランジスタを適用したミキサ回路或いはダイレクトコンバージョン受信方式用のＩＣも小型化できる。
【００８５】
【発明の効果】
以上述べたように、本発明によれば、ミキサ回路に構成されるトランジスタ素子で発生する１／ｆ雑音や、トランジスタ素子の電気的特性のバラツキによって出力信号に生じるＤＣオフセットや、チャネル長変調効果に基づく信号歪を、半導体基板上にトランジスタを集積化した場合においても大幅に低減させることが可能となる。
【００８６】
また、ミキサ回路を上記構造のトランジスタを使用してＣＭＯＳ構造にする事も可能になり、出力信号の高品質化と共に、ミキサ回路の小型化、低消費電力化が可能になる。
さらに、ダイレクトコンバージョン方式に上記ミキサ回路を用いることにより、後段のＡ／Ｄ変換器においてダイナミックレンジを有効利用できるようになり、高品質な復調信号を得る事が可能になると共に、受信機を小型化することも可能になる。
【図面の簡単な説明】
【図１】ラジアルラインスロットアンテナを用いたプラズマ処理装置１００の一例を示す断面図である。
【図２】シリコン基板１０３表面におけるシリコン−水素結合を赤外分光器により分析した結果である。
【図３】処理室内のＫｒ／Ｏ２の圧力比を９７／３に保持しつつ、前記処理室１０１内のガス圧力を変化させた場合の、形成される酸化膜の厚さと処理室内圧力との関係である。
【図４】Ｋｒ／Ｏ２プラズマ酸化膜の成長レートと熱酸化膜の成長レートとの比較図である。
【図５】Ｋｒ／Ｏ２プラズマ酸化膜と熱酸化膜との界面準位密度の比較図である。
【図６】ドレイン電圧対規格化ドレイン電流特性である。
【図７】ｎチャネルＭＯＳトランジスタの構成例である。
【図８】ＣＭＯＳトランジスタの構成例である。
【図９】図８の一部を取り出して示した図である。
【図１０】ミキサ回路の一例である。
【図１１】一般的なダイレクトコンバージョン受信方式の回路ブロック図である。
【符号の説明】
８００ ＣＭＯＳトランジスタ
８０５ 素子分離領域
８１０ Ｓｉ基板
８１０Ａ、８１０Ｂ 凸部
８２０Ａ、８２０Ｂ ゲート絶縁膜
８３０Ａ、８３０Ｂ ゲート電極
８４０Ａ ｎチャネルＭＯＳトランジスタ
８４０Ｂ ｐチャネルＭＯＳトランジスタ
８１０ａ、８１０ｂ ｎ型拡散領域
８１０ｃ、８１０ｄ ｐ型拡散領域

Claims (11)

  1. 第一周波数の信号または第二周波数の信号を入力するための差動対トランジスタを少なくとも有し、前記第一周波数の信号及び前記第二周波数の信号を乗算して第三周波数の信号を生成するミキサ回路であって、
    前記差動対トランジスタの各トランジスタは、
    第１の結晶面を主面として有する半導体基板と、
    該半導体基板の一部として形成され、前記第１の結晶面とは異なった第２の結晶面により画成された１対の側壁面と、前記第２の結晶面とは異なった第３の結晶面により画成された頂面とよりなる、半導体構造と、
    前記主面及び前記側壁面及び前記頂面を一様な厚さで覆うゲート絶縁膜と、
    前記主面及び前記側壁面及び前記頂面を、前記ゲート絶縁膜を介して連続的に覆うゲート電極と、
    前記半導体基板中及び前記半導体構造中の、前記ゲート電極を介する一方側及び他方側に形成され、いずれも前記主面及び前記側壁面及び前記頂面に沿って連続的に延在する、同一導電型拡散領域と、
    よりなるＭＩＳトランジスタである、
    ことを特徴とするミキサ回路。
  2. 第一周波数の信号または第二周波数の信号を入力するための差動対トランジスタを少なくとも有し、前記第一周波数の信号及び前記第二周波数の信号を乗算して第三周波数の信号を生成するミキサ回路であって、
    前記差動対トランジスタの各トランジスタは、
    表面が少なくとも二つの異なる結晶面を有する凸部を主面に対して構成する半導体基板と、
    前記凸部の表面を構成する前記少なくとも二つの異なる結晶面の各々の少なくとも一部を覆うゲート絶縁膜と、
    前記半導体基板と電気的に絶縁されるように前記ゲート絶縁膜を介して構成され、かつ前記凸部の表面を構成する前記少なくとも二つの異なる結晶面の各々に対して構成されるゲート電極と、
    前記凸部の表面を構成する前記少なくとも二つの異なる結晶面の各々に面して前記凸部中に形成され、かつ前記ゲート電極の両側にそれぞれ形成される同一導電型拡散領域と、
    よりなるＭＩＳトランジスタである、
    ことを特徴とするミキサ回路。
  3. 第一周波数の信号または第二周波数の信号を入力するための差動対トランジスタを少なくとも有し、前記第一周波数の信号及び前記第二周波数の信号を乗算して第三周波数の信号を生成するミキサ回路であって、
    前記差動対トランジスタの各トランジスタは、
    少なくとも二つの結晶面を有する半導体基板と、
    該半導体基板上であって前記結晶面の少なくとも二つに対して形成したゲート絶縁膜と、
    該ゲート絶縁膜を挟んで前記半導体基板上に形成したゲート電極と、
    を有し、
    該ゲート電極に電圧を加えた際に前記ゲート絶縁膜に沿って前記半導体基板中に形成されるチャネルのチャネル幅が、前記少なくとも二つの結晶面に対して各々形成されるチャネルの各チャネル幅の総和で示される、
    立体構造ＭＩＳトランジスタである、
    ことを特徴とするミキサ回路。
  4. 前記ＭＩＳトランジスタは、
    前記半導体基板がシリコン基板であり、
    前記シリコン基板の表面に形成されたゲート絶縁膜が、前記シリコン基板の表面を所定の不活性ガスによるプラズマに曝して水素を除去することにより形成され、前記シリコン基板と前記ゲート絶縁膜との界面における前記水素の含有量が面密度換算で１０１１／ｃｍ２以下となる、ことを特徴とする請求項１乃至３の何れか一つに記載のミキサ回路。
  5. 前記少なくとも二つの結晶面は、（１００）面、（１１０）面、（１１１）面の内の何れか異なる二つの結晶面が組み合わされてなる、
    ことを特徴とする請求項１乃至４の何れか一つに記載のミキサ回路。
  6. 前記ミキサ回路は、ギルバートセル型の回路である、
    ことを特徴とする請求項１乃至５の何れか一つに記載のミキサ回路。
  7. 前記ミキサ回路の回路構成を前記ＭＩＳトランジスタを用いて左右対称の構成にしたことを特徴とする、請求項１乃至６の何れか一つに記載のミキサ回路。
  8. 前記第一周波数の信号は高周波信号であり、前記第二周波数の信号はローカール信号であり、前記第三の信号は低周波信号である、受信機用として利用されることを特徴とする請求項１乃至７の何れか一つに記載のミキサ回路。
  9. 前記低周波信号がベースバンド信号であるダイレクトコンバージョン受信方式で利用されることを特徴とする請求項８に記載のミキサ回路。
  10. ｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタからなるＣＭＯＳトランジスタを有し、
    前記ｎチャネルＭＯＳトランジスタまたは前記ｐチャネルＭＯＳトランジスタの少なくとも一方が請求項１乃至５の何れか一つに記載のミキサ回路のＭＩＳトランジスタによって構成される、
    ことを特徴とするミキサ回路。
  11. 前記ｐチャネルＭＯＳトランジスタと前記ｎチャネルＭＯＳトランジスタの素子面積及び電流駆動能力は略一致する、ことを特徴とする請求項１０に記載のミキサ回路。
JP2003168529A 2003-06-12 2003-06-12 ミキサ回路 Pending JP2005006127A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003168529A JP2005006127A (ja) 2003-06-12 2003-06-12 ミキサ回路
KR1020057023894A KR20060017644A (ko) 2003-06-12 2004-06-11 믹서 회로
EP04745809A EP1633000A1 (en) 2003-06-12 2004-06-11 Mixer circuit
TW093116772A TWI242332B (en) 2003-06-12 2004-06-11 Mixer circuit
CNA2004800163145A CN1806333A (zh) 2003-06-12 2004-06-11 混频电路
PCT/JP2004/008215 WO2004112140A1 (ja) 2003-06-12 2004-06-11 ミキサ回路
US10/560,398 US20070142017A1 (en) 2003-06-12 2004-06-11 Mixer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003168529A JP2005006127A (ja) 2003-06-12 2003-06-12 ミキサ回路

Publications (1)

Publication Number Publication Date
JP2005006127A true JP2005006127A (ja) 2005-01-06

Family

ID=33549335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003168529A Pending JP2005006127A (ja) 2003-06-12 2003-06-12 ミキサ回路

Country Status (7)

Country Link
US (1) US20070142017A1 (ja)
EP (1) EP1633000A1 (ja)
JP (1) JP2005006127A (ja)
KR (1) KR20060017644A (ja)
CN (1) CN1806333A (ja)
TW (1) TWI242332B (ja)
WO (1) WO2004112140A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005625A (ja) * 2003-06-13 2005-01-06 Toyota Industries Corp Ｍｉｓトランジスタ及びｃｍｏｓトランジスタ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2302787B1 (en) * 2009-09-23 2012-09-05 Nxp B.V. Frequency conversion
US10048300B2 (en) * 2014-04-25 2018-08-14 Qualcomm Technologies, Inc. Detector circuit
CN109244072B (zh) * 2018-09-03 2021-05-18 芯恩（青岛）集成电路有限公司 半导体器件结构及其制作方法
CN109639241B (zh) * 2018-11-13 2021-03-26 天津大学 一种无电感下变频混频器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264764A (ja) * 1995-03-22 1996-10-11 Toshiba Corp 半導体装置
JPH1155096A (ja) * 1997-08-01 1999-02-26 Fujitsu Ltd 半導体集積回路と伝送ゲートのホットキャリア劣化抑止方法
JP2000228611A (ja) * 1999-02-08 2000-08-15 Hitachi Ltd 集積化ミキサ回路
JP2002118255A (ja) * 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法
JP2002261097A (ja) * 2000-12-28 2002-09-13 Tadahiro Omi 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4156283A (en) * 1972-05-30 1979-05-22 Tektronix, Inc. Multiplier circuit
WO1994006213A1 (en) * 1992-09-02 1994-03-17 Motorola, Inc. Radio receiver
US5893030A (en) * 1994-05-25 1999-04-06 Oki Telecom Dual-function double balanced mixer circuit
US6028850A (en) * 1998-07-10 2000-02-22 Hyundai Electronics America, Inc. Wireless transceiver and frequency plan
JP2001244416A (ja) * 2000-02-29 2001-09-07 Hitachi Ltd 信号処理用半導体集積回路
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264764A (ja) * 1995-03-22 1996-10-11 Toshiba Corp 半導体装置
JPH1155096A (ja) * 1997-08-01 1999-02-26 Fujitsu Ltd 半導体集積回路と伝送ゲートのホットキャリア劣化抑止方法
JP2000228611A (ja) * 1999-02-08 2000-08-15 Hitachi Ltd 集積化ミキサ回路
JP2002118255A (ja) * 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法
JP2002261097A (ja) * 2000-12-28 2002-09-13 Tadahiro Omi 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005625A (ja) * 2003-06-13 2005-01-06 Toyota Industries Corp Ｍｉｓトランジスタ及びｃｍｏｓトランジスタ

Also Published As

Publication number Publication date
TW200509557A (en) 2005-03-01
CN1806333A (zh) 2006-07-19
TWI242332B (en) 2005-10-21
US20070142017A1 (en) 2007-06-21
WO2004112140A1 (ja) 2004-12-23
KR20060017644A (ko) 2006-02-24
EP1633000A1 (en) 2006-03-08

Similar Documents

Publication Publication Date Title
JP4265882B2 (ja) 相補型ｍｉｓ装置
JP2005006127A (ja) ミキサ回路
JP2005006227A (ja) 低雑音増幅器
US20060131617A1 (en) Frequency conversion circuit for direct conversion receiving, semiconductor integrated circuit therefor, and direct conversion receiver
TWI294212B (en) Switched capacitor circuit and semi-conductor integrated circuit thereof
US7146150B2 (en) Mixing circuit with low noise factor when operating at low frequency
JP4723797B2 (ja) Ｃｍｏｓトランジスタ
US20060138476A1 (en) Dc amplifier and semiconductor integrated circuit therefor
JP2005005622A (ja) リミッタ回路及びその半導体集積回路
JP2009141376A (ja) 相補型ｍｉｓ装置
JP5553276B2 (ja) 相補型ｍｉｓ装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081209