JP2000228611A - 集積化ミキサ回路 - Google Patents
集積化ミキサ回路Info
- Publication number
- JP2000228611A JP2000228611A JP11029559A JP2955999A JP2000228611A JP 2000228611 A JP2000228611 A JP 2000228611A JP 11029559 A JP11029559 A JP 11029559A JP 2955999 A JP2955999 A JP 2955999A JP 2000228611 A JP2000228611 A JP 2000228611A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mixer circuit
- mixer
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】同一半導体基板上に集積化形成されるソース接
地型周波数混合回路（ミキサ回路）における線形性を改
善すること。 【解決手段】同一半導体基板上に集積化形成されるソー
ス接地型ミキサ回路において、そのＲＦ信号入力段はＭ
ＯＳトランジスタＭ１，Ｍ２を用いて構成し、局発信号
を受けて周波数変換を行なうスイッチング回路部分はバ
イポーラトランジスタＱ３〜Ｑ６を用いて構成する。こ
のような集積化ミキサ回路は、ＢｉＣＭＯＳ製造技術を
用いることにより作製され得る。 【効果】集積化ミキサ回路の線形性を効果的に改善でき
る。
地型周波数混合回路（ミキサ回路）における線形性を改
善すること。 【解決手段】同一半導体基板上に集積化形成されるソー
ス接地型ミキサ回路において、そのＲＦ信号入力段はＭ
ＯＳトランジスタＭ１，Ｍ２を用いて構成し、局発信号
を受けて周波数変換を行なうスイッチング回路部分はバ
イポーラトランジスタＱ３〜Ｑ６を用いて構成する。こ
のような集積化ミキサ回路は、ＢｉＣＭＯＳ製造技術を
用いることにより作製され得る。 【効果】集積化ミキサ回路の線形性を効果的に改善でき
る。
Description
【０００１】
【発明の属する技術分野】本発明は、同一半導体基板上
に集積化形成されたソース接地型周波数混合回路（ミキ
サ回路）における線形性を改善する方法及びそのための
回路構成に係り、特にバイポーラトランジスタとＣＭＯ
Ｓトランジスタ（相補的な電界効果トランジスタ）とを
組み合わせて用いたＢｉＣＭＯＳハイブリッドミキサ回
路における線形性を改善する方法及びそのための回路構
成に関する。
に集積化形成されたソース接地型周波数混合回路（ミキ
サ回路）における線形性を改善する方法及びそのための
回路構成に係り、特にバイポーラトランジスタとＣＭＯ
Ｓトランジスタ（相補的な電界効果トランジスタ）とを
組み合わせて用いたＢｉＣＭＯＳハイブリッドミキサ回
路における線形性を改善する方法及びそのための回路構
成に関する。
【０００２】
【従来の技術】移動体通信の飛躍的な普及に伴い、携帯
端末等に使用する高周波回路の集積化の検討が活発にな
されている。この集積化に際して適用されるデバイスと
してはＳｉバイポーラトランジスタ，ＣＭＯＳトランジ
スタ等、多岐にわたっている。
端末等に使用する高周波回路の集積化の検討が活発にな
されている。この集積化に際して適用されるデバイスと
してはＳｉバイポーラトランジスタ，ＣＭＯＳトランジ
スタ等、多岐にわたっている。
【０００３】ＣＭＯＳデバイスを適用したミキサ回路の
代表的な例として、ロフォガラン等によりアイ、イー、
イー、イー、ジャーナル、オブ、ソリッド、ステート、
サーキット、第３１巻、第７号(１９９６年７月)の第８
８０〜８８９頁に記載されたダイレクトコンバージョン
無線受信機用の１ＧＨｚ動作ＣＭＯＳ・ＲＦ回路[A.Rof
ougaran; et al. "A 1GHz CMOS RF Front-End IC for a
Direct-ConversionWire-less Receiver" IEEE Journal
oｆ Solid-State Circuits, Vol.31, No.7,(July 199
6), pp.880-889]を挙げることができる。
代表的な例として、ロフォガラン等によりアイ、イー、
イー、イー、ジャーナル、オブ、ソリッド、ステート、
サーキット、第３１巻、第７号(１９９６年７月)の第８
８０〜８８９頁に記載されたダイレクトコンバージョン
無線受信機用の１ＧＨｚ動作ＣＭＯＳ・ＲＦ回路[A.Rof
ougaran; et al. "A 1GHz CMOS RF Front-End IC for a
Direct-ConversionWire-less Receiver" IEEE Journal
oｆ Solid-State Circuits, Vol.31, No.7,(July 199
6), pp.880-889]を挙げることができる。
【０００４】図２に、上記文献に示されたＣＭＯＳ・Ｒ
Ｆ回路の回路構成を示す。本従来例では、それまでのバ
イポーラデバイスを用いたミキサ回路では全回路を差動
対を用いて構成していたのに対し、ＲＦ（高周波）信号
入力側回路部分をソース端子１を接地した１組の電界効
果トランジスタ対Ｍ１，Ｍ２で構成し、この電界効果ト
ランジスタ対Ｍ１，Ｍ２のゲートに端子対６からのＲＦ
信号を入力するものである。トランジスタＭ１，Ｍ２の
ソース端子が直接接地されているため、従来の差動対を
用いる場合とは異なり、回路を流れる電流が電流源ある
いは抵抗で制限されない。このため大振幅の信号が入力
されると、それに追随して大電流を流すことが可能にな
り、線形性の高い回路が実現できる。
Ｆ回路の回路構成を示す。本従来例では、それまでのバ
イポーラデバイスを用いたミキサ回路では全回路を差動
対を用いて構成していたのに対し、ＲＦ（高周波）信号
入力側回路部分をソース端子１を接地した１組の電界効
果トランジスタ対Ｍ１，Ｍ２で構成し、この電界効果ト
ランジスタ対Ｍ１，Ｍ２のゲートに端子対６からのＲＦ
信号を入力するものである。トランジスタＭ１，Ｍ２の
ソース端子が直接接地されているため、従来の差動対を
用いる場合とは異なり、回路を流れる電流が電流源ある
いは抵抗で制限されない。このため大振幅の信号が入力
されると、それに追随して大電流を流すことが可能にな
り、線形性の高い回路が実現できる。
【０００５】なお、図２の回路では、入力端子４，５か
らの局発信号を受けてスイッチング動作を行う回路部分
も全てＭＯＳ電界効果トランジスタＭ３，Ｍ４，Ｍ５，
Ｍ６を用いて構成されており、ミキサ出力は出力端子
２，３から出力される。
らの局発信号を受けてスイッチング動作を行う回路部分
も全てＭＯＳ電界効果トランジスタＭ３，Ｍ４，Ｍ５，
Ｍ６を用いて構成されており、ミキサ出力は出力端子
２，３から出力される。
【０００６】
【発明が解決しようとする課題】前述したように、ＲＦ
信号入力側にソース接地回路を活用することで線形性の
高いミキサ回路を実現できる。ところで、局発信号バッ
ファ増幅回路からの出力信号によるミキサ回路のスイッ
チング動作を確実に行うためには、このスイッチング動
作を担うトランジスタには、高い電流駆動能力が要求さ
れる。しかるに、ＭＯＳトランジスタは、その入力電圧
と出力電流の関係が二乗特性を有しているため、指数特
性を持っているバイポーラトランジスタと比較して、電
流駆動能力が劣る。図２の従来回路では、上述したよう
に、スイッチング動作を担うトランジスタにＭＯＳ電界
効果トランジスタを使用しているため、上記した局発信
号によるスイッチング動作が不完全となって、結局は線
形性が劣化してしまっていることが、本発明者らの解析
により明らかとなった。従って、上記のスイッチング動
作を担うトランジスタのスイッチング特性を改善するこ
とが、ミキサ回路全体としての線形性を改善する上での
課題である。しかし、従来は、この点について何ら認識
がなされていなかった。
信号入力側にソース接地回路を活用することで線形性の
高いミキサ回路を実現できる。ところで、局発信号バッ
ファ増幅回路からの出力信号によるミキサ回路のスイッ
チング動作を確実に行うためには、このスイッチング動
作を担うトランジスタには、高い電流駆動能力が要求さ
れる。しかるに、ＭＯＳトランジスタは、その入力電圧
と出力電流の関係が二乗特性を有しているため、指数特
性を持っているバイポーラトランジスタと比較して、電
流駆動能力が劣る。図２の従来回路では、上述したよう
に、スイッチング動作を担うトランジスタにＭＯＳ電界
効果トランジスタを使用しているため、上記した局発信
号によるスイッチング動作が不完全となって、結局は線
形性が劣化してしまっていることが、本発明者らの解析
により明らかとなった。従って、上記のスイッチング動
作を担うトランジスタのスイッチング特性を改善するこ
とが、ミキサ回路全体としての線形性を改善する上での
課題である。しかし、従来は、この点について何ら認識
がなされていなかった。
【０００７】従って、本発明の目的は、集積化ミキサ回
路におけるスイッチング動作を担うトランジスタのスイ
ッチング特性を改善し、もってミキサ回路としての線形
性を改善する方法及びそのための回路構成を提供するこ
とである。
路におけるスイッチング動作を担うトランジスタのスイ
ッチング特性を改善し、もってミキサ回路としての線形
性を改善する方法及びそのための回路構成を提供するこ
とである。
【０００８】本発明の他の目的は、特に、バイポーラト
ランジスタとＣＭＯＳトランジスタとを組み合わせて用
いたＢｉＣＭＯＳハイブリッドミキサ回路における線形
性を改善する方法及びそのための回路構成を提供するこ
とである。
ランジスタとＣＭＯＳトランジスタとを組み合わせて用
いたＢｉＣＭＯＳハイブリッドミキサ回路における線形
性を改善する方法及びそのための回路構成を提供するこ
とである。
【０００９】
【課題を解決するための手段】上記した本発明の目的
は、同一半導体基板上にバイポーラトランジスタと相補
型金属酸化膜電界効果トランジスタを集積化形成するこ
との可能なＢｉＣＭＯＳ技術を用いることによって、ミ
キサ回路のＲＦ信号入力回路部分はＭＯＳトランジスタ
のソース接地対を用いて構成し、スイッチング回路部分
はバイポーラトランジスタを用いて構成することにより
達成される。
は、同一半導体基板上にバイポーラトランジスタと相補
型金属酸化膜電界効果トランジスタを集積化形成するこ
との可能なＢｉＣＭＯＳ技術を用いることによって、ミ
キサ回路のＲＦ信号入力回路部分はＭＯＳトランジスタ
のソース接地対を用いて構成し、スイッチング回路部分
はバイポーラトランジスタを用いて構成することにより
達成される。
【００１０】上記した本発明の特徴的構成を採ることに
よって、集積化ミキサ回路におけるスイッチング動作を
担う回路部分のスイッチング特性を効果的に改善するこ
とができ、集積化ミキサ回路の線形性を大幅に改善する
ことができる。
よって、集積化ミキサ回路におけるスイッチング動作を
担う回路部分のスイッチング特性を効果的に改善するこ
とができ、集積化ミキサ回路の線形性を大幅に改善する
ことができる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につ
き、実施例を挙げ、図面を参照して詳細に説明する。
き、実施例を挙げ、図面を参照して詳細に説明する。
【００１２】〈実施例１〉図１に、本発明の第１の実施
例になる集積化ミキサ回路の回路構成を示す。本実施例
においては、ＲＦ信号の入力を担う回路部分にはＦＥＴ
（電界効果トランジスタ）Ｍ１，Ｍ２のソース接地対を
用い、局発信号が入力されてスイッチング動作を行う回
路部分には２組のバイポーラトランジスタＱ３，Ｑ４お
よびＱ５，Ｑ６よりなるスイッチングトランジスタ差動
対を用いている。
例になる集積化ミキサ回路の回路構成を示す。本実施例
においては、ＲＦ信号の入力を担う回路部分にはＦＥＴ
（電界効果トランジスタ）Ｍ１，Ｍ２のソース接地対を
用い、局発信号が入力されてスイッチング動作を行う回
路部分には２組のバイポーラトランジスタＱ３，Ｑ４お
よびＱ５，Ｑ６よりなるスイッチングトランジスタ差動
対を用いている。
【００１３】ＦＥＴ（電界効果トランジスタ）Ｍ１，Ｍ
２のソース端子１は直接接地端子に接続されており、入
力端子対６からのＲＦ入力信号はＦＥＴ（電界効果トラ
ンジスタ）Ｍ１，Ｍ２のゲートへと入力される。バイポ
ーラトランジスタＱ３，Ｑ４およびＱ５，Ｑ６からなる
スイッチングトランジスタ差動対のスイッチング動作を
行わせるための局発信号は、入力端子４／５から、それ
ぞれバイポーラトランジスタＱ３，Ｑ６／Ｑ４，Ｑ５の
ベースへと入力される。また、両スイッチングトランジ
スタ差動対からのミキサ出力は出力端子２，３より出力
される。
２のソース端子１は直接接地端子に接続されており、入
力端子対６からのＲＦ入力信号はＦＥＴ（電界効果トラ
ンジスタ）Ｍ１，Ｍ２のゲートへと入力される。バイポ
ーラトランジスタＱ３，Ｑ４およびＱ５，Ｑ６からなる
スイッチングトランジスタ差動対のスイッチング動作を
行わせるための局発信号は、入力端子４／５から、それ
ぞれバイポーラトランジスタＱ３，Ｑ６／Ｑ４，Ｑ５の
ベースへと入力される。また、両スイッチングトランジ
スタ差動対からのミキサ出力は出力端子２，３より出力
される。
【００１４】図３には、上記したスイッチングトランジ
スタ差動対に、図２に示したようにＦＥＴを用いた場合
（従来例）と、図１に示したようにバイポーラトランジ
スタを用いた場合（本発明）とにおける、それぞれの差
動対の入力電圧（差動電圧）−出力電流特性を示す。図
３から明らかように、本発明によるバイポーラトランジ
スタによる差動対の方が、従来のＦＥＴによる差動対に
比べてより小さな入力電圧信号でもってスイッチング動
作を始めることが判る。
スタ差動対に、図２に示したようにＦＥＴを用いた場合
（従来例）と、図１に示したようにバイポーラトランジ
スタを用いた場合（本発明）とにおける、それぞれの差
動対の入力電圧（差動電圧）−出力電流特性を示す。図
３から明らかように、本発明によるバイポーラトランジ
スタによる差動対の方が、従来のＦＥＴによる差動対に
比べてより小さな入力電圧信号でもってスイッチング動
作を始めることが判る。
【００１５】ＦＥＴでは、ゲート，ソース間電圧ＶGSと
ドレイン電流Ｉdとの間に、 Ｉd＝β(ＶGS−Ｖth)2 ・ ・ ・ ・ ・ (数１) なる関係がある。ここで、ＶthはそのＦＥＴのしきい値
電圧、βはそのＦＥＴの電流駆動能力を示す係数であり
通常はゲート幅に比例する。これに対して、バイポーラ
トランジスタでは、ベース，エミッタ間電圧ＶBEとコレ
クタ電圧Ｉc との間に、 Ｉc＝Ｉs exp(ｑＶBE／ｋＴ) ・ ・ ・ ・ ・ (数２) なる関係がある。ここで、Ｉs は逆方向リーク電流、ｑ
は電子の電荷、ｋはボルツマン定数、Ｔは絶対温度を示
す。
ドレイン電流Ｉdとの間に、 Ｉd＝β(ＶGS−Ｖth)2 ・ ・ ・ ・ ・ (数１) なる関係がある。ここで、ＶthはそのＦＥＴのしきい値
電圧、βはそのＦＥＴの電流駆動能力を示す係数であり
通常はゲート幅に比例する。これに対して、バイポーラ
トランジスタでは、ベース，エミッタ間電圧ＶBEとコレ
クタ電圧Ｉc との間に、 Ｉc＝Ｉs exp(ｑＶBE／ｋＴ) ・ ・ ・ ・ ・ (数２) なる関係がある。ここで、Ｉs は逆方向リーク電流、ｑ
は電子の電荷、ｋはボルツマン定数、Ｔは絶対温度を示
す。
【００１６】前出の数１，２より明らかなように、ＦＥ
Ｔは２乗の電圧−電流特性を持ち、バイポーラトランジ
スタは指数関数の電圧−電流特性を持つ。これがため、
バイポーラトランジスタでは、ベース，エミッタ間電圧
の微少な変化によりコレクタ電流を大きく変化させるこ
とができる。この特性差が、バイポーラトランジスタを
用いた差動対のスイッチング特性の優位性をもたらして
いるのである。ＦＥＴを用いた場合のスイッチング特性
は、数１における係数βがゲート幅に比例することか
ら、このゲート幅を増加することにより改善できる可能
性はあるが、このゲート幅の増加はまた寄生容量の増大
を意味し、高周波動作を要するデバイスにおいてはそれ
にも限界がある。
Ｔは２乗の電圧−電流特性を持ち、バイポーラトランジ
スタは指数関数の電圧−電流特性を持つ。これがため、
バイポーラトランジスタでは、ベース，エミッタ間電圧
の微少な変化によりコレクタ電流を大きく変化させるこ
とができる。この特性差が、バイポーラトランジスタを
用いた差動対のスイッチング特性の優位性をもたらして
いるのである。ＦＥＴを用いた場合のスイッチング特性
は、数１における係数βがゲート幅に比例することか
ら、このゲート幅を増加することにより改善できる可能
性はあるが、このゲート幅の増加はまた寄生容量の増大
を意味し、高周波動作を要するデバイスにおいてはそれ
にも限界がある。
【００１７】以上説明したところから明らかなように、
集積化ミキサ回路のスイッチング用差動対にバイポーラ
トランジスタを用いることにより、そのスイッチング特
性を改善できる。その結果、ミキサ回路としての線形性
の改善が可能となる。図１においては、ミキサ回路単独
での回路構成について示したが、図４に示すように、同
一半導体基板上に局発信号のバッファ増幅器をも併設
し、該増幅器で局発信号を増幅してから実施例１（図
１）に示したミキサ回路に供給するように構成すること
も可能である。
集積化ミキサ回路のスイッチング用差動対にバイポーラ
トランジスタを用いることにより、そのスイッチング特
性を改善できる。その結果、ミキサ回路としての線形性
の改善が可能となる。図１においては、ミキサ回路単独
での回路構成について示したが、図４に示すように、同
一半導体基板上に局発信号のバッファ増幅器をも併設
し、該増幅器で局発信号を増幅してから実施例１（図
１）に示したミキサ回路に供給するように構成すること
も可能である。
【００１８】図４においては、局発信号増幅用のバッフ
ァ増幅器は、電界効果トランジスタＭ７，Ｍ８，Ｍ９，
Ｍ１０及びＭ１１，Ｍ１２、抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ
６、および、バイアス回路等から構成されている。な
お、図４におけるミキサ回路のＲＦ信号入力端子には抵
抗Ｒ１，Ｒ２を介してバイアス回路が接続されている。
なお、図４では、局発信号のバッファ増幅器をＦＥＴで
構成しているが、これをバイポーラトランジスタで構成
することも可能であることは云うまでもない。
ァ増幅器は、電界効果トランジスタＭ７，Ｍ８，Ｍ９，
Ｍ１０及びＭ１１，Ｍ１２、抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ
６、および、バイアス回路等から構成されている。な
お、図４におけるミキサ回路のＲＦ信号入力端子には抵
抗Ｒ１，Ｒ２を介してバイアス回路が接続されている。
なお、図４では、局発信号のバッファ増幅器をＦＥＴで
構成しているが、これをバイポーラトランジスタで構成
することも可能であることは云うまでもない。
【００１９】図４に示した回路構成において、０．３５
μｍルールのＢｉＣＭＯＳデバイスを用い、９００ＭＨ
ｚ帯の受信信号を入力した場合のシミュレーションを行
った結果次のような結果が得られた。比較は、本発明に
従ってスイッチング用差動対にバイポーラトランジスタ
を用いた図４の回路と従来のスイッチング用差動対にＭ
ＯＳＦＥＴを用いた図２の回路との間で行った。その結
果、本発明による図４の回路構成では、変換利得が１
０．７ｄＢ、ＩＣＰが−６．５ｄＢと云う良好な値が得
られたが、従来の図２の回路構成では、変換利得が８．
６ｄＢ、ＩＣＰが−８．５ｄＢと云う低い値であった。
このように、本発明に従い、スイッチングトランジスタ
差動対にバイポーラトランジスタ対を用いたソース接地
型のミキサ回路構成とすることによって、ＩＣＰを２ｄ
Ｂも改善できることが確認された。なお、ここに云うＩ
ＣＰとは「−１ｄＢコンプレッションポイント」と呼ば
れる評価尺度で、図５に示すような入出力特性曲線上に
おいて、大信号入力時に得られる特性曲線が、小信号入
力時に得られる特性曲線の延長上にある理想特性から１
ｄＢ利得低下する点における入力信号電力でもって定義
され、この値が大きいほど線形性が高いことを示す。こ
のことより、本発明により線形性が大幅に改善されるこ
とが確認された。
μｍルールのＢｉＣＭＯＳデバイスを用い、９００ＭＨ
ｚ帯の受信信号を入力した場合のシミュレーションを行
った結果次のような結果が得られた。比較は、本発明に
従ってスイッチング用差動対にバイポーラトランジスタ
を用いた図４の回路と従来のスイッチング用差動対にＭ
ＯＳＦＥＴを用いた図２の回路との間で行った。その結
果、本発明による図４の回路構成では、変換利得が１
０．７ｄＢ、ＩＣＰが−６．５ｄＢと云う良好な値が得
られたが、従来の図２の回路構成では、変換利得が８．
６ｄＢ、ＩＣＰが−８．５ｄＢと云う低い値であった。
このように、本発明に従い、スイッチングトランジスタ
差動対にバイポーラトランジスタ対を用いたソース接地
型のミキサ回路構成とすることによって、ＩＣＰを２ｄ
Ｂも改善できることが確認された。なお、ここに云うＩ
ＣＰとは「−１ｄＢコンプレッションポイント」と呼ば
れる評価尺度で、図５に示すような入出力特性曲線上に
おいて、大信号入力時に得られる特性曲線が、小信号入
力時に得られる特性曲線の延長上にある理想特性から１
ｄＢ利得低下する点における入力信号電力でもって定義
され、この値が大きいほど線形性が高いことを示す。こ
のことより、本発明により線形性が大幅に改善されるこ
とが確認された。
【００２０】〈実施例２〉図６に、本発明の第２の実施
例になる集積化ミキサ回路の回路構成を示す。先の実施
例１では、差動のＲＦ信号入力端子対を持っていて、２
組の差動対によりスイッチング動作を行ういわゆるダブ
ルバランス形のミキサ回路に対して本発明を適用した例
を示した。これに対し、本実施例２では、図６に示すよ
うに、単一のＲＦ信号入力端子を持ち、１組の差動対に
てスイッチング動作を行うシングルバランス形のミキサ
回路に対し本発明を適用した例を示す。シングルバラン
ス形ミキサ回路の場合でも、ＲＦ信号入力段の電圧−電
流変換部にＦＥＴを使用し、周波数変換のためのスイッ
チング動作を行う差動対にはバイポーラトランジスタを
適用することにより低歪み特性を実現し、線形性を改善
することができる。
例になる集積化ミキサ回路の回路構成を示す。先の実施
例１では、差動のＲＦ信号入力端子対を持っていて、２
組の差動対によりスイッチング動作を行ういわゆるダブ
ルバランス形のミキサ回路に対して本発明を適用した例
を示した。これに対し、本実施例２では、図６に示すよ
うに、単一のＲＦ信号入力端子を持ち、１組の差動対に
てスイッチング動作を行うシングルバランス形のミキサ
回路に対し本発明を適用した例を示す。シングルバラン
ス形ミキサ回路の場合でも、ＲＦ信号入力段の電圧−電
流変換部にＦＥＴを使用し、周波数変換のためのスイッ
チング動作を行う差動対にはバイポーラトランジスタを
適用することにより低歪み特性を実現し、線形性を改善
することができる。
【００２１】図６において、単一の入力端子６からのＲ
Ｆ入力信号は、ソース端子１を接地した単一の電界効果
トランジスタＭ１からなるＲＦ信号入力段のゲートへと
入力され、スイッチング回路は、１組のバイポーラトラ
ンジスタＱ３，Ｑ４からなるスイッチング用差動対で構
成され、入力端子４，５からのスイッチング用の局発信
号がバイポーラトランジスタＱ３，Ｑ４のベースへと入
力され、出力端子２，３からミキサ出力が得られる。か
かる回路構成からなるミキサ回路は、シングルバランス
形ミキサ回路と呼ばれる。
Ｆ入力信号は、ソース端子１を接地した単一の電界効果
トランジスタＭ１からなるＲＦ信号入力段のゲートへと
入力され、スイッチング回路は、１組のバイポーラトラ
ンジスタＱ３，Ｑ４からなるスイッチング用差動対で構
成され、入力端子４，５からのスイッチング用の局発信
号がバイポーラトランジスタＱ３，Ｑ４のベースへと入
力され、出力端子２，３からミキサ出力が得られる。か
かる回路構成からなるミキサ回路は、シングルバランス
形ミキサ回路と呼ばれる。
【００２２】図６に示したシングルバランス形ミキサ回
路の場合も、ＲＦ信号入力段の電圧−電流変換部にＦＥ
Ｔ（電界効果トランジスタ）を使用し、周波数変換のた
めのスイッチング動作を行う差動対にバイポーラトラン
ジスタを用いることにより、ミキサ回路としての線形性
を高めることができることが確認された。
路の場合も、ＲＦ信号入力段の電圧−電流変換部にＦＥ
Ｔ（電界効果トランジスタ）を使用し、周波数変換のた
めのスイッチング動作を行う差動対にバイポーラトラン
ジスタを用いることにより、ミキサ回路としての線形性
を高めることができることが確認された。
【００２３】
【発明の効果】以上詳説したところから明らかなよう
に、本発明に従って、集積化ミキサ回路のＲＦ信号入力
段をＦＥＴ（電界効果トランジスタ）で構成し、一方、
スイッチング用の差動対はバイポーラトランジスタを用
いて構成することにより、ミキサ回路の線形性を大幅に
高めることができる。
に、本発明に従って、集積化ミキサ回路のＲＦ信号入力
段をＦＥＴ（電界効果トランジスタ）で構成し、一方、
スイッチング用の差動対はバイポーラトランジスタを用
いて構成することにより、ミキサ回路の線形性を大幅に
高めることができる。
【図１】本発明の一実施例になるソース接地型ミキサ回
路の回路構成を示す図。
路の回路構成を示す図。
【図２】従来のＭＯＳトランジスタで構成されたソース
接地型ミキサ回路の回路構成を示す図。
接地型ミキサ回路の回路構成を示す図。
【図３】図１に示した本発明による回路構成と図２に示
した従来の回路構成とにおいて得られる入力電圧（差動
電圧）−出力電流特性を比較して示す線図。
した従来の回路構成とにおいて得られる入力電圧（差動
電圧）−出力電流特性を比較して示す線図。
【図４】図１に示した本発明による回路構成に従い、さ
らに、同一半導体基板上に局発信号バッファ増幅器をも
併せ設けてなるミキサ回路の詳細回路構成を示す図。
らに、同一半導体基板上に局発信号バッファ増幅器をも
併せ設けてなるミキサ回路の詳細回路構成を示す図。
【図５】ＩＣＰ（−１ｄＢコンプレッションポイント）
の定義を説明するための線図。
の定義を説明するための線図。
【図６】本発明の他の一実施例になるソース接地型ミキ
サ回路の回路構成を示す図。
サ回路の回路構成を示す図。
Ｍ１，Ｍ２ ・・・・ ＲＦ信号入力用のＮＭＯＳトランジ
スタ、 Ｑ３〜Ｑ６ ・・・・ スイッチング用のｎｐｎバイポーラ
トランジスタ、 Ｍ３〜Ｍ６ ・・・・ スイッチング用のＮＭＯＳトランジ
スタ、 Ｍ７〜Ｍ１２・・・・ バッファ増幅器用のＮＭＯＳトラン
ジスタ、 Ｒ１，Ｒ２ ・・・・ バイアス用抵抗、 Ｒ３〜Ｒ６ ・・・・ 負荷抵抗。
スタ、 Ｑ３〜Ｑ６ ・・・・ スイッチング用のｎｐｎバイポーラ
トランジスタ、 Ｍ３〜Ｍ６ ・・・・ スイッチング用のＮＭＯＳトランジ
スタ、 Ｍ７〜Ｍ１２・・・・ バッファ増幅器用のＮＭＯＳトラン
ジスタ、 Ｒ１，Ｒ２ ・・・・ バイアス用抵抗、 Ｒ３〜Ｒ６ ・・・・ 負荷抵抗。
Claims (4)
- 【請求項１】第１及び第２のＲＦ入力信号の周波数の差
あるいは和の周波数成分を持つ出力信号を得るためのミ
キサ回路（周波数混合回路）であって、上記ミキサ回路
は同一半導体基板上に集積化形成されており、上記ミキ
サ回路の上記第１及び第２のＲＦ入力信号の入力回路部
分を構成する電界効果トランジスタのソースが接地端子
に接続され、上記電界効果トランジスタのゲートから上
記ＲＦ入力信号が入力され、上記ミキサ回路の局発信号
を受けてスイッチング動作を行うスイッチング回路部分
を構成する第１および第２のバイポーラトランジスタの
エミッタが上記電界効果トランジスタのドレインに接続
され、上記第１，第２のバイポーラトランジスタのコレ
クタが第１，第２のミキサ出力端子にそれぞれ接続さ
れ、上記第１，第２のバイポーラトランジスタのベース
間に上記局発信号が入力されるように構成されてなるこ
とを特徴とする集積化ミキサ回路。 - 【請求項２】第１及び第２のＲＦ入力信号の周波数の差
あるいは和の周波数成分を持つ出力信号を得るためのミ
キサ回路（周波数混合回路）であって、上記ミキサ回路
は同一半導体基板上に集積化形成されており、上記ミキ
サ回路の上記第１及び第２のＲＦ入力信号の入力回路部
分を構成する第１および第２の電界効果トランジスタの
ソースが接地端子にそれぞれ接続され、上記第１および
第２の電界効果トランジスタのゲート間に上記第１及び
第２のＲＦ入力信号が差動的に入力され、上記ミキサ回
路の局発信号を受けてスイッチング動作を行う回路部分
の第１の差動対を構成する第１および第２のバイポーラ
トランジスタのエミッタが上記第１の電界効果トランジ
スタのドレインに接続され、上記ミキサ回路の局発信号
を受けてスイッチング動作を行う回路部分の第２の差動
対を構成する第３および第４のバイポーラトランジスタ
のエミッタが上記第２の電界効果トランジスタのドレイ
ンに接続され、上記第１，第３のバイポーラトランジス
タのコレクタが第１のミキサ出力端子に接続され、上記
第２，第４のバイポーラトランジスタのコレクタが第２
のミキサ出力端子に接続され、上記第１，第４のバイポ
ーラトランジスタのベースと上記第２，第３のバイポー
ラトランジスタのベース間に上記局発信号が入力される
ように構成されてなることを特徴とする集積化ミキサ回
路。 - 【請求項３】請求項１又は請求項２に記載の集積化ミキ
サ回路を組み込んでなることを特徴とする半導体集積回
路装置。 - 【請求項４】請求項３に記載の半導体集積回路装置を搭
載してなることを特徴とする移動体通信用の携帯端末装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02955999A JP3822993B2 (ja) | 1999-02-08 | 1999-02-08 | 集積化ミキサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02955999A JP3822993B2 (ja) | 1999-02-08 | 1999-02-08 | 集積化ミキサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000228611A true JP2000228611A (ja) | 2000-08-15 |
| JP3822993B2 JP3822993B2 (ja) | 2006-09-20 |
Family
ID=12279508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02955999A Expired - Fee Related JP3822993B2 (ja) | 1999-02-08 | 1999-02-08 | 集積化ミキサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3822993B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004112140A1 (ja) * | 2003-06-12 | 2004-12-23 | Kabushiki Kaisha Toyota Jidoshokki | ミキサ回路 |
| WO2004112141A1 (ja) * | 2003-06-12 | 2004-12-23 | Kabushiki Kaisha Toyota Jidoshokki | ダイレクトコンバージョン受信の周波数変換回路、その半導体集積回路及びダイレクトコンバージョン受信機 |
| JP2014523680A (ja) * | 2011-06-24 | 2014-09-11 | ノースロップ グラマン システムズ コーポレーション | カーボンナノチューブミクサを提供するシステムおよび方法 |
| EP3113359A1 (en) * | 2013-11-28 | 2017-01-04 | ams AG | Amplifier arrangement |
-
1999
- 1999-02-08 JP JP02955999A patent/JP3822993B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004112140A1 (ja) * | 2003-06-12 | 2004-12-23 | Kabushiki Kaisha Toyota Jidoshokki | ミキサ回路 |
| WO2004112141A1 (ja) * | 2003-06-12 | 2004-12-23 | Kabushiki Kaisha Toyota Jidoshokki | ダイレクトコンバージョン受信の周波数変換回路、その半導体集積回路及びダイレクトコンバージョン受信機 |
| JP2005006127A (ja) * | 2003-06-12 | 2005-01-06 | Toyota Industries Corp | ミキサ回路 |
| JP2014523680A (ja) * | 2011-06-24 | 2014-09-11 | ノースロップ グラマン システムズ コーポレーション | カーボンナノチューブミクサを提供するシステムおよび方法 |
| JP2017163592A (ja) * | 2011-06-24 | 2017-09-14 | ノースロップ グラマン システムズ コーポレーションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ | ギルバート乗算器回路およびギルバート乗算器回路を備えたカーボンナノチューブトランジスターミクサ |
| EP3113359A1 (en) * | 2013-11-28 | 2017-01-04 | ams AG | Amplifier arrangement |
| US9813026B2 (en) | 2013-11-28 | 2017-11-07 | Ams Ag | Amplifier arrangement |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3822993B2 (ja) | 2006-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5929710A (en) | Cascode single-ended to differential converter | |
| US7602227B2 (en) | Differential amplifier circuit and mixer circuit having improved linearity | |
| US6392490B1 (en) | High-precision biasing circuit for a cascoded CMOS stage, particularly for low noise amplifiers | |
| US6956435B2 (en) | Variable gain differential amplifier and multiplication circuit | |
| US5523717A (en) | Operational transconductance amplifier and Bi-MOS multiplier | |
| US20060135109A1 (en) | Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal | |
| JP4220694B2 (ja) | 高周波可変利得増幅装置 | |
| EP0159654B1 (en) | Amplifier circuit | |
| KR100827893B1 (ko) | 모스 전계효과 트랜지스터의 증폭도 및 잡음도 개선회로 및이를 이용한 주파수 혼합기, 증폭기 및 발진기 | |
| US6992519B2 (en) | Method and apparatus providing cancellation of second order intermodulation distortion and enhancement of second order intercept point (IIP2) in common source and common emitter transconductance circuits | |
| US20090174460A1 (en) | Method of third-order transconductance cancellation and linear mixer thereof | |
| US7642816B2 (en) | Transconductor | |
| US7332963B2 (en) | Low noise amplifier | |
| US6531920B1 (en) | Differential amplifier circuit | |
| JP2000228611A (ja) | 集積化ミキサ回路 | |
| US7109795B2 (en) | Amplifier-mixer device | |
| JPH09135122A (ja) | ダブルバランスミキサ回路 | |
| US7345548B2 (en) | Radiofrequency amplifier device, in particular for cellular mobile telephone | |
| JPH10209761A (ja) | ミキサ回路装置 | |
| US6799029B2 (en) | Mixer of communication system | |
| US7002412B2 (en) | Transconductance circuit | |
| US7423485B2 (en) | Differential circuit with improved linearity | |
| US6163235A (en) | Active load circuit with low impedance output | |
| KR101045541B1 (ko) | 전류 미러링을 이용한 믹서 | |
| US20040160264A1 (en) | Mixer circuit having improved linearity and noise figure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060626 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140630 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |