CN1806385A - 低噪声放大器 - Google Patents
低噪声放大器 Download PDFInfo
- Publication number
- CN1806385A CN1806385A CN200480016313.0A CN200480016313A CN1806385A CN 1806385 A CN1806385 A CN 1806385A CN 200480016313 A CN200480016313 A CN 200480016313A CN 1806385 A CN1806385 A CN 1806385A
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- channel mos
- plane
- crystal
- noise amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 239000013078 crystal Substances 0.000 claims abstract description 42
- 238000009792 diffusion process Methods 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 47
- 229910052710 silicon Inorganic materials 0.000 claims description 46
- 239000010703 silicon Substances 0.000 claims description 46
- 239000012212 insulator Substances 0.000 claims description 33
- 239000001257 hydrogen Substances 0.000 claims description 21
- 229910052739 hydrogen Inorganic materials 0.000 claims description 21
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 10
- 239000011261 inert gas Substances 0.000 claims description 3
- 238000012797 qualification Methods 0.000 claims 2
- 230000009467 reduction Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 description 43
- 230000008569 process Effects 0.000 description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 239000007789 gas Substances 0.000 description 14
- 230000003647 oxidation Effects 0.000 description 14
- 238000007254 oxidation reaction Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 239000010754 BS 2869 Class F Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 206010020852 Hypertonia Diseases 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 239000002085 irritant Substances 0.000 description 1
- 231100000021 irritant Toxicity 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
Abstract
一种低噪声放大器，其具有用于将噪声抑制在低电平并放大输入信号的MIS晶体管。MIS晶体管包括：半导体衬底，其具有作为主表面的第一晶体表面；半导体结构，其是作为半导体衬底的一部分形成；以及相同导电型扩散区。半导体结构具有：一对侧壁面，其是由不同于第一晶体表面的第二晶体表面限定；顶面，其是由不同于第二晶体表面的第三晶体表面限定；栅极绝缘膜，其以均匀的厚度覆盖主表面、侧壁面和顶面；以及栅电极，其使用插入的栅极绝缘膜连续覆盖主表面、侧壁面和顶面。使用插入的栅极绝缘膜在一端和另一端上形成扩散区，并且沿主表面、侧壁面和顶面连续扩展该扩散区。这种结构急剧降低了低噪声放大器输出信号的1/f噪声和信号失真，从而不需要用于补偿降低的电路，并减小了尺寸。
Description
技术领域
本发明涉及MIS(金属绝缘半导体)集成电路上配置的低噪声放大器。
背景技术
作为用于从射频(RF)信号提取期望频率的技术，超外差系统和直接转换接收系统等是众所周知的。
以下使用附图和这些接收系统中直接转换接收系统的示例来提供典型信号解调系统的解释。
图1是普遍使用的直接转换接收系统的电路框图。
图1中的电路框图1包括天线2、低噪声放大器4、本地振荡器6、90度移相器8、混频器10、低通滤波器(LPF)12、DC放大器14、A/D转换器16和DSP 18。
在从图1中的天线接收到RF信号时，该RF信号被低噪声放大器4放大，并且放大的RF信号被提供给图1的顶部和底部处配置的混频器10。
同样，从本地振荡器6输出与以上RF信号相同的本地(LO)信号，并且这些LO信号被输入每个混频器10，作为90度移相器的结果，每个混频器具有与另一个混频器90度的相位差。
在混频器10中，以上输入RF信号和LO信号相乘，并且低噪声放大器4的输出被转换为具有同相(I)分量和正交(Q)分量的基带信号。根据该系统，由于IF是0，因此基带信号完全重叠，并且不能被解调，使用两个彼此相位差为90度的LO信号和上述两个混频器10单元来执行正交解调。
在后面的级中，从混频器10输出的信号具有LPF 12所削减的多余频率分量，从LPF 12输出的期望频率分量被DC放大器14放大，并且来自DC放大器14的输出信号被A/D转换器16转换为数字信号。
通过由A/D转换器16将数字信号转换为DSP 18，执行诸如码再生的处理。
另一方面，当接收系统是超外差接收系统时，天线接收的载频信号被转换为中频(IF)信号，因此维持了像频。由于这个原因。因此带通滤波器被配置为在超外差接收系统处于低噪声放大器前面级中的情况下去掉像频，此外，在IF电路中配置限制提取中频带宽的中频滤波器等。
从电路框图的解释中，显而易见的是低噪声放大器首先是用作具有增益的电路模块。
由于低噪声放大器的噪声系数被加到系统的噪声系数，因此在设计低噪声放大器的过程中，可如何降低噪声和放大输入信号是关键点。
近年来，已经改进了MOS(金属氧化物半导体)晶体管众所周知的低速和大噪声的问题，从而通过将MOS晶体管应用到以上低噪声放大器，低噪声放大器可被集成在半导体衬底上。
作为具有配置在半导体衬底上的单一导电型(p沟道或n沟道)MIS晶体管的半导体设备的配置例子，其栅级绝缘膜是例如干热氧化处理的配置被应用并配置在半导体衬底的突出部分，并且在日本公开公共专利公告号2002-110963中公开。根据该配置，可以在半导体衬底的上述突出部分的侧壁平面上形成沟道。
专利文件1：日本公开公共专利公告号2002-110963
然而，如果使用上述MOS晶体管配置低噪声放大器，则只要沟道中产生的噪声是低噪声放大器的噪声指数增加的直接原因，该噪声就是明显的。该噪声是通过在半导体衬底的界面和栅级绝缘层上或周围产生的沟道中产生或重组电子空穴对、由阱捕捉载流子、或者从阱释放载波的方式等产生的闪烁噪声(1/f噪声)。并且难以降低1/f噪声。
在晶体管特性的饱和区中，要求漏极电流指示不依赖于漏极和源极之间电压的定值；然而在实际中，沟道长度调制效应(其中有效栅极长度降低，而漏极电流增加)通过饱和区中夹断点(沟道载波密度近似为0的点)的漂移发生。由于该原因，因此难以得到作为放大信号的、无失真的稳定信号。
如上所述，在设计低噪声放大器的过程中，难题在于如何降低噪声并增加增益，并且常规地，需要通过另一个电路补偿影响输出信号的噪声和失真的配置。
另外，在具有CMOS配置的低噪声放大器中，p沟道MOS晶体管和n沟道MOS晶体管的寄生电容彼此不一致、并由对应于栅极和源极之间电压的漏极电流的上升和衰变特性之间的差产生信号失真是个问题。
发明公开
本发明的目的是提供低噪声放大器，其使用少量部分实现了噪声降低，并实现了具有高增益的信号放大，而且还提供了具有CMOS结构的低噪声放大器，该低噪声放大器实现了信号失真和噪声的降低，并且该电路具有以下配置。
假设本发明低噪声放大器的一种模式包括MIS(金属绝缘半导体)晶体管，并放大将噪声保持在低电平的输入信号(例如载波信号)，并且MIS晶体管包括：半导体衬底，其用于包括作为主平面的第一晶体表面；半导体结构，其用于包括由不同于第一晶体表面的第二晶体表面限定的一对侧壁平面、以及由不同于该第二晶体表面的第三晶体表面限定的顶平面；栅极绝缘层，其具有均匀的厚度，用于覆盖主平面、侧壁平面和顶平面；栅电极，其用于连续覆盖主平面、侧壁平面和栅极绝缘层顶部的顶平面；以及单一导电型扩散区，其是在半导体衬底和半导体结构中栅电极的一个侧面和另一个侧面中形成，并沿主平面、侧壁平面和顶平面连续扩展(导电型是例如n型或p型，并且单一导电型扩散区意味着在以上栅电极的两侧中形成的区域具有相同导电型扩散区)。
假设本发明低噪声放大器的另一种模式包括MIS晶体管，并放大将噪声保持在低电平的输入信号，并且MIS晶体管是三维MIS晶体管，其包括：半导体衬底，其具有突出部分，突出部分的表面是主平面上至少两个不同的晶体表面；栅极绝缘层，其用于覆盖构成突出部分表面的所述至少两个不同的晶体表面中每一个的至少一部分；栅电极，其是由与半导体衬底电绝缘的栅极绝缘层构成，并由构成突出部分表面的至少两个不同的晶体表面中的每一个构成；以及单一导电型扩散区，其是在朝向构成突出部分表面的所述至少两个不同的晶体表面中每一个的突出部分中形成，并在栅电极的两侧上单独形成。
假设本发明低噪声放大器的另一种模式包括MIS晶体管，并放大将噪声保持在低电平的输入信号，并且MIS晶体管包括：半导体衬底，其包括至少两个晶体表面；栅极绝缘层，其是在半导体衬底上的至少两个晶体表面上形成；以及栅电极，其是在将栅极绝缘层夹在中间的半导体衬底上形成，其中当电压被加到栅电极时，在栅极绝缘层中伴随栅极绝缘层形成的沟道的沟道宽度是由所述至少两个晶体表面上单独形成的沟道的每个沟道宽度的和表示。
在本发明低噪声放大器的以上每一种模式中，要求包括半导体衬底的MIS晶体管是硅衬底；并且硅衬底表面上的栅极绝缘层是通过以硅衬底的表面接触指定惰性气体的等离子体的方式去掉氢来形成，并且硅衬底和栅极绝缘层的界面处的氢含量以表面密度为单位是1011/cm2或更低。
还要求所述至少两个晶体表面是(100)平面、(110)平面和(111)平面中任意两个不同的晶体表面。
此外，要求包括n沟道MOS晶体管和p沟道MOS晶体管中配置的CMOS晶体管，并且n沟道MOS晶体管或p沟道MOS晶体管中的至少一个包括以上模式的任意一个低噪声放大器的MIS晶体管。
此时，需要p沟道MOS晶体管和n沟道MOS晶体管的元件面积和电流驱动能力彼此紧密一致。
在具有以上配置的低噪声放大器中，还可以具有这样的配置：基于输入信号的输入电压被相互加到p沟道MOS晶体管和n沟道MOS晶体管的栅极，在p沟道MOS晶体管的漏极侧上配置电压源，p沟道MOS晶体管的源极和n沟道MOS晶体管的漏极相互连接，用于确定工作点的直流反馈电路连接在n沟道MOS晶体管的源极和漏极之间，并且使p沟道MOS晶体管的源极和n沟道MOS晶体管的漏极相互连接的连接线上存在的电压被作为输入电压的放大电压输出。
以上每一种模式中的低噪声放大器可用在直接转换接收系统中。
在本发明的低噪声放大器中，伴随所述至少两个不同的晶体表面形成栅极宽度。因此，当电压被加到栅极时，伴随所述至少两个不同的晶体表面形成沟道。并且特别是当伴随突出部分的晶体表面形成沟道时，可良好地控制每个晶体管中产生的栅极长度调制效应。
MIS晶体管的特征在于半导体衬底是硅衬底，并且硅衬底表面上的栅极绝缘层是通过以硅衬底的表面接触指定惰性气体的等离子体的方式去掉氢来形成，并且硅衬底和栅极绝缘层的界面处的氢含量以表面密度为单位是1011/cm2或更低，由于这个原因，因此可降低半导体衬底和栅极绝缘层的界面的中间能隙处的dit，并且可获得每个晶体管的1/f噪声和电气特性变化的降低。
此外，所述至少两个晶体表面是通过组合(100)平面、(110)平面和(111)平面中任意两个不同的晶体表面，至少两个晶体表面充分降低了1/f噪声和电气特性变化。
以上的低噪声放大器在直接转换接收系统中的应用防止了从低噪声放大器产生的1/f噪声和信号失真等影响到后面级中的电路。
此外，可配置包括CMOS(互补金属氧化物半导体)晶体管的混频电路，其中n沟道MOS晶体管的电流驱动能力和元件面积与p沟道MOS晶体管的一致。
附图简要描述
通过结合附图的以下详细描述，本发明将更加明显，其中：
图1是常规直接转换接收电路的电路框图；
图2是示出使用径向线隙缝天线的等离子体设备的示例的剖视图；
图3是红外光谱仪分析对硅衬底103上硅-氢键的分析结果；
图4是处理室中的压力和当处理室101中的气压变化、而将处理室中Kr/O2的压力比保持在97/3时形成的氧化膜的厚度之间的关系；
图5是比较Kr/O2等离子体氧化膜的增长率和干热氧化膜的增长率的示意图；
图6是比较Kr/O2和干热氧化膜的中间能隙处的Dit的示意图；
图7A示出漏极电压-标准化漏极电流特性；
图7B示出漏极电压-标准化漏极电流特性；
图7C示出漏极电压-标准化漏极电流特性；
图8是n沟道MOS晶体管的配置示例；
图9是CMOS晶体管的配置示例；
图10是从图9提取的部分的示意图；
图11是使用CMOS配置的低噪声放大器电路的示例；并且
图12是直接转换接收系统的电路框图。
用于实现本发明的最佳模式
在以下描述中，参考附图阐述本发明优选实施例的细节。
本发明优选实施例的低噪声放大器是由具有MIS(晶体绝缘半导体)结构的晶体管组成。在本发明的实施例中，通过采用日本公开未经审查专利公开号2002-261091中公开的栅极绝缘薄膜形成技术形成MIS晶体管的栅极绝缘层。
对于以上栅极绝缘层而言，可如日本公开未审查专利公开号2002-261091中所述使用氮化膜或氮氧化合物薄膜；然而，举出氧化膜为其栅极绝缘层的MOS(金属氧化物半导体)晶体管(例如MOSFET等)的例子来解释本实施例。
首先，提供MOS晶体管的栅极绝缘薄膜形成方法的解释。
图2是示出使用径向线隙缝天线的等离子体设备100的示例的剖视图。
在栅极绝缘薄膜形成方法中，为了去掉封端硅(示为Si)表面不饱和键的氢，在与随后的氧化膜形成过程中等离子体刺激气体相同的处理室中使用Kr来顺序地执行表面封端氢去除处理和氧化处理。
首先，抽空真空瓶(处理室)101，从簇射板102将气体Ar导入该真空瓶中，随后导入的气体变为氪气(Kr)。真空处理室101中的气压被设定为大约133Pa(1托)。
接下来，硅衬底103被置于具有加热机构的采样台104上，并且采样的温度被设定为大约400℃。如果硅衬底14的温度处于200℃和550℃之间，则以下描述的结果将基本相同。在之前的预处理处理步骤中使用稀释的氢氟酸洗来处理硅衬底，并且结果使用氢来封端表面上硅的不饱和键。
接下来，将频率为2.45GHz的微波从同轴波导105提供给径向线隙缝天线106，并且经由处理室101的一部分壁上配置的介质板107将微波从径向线隙缝天线106发射到处理室101中。发射的微波将从簇射板102导出的Kr气激发到处理室101中，并且直接在簇射板102下方形成高密度Kr等离子体。如果提供的微波的频率大约是在900MHz-10GHz的范围内，则以下解释的结果基本相同。
在图2所示的配置中，在本实施例中簇射板102和衬底103之间的距离被设定为6cm。两者之间更短的距离实现更高速的薄膜形成。
虽然本发明示出使用具有径向线隙缝天线的等离子体设备的薄膜形成示例，其它方法也可用于通过将微波发射到处理室内来激发等离子体。
通过使硅衬底103暴露到Kr气体激发的等离子体，硅衬底103的表面接收低能量Kr离子照射，并且去掉了表面上的封端氢。
图3示出红外光谱仪分析对硅衬底上硅-氢键的分析结果，并且示出通过将133Pa(1托)压力下1.2W/cm2的微波发射到处理室101中激发的Kr等离子体对硅表面上封端氢的去除效应。
参考图3公开了仅1秒的Kr等离子体照射导致波数为2100cm-1周围的光吸收(其是硅氢键的特性)消失，并且使用大约30秒的照射，光吸收基本完全消失。换言之，大约30秒的Kr等离子体照射可去掉封端硅表面的氢。在本实施例中，Kr等离子体照射持续1分钟，并且完全去掉表面上的封端氢。
接下来，从簇射板102导入部分压力比为97/3的Kr/O2气体混合物。在这种情况下，处理室中的压力被维持在大约133Pa(1托)。在其中混合了Kr气和O2气的高密度激发等离子体中，处于中间激发态中的Kr*与O2分子碰撞，并有效产生大量原子氧O*。
在本发明中，硅衬底103的表面被该原子氧O*氧化。本薄膜形成方法的使用实现了由原子氧以大约400℃的显著低温的氧化处理。为了增加Kr*-O2碰撞的可能性，处理室需要具有高压；然而，如果压力过高，则产生的O*彼此碰撞，并且又变成了O2分子。因此，存在最佳气压。
图4示出在将处理室内Kr/O2的压力比维持在97/3、处理室101内的气压变化的情况下形成的氧化膜的厚度和处理室中压力之间的关系。在图4中，硅衬底103的温度被设定为400℃，并且执行氧化处理达10分钟。
参考图4，揭示了当处理室101内的压力大约是133Pa(1托)时氧化率是最高，并因此该压力或大约为该压力的压力条件是最佳的。最佳压力并不局限于硅衬底103的平面取向是(100)平面的情况，而是对于具有任何平面取向的任何硅衬底而言都是相同的。
当形成具有期望膜厚度的硅氧化膜时，停止微波功率的应用，然后终止等离子体激发。另外，Kr/O2气体混合物被Ar气体代替，然后氧化过程完成。本过程之前及之后使用比Kr更便宜的Ar气作为吹扫用气体。回收和重复利用用于本过程的Kr气。
在以上的Kr/O2等离子体氧化膜形成之后，可在电极形成过程、保护膜形成过程、以及氢烧结处理过程等之后完成包括MOS晶体管和电容器的半导体集成电路设备。
当通过热解吸分析测量以上工序形成的3nm厚硅氧化膜内的氢含量(以表面密度为单位)时，结果是大约1012/cm2或更低。确认在具有特别低的漏泄电流的氧化膜中，硅氧化膜内氢含量(以表面密度为单位的)是大约1011/cm2或更低。另一方面，在氧化膜形成之前没有接触Kr等离子体的氧化膜包含超过1012/cm2(以表面密度为单位)的氢。
通过原子力学显微镜以及与氧化膜形成之前硅粗糙度的比较来测量剥落以上程序形成的硅氧化膜之后硅表面的粗糙度，确认硅表面的粗糙度没有变化。换言之，在去掉封端氢和氧化之后，硅表面的粗糙度并不增加。
根据本栅级绝缘层薄膜形成方法，去掉了残留在硅衬底和作为MOS晶体管的栅级绝缘层形成的硅氧化膜之间的界面上的氢，并且界面变平。通过这种平整，可得到界面中间能隙处的低Dit，并且即使栅级绝缘层变薄，也可获得有益的电气特性(低漏泄电流特性、中间能隙处的低Dit、高电压阻抗、高热载波阻抗、恒定阈值电压特性等)。另外，在具有任意平面取向的栅极绝缘层的情况下，仍然可从平面取向获得有益的电气特性。
接下来描述不仅使用(100)平面、而且使用以上栅极绝缘薄膜形成方法中硅衬底的(110)平面、(111)平面的MOS晶体管形成的示例。
图5示出当使用图2的等离子体处理设备100氧化硅衬底的(100)平面、(111)平面和(110)平面时，与干热氧化膜增长率比较的Kr/O2增长率。
参考图5，示出Kr/O2等离子体氧化膜产生比干热氧化膜更大的增长率，使用激活原子O*的Si衬底的氧化有效地进行。另外，从图5可理解对于(111)平面和(110)平面(其Si原子表面密度大于(100)平面)而言，产生比(100)平面更低的增长率。这与从材料供应率确定过程得到的结论一致；由此该结果显示出以这种方式形成的等离子氧化膜具有更高的薄膜质量。
相反，当在Si衬底的(111)和(110)平面上形成干热氧化膜时，氧化膜的增长率高于当在(100)平面上形成干热氧化膜时的增长率，这显示出在(111)平面和(110)平面上形成的干热氧化膜的薄膜质量更差。
图6示出以上形成的Kr/O2等离子体氧化膜的中间能隙处的Dit与干热氧化膜的比较结果。
参考图6，公开了硅的(100)平面上形成的Kr/O2等离子氧化膜、以及在硅的(111)平面和硅的(110)平面上形成的Kr/O2等离子氧化膜的中间能隙处的Dit全部都低于在硅的(100)平面上形成的干热氧化膜的Dit，并且可获得具有特别高质量的氧化膜。
相反，从图5的结果预测到硅的(111)平面和硅的(110)平面上形成的干热氧化膜在中间能隙处具有特别高的Dit，并且可能会引起各种问题，诸如载流子捕捉引起的阈值电压变化，以及当用作MOS晶体管的栅极绝缘层时栅极漏泄电流的增加。
图7A-图7C分别示出当图2的等离子体处理设备100在(100)硅衬底表面、硅衬底的(111)平面、以及硅衬底的(110)平面上形成硅氧化膜时漏极电压和标准化漏极电流之间的关系、以及当形成栅极绝缘层时具有硅氧化膜的p沟道MOS晶体管。图7A和图7B示出硅氧化膜是由Kr/O2等离子体处理形成、以及硅氧化膜是由干热氧化处理形成的情况。然而，在图7C中，由于(110)平面上的氧化膜不是由干热氧化过程形成，因此仅仅示出由Kr/O2等离子体过程形成栅极氧化膜的示例。图7A的结果是栅极长度为10μm、栅极宽度为50μm的p沟道MOS晶体管，并且图7B和图7C的结果是栅极长度为10μm、栅极宽度为300μm的p沟道MOS晶体管。
参考图7A-图7C，示出可以通过在除了硅的(100)平面以外的任何晶体表面(诸如(111)平面或(110)平面)上形成晶体管的方式增加p沟道MOS晶体管(其是互感或电流驱动电容)的漏极电流，以便在硅的(111)平面上形成p沟道MOS晶体管时获得1.3倍于(100)平面上形成的p沟道MOS晶体管的电流驱动力，并且在硅的(110)平面上形成p沟道MOS晶体管时获得1.8倍于(100)平面上形成的p沟道MOS晶体管的电流驱动力。
图8是n沟道MOS晶体管的配置示例。
图8中所示的n沟道MOS晶体管具有由图2中解释的等离子体设备100在Si衬底710(其主平面为(110)平面)的表面上均匀形成的硅氧化膜，并且在形成的硅氧化膜上产生多晶硅栅电极730。伴随栅电极730的图形形成，在硅氧化膜上也进行图形形成，并且在实线和虚线包围的区域中形成对应于图8的栅极绝缘层730的栅极绝缘层720。
通过使用作为自动校准掩模的栅电极730来执行n型杂质的离子注入的方式在栅电极730的两侧上形成n型扩散区710a和710b。结果，在Si衬底710上形成n沟道MOS晶体管。在图8中，当在n型扩散区710a和710b之间形成沟道时，形成的范围是由阴影区域指示。
图8是n沟道MOS晶体管的配置示例；然而通过使用作为自动校准掩模的栅电极来执行p型杂质的离子注入的方式在栅电极的两侧上形成p型扩散区，可在Si衬底上形成p沟道MOS晶体管。
在以上配置的MOS晶体管中，可以在Si衬底的晶体表面与栅极氧化膜的界面上获得中间能隙处的低Dit，因此可降低1/f噪声。并且可稳定地获得有益的电气特性。
由于该原因，因此可在元件之间配置具有降低的电气特性变化的、更稳定的MOS晶体管，
在以上配置示例中，在Si硅底的(110)平面上形成晶体管；然而，当在其它平面(诸如(100)平面和(111)平面)上形成晶体管时，仍然可得到以上效应。
接下来，和仅仅使用一个取向上的晶体表面(诸如(110)平面)配置晶体管不同，描述同时使用多个取向配置晶体管(三维结构)的示例。
图9和图10是包括p沟道MOS晶体管和n沟道MOS晶体管的CMOS(互补金属氧化物半导体)晶体管的例子。
图10是从图9的部分提取的示意图。
参考图9和图10，示出在Si衬底810(其主平面为(100)平面)上形成CMOS晶体管800，在(100)平面上形成由元件分隔区域805分隔的n型区域A和p型区域B，并且如图10所示，在两侧的壁上形成包括宽度为W1A、高度为HA的突出部分810A的区域A以及包括宽度为W1B、高度为HB的突出部分810B的区域B。从图10可以看到突出部分810A和810B的顶表面是由(100)平面限定，并且侧表面是由(110)平面限定。
在图10中，由图2所述的等离子体处理设备100在Si衬底810上均匀形成硅氧化膜，并且在薄膜的顶部，分别在区域A和区域B上形成图9所示的多晶硅栅电极830A和830B。在栅电极830A和830B形成图形之后，在硅氧化膜上形成图形，在图9中实线包围的阴影区域中形成对应于栅电极830A的栅极绝缘层820A和对应于栅电极830B的栅极绝缘层820B。
此外，在图9的CMOS晶体管800中，通过使用作为n型区域A中自动校准掩模的栅电极830A执行n型杂质的离子注入的方式在栅电极830A的两侧上形成具有突出部分810A的n型扩散区810a和810b。类似地，在p型区域B中，同样在栅电极830B的两侧上形成具有突出部分810B的p型扩散区810c和810d。结果，在Si硅底810上，在区域A中产生n沟道MOS晶体管840A，在区域B中产生p沟道MOS晶体管840B。
在本实施例所描述的CMOS晶体管820中，n沟道MOS晶体管840A具有栅极长度LgA，并且p沟道MOS晶体管840B具有栅极长度LgB，在突出部分810A的任何一侧上，栅电极830A以W2A/2的栅极宽度覆盖Si衬底810的平面部分。结果，栅电极830A的(100)平面上的栅极宽度(包括突出部分810A上栅极的顶部)可被表示为W1A+W2A。另一方面，在两个侧壁上形成的栅电极830A的(110)平面上的栅极宽度表示为2HA，并且相应地，在区域A上形成的n沟道MOS晶体管840A的电流驱动能力是由等式μn1(W1A+W2A)+μn2·2HA表示，其中μn1代表(100)平面的电子迁移率，μn2代表(110)表面的电子迁移率。
以类似的方式，在区域B上形成的p沟道MOS晶体管840B的电流驱动能力可由等式μp1(W1B+W2B)+2μp2·HB表示，其中μp1代表(100)表面的空穴迁移率，μn2代表(110)表面的空穴迁移率。
以这种方式，可在Si衬底的(100)晶体表面和栅极氧化膜的界面上实现中间能隙处的低Dit，并从而可降低1/f噪声，并且可稳定地获得有益的电气特性。除了(100)平面(其是Si衬底810的主平面)以外，可使用不同的平面取向(即上述的(110)平面)产生栅极；因此，可以通过降低主平面中栅极宽度、并通过使用在(110)平面上形成的主平面调节栅极部分的栅极宽度来补偿的方式降低元件面积。因此，可以降低晶体管元件的尺寸。
在以上示例中，在壁的两侧上形成侧壁上的晶体管；然而，可仅在一侧上形成晶体管。
以上HA为0的配置也是可能的。
在图9中，与栅极绝缘层820A和820B中的每一个一起，在n型扩散区810a和810b之间、或者在p型扩散区810c和810d之间的Si衬底的顶部形成的沟道的范围由阴影区域表示。从图9显而易见的是与上述栅极绝缘层一起在Si衬底中形成的沟道的宽度等于(100)平面的上述W1A+W2A与(110)平面的2HA的和(在例如n沟道MOS晶体管840A的情况下)，或者等于(100)平面的上述W1B+W2B与(110)平面的2HB的和(在例如p沟道MOS晶体管840B的情况下)。
因此，如果确定HA和HB满足等式W1A+W2A＝W1B+W2B，并且μn1(W1A+W2A)+2μn2·HA＝μp1(W1B+W2B)+2μp2·HA，则可以用n沟道MOS晶体管和p沟道MOS晶体管配置CMOS晶体管，以使它们的元件面积和电流驱动能力一致。
如图9的阴影区域所示的沟道的三维形成，提供了基于一个平面上形成的沟道中夹断点(沟道载波密度近似为0的点)的漂移来控制有效栅极长度的降低，以及饱和区中漏极电流的增加。
结果，可降低MOS晶体管放大的信号的信号失真。
本实施例示出CMOS晶体管的配置示例，然而，显然可以构建非互补型配置，即单独具有n沟道MOS晶体管840A或单独具有p沟道MOS晶体管840B、三维地使用上述(100)平面和(110)平面的配置。同样，不足为奇的是具有n沟道MOS晶体管或p沟道MOS晶体管的这种配置可获得与上述相同的效应。
如上所述，通过由等离子体处理设备100在任何平面取向上均匀形成硅氧化膜的方式降低1/f噪声，通过在多个平面取向上形成栅极、以实现具有三维配置的晶体管的方式降低沟道长度调制效应，并因此可在元件之间得到无变化的有益电气特性。同样，以上的三维配置实现了元件面积的降低。
此外，在具有三维结构的CMOS晶体管中，可显著降低元件面积大小，同时包括平衡的电气特性。
以下示出包括n沟道MOS晶体管和p沟道MOS晶体管的CMOS晶体管所应用到的低噪声放大器的电路配置，n沟道MOS晶体管和p沟道MOS晶体管是使用栅极绝缘薄膜形成的三维MOS晶体管。
图11是通过应用以上的MOS晶体管配置的低噪声放大器的电路图。
如图11所示，低噪声放大器电路1000包括：CMOS晶体管1002，其中结合了p沟道MOS晶体管M1和n沟道MOS晶体管M2；以及确定工作点电路1004，其中结合了电容器C1、n沟道MOS晶体管M3、以及运算放大器OP1。
首先，在CMOS晶体管1002中，公共输入电压(例如根据天线接收的载波变化的输入电压)被加到p沟道MOS晶体管M1和n沟道MOS晶体管M2的栅极。使p沟道MOS晶体管M1和n沟道MOS晶体管M2用作信号放大器。此外，在本电路中，为了获得高电压增益，电压源VDD连接到p沟道MOS晶体管M1的漏极。然后，输入电压的放大电压被输入p沟道MOS晶体管M1的源极和n沟道MOS晶体管M2的漏极。
另一方面，由于p沟道MOS晶体管M1的偏流和漏极电压容易受到源电压VDD的影响，因此工作点确定电路1004被插入p沟道MOS晶体管M1和n沟道MOS晶体管M2的源极之间，并且基于参考电压(Vref)控制放大电压，以便通过控制gm、确定其工作点来降低热噪声和1/f噪声。插入C1是为了降低热噪声。
在本电路所示的CMOS晶体管1002中，显著降低了从p沟道MOS晶体管M1和n沟道MOS晶体管M2产生的1/f噪声。当MOS晶体管(M1和M2)都具有相同的元件面积时，可获得无变化的电气特性。此外，p沟道MOS晶体管和n沟道MOS晶体管的寄生电容可彼此匹配，因此可有效消除响应于栅极和源极之间电压的漏极电流的上升和衰变特性之间的差。
在以上电路中，可充分改进晶体管元件的电气特性变化引起的1/f噪声和信号失真的影响，并且可配置具有比先前可能的低噪声放大器更低噪声电平和更高增益电平的低噪声放大器。
由于这个原因，不需要用于降低低噪声放大器中产生的1/f噪声和信号失真的、独立配置的电路，这使得低噪声放大器的尺寸减小。
本发明实施例的低噪声放大器还可被应用到直接转换接收系统电路。
图12是低噪声放大器在直接转换接收系统电路中的应用的示例。如图12所示，低噪声放大器1200(其是本发明的实施例)可插入背景技术中解释的低噪声放大器4的位置。(由于在背景技术中使用图1解释了细节，因此这里省略了直接转换接收系统的配置和操作解释)。
如上所示，当本发明实施例的低噪声放大器的配置被应用到直接转换接收系统时，首先，降低了直接转换接收系统中具有增益的低噪声放大器中的1/f噪声，然后改进了后面级中解调信号的S/N比，这使直接转换接收系统中解调的信号具有高质量。本发明实施例的低噪声放大器的应用使用于降低1/f噪声和信号失真的电路的直接转换接收机的尺寸减小，并因此不需要在后面的分级电路中配置附加电路。
通过应用三维CMOS晶体管，可配置具有尺寸减小、低电功耗、以及高性能特征的三维CMOS晶体管、低噪声放大器或直接转换接收机。
还可以将本发明实施例的低噪声放大器应用到超外差系统的接收机。在超外差系统中，为了控制噪声的影响，采取的方法是一旦增益增加到80dB等，则在IF级中降低到例如60dB，并且在后级中通过使用双极性等增加回到80dB。然而，本发明实施例的低噪声放大器的应用实现了噪声影响的降低，并由此可以改进IF级中增益的增加，并可改进S/N比。
通过应用以前已知的栅级绝缘层薄膜形成技术解释本发明的实施例，作为栅级绝缘层的形成方法，该技术最适合低噪声放大器的噪声降低；然而，其并不局限于栅级绝缘层薄膜形成技术，而是可根据低噪声放大器的应用来使用其它适当的栅级绝缘层形成方法。
如上所述，根据本发明的实施例，可以显著地改进低噪声放大器中每个晶体管元件的1/f噪声产生特性和电气特性变化。
因此，可有效降低由噪声放大器加到输出信号的1/f噪声和信号失真，并因此用于补偿幅度降低的电路不再是必需的，这允许尺寸的减小。
此外，包括CMOS晶体管(其中p沟道MOS晶体管和n沟道MOS晶体管的电流驱动能力彼此一致)的低噪声放大器的配置降低了输出信号中的信号失真，并因此可实现具有小尺寸、低电功耗、以及高性能特征的低噪声放大器。
同样降低了包括本发明的低噪声放大器的直接转换接收机的尺寸，并且改进了S/N比，从而提高了解调信号的质量。
在不脱离本发明保护范围和精神的情况下，本发明可被构建为体现许多变化。相应地，应该理解这里的描述是通过示例的方式提供，以实现本发明的理解，而不应被解释为限制本发明。本发明的保护范围是由权利要求的保护范围提供，而不应该由说明书限定。此外，落入权利要求保护范围等价物的所有修改和备选结构完全落入本发明的保护范围内。
Claims (10)
1.一种具有MIS晶体管的低噪声放大器，其放大将噪声抑制在低电平的输入信号，其中所述MIS晶体管包括：
半导体衬底，其用于包括作为主平面的第一晶体表面；
半导体结构，其是作为所述半导体衬底的一部分形成，用于包括不同于第一晶体表面的第二晶体表面限定的一对侧壁平面、以及不同于第二晶体表面的第三晶体表面限定的顶平面；
栅极绝缘层，其用于以均匀厚度覆盖所述主平面、所述侧壁平面和所述顶平面；
栅电极，其用于连续覆盖所述主平面、所述侧壁平面和所述栅极绝缘层顶部的所述顶平面；以及
单一导电型扩散区，其是在所述半导体衬底和所述半导体结构中所述栅电极的一个侧面和另一个侧面中形成，并沿所述主平面、所述侧壁平面和所述顶平面连续扩展。
2.一种具有MIS晶体管的低噪声放大器，其放大将噪声抑制在低电平的输入信号，其中所述MIS晶体管包括：
半导体衬底，其包括突出部分，其中表面是主平面上至少两个不同的晶体表面；
栅极绝缘层，其用于覆盖构成所述突出部分的所述表面的所述至少两个不同的晶体表面中每一个的至少一部分；
栅电极，其是由所述栅极绝缘层构成以便与所述半导体衬底电绝缘，并由构成所述突出部分所述表面的所述至少两个不同的晶体表面中的每一个构成；以及
单一导电型扩散区，其是在朝向构成所述突出部分的所述表面的所述至少两个不同的晶体表面中每一个的所述突出部分中形成，并在所述栅电极的两侧上单独形成。
3.一种具有MIS晶体管的低噪声放大器，其放大将噪声抑制在低电平的输入信号，其中所述MIS晶体管是三维MIS晶体管，包括：
半导体衬底，其包括至少两个晶体表面；
栅极绝缘层，其是在所述半导体衬底上的至少两个所述晶体表面上形成；以及
栅电极，形成在所述半导体衬底上，将所述栅绝缘层夹在所述半导体衬底和所述栅电极之间，
其中当电压被加到所述栅电极时，所述半导体衬底中伴随所述栅极绝缘层形成的沟道的沟道宽度由所述至少两个晶体表面上单独形成的所述沟道的每个沟道宽度的和表示。
4.如权利要求1-3中任何一项所述的低噪声放大器，其中所述MIS晶体管的特征在于：
所述半导体衬底是硅衬底；并且
所述硅衬底的表面上的栅极绝缘层是通过以所述硅衬底的所述表面暴露到指定惰性气体的等离子体的方式去掉氢来形成，并且所述硅衬底和所述栅极绝缘层的界面处的氢含量以表面密度为单位是1011/cm2或更低。
5.如权利要求4所述的低噪声放大器，其中所述至少两个晶体表面是(100)平面、(110)平面和(111)平面中的任意两个晶体表面。
6.一种低噪声放大器，包括用n沟道MOS晶体管和p沟道MOS晶体管配置的CMOS晶体管，其中所述n沟道MOS晶体管或所述p沟道MOS晶体管中的至少一个包括如权利要求1或权利要求3所述的所述低噪声放大器的所述MIS晶体管。
7.如权利要求6所述的低噪声放大器，其中所述p沟道MOS晶体管和所述n沟道MOS晶体管的元件面积和电流驱动能力彼此紧密地一致。
8.如权利要求6所述的低噪声放大器，其中：
基于所述输入信号的输入电压被加到所述p沟道MOS晶体管的栅极和所述n沟道MOS晶体管的栅级，
在所述p沟道MOS晶体管的漏极侧配置电压源，
所述p沟道MOS晶体管的源极和所述n沟道MOS晶体管的所述漏极相互连接，
用于确定工作点的直流反馈电路连接在所述n沟道MOS晶体管的所述源极和所述漏极之间，并且
使所述p沟道MOS晶体管的源极和所述n沟道MOS晶体管的漏极相互连接的连接线中存在的电压被作为所述输入电压的放大电压输出。
9.如权利要求7所述的低噪声放大器，其中
基于所述输入信号的输入电压被加到所述p沟道MOS晶体管的栅极和所述n沟道MOS晶体管的栅极，
在所述p沟道MOS晶体管的漏极侧配置电压源，
所述p沟道MOS晶体管的源极和所述n沟道MOS晶体管的所述漏极相互连接，
用于确定工作点的直流反馈电路连接在所述n沟道MOS晶体管的源极和漏极之间，并且
使所述p沟道MOS晶体管的源极和所述n沟道MOS晶体管的漏极相互连接的连接线中存在的电压被作为所述输入电压的放大电压输出。
10.如权利要求1-3中任意一项所述的低噪声放大器，其用在直接转换接收系统中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003170106A JP2005006227A (ja) | 2003-06-13 | 2003-06-13 | 低雑音増幅器 |
| JP170106/2003 | 2003-06-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1806385A true CN1806385A (zh) | 2006-07-19 |
Family
ID=33549409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200480016313.0A Pending CN1806385A (zh) | 2003-06-13 | 2004-06-11 | 低噪声放大器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20070105523A1 (zh) |
| EP (1) | EP1635454A1 (zh) |
| JP (1) | JP2005006227A (zh) |
| KR (1) | KR100692946B1 (zh) |
| CN (1) | CN1806385A (zh) |
| TW (1) | TWI279076B (zh) |
| WO (1) | WO2004112238A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101442293B (zh) * | 2007-11-22 | 2011-03-23 | 上海华虹Nec电子有限公司 | 抗工艺变化的2.4GHz低噪声放大器电路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7224029B2 (en) | 2004-01-28 | 2007-05-29 | International Business Machines Corporation | Method and structure to create multiple device widths in FinFET technology in both bulk and SOI |
| JP5018028B2 (ja) * | 2006-11-10 | 2012-09-05 | セイコーエプソン株式会社 | 基準電圧供給回路、アナログ回路及び電子機器 |
| KR101823105B1 (ko) * | 2012-03-19 | 2018-01-30 | 삼성전자주식회사 | 전계 효과 트랜지스터의 형성 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3360366D1 (en) * | 1982-02-26 | 1985-08-14 | Toshiba Kk | Mos switch circuit |
| JP3081324B2 (ja) * | 1991-11-27 | 2000-08-28 | 三洋電機株式会社 | 空気調和機 |
| US5675164A (en) * | 1995-06-07 | 1997-10-07 | International Business Machines Corporation | High performance multi-mesa field effect transistor |
| US6754478B1 (en) * | 1998-07-24 | 2004-06-22 | Gct Semiconductor, Inc. | CMOS low noise amplifier |
| JP4044276B2 (ja) * | 2000-09-28 | 2008-02-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2002299613A (ja) * | 2001-03-30 | 2002-10-11 | Toshiba Corp | 縦型電界効果トランジスタ及び半導体装置の製造方法 |
| JP4265882B2 (ja) * | 2001-12-13 | 2009-05-20 | 忠弘 大見 | 相補型ｍｉｓ装置 |
-
2003
- 2003-06-13 JP JP2003170106A patent/JP2005006227A/ja active Pending
-
2004
- 2004-06-11 WO PCT/JP2004/008217 patent/WO2004112238A1/ja not_active Application Discontinuation
- 2004-06-11 EP EP04745811A patent/EP1635454A1/en not_active Withdrawn
- 2004-06-11 CN CN200480016313.0A patent/CN1806385A/zh active Pending
- 2004-06-11 KR KR1020057024006A patent/KR100692946B1/ko not_active IP Right Cessation
- 2004-06-11 US US10/560,703 patent/US20070105523A1/en not_active Abandoned
- 2004-06-11 TW TW093116780A patent/TWI279076B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101442293B (zh) * | 2007-11-22 | 2011-03-23 | 上海华虹Nec电子有限公司 | 抗工艺变化的2.4GHz低噪声放大器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060017873A (ko) | 2006-02-27 |
| TWI279076B (en) | 2007-04-11 |
| US20070105523A1 (en) | 2007-05-10 |
| EP1635454A1 (en) | 2006-03-15 |
| WO2004112238A1 (ja) | 2004-12-23 |
| JP2005006227A (ja) | 2005-01-06 |
| TW200509522A (en) | 2005-03-01 |
| KR100692946B1 (ko) | 2007-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1249918C (zh) | 射频可变增益放大器件 | |
| CN1674432A (zh) | 射地－基地连接的放大电路以及使用该电路的通信装置 | |
| CN1921579A (zh) | 地面数字多媒体广播和数字音频广播的低中频接收器 | |
| CN1591791A (zh) | 等离子体处理法、等离子体蚀刻法、固体摄像元件的制法 | |
| CN1647364A (zh) | 降频变换方法及补偿杂散响应的拓扑 | |
| CN1993887A (zh) | 高频元件、电源供给元件及通信装置 | |
| CN1747323A (zh) | 使用多个选通晶体管的具有改进线性的有源电路 | |
| CN1806385A (zh) | 低噪声放大器 | |
| CN1913598A (zh) | 地面数字多媒体广播和数字音频广播的低中频接收器 | |
| CN1806333A (zh) | 混频电路 | |
| CN1806331A (zh) | 开关电容电路及其半导体集成电路 | |
| US20100038722A1 (en) | Mis transistor and cmos transistor | |
| CN1639964A (zh) | 信号处理方法及信号处理设备 | |
| US20060131617A1 (en) | Frequency conversion circuit for direct conversion receiving, semiconductor integrated circuit therefor, and direct conversion receiver | |
| CN1917596A (zh) | 地面数字多媒体广播和数字音频广播的低中频接收器 | |
| CN1806332A (zh) | 直流放大器及其半导体集成电路 | |
| CN1221082C (zh) | 降噪装置 | |
| CN1802749A (zh) | 直接转换接收的频率转换电路及其半导体集成电路以及直接转换接收机 | |
| CN1806330A (zh) | 限幅电路及其半导体集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NIIGATA SEIMITSU CO., LTD.; APPLICANT Free format text: FORMER OWNER: TOYOTA JIDOSHOKKI KK; APPLICANT Effective date: 20070727 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20070727 Address after: Niigata Prefecture, Japan Applicant after: Niigato Precision Co., Ltd. Co-applicant after: Tadahiro Ohmi Address before: Aichi Applicant before: Toyoda Automatic Loom Works, Ltd. Co-applicant before: Niigato Precision Co., Ltd. Co-applicant before: Tadahiro Ohmi |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |