CN1802749A

CN1802749A - 直接转换接收的频率转换电路及其半导体集成电路以及直接转换接收机

Info

Publication number: CN1802749A
Application number: CN 200480016071
Authority: CN
Inventors: 大见忠弘; 西牟田武史; 宫城弘; 须川成利; 寺本章伸
Original assignee: NIIGATO PRECISION CO Ltd; Toyoda Automatic Loom Works Ltd
Current assignee: Niigato Precision Co., Ltd.
Priority date: 2003-06-12
Filing date: 2004-06-11
Publication date: 2006-07-12

Abstract

在硅衬底上形成高度为HB、宽度为WB的矩形平行六面体突出部分(21)，并且在该突出部分(21)的上壁表面及侧壁表面部分上形成栅极氧化膜。在栅电极(26)的两个对边上形成源极和漏极，从而形成MOS晶体管。该MOS晶体管用于配置直接转换的频率转换电路和接收电路。以这种方式，可降低直接转换接收的频率转换电路中I和Q信号的误差。

Description

直接转换接收的频率转换电路及其半导体集成电路以及直接转换接收机

技术领域

本发明涉及在半导体集成电路的衬底上形成的用于直接转换接收的频率转换电路及其半导体集成电路以及直接转换接收机。

背景技术

常规地，在MOS晶体管的生产过程中，在高温800℃下在硅表面上形成热氧化膜，并且使用作为栅极绝缘膜的热氧化膜产生MOS晶体管。

需要在低温环境中形成氧化膜，以提高半导体的生产效率。为了实现该请求，例如，专利文件1公开了在低温等离子体气氛中形成绝缘膜的技术。

在移动电话等的无线通信领域中，将电路集成，以实现更小和更低成本的装置。

作为解调无线信号的系统，将接收信号转换为中频、放大该频率、并将结果转换为基带信号的超外差系统，以及将接收信号直接转换为基带信号的直接转换系统。

当执行到中频信号的转换时，例如直接转换系统不需要滤波器等来去掉产生的图像。因此，可使用更简单的电路配置接收机。

图8示出直接转换接收机电路的重要部分。

天线41接收的无线信号是由低噪声放大器42放大，并被输入混频电路43和44。

本地振荡电路45产生的本地信号被输入混频电路43的另一个输入端，并且该本地信号被移相器漂移90度，并且该漂移本地信号被输入混频电路44的另一个输入端。

在混频电路43和44中，接收信号和本地信号被混合并转换为具有90度相位差的基带信号。然后，低通滤波器47和48衰减超过预定频率的信号，并将该合成信号输出到DC放大器49和50。

DC放大器49和50将基带信号放大为取决于A/D转换器51和52的分辨率的信号电平。

A/D转换器51和52将模拟基带信号转换为数字信号，并将该合成信号输出到数字信号处理器(DSP)53。该DSP53通过对基带信号执行数字信号处理来解调信号。

在上述直接转换接收电路中，DC偏置是由混频器等产生，并且该DC偏置被包含在基带的I信号和Q信号中。

为了解决上述问题，例如，专利文件1包括可变放大器、相位调节器和混频器，将相位和放大电平设定为具有作为预定接收频率的最小DC偏置，存储该设定值，并且通过在选择接收频率时将相位调节器和可变放大器的相位和放大电平设定为存储设定值的方式去掉I信号和Q信号的DC偏置。

专利文件2描述了在硅上形成三维栅极。

专利文件1：日本公开专利申请号2001-119316(图1，段落00160017等)

专利文件2：日本公开专利申请号2002-110963(图1)

然而，根据专利文件1的方法需要相位调节电路、可变放大电路等、从而有使接收电路复杂化的问题。

另外，频率转换电路的MOS晶体管特性的变化产生相位误差、放大误差等，并且I信号和Q信号包含相位误差、放大误差等。

发明公开

本发明旨在降低用于直接转换接收的频率转换电路的I信号和Q信号的误差。本发明还旨在降低直接转换接收电路的1/f噪声和DC偏置。本发明还旨在降低直接转换接收电路的信号失真。

在根据本发明用于直接转换接收的频率转换电路中，在半导体集成电路的衬底上形成用于对接收信号执行正交变换、并将该信号转换为I信号和Q信号的电路，并且该电路包括差动放大电路，该差动放大电路包括MIS场效应晶体管，其中由硅衬底形成突出部分，该硅衬底具有作为主表面的第一晶体表面和作为侧表面的第二晶体表面，在惰性气体的等离子体气氛中去掉硅表面上的封端氢，然后以等离子体气氛中等于或者低于大约550℃的温度在突出部分的上表面和侧表面的至少一部分上形成栅极绝缘膜，在栅极绝缘膜上形成栅极，并且在包围突出部分的栅极绝缘膜的两侧上形成漏极和源极。

根据本发明，通过降低MIS场效应晶体管的特征的变化，可降低相位误差、放大误差等，并且可降低I信号和Q信号的误差。因此，在频率转换电路中不需要提供相位调节电路等。

此外，通过产生三维栅极、并在低等离子体气氛中形成栅极绝缘膜的方式，可降低沟道长度调制效应的效果，并且可减少频率转换电路中信号的失真。

此外，通过降低例如MIS场效应晶体管的特征(例如阈值电压等)的变化，组成频率转换电路的多个混频电路的DC偏置和1/f噪声可被降低到近似相同的电平。

另外，可改进MIS场效应晶体管的电流驱动能力，并且可降低硅衬底的主表面上MIS场效应晶体管的设备面积。

在上述发明中，在于惰性气体的等离子体气氛中去掉了硅表面上的封端氢以后，形成栅极绝缘膜，并且在表面密度转换中，该栅极绝缘膜中氢的含量被设定为10¹¹/cm²或更低。

惰性气体是由例如氩、氪、氙等形成。

使用上述配置，可降低对硅表面的损坏，可提高平均电平，并且可减少MIS场效应晶体管的特征(例如阈值电压等)的变化。由此，可降低频率转换电路的DC偏置和1/f噪声。在用于将接收信号直接转换为音频信号的直接转换系统中的频率转换电路中，1/f噪声的降低是明确有效的。

在上述发明中，突出部分具有上硅表面(100)和侧硅表面(110)，其中在突出部分的左侧和右侧面积中形成源极和漏极，并且硅衬底的突出部分包围栅极。

使用上述配置，可在硅衬底的表面(100)和(110)上形成沟道。因此，可改进场效应晶体管的电流驱动能力。

在上述发明中，频率转换电路包括p沟道MIS场效应晶体管和n沟道MIS场效应晶体管，并且设定p沟道MIS场效应晶体管的突出部分的上表面和侧表面的栅极宽度，以使p沟道MIS场效应晶体管的电流驱动能力可基本等于n沟道MIS场效应晶体管的电流驱动能力。

使用上述配置，p沟道场效应晶体管的寄生电容可以基本等于n沟道场效应晶体管的寄生电容。由此，可改进放大电路的特征，并且可降低开关期间的噪声。

在根据本发明用于直接转换接收的半导体集成电路中，在半导体集成电路的衬底上形成用于对接收信号执行正交变换、并将该信号转换为I信号和Q信号的频率转换电路，并且该频率转换电路包括电路，该电路包括：p沟道MIS场效应晶体管和n沟道MIS场效应晶体管，其中由硅衬底形成突出部分，该硅衬底具有作为主表面的第一晶体表面和作为侧表面的第二晶体表面，在惰性气体的等离子体气氛中去掉硅表面上的封端氢，然后以等离子体气氛中等于或者低于大约550℃的温度在突出部分的上表面和侧表面的至少一部分上形成栅极绝缘膜，在栅极绝缘膜上形成栅极，并且在包围突出部分的栅极绝缘膜的两侧上形成漏极和源极；以及频率转换电路，其具有包括p沟道MIS场效应晶体管和n沟道MIS场效应晶体管的差动放大电路。

根据本发明，通过降低MIS场效应晶体管的特征的变化，可降低频率转换电路中产生的相位误差、放大误差等，并且可减少I信号和Q信号的误差。

此外，可通过在三维结构中形成栅极、并在低温等离子体气氛中形成栅极绝缘膜的方式抑制沟道长度调制的影响，并减少频率转换电路中信号的失真。

另外，通过在三维结构中的不同晶体表面上形成栅极绝缘膜，可改进MIS场效应晶体管的电流驱动能力，并且硅衬底的主表面上MIS场效应晶体管的设备面积可以更小。

同样，使用除了频率转换电路以外的电路的上述p沟道MIS场效应晶体管和n沟道MIS场效应晶体管，可降低电路中信号的失真。此外，也可降低1/f噪声和DC偏置。对于将接收信号直接转换为音频信号的直接转换系统中的频率转换电路而言，1/f噪声的降低是明确有效的。

在上述发明中，设定p沟道MIS场效应晶体管和n沟道MIS场效应晶体管的上表面和侧表面的宽度，以使p沟道MIS场效应晶体管的电流驱动能力基本等于n沟道MIS场效应晶体管的电流驱动能力。

在上述发明中，频率转换电路是由包括p沟道MIS场效应晶体管和n沟道MIS场效应晶体管的CMOS电路配置。

使用上述配置，p沟道场效应晶体管的电流驱动能力可基本等于n沟道场效应晶体管的电流驱动能力。因此，开关期间的噪声可以在正场和负场之间对称。

根据本发明的直接转换接收机或用于直接转换接收机的半导体集成电路，在半导体集成电路的衬底上包括：频率转换电路，其具有由MIS场效应晶体管形成的差动放大电路，其中由硅衬底形成突出部分，该硅衬底具有作为主表面的第一晶体表面和作为侧表面的第二晶体表面，在惰性气体的等离子体气氛中去掉硅表面上的封端氢，然后以等离子体气氛中等于或者低于大约550℃的温度在突出部分的上表面和侧表面的至少一部分上形成栅极绝缘膜，在栅极绝缘膜上形成栅极，并且在包围突出部分的栅极绝缘膜的两侧上形成漏极和源极；以及DC放大器，其具有由MIS场效应晶体管形成的差动放大电路。

根据本发明的另一个直接转换接收机或用于该接收机的半导体集成电路，在半导体集成电路的衬底上包括：频率转换电路，其具有由MIS场效应晶体管形成的差动放大电路，其中由硅衬底形成突出部分，该硅衬底具有作为主表面的第一晶体表面和作为侧表面的第二晶体表面，在惰性气体的等离子体气氛中去掉硅表面上的封端氢，然后以等离子体气氛中等于或者低于大约550℃的温度在突出部分的上表面和侧表面的至少一部分上形成栅极绝缘膜，在栅极绝缘膜上形成栅极，并且在包围突出部分的栅极绝缘膜的两侧上形成漏极和源极；以及低噪声放大器，其是由MIS场效应晶体管形成。

根据本发明的另一个直接转换接收机或用于该接收机的半导体集成电路，在半导体集成电路的衬底上包括：频率转换电路，其具有由MIS场效应晶体管形成的差动放大电路，其中由硅衬底形成突出部分，该硅衬底具有作为主表面的第一晶体表面和作为侧表面的第二晶体表面，在惰性气体的等离子体气氛中去掉硅表面上的封端氢，然后以等离子体气氛中等于或者低于大约550℃的温度在突出部分的上表面和侧表面的至少一部分上形成栅极绝缘膜，在栅极绝缘膜上形成栅极，并且在包围突出部分的栅极绝缘膜的两侧上形成漏极和源极；DC放大器，其具有由MIS场效应晶体管形成的差动放大电路；以及低噪声放大器，其是由MIS场效应晶体管形成。

根据上述发明，可降低直接转换接收电路中的1/f噪声和DC偏置。此外，可减少沟道长度调制效应的效果，并且可降低电路中信号的失真。

附图简要描述

图1是使用径向线隙缝天线的等离子体设备的剖视图；

图2是界面能级密度的比较；

图3示出根据本发明实施例的半导体生产过程中生产的硅衬底的结构；

图4示出根据本发明实施例的半导体生产过程中生产的MOS晶体管的结构；

图5示出混频器的电路；

图6示出DC放大器的电路；

图7示出低噪声放大器的电路；并且

图8示出常规直接转换系统中的接收电路。

用于实现本发明的最佳模式

以下通过参考附图解释本发明的实施例。以下首先描述的是使用等离子态中的惰性气体以低温在硅衬底上形成栅极绝缘膜(例如氧化膜)、并产生MIS(金属绝缘半导体)场效应晶体管的半导体生产过程。在日本公开专利申请号2002-261091中公开了用于形成栅极绝缘膜的方法。

图1是使用将在半导体生产过程中使用的径向线隙缝天线的等离子体设备的剖视图。

真空罐(处理室)12中产生真空，如果从簇射板(shower plate)12导入氩气(Ar)，则该氩气从出口11A排出，并且该气体被变为氪气。处理室11中的压力被设定为133Pa(1托)。

然后，硅衬底14被置于具有加热机构的采样台上，并且采样的温度被设定为大约400℃。如果硅衬底14的温度处于200℃和550℃之间，则以下结果基本相同。

在之前执行的预处理过程中使用贵氟化酸来清洗硅衬底14，结果，使用氢来封端表面上硅的未使用耦合。

接下来，将频率为2.45GHz的微波从同轴波导15提供给径向线隙缝天线16，并且通过壁部分中提供的介质板17将微波从径向线隙缝天线16导入处理室11。导入的微波将从簇射板12导出的氪气抽入处理室11。结果，立即在簇射板12下形成高密度Kr等离子体。如果提供的微波的频率大约是900MHz或更高、以及10GHz或更低，则以下结果基本相同。

使用图1所示的配置，簇射板12和硅衬底14之间的间隔被设定为大约6cm。可以以更小间隔、更高速度形成膜。

可通过使用另一种方法将微波导入处理室的方式泵取等离子体，而不是将等离子体设备限定在使用径向线隙缝天线的设备。

通过使硅衬底14暴露在由Kr气体泵取的等离子体，硅衬底14的表面接收具有低能量的Kr离子的照射，并且去掉表面封端氢。

然后，从簇射板12导入分压比为97/3的Kr/O₂混合气。此时，处理室中的压力将被保持在大约133Pa(1托)。在作为Kr气和O₂混合的高密度泵取的等离子体中，中间泵取态中的Kr^*和O₂分子彼此冲突，并且可有效产生大量的原子氧O^*。

在本发明中，硅衬底14的表面被原子氧O^*氧化。在常规热氧化方法中，氧化是由O₂分子和H₂O分子执行，并且需要超过800℃的非常高的过程温度。在本实施例中执行的使用原子氧的氧化过程中，可以以大约400℃的非常低的温度执行氧化过程。为了扩展Kr_*和O₂之间的冲突机会，希望在处理室中保持更高的温度。然而，如果压力过高，则产生的O^*彼此冲突，并返回到O₂分子。因此，要维持最佳的气体压力。

当形成硅氧化膜(硅复合层)的期望厚度的膜时，停止微波功率的导入，以终止等离子体泵取，并且Kr/O₂混合气被Ar气代替，从而终止了氧化过程。在本过程之前或之后使用Ar气，以使用比氪更便宜的气体作为吹扫用气体。收集本过程中使用的Kr气，以重复利用。

在形成上述氧化膜之后，执行电极形成过程、保护膜形成过程、氢烧结过程等，以产生包括晶体管和电容器的半导体集成电路。

作为测量上述程序中形成的硅氧化膜中氢含量的结果，在膜厚度为3nm的硅氧化膜上的表面密度变换之后，该氢含量低于10¹²/cm²。尤其在具有小漏泄电流的氧化膜上，表面密度转换期间硅氧化膜中的氢含量是10¹¹/cm²或更低。另一方面，在表面密度变换期间，形成氧化膜之前没有接触氪等离子体的氧化膜包含10¹²/cm²或更多的氢。

当使用通过用上述Kr等离子体照射来去掉封端氢之后导入的Kr/O₂执行氧化过程时，与常规微波等离子体氧化形成的硅氧化膜相同的电压处的漏泄电流降低了两个或三个数量级，从而获得了非常优秀的低漏泄特征。已经在使用膜厚达到约1.7nm的硅氧化膜集成电路的生产过程中确认了漏泄电流特征的改进。

当测量与上述半导体生产过程中得到的硅氧化膜相关的、硅/硅氧化膜界面能级密度的表面方向相关性时，在硅表面的任何表面方向上获得大约为1×10¹⁰eV^-1cm^-2的非常低的界面能级密度。

图2示出由上述半导体生产过程在硅衬底的每个表面(100)、(110)、和(111)上形成的Kr/O₂膜，以及测量常规热氧化膜的界面能级密度的结果。

如图2所示，当产生Kr/O₂膜时，任何表面(100)、(110)、和(111)上半导体的界面能级密度是10¹⁰eV^-1cm^-2或更低。另一方面，高于常规800℃的条件中形成的表面(100)上热氧化膜的界面能级密度是1.1倍或更高，并且在上述半导体生产过程中，可形成具有低界面能级密度的高质量绝缘膜。

通过降低界面能级密度，可降低重组载流子的概率，从而降低了1/f噪声。

对于电气特征(诸如抗压特征、热载流子阻抗、取决于冲击电流流过时硅氧化膜破坏的电荷QBD(崩溃电荷)等)和可靠性特征，半导体生产过程中形成的氧化膜表明等于或高于常规热氧化膜的良好特征。

如上所述，在去掉表面封端氢后使用Kr/O₂高密度等离子体，以400℃的低温对所有表面方向上的硅执行高级硅氧化过程。认为通过去掉封端氢、并通过将惰性气体(例如Kr)包含在氧化膜中的方式减少氧化膜中的氢含量而得到上述效应。通过氧化膜中的少量氢，在硅氧化膜中不存在元素的弱耦合，并且通过包含氪，缓和了膜中或硅/二氧化硅界面上的应力。结果，可大大改进硅氧化膜的电气特性。

在上述半导体生产过程中，认为表面密度转换中10¹²/cm²或更低的氢密度、或作为期望条件的10¹¹/cm²、以及5×10¹¹/cm²或更低的Kr密度有助于改进硅氧化膜的电气特性和可靠性特性。

在上述半导体过程中，可使用惰性气体和NH₃气的混合以及惰性气体、O₂和NH₃的混合来形成硅氮化膜以及硅氧化和氮化膜。

通过形成氮化膜得到的效应主要是基于即使去掉表面封端氢后等离子体中氢的存在。通过等离子体中的氢，硅氧化膜中和界面上的悬挂键组成Si-H和N-H的耦合并被封端，并且，结果硅氧化膜中和界面上的电阱消失。

认为通过形成氧化和氮化膜所得到的效果不仅仅是由通过去掉封端氢而在氧化和氮化膜中氢含量的减少引起，而且是由包含在氧化和氮化膜中氮的某一百分比引起。氧化和氮化膜的Kr含量是氧化膜中含量的1/10或更少，并且氮的含量大于Kr的含量。也就是说，由于在氧化和氮化膜中氢含量少，因此硅氮化膜中弱耦合的比率减少，并且包含的氮缓和了膜Si/SiO₂中或界面上的应力。结果，认为膜中的电荷以及界面能级密度减少，并且大大改进了氧化和氮化膜的电气特性。

通过形成氧化膜或氧化和氮化膜得到的期望结果不仅仅是由去掉封端氢引起，而且是由将Ar或Kr包含在氮化膜或氧化和氮化膜中引起。也就是说，在上述半导体生产过程中得到的氮化膜中，包含在氮化膜中的Ar或Kr缓和了氮化膜中或硅/氮化膜界面上的应力。结果，降低了硅氮化膜中的固定电荷和界面能级密度，并且降低了电气特性、尤其是1/f噪声，从而大大改进了可靠性。

上述半导体生产过程中使用的惰性气体并不局限于Ar气、Kr气，也可使用氙Xe气。

此外，在形成硅氧化膜和硅氮化膜之后，真空罐1甲的压力被维持在133Pa(1托)，导入分压比为98/2的Kr/NH₃混合气，并且可在硅氧化膜以及硅氧化和氮化膜的表面上形成大约0.7nm的硅氮化膜。

由此，可以得到具有在其表面上形成的硅氮化膜的硅氧化膜以及硅氧化和氮化膜。因此，可形成具有高介电常数的绝缘膜。

为了实现上述半导体生产过程，除了图1所示的设备以外，可使用另一种等离子体处理设备，其能够使用等离子体来形成低温氧化膜。例如，可使用2级簇射板型等离子体处理设备，其具有：第一气体排放结构，其排放用于泵取等离子体的Ar气或Kr气；以及第二气体排放结构，其不同于第一气体排放结构，并排放O₂、NH₃、或N₂/H₂气。

以下描述的是根据本发明买施例的半导体生产过程。半导体生产过程在表面(100)和表面(11O)上形成MIS场效应晶体管的栅极绝缘膜。

当在表面(111)上形成p沟道晶体管时，得到1.3倍于表面(100)的电流驱动能力。如果在表面(110)上形成p沟道晶体管时，则得到1.8倍于表面(100)的电流驱动能力。

图3示出在根据本发明实施例的半导体生产过程中在硅衬底22上形成具有表面(100)和(110)的突出部分23和24的状态。图4示出在根据本发明实施例的半导体生产过程中产生的n沟道MOS晶体管20和p沟道MOS晶体管21的结构。图4示出在栅极氧化膜的下部形成、并由对角线指示的沟道。

如图3所示，具有作为主表面的表面(100)的硅衬底22被设备分离区域22c分为p型区域A和n型区域B。在区域A中，在表面(100)的基准上形成高度为H_A、宽度为W_1A的矩形平行六面体突出部分23。类似地，在区域B中，形成高度为H_B、宽度为W_1B的突出部分24。

如图4所示，在半导体生产过程中，在硅衬底22的表面、以及突出部分23和24的上表面和侧表面上形成硅氧化膜。

在硅氧化膜上形成多晶硅栅电极25和26，当形成多晶硅栅电极25和26时，形成硅氧化膜，并且在多晶硅栅电极25和26的下方形成栅极绝缘膜27和28。

另外，n型混合离子被射入p型区域A的栅电极25两侧上的区域，从而形成包括突出部分23的n型扩散区域29和30。n型扩散区域29和30配置n沟道MOS晶体管20的源极和漏极。同样在n型区域B中，p型混合离子被射入栅电极26两侧上的区域，从而形成包括突出部分24的p型扩散区域31和32。p型扩散区域31和32配置p沟道MOS晶体管21的源极和漏极。

当预定电压被加到p沟道MOS晶体管21和n沟道MOS晶体管20的栅电极25和26时，在栅极氧化膜27和28的下方形成图4对角线所示沟道。

n沟道MOS晶体管20表面(100)的栅极宽度在突出部分23上表面(突出部分23的上表面)上是W_1A，在突出部分23右下方和左下方上的硅衬底22的平面部分上是W_2A/2。因此，整个栅极宽度是W_1A+W_2A。类似地，n沟道MOS晶体管20表面(110)的栅极宽度、即突出部分23左侧和右侧表面的栅极宽度是H_A。因此，整个栅极宽度是2H_A。栅极宽度对应于通道宽度。n沟道MOS晶体管20的栅极长度是LgA。

相应地，n沟道MOS晶体管20的电流驱动能力是由μ_n1(W_1A+W_2A)+μ_n2·2H_A表示。μ_n1表示表面(100)上的电子迁移率，μ_n2表示表面(110)上的电子迁移率。

类似地，p沟道MOS晶体管21表面(100)的栅极宽度在突出部分24上表面上是W_1B，在突出部分24左下方和右下方上的硅衬底22的平面部分处是W_2B/2。因此，整个栅极宽度是W_1B+W_2B。p沟道MOS晶体管21表面(110)的栅极宽度、即突出部分24左侧和右侧表面上的栅极宽度是H_B。因此，整个栅极宽度是2H_B。栅极宽度对应于通道宽度。p沟道MOS晶体管21的栅极长度是LgB。

因此，p沟道MOS晶体管21的电流驱动能力可由μ_p1(W_1B+W_2B)+μ_p2·2H_B表示。μ_p1指示表面(100)上的空穴迁移率，μ_p2指示表面(110)上的空穴迁移率。

由此，通过设定突出部分23和24的各个高度H_A和H_B，可平衡p沟道MOS晶体管21的电流驱动能力和n沟道MOS晶体管22的电流驱动能力。该条件可由以下等式表示。

μ_n1(W_1A+W_2A)+μ_n2·2H_A＝μ_p1(W_1B+W_2B)+μ_p2·2H_B

通过将H_A和H_B设定为满足以上等式的值，可平衡p沟道MOS晶体管21的电流驱动能力和n沟道MOS晶体管22的电流驱动能力。在此情况下，p沟道MOS晶体管21主表面(例如表面(100))的沟道宽度不一定要非常大于n沟道MOS晶体管20的表面(100)上的沟道宽度。因此，这两个MOS晶体管之间栅极绝缘膜附近寄生电容的差别会更小。因此，当使用p沟道MOS晶体管21和n沟道MOS晶体管20配置CMOS结构的电路时，可降低当对这些晶体管的栅极氧化膜附近的寄生电容充电或放电时引起的电流值不平衡，并且可降低当开关CMOS结构的晶体管时引起的噪声电平。

可设定p沟道MOS晶体管21的高度H_B，以使在将n沟道MOS晶体管20栅极的高度H_A设定为“0”以后，n沟道MOS晶体管21的电流驱动能力基本等于n沟道MOS晶体管20的电流驱动能力。

当单独形成p沟道MOS晶体管21或n沟道MOS晶体管20时，由于p沟道或n沟道MOS晶体管的硅衬底的主表面(例如表面(100))上栅极的区域会比常规半导体生产过程中的小，因此p沟道MOS晶体管和n沟道MOS晶体管的硅衬底上主表面上的区域会更小，从而提高了半导体电路的集成。此外，由于p沟道和n沟道MOS晶体管的寄生电容会更小，因此可增加MOS晶体管的开关速度，并且可降低开关时的功耗。

硅表面上形成的绝缘膜并不局限于氧化膜，而是可以形成硅氮化膜、硅氧化和氮化膜等。

以下描述的是在上述半导体生产过程中在半导体电路衬底上形成用于直接转换接收的频率转换电路的情况。

用于直接转换接收的频率转换电路包括例如图8所示的混频电路43、混频电路44、本地振荡电路45和移相器46。以下通过参考图5解释混频电路43的实际配置。

图5示出作为双平衡混频器的吉尔伯特单元电路。混频电路43由p沟道和n沟道MOS晶体管配置。

混频电路43具有以下部分的串联连接：两组差分n沟道MOS晶体管(M1-M4)对(差动放大电路)，其中本地振荡信号(LO信号)被输入栅极；一组差分n沟道MOS晶体管(M5和M6)对(差动放大电路)，其中RF信号被输入栅极；作为恒流源的n沟道MOS晶体管M7；以及用作负载的p沟道晶体管M8和M9。偏压VBIAS被提供给MOS晶体管M7的栅极，并且源极接地。

MOS晶体管M5和M6的源极连接到MOS晶体管M7的漏极，并且RF信号被差分输入到MOS晶体管M5和M6的栅极。

MOS晶体管M1和M2的源极连接到MOS晶体管M5的漏极，MOS晶体管M3和M4的源极连接到MOS晶体管M6的漏极，并且本地振荡信号差分输入到MOS晶体管M1和M4的栅极连接点、以及MOS晶体管M2和M3的栅极连接点。然后，提供连接到MOS晶体管M1和M3漏极的第一混合输出端B1，并且提供连接到MOS晶体管M2和M4漏极的第二混合输出端B2。MOS晶体管M1和M3、以及MOS晶体管M2和M4的漏极分别通过MOS晶体管M8和M9连接到电源VDD。

如果本地振荡信号的频率等于混频电路43中RF信号的频率，则从混合输出端输出基带信号。

当混频电路43的MOS晶体管的栅极是三维构造、并且在低温等离子体气氛中形成栅极氧化膜时，可降低包括MOS晶体管M1和M2的差动放大电路、包括MOS晶体管M2和M4的差动放大电路、以及包括MOS晶体管M5和M6的差动放大电路的沟道长度调制效应的影响，从而降低转换频率时信号的失真。另外，由于可降低用作差动放大器负载的恒流电路(其包括MOS晶体管M8和M9)漏极处或者恒流电路(其包括MOS晶体管M7)源极处的沟道长度调制效应的影响，因此可降低漏极电压改变时漏极电流的波动。

混频电路44也是由图5所示的电路配置。与图5的差别是通过将本地振荡电路45产生的本地振荡信号90度相移所得到的信号被加到MOS晶体管M1-M4的栅极。

在频率转换电路中，消除硅表面的损坏并使表面水平可降低MOS晶体管特性(例如阈值电压等)的变化。由此，可降低混频电路43和44中产生的I信号和Q信号之间的相位差、放大误差等。由于混频电路43中产生的误差的电平可基本等于混频电路44中产生的误差的电平，因此也可降低I信号和Q信号之间的相对误差。

另外，通过在三维阵列中构建栅极、并在低温等离子体气氛中形成栅极氧化膜的方式，可降低MOS晶体管的放大电路和恒流电路的沟道长度调制效应的影响，并且可减少频率转换电路中信号的失真。

此外，可改进MOS晶体管的电流驱动能力，并且硅衬底的主表面上晶体管的设备面积会更小。

由于可降低频率转换电路的DC偏置和1/f噪声，因此对于用于将接收信号直接转换为音频信号的直接转换系统中的频率转换电路而言，这是明确有效的。

混频电路43和44还可由例如包括n沟道MOS晶体管和p沟道MOS晶体管的CMOS电路配置。在此情况下，p沟道MOS晶体管的寄生电容可基本等于n沟道MOS晶体管的寄生电容，从而改进了系统的特征。此外，也可降低在接通和切断p沟道和n沟道MOS晶体管时电流的不平衡所引起的噪声。

可以在上述半导体过程中产生用在除频率转换电路之外的DC放大器、A/D转换电路、数字电路等中的p沟道MOS晶体管和n沟道MOS晶体管的沟道。

使用上述配置，可准备其它电路的p沟道MOS晶体管和n沟道MOS晶体管的特性。因此，可降低DC偏置和1/f噪声。另外，由于可改进MOS晶体管的电流驱动能力，因此也可改进电路的操作特性。

此外，可设计频率转换电路或其它电路的p沟道MOS晶体管和n沟道MOS晶体管的沟道宽度，以便在硅的不同晶体表面(例如表面(100)和(110))上形成沟道时，p沟道MOS晶体管的电流驱动能力可基本等于n沟道MOS晶体管的电流驱动能力。

使用上述配置，p沟道MOS晶体管的寄生电容等可基本等于n沟道MOS晶体管的寄生电容等。因此，可改进开关特性，并且可降低接通和切断MOS晶体管时由电流流动产生的噪声。

图6示出直接转换接收电路的DC放大器49和50的示例。还在上述半导体生产过程中产生该DC放大器。

N沟道MOS放大器61和62配置差动放大电路，从低通滤波器47或48输出的信号Vin被输入MOS晶体管61的栅极，并且信号-Vin被输入MOS晶体管62的栅极。

n沟道MOS晶体管63和MOS晶体管64形成电流镜像电路，并且MOS晶体管63的漏极通常连接到MOS晶体管61和62的源极。MOS晶体管64的漏极通过恒流源65连接到电源电压VDD，并且MOS晶体管63和64的栅极连接到MOS晶体管64的漏极。

MOS晶体管63和64形成恒流电路，并且恒流电流源65连接到MOS晶体管64的漏极。因此，与从恒流源65提供的电流成比例的恒流流经MOS晶体管63。

P沟道MOS晶体管66和67配置电流镜像电路，源极连接到电源电压VDD，并且漏极连接到MOS晶体管61和62的漏极。MOS晶体管67的栅极连接到MOS晶体管66的漏极。MOS晶体管66和67用作MOS晶体管61和62的负载。

包括差动放大电路的DC放大器使用MOS晶体管61和62差动放大输入信号Vin和-Vin，并且放大信号被作为Vo输出。

通过三维构建DC放大器的MOS晶体管的栅极、以及在低温等离子体气氛中形成栅极氧化膜，可降低包括MOS晶体管61和62的差动放大电路的沟道长度调制效应的影响，并且可减少差动放大电路中信号的失真。由于可降低恒流电路(其包括MOS晶体管66和67)漏极处和用作差动放大器负载的恒流电路(其包括MOS晶体管63和64)源极处的沟道长度调制效应的影响，因此可降低电路中漏极电流的波动。

如上所述，通过减少硅表面的损坏并使表面水平，可降低MOS晶体管特性(例如阈值电压等)的变化，从而降低整个电路的DC偏置。由此，不需要用于去掉DC偏置的电路、电容器等，并且可增加DC放大器的信号增益。通过增加例如DC放大器的信号增益，低分辨率A/D转换器可在直接转换系统中接收电路的DC放大器的后级上用作A/D转换器。

此外，通过去掉等离子体气氛(诸如氩等)中硅表面上的封端氢、然后在等离子体气氛(包括氩、氪、或包括氧的氙)和气体分子(诸如氧、氮等)中以550℃或更低的温度形成薄而平的硅绝缘膜，可降低硅表面的界面能级密度。由此，可降低载流子的重组概率，并可减少1/f噪声。通过减少1/f噪声，可改进混频电路43和44向下转换的信号的S/N比。结果，可增加DC放大器的增益。

另外，由于可改进MOS晶体管的电流驱动能力，并且设备面积可以更小，因此可提高集成，并可增加操作速度。此外，由于准备了DC放大器的场效应晶体管的操作特性，并且可降低寄生电容，因此可改进差动放大电路的频率特性，并可降低DC偏置，从而得到大信号增益。由此，由于可降低DC偏置和1/f噪声，因此对于接收信号被直接转换为音频信号的直接转换系统中的DC放大器而言，这是明确有效的。

DC放大器还可由包括n沟道MOS晶体管和p沟道MOS晶体管的CMOS电路配置。在此情况下，p沟道MOS晶体管的寄生电容可基本等于n沟道MOS晶体管的寄生电容，并且寄生电容可以更小，从而增加电路的操作速度等。另外，可减少接通或切断p沟道MOS晶体管和n沟道MOS晶体管时电流的不平衡引起的噪声。

可以在上述半导体过程中生产用在除DC放大器之外的频率转换电路、A/D转换电路、数字电路等中的p沟道MOS晶体管和n沟道MOS晶体管。

使用上述配置，由于可准备其它电路的p沟道MOS晶体管和n沟道MOS晶体管的特性，因而可降低DC偏置和1/f噪声。另外，可改进电路的操作特性。

此外，在硅的不同晶体表面(例如表面(100)和(110))上形成DC放大器或其它电路的p沟道MOS晶体管和n沟道MOS晶体管的沟道，并可设计沟道宽度，以使p沟道MOS晶体管的电流驱动能力可基本等于n沟道MOS晶体管的电流驱动能力。

使用该配置，p沟道MOS晶体管的寄生电容可基本等于n沟道MOS晶体管的寄生电容。相应地，可改进开关特性，并且可降低接通和切断MOS晶体管时由电流产生的噪声。

图7示出直接转换接收电路的低噪声放大器42的示例。低噪声放大器42也在上述半导体生产过程中生产。

如图7所示，低噪声放大器电路1000包括：CMOS晶体管1002，其具有p沟道MOS晶体管M1和n沟道MOS晶体管M2的组合；以及操作点确定电路1004，其具有电容器C1、n沟道MOS晶体管M3、以及运算放大器OP1的组合。

首先，在CMOS晶体管1002中，公共输入电压(例如基于天线接收的载波变化的输入电压等)被加到p沟道MOS晶体管M1的栅极和n沟道MOS晶体管M2的栅极。然后，p沟道MOS晶体管M1和n沟道MOS晶体管M2被允许用作信号放大器。此外，根据本电路，电压源VDD被加到p沟道MOS晶体管M1的漏极，以得到高电压增益。然后，输入电压的放大电压被输出到p沟道MIS场效应晶体管M1的源极和n沟道MOS晶体管M2的漏极。

另一方面，由于p沟道MOS晶体管M1的偏流和漏极电压受到电源电压VDD的影响，因此操作点确定电路1004被插在p沟道MOS晶体管M1和n沟道MOS晶体管M2的源极之间，基于参考电压(Vref)控制放大电压，以便可抑制g_m，以降低热噪声和1/f噪声，从而确定操作点。插入C1，以降低热噪声。

在该电路所示的CMOS晶体管1002中，可大大降低从p沟道MOS晶体管M1和n沟道MOS管M2产生的1/f噪声。虽然相互MOS晶体管(M1和M2)的设备面积彼此相等，但是可得到没有变化的相同电气特性。此外，p沟道MOS晶体管的寄生电容可匹配n沟道MOS晶体管的寄生电容，并且可极大地缓和栅极-源极电压的漏极电流的上升特性和下降特性之间的差别。

由此，在上述电路中，不仅可以显著改进1/f噪声，而且可以显著改进晶体管设备电气特性的变化引起的信号失真的影响，从而成功地配置具有比常规设备更低噪声和更高增益的噪声放大器。

因此，不需要用于降低低噪声放大器产生的1/f噪声和信号失真的新电路，并且可减小低噪声放大器的尺寸。

另外，由于可通过将根据本发明实施例的低噪声放大器的配置应用到直接转换接收系统的方式降低直接转换接收系统中具有增益的低频噪声放大器中的1/f噪声，因此可改进后级中解调信号的S/N比，并且可提高直接转换接收系统解调的信号的质量。另外，通过应用根据本发明实施例的低噪声放大器，不需要重新提供用于降低1/f噪声和信号失真的电路，并且可成功地减小直接转换接收机的尺寸。

同样，通过应用三维构建的CMOS晶体管，可实现小型、低功耗、高性能、以及低噪声的放大器或直接转换接收机。

本发明并不局限于上述实施例，而是还可以被配置如下。

频率转换电路并不局限于吉尔伯特型电路，而是可以被实现为可将接收信号与本地振荡信号混合、用于转换为基带信号的任何电路。

硅的晶体表面并不局限于表面(100)和(110)的组合，而是可以是与另一个晶体表面的组合，诸如表面(100)和(111)。根据本发明，可降低频率转换电路的I信号和Q信号之间的相位误差、放大误差等。此外，还可降低直接转换接收电路的1/f噪声和DC偏置。另外，可减少沟道长度调制效应的影响，并可降低频率转换电路和直接转换接收电路中的信号失真。由于可降低频率转换电路的DC偏置和1/f噪声，因此可以在直接转换接收系统中明确地得到期望效应。

Claims

1.一种用于直接转换接收的频率转换电路，对接收信号执行正交变换后将所述信号转换为I信号和Q信号，并且该电路在半导体集成电路的衬底上形成，它包括：差动放大电路，其包括MIS场效应晶体管，其中由硅衬底形成突出部分，所述硅衬底具有作为主表面的第一晶体表面和作为侧表面的第二晶体表面，在惰性气体的等离子体气氛中去掉硅表面上的封端氢，然后以所述等离子体气氛中等于或者低于大约550℃的温度在所述突出部分的上表面和所述侧表面的至少一部分上形成栅极绝缘膜，在所述栅极绝缘膜上形成栅极，并且在包围所述突出部分的所述栅极绝缘膜的两侧上形成漏极和源极。

2.如权利要求1所述的用于直接转换接收的频率转换电路，其中

所述突出部分具有包括硅表面(100)的所述上表面、包括硅表面(110)的所述侧表面，并且在包围所述栅极的所述突出部分上、以及所述硅衬底的所述突出部分的左侧和右侧区域中形成所述源极和漏极。

3.如权利要求1或2所述的用于直接转换接收的频率转换电路，其中

所述频率转换电路包括p沟道MIS场效应晶体管和n沟道MIS场效应晶体管，并且设定所述p沟道MIS场效应晶体管的突出部分的上表面和侧表面的栅极宽度，以使所述p沟道MIS晶体管的电流驱动能力可基本等于所述n沟道MIS晶体管的电流驱动能力。

4.如权利要求1或2所述的用于直接转换接收的频率转换电路，其中

所述频率转换电路包括：第一混频电路，其包括：包括用于在每个栅极接收接收信号的多个MIS场效应管的差动放大电路；以及包括用于在每个栅极接收第一本地振荡信号、并将第一本地振荡信号与所述接收信号混合的所述多个MIS场效应管的差动放大电路；第二混频电路，其包括：包括用于在每个栅极接收接收信号的所述多个MIS场效应管的差动放大电路；以及包括用于在每个栅极接收具有与第一本地振荡信号90°相位差的第二本地振荡信号、并将所述接收信号与第二本地振荡信号混合的所述多个MIS场效应管的差动放大电路；本地振荡电路，用于产生第一本地振荡信号；以及移相器，用于输出具有与第一本地振荡信号90°相位差的第二本地振荡信号。

5.一种用于直接转换接收的半导体集成电路，对接收信号执行正交变换后将所述信号转换为I信号和Q信号，该电路在半导体集成电路的衬底上形成，它包括：p沟道MIS场效应晶体管和n沟道MIS场效应晶体管，其中由硅衬底形成突出部分，所述硅衬底具有作为主表面的第一晶体表面和作为侧表面的第二晶体表面，在惰性气体的等离子体气氛中去掉硅表面上的封端氢，然后以所述等离子体气氛中等于或者低于大约550℃的温度在所述突出部分的上表面和所述侧表面的至少一部分上形成栅极绝缘膜，在所述栅极绝缘膜上形成栅极，并且在包围所述突出部分的所述栅极绝缘膜的两侧上形成漏极和源极；以及频率转换电路，其具有包括所述p沟道MIS场效应晶体管或所述n沟道MIS场效应晶体管的差动放大电路。

6.如权利要求5所述的用于直接转换接收的半导体集成电路，其中

设定所述p沟道MIS场效应晶体管和所述n沟道MIS场效应晶体管的所述突出部分的上表面和侧表面的栅极宽度，以使所述p沟道MIS场效应晶体管的电流驱动能力可基本等于所述n沟道MIS场效应晶体管的电流驱动能力。

7.如权利要求5或6所述的用于直接转换接收的半导体集成电路，其中

所述频率转换电路包括具有所述p沟道MIS场效应晶体管和所述n沟道场效应MIS晶体管的CMOS电路。

8.一种直接转换接收机，在半导体集成电路的衬底上包括：频率转换电路，其具有由MIS场效应晶体管形成的差动放大电路，其中由硅衬底形成突出部分，所述硅衬底具有作为主表面的第一晶体表面和作为侧表面的第二晶体表面，在惰性气体的等离子体气氛中去掉硅表面上的封端氢，然后以所述等离子体气氛中等于或者低于大约550℃的温度在所述突出部分的上表面和所述侧表面的至少一部分上形成栅极绝缘膜，在所述栅极绝缘膜上形成栅极，并且在包围所述突出部分的所述栅极绝缘膜的两侧上形成漏极和源极；以及DC放大器，其具有由所述MIS场效应晶体管形成的差动放大电路。

9.一种直接转换接收机，在半导体集成电路的衬底上包括：频率转换电路，其具有由MIS场效应晶体管形成的差动放大电路，其中由硅衬底形成突出部分，所述硅衬底具有作为主表面的第一晶体表面和作为侧表面的第二晶体表面，在惰性气体的等离子体气氛中去掉硅表面上的封端氢，然后以所述等离子体气氛中等于或者低于大约550℃的温度在所述突出部分的上表面和所述侧表面的至少一部分上形成栅极绝缘膜，在所述栅极绝缘膜上形成栅极，并且在包围所述突出部分的所述栅极绝缘膜的两侧上形成漏极和源极；以及低噪声放大器，其由所述MIS场效应晶体管形成。

10.一种直接转换接收机，在半导体集成电路的衬底上包括：频率转换电路，其具有由MIS场效应晶体管形成的差动放大电路，其中由硅衬底形成突出部分，所述硅衬底具有作为主表面的第一晶体表面和作为侧表面的第二晶体表面，在惰性气体的等离子体气氛中去掉硅表面上的封端氢，然后以所述等离子体气氛中等于或者低于大约550℃的温度在所述突出部分的上表面和所述侧表面的至少一部分上形成栅极绝缘膜，在所述栅极绝缘膜上形成栅极，并且在包围所述突出部分的所述栅极绝缘膜的两侧上形成漏极和源极；DC放大器，其具有由所述MIS场效应晶体管形成的差动放大电路；以及低噪声放大器，其包括所述MIS场效应晶体管。