CN1744318A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1744318A
CN1744318A CNA2005100921498A CN200510092149A CN1744318A CN 1744318 A CN1744318 A CN 1744318A CN A2005100921498 A CNA2005100921498 A CN A2005100921498A CN 200510092149 A CN200510092149 A CN 200510092149A CN 1744318 A CN1744318 A CN 1744318A
Authority
CN
China
Prior art keywords
zone
type
gate insulating
insulating film
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100921498A
Other languages
English (en)
Inventor
内山敬太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1744318A publication Critical patent/CN1744318A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种搭载了多电源的MOS晶体管的半导体装置。高耐压用的n沟道型MOS晶体管的第1栅极绝缘膜(厚的栅极绝缘膜)在与半导体基板的界面上具有氮浓度峰值。高耐压用的p沟道型MOS晶体管的第2栅极绝缘膜(厚的栅极绝缘膜)、高速驱动用的n沟道型MOS晶体管的第3栅极绝缘膜(薄的栅极绝缘膜)及高速驱动用的p沟道型MOS晶体管的第4栅极绝缘膜(薄的栅极绝缘膜)分别仅在所对应的栅电极的附近具有氮浓度峰值。利用本发明，可以使对热载流子的可靠性和对NBTI的可靠性双方同时实现。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，特别涉及MOS(metal-oxidesemiconductor)晶体管的栅极绝缘膜及其形成方法。
背景技术
在作为代表性的MOS型设备的MOS晶体管当中的CMOS(complementary MOS)晶体管等中，在1个半导体基板上形成被要求具有相对较薄的膜厚的栅极绝缘膜的高速驱动用晶体管、被要求具有相对较厚的栅极绝缘膜的高耐压用晶体管(处理比较高电压的输入输出信号的晶体管)。对于所述的高速驱动用晶体管的栅极绝缘膜，要求1～3nm左右的膜厚，并且强烈要求高耐绝缘破坏可靠性和低漏电流性。
在CMOS晶体管中，采用如下的双栅极构造，即，在p型晶体管的栅电极中将B(硼)作为掺杂剂而使用p导电型，并且在n型晶体管的栅电极中将P(磷)作为掺杂剂而使用n导电型。此时，由于作为p型掺杂剂的B与作为n型掺杂剂的P相比扩散系数更大，因此利用晶体管形成时及晶体管形成后的热处理等，B在高速驱动用晶体管的栅极绝缘膜中扩散而到达通道区域。此种B的扩散现象被称为「渗出」，导致晶体管的阈值电压的大幅度的变动。另外，该B的渗出会随着栅极绝缘膜的薄膜化的加剧而变得显著，在栅极绝缘膜中使用SiO2(二氧化硅)的情况下会变得特别显著。另外，栅极绝缘膜的薄膜化会导致栅极漏电流的增大。具体来说，在作为栅极绝缘膜使用3nm以下的SiO2膜的情况下，直接隧道电流会变为支配性的，其结果是，栅极漏电流的增大变得特别显著。
如上所述，当在高速驱动用晶体管的薄的栅极绝缘膜中使用SiO2膜时，则无法抑制B的渗出及栅极漏电流的增大。
所以，作为栅极绝缘膜，就需要使用导入了氮的氧氮化膜(硅氧氮化膜)(参照特开2003-347423号公报)。
图7(a)～(d)及图8(a)～(d)是表示为了在栅极绝缘膜中导入氮而使用了热氧氮化的以往的半导体装置(CMOS晶体管)的制造方法的各工序的剖面图。
首先，如图7(a)所示，通过将形成了第1p型阱101、第1n型阱102、第2p型阱103及第2n型阱104的半导体基板100热氧化，在各阱101～104上形成第1绝缘膜106。这里，在半导体基板100的各阱101～104之间设有元件分离部105。
然后，如图7(b)所示，在形成于第1p型阱101及第1n型阱102的各自之上的第1绝缘膜106上形成了第1光刻胶膜107后，将该第1光刻胶膜107作为掩模，利用湿式蚀刻，将形成于第2p型阱103及第2n型阱104的各自之上的第1绝缘膜106选择性地除去。换言之，残留分别形成于第1p型阱101及第1n型阱102之上的第1绝缘膜106。
然后，如图7(c)所示，在NO(一氧化氮)气体或N2O(亚氧化氮(一氧化二氮))气体等含有氮的气氛中对半导体基板100进行热处理。这样，在第1p型阱101及第1n型阱102的各自之上，就形成含有第1绝缘膜106的第1栅极绝缘膜109。第1栅极绝缘膜109在与半导体基板100的界面上具有存在氮浓度峰值的氮化区域108。另外，在第2p型阱103及第2n型阱104的各自之上，形成有具有比第1栅极绝缘膜109更薄的膜厚的第2栅极绝缘膜110。与第1栅极绝缘膜109相同，第2栅极绝缘膜110在与半导体基板100的界面上，也具有存在氮浓度峰值的氮化区域108。
而且，本申请中，所谓氮化区域是指氮浓度峰值附近的氮浓度相对较高的区域。
然后，如图7(d)所示，在形成了第1栅极绝缘膜109及第2栅极绝缘膜110的半导体基板100上堆积硅膜111。其后，如图8(a)所示，在形成了将形成于第1n型阱102及第2n型阱104的各自之上的硅膜111覆盖的第2光刻胶膜112后，通过将第2光刻胶膜112作为掩模，向形成于第1p型阱101及第2p型阱103的各自之上的硅膜111中将n型杂质选择性地离子注入，形成n型硅膜113。
然后，如图8(b)所示，在形成了将形成于第1p型阱101及第2p型阱103的各自之上的硅膜111覆盖的第3光刻胶膜114后，通过将第3光刻胶膜114作为掩模，向形成于第1n型阱102及第2n型阱104的各自之上的硅膜111中将p型杂质选择性地离子注入，形成p型硅膜115。
然后，如图8(c)所示，通过将n型硅膜113及p型硅膜115分别图案处理为栅电极形状，在第1p型阱101及第2p型阱103的各自之上，形成由n型硅膜制成的n型导体片(第1n型栅电极116及第2n型栅电极118)，并且，在第1n型阱102及第2n型阱104的各自之上，形成由p型硅膜制成的p型导体片(第1p型栅电极117及第2p型栅电极119)。而且，在第1n型栅电极116及第1p型栅电极117的各自与半导体基板100之间，夹隔有第1栅极绝缘膜109，在第2n型栅电极118及第2p型栅电极119的各自与半导体基板100之间，夹隔有第2栅极绝缘膜110。
然后，如图8(d)所示，在第1p型阱101的第1n型栅电极116的两侧及第2p型阱103的第2n型栅电极118的两侧，分别形成由n型杂质层构成的源·漏区域120，并且在第1n型阱102的第1p型栅电极117的两侧及第2n型阱104的第2p型栅电极119的两侧，分别形成由p型杂质层构成的源·漏区域121。
图9(a)～(d)、图10(a)～(c)及图11(a)、(b)是表示为了向栅极绝缘膜中导入氮而使用了等离子氮化的以往的半导体装置(CMOS晶体管)的制造方法的各工序的剖面图。
首先，如图9(a)所示，通过将形成了第1n型阱201、第1p型阱202、第2p型阱203及第2n型阱204的半导体基板200热氧化，在各阱201～204上形成第1绝缘膜206。这里，在半导体基板200的各阱201～204之间设有元件分离部205。
然后，如图9(b)所示，在形成于第1p型阱201及第1n型阱202的各自之上的第1绝缘膜206上形成了第1光刻胶膜207后，将该第1光刻胶膜207作为掩模，利用湿式蚀刻，将形成于第2p型阱203及第2n型阱204的各自之上的第1绝缘膜206选择性地除去。换言之，残留分别形成于第1p型阱201及第1n型阱202之上的第1绝缘膜206。
然后，如图9(c)所示，通过将半导体基板200热氧化，在第1p型阱201及第1n型阱202的各自之上，形成含有第1绝缘膜206的第2绝缘膜208，并且在第2p型阱203及第2n型阱204的各自之上，形成具有比第2绝缘膜208更薄的膜厚的第3绝缘膜209。
然后，如图9(d)所示，将形成于第1p型阱201及第1n型阱202的各自之上的第2绝缘膜208、形成于第2p型阱203及第2n型阱204的各自之上的第3绝缘膜209全面暴露在氮等离子体中。这样，就在第1p型阱201及第1n型阱202的各自之上形成第1栅极绝缘膜211，并且在第2p型阱203及第2n型阱204的各自之上形成具有比第1栅极绝缘膜210更薄的膜厚的第2栅极绝缘膜212。第1栅极绝缘膜211及第2栅极绝缘膜212在各自的表面部上具有存在氮浓度峰值的氮化区域210。
然后，如图10(a)所示，在形成了第1栅极绝缘膜211及第2栅极绝缘膜212的半导体基板200上堆积硅膜213。其后，如图10(b)所示，在形成了将形成于第1n型阱202及第2n型阱204的各自之上的硅膜213覆盖的第2光刻胶膜214后，通过将第2光刻胶膜214作为掩模，向形成于第1p型阱201及第2p型阱203的各自之上的硅膜213中将n型杂质选择性地离子注入，形成n型硅膜215。
然后，如图10(c)所示，在形成了将形成于第1p型阱201及第2p型阱203的各自之上的硅膜213覆盖的第3光刻胶膜216后，通过将第3光刻胶膜216作为掩模，向形成于第1n型阱202及第2n型阱204的各自之上的硅膜213中将p型杂质选择性地离子注入，形成p型硅膜217。
然后，如图11(a)所示，通过将n型硅膜215及p型硅膜217分别图案处理为栅电极形状，在第1p型阱201及第2p型阱203的各自之上，形成由n型硅膜制成的n型导体片(第1n型栅电极218及第2n型栅电极220)，并且，在第1n型阱202及第2n型阱204的各自之上，形成由p型硅膜制成的p型导体片(第1p型栅电极219及第2p型栅电极221)。而且，在第1n型栅电极218及第1p型栅电极219的各自与半导体基板200之间，夹隔有第1栅极绝缘膜211，在第2n型栅电极220及第2p型栅电极221的各自与半导体基板200之间，夹隔有第2栅极绝缘膜212。
然后，如图11(b)所示，在第1p型阱201的第1n型栅电极218的两侧及第2p型阱203的第2n型栅电极220的两侧，分别形成由n型杂质层构成的源·漏区域222，并且在第1n型阱202的第1p型栅电极219的两侧及第2n型阱204的第2p型栅电极221的两侧，分别形成由p型杂质层构成的源·漏区域223。
下面，将对本申请发明人调查的利用在栅极绝缘膜的氮导入中使用了热氧氮化的以往的半导体装置(CMOS晶体管)的制造方法形成的CMOS晶体管中的各晶体管的栅极绝缘膜的特性的结果进行说明。
图12(a)～(d)是表示利用在栅极绝缘膜的氮导入中使用了热氧氮化的以往的半导体装置(CMOS晶体管)的制造方法形成的CMOS晶体管中的处理输入输出信号的高耐压用的n沟道型MOS晶体管及p沟道型MOS晶体管的各自的较厚的栅极绝缘膜(图8(d)中所示的设于第1n型栅电极116及第1p型栅电极117的各自与半导体基板100之间的第1栅极绝缘膜109)的氮分布以及高速驱动用的n沟道型MOS晶体管及p沟道型MOS晶体管的各自的较薄的栅极绝缘膜(图8(d)中所示的设于第2n型栅电极118及第2p型栅电极119的各自与半导体基板100之间的第2栅极绝缘膜110)的氮分布的图。
而且，在图12(a)～(d)中，横轴表示MOS构造的高度方向的位置，纵轴以对数表示氮浓度。
如图12(a)所示，在高耐压用的n沟道型MOS晶体管的较厚的栅极绝缘膜(设于第1n型栅电极116和半导体基板100之间的第1栅极绝缘膜109)中，由于存在于与半导体基板100的界面上的氮(氮化区域108)形成很多容易捕获固定电荷或空穴的能级，因此对于热载流子的可靠性提高。而且，一般来说，对于对热载流子的可靠性的恶化，已知在具有较厚的栅极绝缘膜并且处理输入输出信号的高耐压用晶体管中，与具有较薄的栅极绝缘膜的高速驱动用晶体管相比更为显著，以及在n沟道型MOS晶体管中与p沟道型MOS晶体管相比更为显著。
另一方面，如图12(b)所示，在高耐压用的p沟道型MOS晶体管的较厚的栅极绝缘膜(设于第1p型栅电极117和半导体基板100之间的第1栅极绝缘膜109)中，存在于与半导体基板100的界面上的氮(氮化区域108)形成很多固定电荷，结果就使对于NBTI(Negative-Bias-Temperatrue-Instability)的可靠性恶化。
另外，如图12(c)所示，在高速驱动用的n沟道型MOS晶体管的较薄的栅极绝缘膜(设于第2n型栅电极118和半导体基板100之间的第2栅极绝缘膜110)中，由于在半导体基板100和栅极绝缘膜的界面上存在氮(氮化区域108)，因而与SiO2膜相比就可以进一步抑制漏电流。
另外，如图12(d)所示，在高速驱动用的p沟道型MOS晶体管的较薄的栅极绝缘膜(设于第2p型栅电极119和半导体基板100之间的第2栅极绝缘膜110)中，由于在半导体基板100和栅极绝缘膜的界面上存在氮(氮化区域108)，因此与SiO2膜相比就可以进一步抑制漏电流，并且可以提高对来自栅电极中的B(硼)的渗出的耐受性。但是，与高耐压用的p沟道型MOS晶体管的较厚的栅极绝缘膜的情况(参照图12(b))相同，存在于与半导体基板100的界面上的氮形成很多固定电荷，结果使对NBTI的可靠性恶化。
下面，对本申请发明人调查利用在栅极绝缘膜的氮导入中使用了等离子体氮化的以往的半导体装置(COMS晶体管)的制造方法形成的CMOS晶体管中的各晶体管的栅极绝缘膜的特性的结果进行说明。
图13(a)～(d)是表示利用在栅极绝缘膜的氮导入中使用了等离子体氮化的以往的半导体装置(CMOS晶体管)的制造方法形成的CMOS晶体管中的处理输入输出信号的高耐压用的n沟道型MOS晶体管及p沟道型MOS晶体管的各自的较厚的栅极绝缘膜(图11(b)中所示的设于第1n型栅电极218及第1p型栅电极219的各自与半导体基板200之间的第1栅极绝缘膜211)的氮分布以及高速驱动用的n沟道型MOS晶体管及p沟道型MOS晶体管的各自的较薄的栅极绝缘膜(图11(b)中所示的设于第2n型栅电极220及第2p型栅电极221的各自与半导体基板200之间的第2栅极绝缘膜212)的氮分布的图。
而且，在图13(a)～(d)中，横轴表示MOS构造的高度方向的位置，纵轴以对数表示氮浓度。
如图13(a)所示，在高耐压用的n沟道型MOS晶体管的较厚的栅极绝缘膜(设于第1n型栅电极218和半导体基板200之间的第1栅极绝缘膜211)中，在栅电极的附近存在氮(氮化区域210)。换言之，在与半导体基板200的界面上不存在氮。由此，由于无法利用存在于与半导体基板200的界面上的氮形成容易捕获固定电荷或空穴的能级，因此对热载流子的可靠性恶化。
另一方面，如图13(b)所示，在高耐压用的p沟道型MOS晶体管的较厚的栅极绝缘膜(设于第1p型栅电极219和半导体基板200之间的第1栅极绝缘膜211)中，在栅电极的附近存在氮(氮化区域210)。即，由于在与半导体基板200的界面上不存在氮，因此可以减少固定电荷，这样就使对NBTI的可靠性提高。
另外，如图13(c)所示，在高速驱动用的n沟道型MOS晶体管的较薄的栅极绝缘膜(设于第2n型栅电极220和半导体基板200之间的第2栅极绝缘膜212)中，由于在栅电极的附近存在氮(氮化区域210)，因而与SiO2膜相比就可以进一步抑制漏电流。
另外，如图13(d)所示，在高速驱动用的p沟道型MOS晶体管的较薄的栅极绝缘膜(设于第2p型栅电极221和半导体基板200之间的第2栅极绝缘膜212)中，由于在栅电极的附近存在氮(氮化区域108)，因此与SiO2膜相比就可以进一步抑制漏电流，并且可以提高对来自栅电极中的B(硼)的渗出的耐受性。另外，与高耐压用的p沟道型MOS晶体管的较厚的栅极绝缘膜的情况(参照图13(b))相同，由于在与半导体基板200的界面上不存在氮，因此就可以减少固定电荷，这样就可以提高对NBTI的可靠性。
如上说明所示，在栅极绝缘膜的氮导入中使用了热氧氮化的以往技术中，有高耐压用及高速驱动用的各自的p沟道型MOS晶体管中的对NBTI的可靠性恶化的问题，而在栅极绝缘膜的氮导入中使用了等离子体氮化的以往技术中，有高耐压用的n沟道型MOS晶体管中的对热载流子的可靠性恶化的问题。即，在利用以往的热氧氮化或等离子体氮化制造的半导体装置中，高耐压用的n沟道型MOS晶体管中的对热载流子的可靠性和高耐压用及高速驱动用的各自的p沟道型MOS晶体管中的对NBTI的可靠性相互处于折衷关系，无法同时使两者满足。
发明内容
鉴于所述情况，本发明的目的在于，在CMOS晶体管等搭载了多电源的MOS晶体管的半导体装置中同时实现对热载流子的可靠性和对NBTI的可靠性。
为了达成所述目的，本发明的半导体装置具备：形成于半导体基板的第1n沟道型MOS晶体管形成区域之上的含有氮的第1栅极绝缘膜、形成于半导体基板的第1p沟道型MOS晶体管形成区域之上的含有氮的第2栅极绝缘膜、形成于半导体基板的第2n沟道型MOS晶体管形成区域之上的含有氮的第3栅极绝缘膜、形成于半导体基板的第2p沟道型MOS晶体管形成区域之上的含有氮的第4栅极绝缘膜，第3栅极绝缘膜的膜厚及第4栅极绝缘膜的膜厚分别比第1栅极绝缘膜的膜厚及所述第2栅极绝缘膜的膜厚更薄，第1栅极绝缘膜在与半导体基板的界面上具有氮浓度峰值，第2栅极绝缘膜、第3栅极绝缘膜及第4栅极绝缘膜仅在形成于各自之上的栅电极的附近具有氮浓度峰值。
即，本发明的特征是，第1n沟道型MOS晶体管(高耐压用的n沟道型MOS晶体管)的第1栅极绝缘膜(较厚的栅极绝缘膜)在与半导体基板的界面上具有氮浓度峰值，第1p沟道型MOS晶体管(高耐压用的p沟道型MOS晶体管)的第2栅极绝缘膜(较厚的栅极绝缘膜)、第2n沟道型MOS晶体管(高速驱动用的n沟道型MOS晶体管)的第3栅极绝缘膜(较薄的栅极绝缘膜)及第2p沟道型MOS晶体管(高速驱动用p沟道型MOS晶体管)的第4栅极绝缘膜(较薄的栅极绝缘膜)各自仅在对应的栅电极的附近具有氮浓度峰值。
而且，本申请中，在绝缘性基板上设有半导体层的构造(SOI基板等)也称为半导体基板。
在本发明的半导体装置中，第1栅极绝缘膜也可以在形成于其上的栅电极的附近具有其他的氮浓度峰值。
在本发明的半导体装置中，在第1栅极绝缘膜与半导体基板的界面上所具有的氮浓度峰值的浓度值优选4atm％以上。
而且，当第1栅极绝缘膜在基板界面上所具有的氮浓度峰值过高时，具体来说，当该氮浓度峰值的浓度值超过10atm％时，则由于晶体管的驱动力降低，因此该氮浓度峰值的浓度值优选10atm％以下。
本发明的半导体装置中，第2栅极绝缘膜、第3栅极绝缘膜及第4栅极绝缘膜所对应的栅电极的附近所具有的氮浓度峰值的浓度值优选8atm％以上。
而且，虽然第2～第4栅极绝缘膜所对应的栅电极的附近所具有的氮浓度峰值越高越好，但是根据现在所使用的氮化技术(例如等离子体氮化等)的性能，该氮浓度峰值的浓度值的上限为20atm％左右。
本发明的半导体装置中，第2栅极绝缘膜、第3栅极绝缘膜及第4栅极绝缘膜所对应的栅电极的附近所具有的氮浓度峰值最好从与该对应的栅电极的界面开始存在于1nm以下的范围中。
本发明的半导体装置中，第2栅极绝缘膜及第4栅极绝缘膜各自的与半导体基板的界面的氮浓度优选3atm％以下。
本发明的半导体装置中，形成于第1栅极绝缘膜及第3栅极绝缘膜的各自之上的栅电极也可以包括n型多晶硅膜，形成于第2栅极绝缘膜及第4栅极绝缘膜的各自之上的栅电极也可以包括p型多晶硅膜。
本发明的半导体装置的制造方法具备：通过将设置了第1p型半导体区域、第1n型半导体区域、第2p型半导体区域及第2n型半导体区域的半导体基板氧化而在各区域上形成第1绝缘膜的工序(a)、通过在含有氮的气氛中对第1绝缘膜进行热氧氮化处理而在各区域上形成在与半导体基板的界面上具有氮浓度峰值的第2绝缘膜的工序(b)、通过将形成于第1n型半导体区域、第2p型半导体区域及第2n型半导体区域的各自之上的第2绝缘膜选择性地除去而仅在第1p型半导体区域上残留第2绝缘膜的工序(c)、通过在抑制残存于第1p型半导体区域上的第2绝缘膜的膜厚的增加的同时将半导体基板氧化而在第1n型半导体区域、第2p型半导体区域及第2n型半导体区域的各自之上形成第3绝缘膜的工序(d)、通过将形成于第2p型半导体区域及第2n型半导体区域的各自之上的第3绝缘膜选择性地除去而使第3绝缘膜仅残存于第1n型半导体区域之上并且使第1p型半导体区域上的第2绝缘膜残留的工序(e)、通过在抑制残存于第1p型半导体区域上的第2绝缘膜的膜厚的增加及残存于第1n型半导体区域上的第3绝缘膜的膜厚的增加的同时将半导体基板氧化而在第2p型半导体区域及第2n型半导体区域的各自之上形成具有比第2绝缘膜的膜厚及第3绝缘膜的膜厚更小的膜厚的第4绝缘膜的工序(f)、通过将第1p型半导体区域上的第2绝缘膜、第1n型半导体区域上的第3绝缘膜以及第2p型半导体区域及第2n型半导体区域的各自之上的第4绝缘膜暴露在氮等离子体中而在第1p型半导体区域上形成成为第1n沟道型MOS晶体管的栅极绝缘膜(第1栅极绝缘膜)的并且在其表面部及与半导体基板的界面上分别具有氮浓度峰值的第5绝缘膜、在第1n型半导体区域上形成成为第1p沟道型MOS晶体管的栅极绝缘膜(第2栅极绝缘膜)的并且仅在其表面部上具有氮浓度峰值的第6绝缘膜、在第2p型半导体区域及第2n型半导体区域的各自之上形成成为第2n沟道型MOS晶体管的栅极绝缘膜(第3栅极绝缘膜)及第2p沟道型MOS晶体管的栅极绝缘膜(第4栅极绝缘膜)的并且仅在其表面部上具有氮浓度峰值的第7绝缘膜的工序(g)，第7绝缘膜具有比第5绝缘膜的膜厚及第6绝缘膜的膜厚更小的膜厚。即，本发明的半导体装置的制造方法是用于制造本发明的半导体装置的方法。
本发明的半导体装置的制造方法中，最好在工序(d)中，按照使第2绝缘膜的膜厚和第3绝缘膜的膜厚同等的方式将半导体基板氧化。
本发明的半导体装置的制造方法中，也可以在工序(g)之后，还具备：在半导体基板上堆积硅膜的工序(h)、通过向第1p型半导体区域及第2p型半导体区域的各自之上的硅膜中选择性地导入n型杂质而在第1p型半导体区域及第2p型半导体区域的各自之上形成n型硅膜的工序(i)、通过向第1n型半导体区域及第2n型半导体区域的各自之上的硅膜中选择性地导入p型杂质而在第1n型半导体区域及第2n型半导体区域的各自之上形成p型硅膜的工序(j)、通过对n型硅膜及p型硅膜分别图案处理而在第1p型半导体区域上夹隔第5绝缘膜形成第1n型栅电极，在第1n型半导体区域上夹隔第6绝缘膜形成第1p型栅电极，在第2p型半导体区域及第2n型半导体区域的各自之上夹隔第7绝缘膜形成第2n型栅电极及第2p型栅电极的工序(k)、通过在第1p型半导体区域的第1n型栅电极的两侧及第2p型半导体区域的第2n型栅电极的两侧分别形成成为源区域及漏区域的n型杂质层并且在第1n型半导体区域的第1p型栅电极的两侧及第2n型半导体区域的第2p型栅电极的两侧分别形成成为源区域及漏区域的p型杂质层而在第1p型半导体区域上形成第1n沟道型MOS晶体管，在第2p型半导体区域上形成第2n沟道型MOS晶体管，在第2n型半导体区域上形成第2p沟道型MOS晶体管的工序(I)。这里，对于工序(i)及工序(j)，先进行任意一个工序都可以。
在本发明的半导体装置的制造方法中，最好在工序(b)中，使用单张纸式的灯热处理装置，在含有一氧化氮或一氧化二氮的气氛中对第1绝缘膜进行热氧氮化处理。
在本发明的半导体装置的制造方法中，在工序(d)及工序(f)当中的至少一方的工序中，最好使用单张纸式的灯热处理装置，将该装置的小室内保持2667Pa以下的压力并且向该小室内导入氢气及氧气，利用被该装置加热了的半导体基板表面的热使氢气和氧气反应，利用由其生成的氧活性基将半导体基板氧化。
根据本发明，可以获得如下的效果。即，在第1n沟道型MOS晶体管(高耐压用的n沟道型MOS晶体管)的第1栅极绝缘膜(厚的栅极绝缘膜)中，由于存在于与半导体基板的界面上的氮形成很多容易捕获固定电荷或空穴的能级，因此对热载流子的可靠性提高。另外，在第1p沟道型MOS晶体管(高耐压用的p沟道型MOS晶体管)的第2栅极绝缘膜(厚的栅极绝缘膜)中，由于仅在栅电极的附近存在氮，换言之，由于在与半导体基板的界面上不存在氮，因此就可以减少固定电荷，由此就使对NBTI的可靠性提高。另外，在第2n沟道型MOS晶体管(高速驱动用的n沟道型MOS晶体管)的第3栅极绝缘膜(薄的栅极绝缘膜)中，因在栅电极的附近存在氮，因而与SiO2膜相比就可以进一步抑制漏电流。另外，在第2p沟道型MOS晶体管(高速驱动用的p沟道型MOS晶体管)的第4栅极绝缘膜(薄的栅极绝缘膜)中，因在栅电极的附近存在氮，因而与SiO2膜相比就可以进一步抑制漏电流，并且可以提高对来自栅电极的B的渗出的耐受性。另外，与第1p沟道型MOS晶体管(高耐压用的p沟道型MOS晶体管)的第2栅极绝缘膜(厚的栅极绝缘膜)的情况相同，由于在与半导体基板的界面上不存在氮，因而就可以减少固定电荷，由此就可以提高对NBTI的可靠性。
如上所述，根据本发明，可以使高耐压用的n沟道型MOS晶体管的对热载流子的可靠性、高耐压用及高速驱动用的各自的p沟道型MOS晶体管的对NBTI的可靠性双方都提高。另外，在高速驱动用的MOS晶体管的薄的栅极绝缘膜中，还可以抑制漏电流，并且进一步可以提高B的渗出耐受性。
附图说明
图1(a)～(d)是表示本发明的一个实施方式的半导体装置的制造方法的各工序的剖面图。
图2(a)～(d)是表示本发明的一个实施方式的半导体装置的制造方法的各工序的剖面图。
图3(a)～(d)是表示本发明的一个实施方式的半导体装置的制造方法的各工序的剖面图。
图4是用于说明本发明的一个实施方式的半导体装置的制造方法的一个工序的利用氧活性基的氧化的图，是将对厚度为4.5nm的氧氮化膜(SiON膜)进行利用氧活性基的氧化时的膜厚的变化与利用该氧化而新形成于半导体基板上的SiO2膜的膜厚一起表示的图。
图5是用于说明本发明的一个实施方式的半导体装置的制造方法的一个工序的利用氧活性基的氧化的图，是将对厚度为7.5nm的氧氮化膜(SiON膜)进行利用氧活性基的氧化时的膜厚的变化与利用该氧化而新形成于半导体基板上的SiO2膜的膜厚一起表示的图。
图6(a)～(d)是表示利用本发明的一个实施方式的半导体装置的制造方法形成的CMOS晶体管的处理输入输出信号的高耐压用的n沟道型MOS晶体管的厚的栅极绝缘膜的氮分布、处理输入输出信号的高耐压用的p沟道型MOS晶体管的厚的栅极绝缘膜的氮分布以及高速驱动用的n沟道型MOS晶体管及p沟道型MOS晶体管的各自的薄的栅极绝缘膜的氮分布的图。
图7(a)～(d)是表示为了在栅极绝缘膜中导入氮而使用了热氧氮化的以往的半导体装置(CMOS晶体管)的制造方法的各工序的剖面图。
图8(a)～(d)是表示为了在栅极绝缘膜中导入氮而使用了热氧氮化的以往的半导体装置(CMOS晶体管)的制造方法的各工序的剖面图。
图9(a)～(d)是表示为了在栅极绝缘膜中导入氮而使用了等离子体氮化的以往的半导体装置(CMOS晶体管)的制造方法的各工序的剖面图。
图10(a)～(c)是表示为了在栅极绝缘膜中导入氮而使用了等离子体氮化的以往的半导体装置(CMOS晶体管)的制造方法的各工序的剖面图。
图11(a)～(b)是表示为了在栅极绝缘膜中导入氮而使用了等离子体氮化的以往的半导体装置(CMOS晶体管)的制造方法的各工序的剖面图。
图12(a)～(d)是表示利用在栅极绝缘膜的氮导入中使用了热氧氮化的以往的半导体装置(CMOS晶体管)的制造方法形成的CMOS晶体管的处理输入输出信号的高耐压用的n沟道型MOS晶体管及p沟道型MOS晶体管的各自的厚的栅极绝缘膜的氮分布以及高速驱动用的n沟道型MOS晶体管及p沟道型MOS晶体管的各自的薄的栅极绝缘膜的氮分布的图。
图13(a)～(d)是表示利用在栅极绝缘膜的氮导入中使用了等离子体氮化的以往的半导体装置(CMOS晶体管)的制造方法形成的CMOS晶体管的处理输入输出信号的高耐压用的n沟道型MOS晶体管及p沟道型MOS晶体管的各自的厚的栅极绝缘膜的氮分布以及高速驱动用的n沟道型MOS晶体管及p沟道型MOS晶体管的各自的薄的栅极绝缘膜的氮分布的图。
其中，300半导体基板，301第1p型阱，302第1n型阱，303第2p型阱，304第2n型阱，305元件分离部，306第1绝缘膜，307第1氮化区域，308第2绝缘膜，309第1光刻胶膜，310第3绝缘膜，311第2光刻胶膜，312第4绝缘膜，313第2氮化区域，314第5绝缘膜(第1栅极绝缘膜)，315第6绝缘膜(第2栅极绝缘膜)，316第7绝缘膜(第3及第4栅极绝缘膜)，317硅膜，318第3光刻胶膜，319n型硅膜，320第4光刻胶膜，321p型硅膜，322第1n型栅电极，323第1p型栅电极，324第2n型栅电极，325第2p型栅电极，326由n型杂质层构成的源·漏区域，327由p型杂质层构成的源·漏区域。
具体实施方式
下面将在参照附图的同时，以CMOS晶体管为例，对本发明的一个实施方式的半导体装置及其制造方法进行说明。
图1(a)～(d)、图2(a)～(d)及图3(a)～(d)是表示本实施方式的半导体装置的制造方法的各工序的剖面图。
首先，如图1(a)所示，对形成了第1p型阱301、第1n型阱302、第2p型阱303及第2n型阱304的半导体基板300，例如使用单张纸式的灯热处理装置，进行利用氧活性基(O·)的氧化，由此在各阱301～304上形成例如厚度为4.5nm的第1绝缘膜(SiO2膜)306。作为具体的热处理条件，温度为1050℃，使用气体为氢气(H2)(流量为0.5l/min(标准状态))及氧气(O2)(流量为9.5l/min(标准状态))，压力为933pa，时间为15秒。而且，在半导体基板300的各阱301～304之间设有元件分离部305。
然后，对第1绝缘膜306，通过使用例如单张纸式的灯热处理装置进行热氧氮化处理，如图1(b)所示，形成具有在与半导体基板300的界面上存在氮浓度峰值的第1氮化区域307的第2绝缘膜(SiON膜)308。作为具体的热处理条件，温度为1000℃，使用气体为一氧化氮(NO)气体(流量为1.0l/min(标准状态))，压力为9.9×104pa，时间为100秒。
然后，如图1(c)所示，在形成于第1p型阱301之上的第2绝缘膜308上形成了第1光刻胶膜309后，将该第1光刻胶膜309作为掩模，利用例如使用了氢氟酸的湿式蚀刻，将形成于第1n型阱302、第2p型阱303及第2n型阱304的各自之上的第2绝缘膜308(包括第1氮化区域307)选择性地除去。换言之，残留形成于第1p型阱301之上的第2绝缘膜308(包括第1氮化区域307)。
然后，如图1(d)所示，对半导体基板300，通过例如使用单张纸式的灯热处理装置，进行利用氧活性基(O·)的氧化，在第1n型阱302、第2p型阱303及第2n型阱304的各自的表面上，形成例如厚度7.5nm的第3绝缘膜(SiO2膜)310。作为具体的热处理条件，温度为1050℃，使用气体为氢气(H2)(流量为0.1l/min(标准状态))及氧气(O2)(流量为9.9l/min(标准状态))，压力为1333pa，时间为100秒。即，图1(d)中所示的工序中，利用被单张纸式的灯热处理装置加热了的半导体基板300的表面的热使氢气和氧气反应，由此生成氧活性基。此时，由于氧活性基在氧化膜中的扩散力小，因此形成于第1p型阱301上的第2绝缘膜308的膜厚的增加就被抑制为3nm左右。另一方面，图1(d)中所示的工序中，由于氧活性基的氧化力大，因此就可以将在图1(c)中所示的工序中无法从第1n型阱302、第2p型阱303及第2n型阱304的各自的表面上利用氢氟酸除去的氮(具体来说是残存的SiON中所含的氮)变为NH3(氨)而完全地除去。
图4将对厚度为4.5nm的氧氮化膜(SiON膜)进行利用氧活性基(O·)的氧化时的膜厚的变化与利用该氧化而新形成于半导体基板上的SiO2膜的膜厚一起表示。这里，作为热处理条件，与图1(d)中所示的工序相同，温度为1050℃，使用气体为氢气(H2)(流量为0.1l/min(标准状态))及氧气(O2)(流量为9.9l/min(标准状态))，压力为1333pa，时间为100秒。而且，各膜厚是利用偏振光分析测定法测定的值。如图4所示，利用氧活性基(O·)的氧化，就可以使氧化后的SiON膜(相当于本实施方式的第2绝缘膜308)的膜厚、新形成的SiO2膜(相当于本实施方式的第3绝缘膜310)的膜厚大致同等。
然后，如图2(a)所示，在形成于第1p型阱301上的第2绝缘膜308之上及形成于第1n型阱302上的第3绝缘膜310之上分别形成了第2光刻胶膜311后，将该光刻胶膜311作为掩模，利用使用了例如氢氟酸的湿式蚀刻，将形成于第2p型阱303及第2n型阱304的各自之上的第3绝缘膜310选择性地除去。换言之，残留形成于第1p型阱301之上的第2绝缘膜308(包括第1氮化区域307)、形成于第1n型阱302之上的第3绝缘膜310。
然后，如图2(b)所示，对半导体基板300，通过使用例如单张纸式的灯热处理装置，进行利用氧活性基(O·)的氧化，在第2p型阱303及第2n型阱304的各自的表面上，形成具有比第2绝缘膜308的膜厚及第3绝缘膜310的膜厚更小的膜厚(例如2.0nm)的第4绝缘膜(SiO2膜)312。作为具体的热处理条件，温度为800℃，使用气体为氢气(H2)(流量为0.03l/min(标准状态))及氧气(O2)(流量为2.97l/min(标准状态))，压力为2.4×103pa，时间为15秒。即，图2(b)中所示的工序中，利用被单张纸式的灯热处理装置加热了的半导体基板300的表面的热使氢气和氧气反应，由此生成氧活性基。此时，由于氧活性基的在氧化膜中的扩散力小，因此形成于第1p型阱301上的第2绝缘膜308的膜厚的增加基本上就没有，形成于第1n型阱302上的第3绝缘膜310的膜厚的增加也基板上没有。
图5将对厚度为7.5nm的氧氮化膜(SiON膜)进行利用氧活性基(O·)的氧化时的膜厚的变化与利用该氧化而新形成于半导体基板上的SiO2膜的膜厚一起表示。这里，作为热处理条件，温度为850℃，使用气体为氢气(H2)(流量为0.05l/min(标准状态))及氧气(O2)(流量为5.0l/min(标准状态)及稀释用的氮气(N2)(流量为4.95l/min(标准状态))，压力为2.4×103pa，时间为15秒。而且，各膜厚是利用偏振光分析测定法测定的值。如图5所示，在利用氧活性基(O·)的氧化的前后，SiON膜(相当于本实施方式的第2绝缘膜308)的膜厚基本上不变化。
然后，对形成于第1p型阱301之上的第2绝缘膜308、形成于第1n型阱302之上的第3绝缘膜310、形成于第2p型阱303及第2n型阱304之上的第4绝缘膜312进行等离子体氮化。这样，就如图2(c)所示，在第1p型阱301之上，形成成为第1n沟道型MOS晶体管的栅极绝缘膜(第1栅极绝缘膜)的厚度7.5nm的第5绝缘膜314。第5绝缘膜314具有在与半导体基板300的界面上存在氮浓度峰值的第1氮化区域307，并且具有在表面部存在氮浓度峰值的第2氮化区域313。另外，在第1n型阱302之上，形成成为第1p沟道型MOS晶体管的栅极绝缘膜(第2栅极绝缘膜)的厚度7.5nm的第6绝缘膜315。第6绝缘膜315具有在表面部存在氮浓度峰值的第2氮化区域313。另外，在第2p型阱303及第2n型阱304的各自之上，形成成为第2n沟道型MOS晶体管的栅极绝缘膜(第3栅极绝缘膜)及第2p沟道型MOS晶体管的栅极绝缘膜(第4栅极绝缘膜)的厚度2.0nm的第7绝缘膜316。第7绝缘膜316具有在表面部存在氮浓度峰值的第2氮化区域313，并且具有比第5绝缘膜314的膜厚及第6绝缘膜315的膜厚更小的膜厚。
而且，作为图2(c)中所示的工序中的具体的等离子体氮化处理条件，台架温度为400℃，RF(radio frequency)功率为1500W，使用气体为氢气(H2)(流量为2.0l/min(标准状态))及氮气(N2)(流量为0.14l/min(标准状态))，压力为126.6pa，时间为20秒。
然后，如图2(d)所示，在形成了第5绝缘膜314、第6绝缘膜315及第7绝缘膜316的半导体基板300上堆积硅膜(例如多晶硅膜)317。其后，如图3(a)所示，在形成了覆盖形成于第1n型阱302及第2n型阱304的各自之上的硅膜317的第3光刻胶膜318后，将第3光刻胶膜318作为掩模，通过将n型杂质选择性地离子注入形成于第1p型阱301及第2p型阱303的各自之上的硅膜317中，形成n型硅膜319。
然后，如图3(b)所示，在形成了覆盖形成于第1p型阱301及第2p型阱303的各自之上的硅膜317(即n型硅膜319)的第4光刻胶膜320后，将第4光刻胶膜320作为掩模，通过将p型杂质选择性地离子注入形成于第1n型阱302及第2n型阱304的各自之上的硅膜317中，形成p型硅膜321。
然后，如图3(c)所示，通过将n型硅膜319及p型硅膜321分别图案处理为栅电极显著，在第1p型阱301及第2p型阱303的各自之上，形成由n型硅膜构成的n型导体片(第1n型栅电极322及第2n型栅电极324)，并且在第1n型阱302及第2n型阱304的各自之上，形成由p型硅膜构成的p型导体片(第1p型栅电极323及第2p型栅电极325)。
最后，如图3(d)所示，在第1p型阱301的第1n型栅电极322的两侧及第2p型阱303的第2n型栅电极324的两侧，分别形成由n型杂质层构成的源·漏区域326，并且在第1n型阱302的第1p型栅电极323的两侧及第2n型阱304的第2p型栅电极325的两侧，分别形成由p型杂质层构成的源·漏区域327。
下面，将在参照图6(a)～(d)的同时，对本实施方式的效果进行说明。
图6(a)～(d)是表示利用本实施方式的半导体装置(CMOS晶体管)的制造方法形成的CMOS晶体管的处理输入输出信号的高耐压用的n沟道型MOS晶体管的厚的栅极绝缘膜(图3(d)中所示的设于第1n型栅电极322和半导体基板300之间的第5绝缘膜(第1栅极绝缘膜)314)的氮分布、处理输入输出信号的高耐压用的p沟道型MOS晶体管的厚的栅极绝缘膜(图3(d)中所示的设于第1p型栅电极323和半导体基板300之间的第6绝缘膜(第2栅极绝缘膜)315)的氮分布以及高速驱动用的n沟道型MOS晶体管及p沟道型MOS晶体管的各自的薄的栅极绝缘膜(图3(d)中所示的设于第2n型栅电极324及第2p型栅电极325的各自与半导体基板300之间的第7绝缘膜(第3及第4栅极绝缘膜)316)的氮分布的图。
而且，在图6(a)～(d)中，横轴表示MOS构造的高度方向的位置，纵轴以对数表示氮浓度。
如图6(a)所示，在高耐压用的n沟道型MOS晶体管的厚的栅极绝缘膜(设于第1n型栅电极322和半导体基板300之间的第5绝缘膜314)中，由于存在于与半导体基板300的界面上的氮(氮化区域307)形成很多容易捕获固定电荷或空穴的能级，因此对热载流子的可靠性提高。
另外，如图6(b)所示，在高耐压用的p沟道型MOS晶体管的厚的栅极绝缘膜(设于第1p型栅电极323和半导体基板300之间的第6绝缘膜315)中，由于仅在第1p型栅电极323的附近存在氮(氮化区域313)，换言之，由于在与半导体基板300的界面上不存在氮，因此可以减少固定电荷，由此使对NBTI的可靠性提高。
另外，如图6(c)所示，在高速驱动用的n沟道型MOS晶体管的薄的栅极绝缘膜(设于第2n型栅电极324和半导体基板300之间的第7绝缘膜316)中，由于在第2n型栅电极324的附近存在氮(氮化区域313)，因此与SiO2膜相比可以进一步抑制漏电流。
另外，如图6(d)所示，在高速驱动用的p沟道型MOS晶体管的薄的栅极绝缘膜(设于第2p型栅电极325和半导体基板300之间的第7绝缘膜316)中，由于在第2p型栅电极325的附近存在氮(氮化区域313)，因此与SiO2膜相比可以进一步抑制漏电流，并且可以提高对来自第2p型栅电极325的B的渗出的耐受性。另外，与高耐压用的p沟道型MOS晶体管的厚的栅极绝缘膜(第6绝缘膜315)的情况相同，由于在与半导体基板300的界面上不存在氮，因此就可以减少固定电荷，由此就可以提高对NBTI的可靠性。
即，根据本发明，可以使高耐压用的n沟道型MOS晶体管的对热载流子的可靠性、高耐压用及高速驱动用的各自的p沟道型MOS晶体管的对NBTI的可靠性双方都提高。另外，在高速驱动用的MOS晶体管的薄的栅极绝缘膜中，可以抑制漏电流，并且可以提高B的渗出耐受性。
根据本实施方式，在图1(b)所示的工序中，由于使用单张纸式的灯热处理装置，在含有一氧化氮的气氛中对第1绝缘膜306进行热氮氧化处理，因此就可以可靠地形成具有在与半导体基板300的界面上存在氮浓度峰值的第1氮化区域307的第2绝缘膜(SiON膜)308。这里，即使取代一氧化氮，在含有一氧化二氮的气氛中进行热氧氮化处理，也可以获得相同的效果。
另外，根据本实施方式，在图1(d)中所示的工序中，使用单张纸式的灯热处理装置，将该装置的小室内保持1333Pa的压力，并且向该小室内导入氢气及氧气，利用被该装置加热了的半导体基板300的表面的热使氢气和氧气反应，利用由其生成的氧活性基将半导体基板300氧化。由此，就可以在抑制形成于第1p型阱301上的第2绝缘膜308的膜厚的增加的同时，在第1n型阱302、第2p型阱303及第2n型阱304的各自的表面上形成第3绝缘膜310。而且，在该氧化处理中，单张纸式的灯热处理装置的小室内压力只要在2667Pa以下，就没有特别限定。
另外，根据本实施方式，由于在图1(d)中所示的工序中按照使第2绝缘膜308的膜厚和第3绝缘膜310的膜厚达到同等的方式将半导体基板300氧化，因此就可以获得如下的效果。即，在CMOS晶体管中，当高耐压用的n沟道型MOS晶体管的栅极绝缘膜(与第2绝缘膜308对应)比高耐压用的p沟道型MOS晶体管的栅极绝缘膜(与第3绝缘膜310对应)更厚时，则由于短沟道效应抑制，有必要使n沟道型MOS晶体管的门长度大于p沟道型MOS晶体管的门长度。此时，由于n沟道型MOS晶体管的驱动力降低，因此虽然为了防止它而需要增大n沟道型MOS晶体管的扩散层宽度，但是这样做时电路面积就会增大。与之相反，如果像本实施方式那样，在图1(d)中所示的工序中按照使第2绝缘膜308的膜厚和第3绝缘膜310的膜厚达到同等的方式将半导体基板300氧化，则可以避免如上所述的问题。
另外，根据本实施方式，在图2(b)中所示的工序中，使用单张纸式的灯热处理装置，将该装置的小室内保持2.4×103Pa的压力，并且向该小室内导入氢气及氧气，利用被该装置加热了的半导体基板300的表面的热使氢气和氧气反应，利用由其生成的氧活性基将半导体基板300氧化。由此，就可以在抑制形成于第1p型阱301上的第2绝缘膜308的膜厚的增加及形成于第1n型阱302上的第3绝缘膜310的膜厚的增加的同时，在第2p型阱303及第2n型阱304的各自的表面上形成第4绝缘膜312。而且，在该氧化处理中，单张纸式的灯热处理装置的小室内压力只要在2667Pa以下，就没有特别限定。
而且，本实施方式中，虽然高耐压用的n沟道型MOS晶体管的厚的栅极绝缘膜(设于第1n型栅电极322和半导体基板300之间的第5绝缘膜314)具有在第1n型栅电极322的附近存在氮浓度峰值的第2氮化区域313，但是也可以不设置第2氮化区域313。
另外，本实施方式中，高耐压用的n沟道型MOS晶体管的厚的栅极绝缘膜(成为第1栅极绝缘膜的第5绝缘膜314)在与半导体基板300的界面上所具有的氮浓度峰值(第1氮化区域307内的氮浓度峰值)的浓度值优选4atm％以上。这样，就可以可靠地获得前面所述的本实施方式的效果。而且，当第5绝缘膜314在基板界面上所具有的氮浓度峰值过高时，具体来说，当该氮浓度峰值的浓度值超过10atm％时，则由于晶体管的驱动力降低，因此该氮浓度峰值的浓度值优选10atm％以下。
另外，本实施方式中，高耐压用的p沟道型MOS晶体管的厚的栅极绝缘膜(成为第2栅极绝缘膜的第6绝缘膜315)、高速驱动用的n沟道型MOS晶体管的薄的栅极绝缘膜(成为第3栅极绝缘膜的第7绝缘膜316)及高速驱动用的p沟道型MOS晶体管的薄的栅极绝缘膜(成为第4栅极绝缘膜的第7绝缘膜316)在所对应的栅电极323～325的附近所具有的氮浓度峰值(第2氮化区域313内的氮浓度峰值)的浓度值优选8atm％以上，另外，这些氮浓度峰值最好存在于从该对应的栅电极323～325的界面开始1nm以下的范围中。这样，就可以可靠地获得前面所述的本实施方式的效果。而且，虽然第6绝缘膜315及第7绝缘膜316所对应的栅电极323～325的附近所具有的氮浓度峰值越高越好，但是根据现在所使用的氮化技术(例如等离子体氮化等)的性能，该氮浓度峰值的浓度值的上限为20atm％左右。
另外，本实施方式中，高耐压用的p沟道型MOS晶体管的厚的栅极绝缘膜(成为第2栅极绝缘膜的第6绝缘膜315)及高速驱动用的p沟道型MOS晶体管的薄的栅极绝缘膜(成为第4栅极绝缘膜的第7绝缘膜316)的各自的与半导体基板300的界面的氮浓度优选3atm％以下。这样，由于可以抑制存在于与半导体基板300的界面的氮形成很多固定电荷的情况，因此就可以防止对NBTI的可靠性的恶化。
另外，本实施方式中，虽然将在图1(d)中所示的工序中被氧化后的SiON膜(相当于本实施方式的第2绝缘膜308)的膜厚、在该工序中新形成的SiO2膜(相当于本实施方式的第3绝缘膜310)的膜厚设定为大致同等，但是两膜厚在满足对「高耐压用的MOS晶体管的栅极绝缘膜」的要求的范围内也可以不同。
另外，本实施方式中，对于图3(a)中所示的工序(n型硅膜319的形成工序)及图3(b)中所示的工序(p型硅膜321的形成工序)，先进行任意一个工序都可以。
本发明涉及半导体装置及其制造方法，特别当适用于CMOS晶体管等搭载了多电源的MOS晶体管的半导体装置时，可以使高耐压用的n沟道型MOS晶体管的对热载流子的可靠性、高耐压用及高速驱动用的各自的p沟道型MOS晶体管的对NBTI的可靠性双方都提高，因而非常有用。

Claims (12)

1.一种半导体装置，其特征是，具备：
形成于半导体基板的第1n沟道型MOS晶体管形成区域之上的含有氮的第1栅极绝缘膜、
形成于所述半导体基板的第1p沟道型MOS晶体管形成区域之上的含有氮的第2栅极绝缘膜、
形成于所述半导体基板的第2n沟道型MOS晶体管形成区域之上的含有氮的第3栅极绝缘膜、
形成于所述半导体基板的第2p沟道型MOS晶体管形成区域之上的含有氮的第4栅极绝缘膜，
所述第3栅极绝缘膜的膜厚及所述第4栅极绝缘膜的膜厚分别比所述第1栅极绝缘膜的膜厚及所述第2栅极绝缘膜的膜厚更薄，
所述第1栅极绝缘膜在与所述半导体基板的界面上具有氮浓度峰值，
所述第2栅极绝缘膜、所述第3栅极绝缘膜及所述第4栅极绝缘膜仅在形成于各自之上的栅电极的附近具有氮浓度峰值。
2.根据权利要求1所述的半导体装置，其特征是，所述第1栅极绝缘膜在形成于其上的栅电极的附近具有其他的氮浓度峰值。
3.根据权利要求1所述的半导体装置，其特征是，在所述第1栅极绝缘膜与所述半导体基板的界面上所具有的氮浓度峰值的浓度值在4atm％以上。
4.根据权利要求1所述的半导体装置，其特征是，在所述第2栅极绝缘膜、所述第3栅极绝缘膜及所述第4栅极绝缘膜所对应的栅电极的附近所具有的氮浓度峰值的浓度值在8atm％以上。
5.根据权利要求1所述的半导体装置，其特征是，在所述第2栅极绝缘膜、所述第3栅极绝缘膜及所述第4栅极绝缘膜所对应的栅电极的附近所具有的氮浓度峰值从与该对应的栅电极的界面开始存在于1nm以下的范围中。
6.根据权利要求1所述的半导体装置，其特征是，所述第2栅极绝缘膜及所述第4栅极绝缘膜各自的与所述半导体基板的界面的氮浓度在3atm％以下。
7.根据权利要求1所述的半导体装置，其特征是，形成于所述第1栅极绝缘膜及所述第3栅极绝缘膜的各自之上的栅电极包括n型多晶硅膜，形成于所述第2栅极绝缘膜及所述第4栅极绝缘膜的各自之上的栅电极包括p型多晶硅膜。
8.一种半导体装置的制造方法，其特征是，具备：
工序a，通过将设置了第1p型半导体区域、第1n型半导体区域、第2p型半导体区域及第2n型半导体区域的半导体基板氧化而在所述各区域上形成第1绝缘膜、
工序b，通过在含有氮的气氛中对所述第1绝缘膜进行热氧氮化处理而在所述各区域上形成在与所述半导体基板的界面上具有氮浓度峰值的第2绝缘膜、
工序c，通过将形成于所述第1n型半导体区域、所述第2p型半导体区域及所述第2n型半导体区域的各自之上的所述第2绝缘膜选择性地除去而仅在所述第1p型半导体区域上残留所述第2绝缘膜、
工序d，通过在抑制残存于所述第1p型半导体区域上的所述第2绝缘膜的膜厚的增加的同时将所述半导体基板氧化而在所述第1n型半导体区域、所述第2p型半导体区域及所述第2n型半导体区域的各自之上形成第3绝缘膜、
工序e，通过将形成于所述第2p型半导体区域及所述第2n型半导体区域的各自之上的所述第3绝缘膜选择性地除去而使所述第3绝缘膜仅残存于所述第1n型半导体区域之上并且使所述第1p型半导体区域上的所述第2绝缘膜残留、
工序f，通过在抑制残存于所述第1p型半导体区域上的所述第2绝缘膜的膜厚的增加及残存于所述第1n型半导体区域上的所述第3绝缘膜的膜厚的增加的同时将所述半导体基板氧化而在所述第2p型半导体区域及所述第2n型半导体区域的各自之上形成具有比所述第2绝缘膜的膜厚及所述第3绝缘膜的膜厚更小的膜厚的第4绝缘膜、
工序g，通过将所述第1p型半导体区域上的所述第2绝缘膜、所述第1n型半导体区域上的所述第3绝缘膜以及所述第2p型半导体区域及所述第2n型半导体区域的各自之上的第4绝缘膜暴露在氮等离子体中而在所述第1p型半导体区域上形成成为第1n沟道型MOS晶体管的栅极绝缘膜的并且在其表面部及与所述半导体基板的界面上分别具有氮浓度峰值的第5绝缘膜，在所述第1n型半导体区域上形成成为第1p沟道型MOS晶体管的栅极绝缘膜的并且仅在其表面部上具有氮浓度峰值的第6绝缘膜，在所述第2p型半导体区域及所述第2n型半导体区域的各自之上形成成为第2n沟道型MOS晶体管的栅极绝缘膜及第2p沟道型MOS晶体管的栅极绝缘膜的并且仅在其表面部上具有氮浓度峰值的第7绝缘膜，
所述第7绝缘膜具有比所述第5绝缘膜的膜厚及所述第6绝缘膜的膜厚更小的膜厚。
9.根据权利要求8所述的半导体装置的制造方法，其特征是，在所述工序d中，按照使所述第2绝缘膜的膜厚和所述第3绝缘膜的膜厚达到同等的方式将所述半导体基板氧化。
10.根据权利要求8所述的半导体装置的制造方法，其特征是，在所述工序g之后，还具备：
工序h，在所述半导体基板上堆积硅膜、
工序i，通过向所述第1p型半导体区域及所述第2p型半导体区域的各自之上的所述硅膜中选择性地导入n型杂质而在所述第1p型半导体区域及所述第2p型半导体区域的各自之上形成n型硅膜、
工序j，通过向所述第1n型半导体区域及所述第2n型半导体区域的各自之上的所述硅膜中选择性地导入p型杂质从而在所述第1n型半导体区域及所述第2n型半导体区域的各自之上形成p型硅膜、
工序k，通过对所述n型硅膜及所述p型硅膜分别图案处理而在所述第1p型半导体区域上夹隔所述第5绝缘膜形成第1n型栅电极，在所述第1n型半导体区域上夹隔所述第6绝缘膜形成第1p型栅电极，在所述第2p型半导体区域及所述第2n型半导体区域的各自之上夹隔所述第7绝缘膜形成第2n型栅电极及第2p型栅电极、
工序l，通过在所述第1p型半导体区域的所述第1n型栅电极的两侧及所述第2p型半导体区域的所述第2n型栅电极的两侧分别形成成为源区域及漏区域的n型杂质层并且在所述第1n型半导体区域的所述第1p型栅电极的两侧及所述第2n型半导体区域的所述第2p型栅电极的两侧分别形成成为源区域及漏区域的p型杂质层从而在所述第1p型半导体区域上形成第1n沟道型MOS晶体管，在所述第1n型半导体区域上形成第1p沟道型MOS晶体管，在所述第2p型半导体区域上形成第2n沟道型MOS晶体管，在所述第2n型半导体区域上形成第2p沟道型MOS晶体管。
11.根据权利要求8所述的半导体装置的制造方法，其特征是，在所述工序b中，使用单张纸式的灯热处理装置，在含有一氧化氮或一氧化二氮的气氛中对所述第1绝缘膜进行热氧氮化处理。
12.根据权利要求8所述的半导体装置的制造方法，其特征是，在所述工序d及工序f当中的至少一方的工序中，使用单张纸式的灯热处理装置，将该装置的小室内保持2667Pa以下的压力并且向该小室内导入氢气及氧气，利用被该装置加热了的所述半导体基板表面的热使所述氢气和所述氧气反应，利用由其生成的氧活性基将所述半导体基板氧化。
CNA2005100921498A 2004-09-02 2005-08-23 半导体装置及其制造方法 Pending CN1744318A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004255406 2004-09-02
JP2004255406A JP2006073796A (ja) 2004-09-02 2004-09-02 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN1744318A true CN1744318A (zh) 2006-03-08

Family

ID=35941865

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100921498A Pending CN1744318A (zh) 2004-09-02 2005-08-23 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US7247914B2 (zh)
JP (1) JP2006073796A (zh)
KR (1) KR20060053885A (zh)
CN (1) CN1744318A (zh)
TW (1) TW200620414A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110233095A (zh) * 2018-03-05 2019-09-13 中芯国际集成电路制造(上海)有限公司 栅介质层、场效应管的制造方法及场效应管器件

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4704101B2 (ja) * 2005-05-06 2011-06-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100648194B1 (ko) * 2005-07-27 2006-11-23 삼성전자주식회사 반도체 장치의 제조 방법
US8008214B2 (en) * 2005-12-16 2011-08-30 Samsung Electronics Co., Ltd. Method of forming an insulation structure and method of manufacturing a semiconductor device using the same
US20080009127A1 (en) * 2006-07-04 2008-01-10 Hynix Semiconductor Inc. Method of removing photoresist
US7396776B2 (en) 2006-07-10 2008-07-08 International Business Machines Corporation Semiconductor-on-insulator (SOI) structures including gradient nitrided buried oxide (BOX)
JP2008270380A (ja) * 2007-04-18 2008-11-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8673720B2 (en) * 2009-03-27 2014-03-18 National Semiconductor Corporation Structure and fabrication of field-effect transistor having nitrided gate dielectric layer with tailored vertical nitrogen concentration profile
US9412640B2 (en) 2013-01-25 2016-08-09 GlobalFoundries, Inc. Semiconductor device including substrate contact and related method
US11527625B1 (en) * 2019-07-02 2022-12-13 Marvell Asia Pte Ltd Electrical performance and reliability of a semiconductor device comprising continuous diffusion structures

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3746669B2 (ja) * 2000-10-17 2006-02-15 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2003347423A (ja) 2002-05-28 2003-12-05 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US7382023B2 (en) * 2004-04-28 2008-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fully depleted SOI multiple threshold voltage application

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110233095A (zh) * 2018-03-05 2019-09-13 中芯国际集成电路制造(上海)有限公司 栅介质层、场效应管的制造方法及场效应管器件

Also Published As

Publication number Publication date
US7247914B2 (en) 2007-07-24
JP2006073796A (ja) 2006-03-16
KR20060053885A (ko) 2006-05-22
TW200620414A (en) 2006-06-16
US20060043493A1 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
CN1744318A (zh) 半导体装置及其制造方法
CN1215554C (zh) 互补型金属氧化物半导体器件及其制造方法
CN1280920C (zh) 半导体装置及其制造方法
CN1282230C (zh) 半导体装置的制造方法及半导体装置
CN1271682C (zh) 具有不同厚度栅极绝缘膜的半导体器件的制造方法
CN1663051A (zh) 半导体器件及其制造方法
CN1599961A (zh) 半导体装置及其制造方法
CN1619817A (zh) 具有不同栅极介质的半导体器件及其制造方法
CN1670965A (zh) 源极及漏极中聚含掺质金属的晶体管
CN1280918C (zh) 参考电压半导体
CN1540757A (zh) 具应变通道的互补式金氧半导体及其制作方法
CN1505114A (zh) 半导体器件的制造方法
CN1713389A (zh) 非易失性半导体存储器件及其制造方法
CN1457508A (zh) 绝缘膜的形成方法和半导体装置的制造方法
CN1956219A (zh) 半导体装置及其制造方法
CN1956194A (zh) 半导体装置及其制造方法
CN1858913A (zh) 半导体器件及其制造方法
CN1467824A (zh) 半导体器件及其制造方法
CN1620720A (zh) 基底绝缘膜的形成方法
CN1402307A (zh) 制作基极介电层的方法
JP2005064317A (ja) 半導体装置
CN1320653C (zh) 半导体集成电路器件
US20080135984A1 (en) Semiconductor device
CN1264225C (zh) 具有含氮栅绝缘膜的半导体器件及其制造方法
CN1301556C (zh) Cmos组件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication