CN1467824A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1467824A
CN1467824A CNA031406831A CN03140683A CN1467824A CN 1467824 A CN1467824 A CN 1467824A CN A031406831 A CNA031406831 A CN A031406831A CN 03140683 A CN03140683 A CN 03140683A CN 1467824 A CN1467824 A CN 1467824A
Authority
CN
China
Prior art keywords
semiconductor regions
film
silicon
silicon nitride
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031406831A
Other languages
English (en)
Other versions
CN100375269C (zh
Inventor
�y��ƽ
辻川真平
峰利之
由上二郎
橫山夏樹
山内豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Publication of CN1467824A publication Critical patent/CN1467824A/zh
Application granted granted Critical
Publication of CN100375269C publication Critical patent/CN100375269C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明的课题是提供通过在不对硅衬底表面造成损伤和污染的情况下有选择地形成氮化硅膜而在同一硅衬底内形成种类不同的多个栅绝缘膜而构成的半导体器件及其制造方法。在硅衬底的表面上形成氧化硅膜之后除去其一部分、在除去了氧化硅膜的衬底面上形成氮化硅膜，同时在未除去而留下的氧化硅膜的表面上导入氮。除此以外，利用化学气相淀积法在硅衬底的表面上淀积氧化硅膜之后除去其一部分、在除去了氧化硅膜的衬底面上形成氮化硅膜，同时在未除去而留下的氧化硅膜的表面上导入氮，接着溶解并除去导入了氮的氧化硅膜以使衬底表面露出，对已露出的硅衬底的表面和上述氮化硅膜进行氧化。

Description

半导体器件及其制造方法
技术领域
本发明涉及集成了MOS(金属氧化物半导体)器件而构成的半导体器件、特别是涉及具有多个不同种类的MOS器件用栅绝缘膜的半导体器件及其制造方法。
背景技术
在以MOS晶体管等的MOS器件为基本构成要素的半导体器件中，大多混合地存在存储单元部和外围电路部、数字电路部和模拟电路部、要求高速工作的元件和要求低功耗工作的元件等的性能要求不同的MOS器件。为了适应不同MOS器件各自的性能要求，形成栅绝缘膜互不相同的多种MOS器件是有效的，作为实现这一点的技术，有多水准栅绝缘膜技术。具有通过混合地存在互不相同的栅绝缘膜、例如具有多个膜厚水准的氧化硅膜而形成的多个MOS器件的半导体器件已实现了批量生产。
在此，使用图8叙述形成由2种膜厚水准的氧化硅膜构成的2种栅绝缘膜的现有技术的例子。在硅衬底1的表面上利用众所周知的浅槽元件隔离法形成了元件隔离槽2后，利用同时流入了流量为10升/分的氧和0.5升/分的氢的热解氧化在800℃下在硅衬底1上形成膜厚为7.7nm的氧化硅膜3(图8a)。
其次，在晶片的整个面上涂敷抗蚀剂4(图8b)，进行通常的构图，除去一部分抗蚀剂(图8c)。在该时刻，将衬底1分成被抗蚀剂4涂敷的区域1和未被抗蚀剂4涂敷的区域2。
接着，用氢氟酸水溶液除去区域2的栅绝缘膜3(图8d)，接着，利用含有硫酸和过氧化氢的水溶液溶解并除去抗蚀剂4(图8e)。进行由含有氨和过氧化氢水的水溶液进行的清洗(以下称为「SC-1清洗」)和由含有盐酸和过氧化氢水的水溶液进行的清洗(以下称为「SC-2清洗」)以除去表面的污染。再者，通过在进行了SC-1清洗和稀氢氟酸清洗之后在800℃下进行热解氧化，形成作为膜厚为4nm的氧化硅膜的栅绝缘膜5和作为膜厚为8nm的氧化硅膜的栅绝缘膜6。
但是，因为近年来对于MOS器件的高速化和低电压化的要求，栅绝缘膜的薄膜化的进展很快。其结果，贯通绝缘膜而漏泄的电流即栅漏泄电流增大的问题及栅电极中的硼穿过栅绝缘膜扩散到硅衬底中的问题变得越来越显著。在形成多水准的栅绝缘膜的情况下，当然这些问题在最薄的栅绝缘膜中变得显著。
作为防止上述栅漏泄电流的增大及硼的扩散的对策，例如有在第1文献：美国文献「IEDM Technical Digest」(1995年发行)的第691页中公开的通过在氧化亚氮气体或一氧化氮气体的气氛中对氧化硅膜进行热处理来导入氮的方法，该方法已用于批量生产。
再者，如果进行栅绝缘膜的薄膜化以致按从电容换算的等效氧化膜膜厚达到2nm以下，则栅漏泄电流或硼的扩散的问题变得更为严重。此时，要求由具有更高氮浓度的Si-O-N三元系列的材料构成的栅绝缘膜，例如采用在第2文献：美国文献「Symposium on VLSITechnology Digest of Technical Papers」(2000年发行)的第116页中公开的使用活性氮来处理氧化硅膜的方法。根据该方法，与使用上述的在氧化亚氮气体或一氧化氮气体的气氛中进行热处理的方法相比，可在氧化硅膜中导入大量的氮。
另一方面，对于栅绝缘膜的薄膜化来说，不是从抑制上述的栅漏泄电流或硼扩散的观点出发，而是从防止氧化硅膜的膜厚均匀性恶化和由抗蚀剂产生的重金属污染的观点出发，例如在第3文献：特开2001-7217号公报中公开了形成以氮化硅为基本结构的栅绝缘膜的方法。
按照第3文献，如下述那样形成由氮化硅构成的栅绝缘膜。如图9中所示，在硅衬底91上形成阱层94并进而有选择地形成了元件隔离绝缘层92后，在没有元件隔离绝缘层92的整个区域上形成氮化硅膜95(图9a)，以抗蚀剂为掩摸，有选择地除去氮化硅膜95(图9b)。其后，进行在氧化气氛中的热处理，在除去了氮化硅膜95的区域上形成氧化硅膜，同时在留下氮化硅膜95的区域上形成对氮化硅膜进行了热氧化的膜，将其分别用作栅绝缘膜98和97(图9c)。
与在氧化硅膜中导入氮的上述情况相比，为了进一步抑制栅漏泄电流或硼的扩散，必须使用以氮化硅为基本结构的栅绝缘膜。
虽然观点不同，但存在第3文献中公开了的那样的氮化硅膜的薄膜化的例子。但是，为了形成多个不同种类的栅绝缘膜，在利用以抗蚀剂为掩摸的等离子刻蚀来除去氮化硅膜从而有选择地形成氮化硅膜的现有方法中，难以充分地抑制对硅衬底表面造成的损伤和污染。
再者，在氮化硅膜中不可避免地产生正的固定电荷。如果存在该正的固定电荷，则在MOS晶体管中不能得到充分的驱动电流。在以往，对这样的问题没有看到解决的方法，故实际情况是使用以氮化硅为基本结构的栅绝缘膜来形成多水准栅绝缘膜的技术尚未确立。
发明内容
本发明的主要目的在于提供通过在不对硅衬底表面造成损伤和污染的情况下有选择地形成氮化硅膜而在同一硅衬底内形成种类不同的多个栅绝缘膜而构成的半导体器件及其制造方法。
本发明附带的目的在于提供通过减少氮化硅膜中正的固定电荷而提高了MOS器件的电流驱动能力的半导体器件及其制造方法。
通过在硅衬底的表面上形成氧化硅膜之后除去其一部分并在除去了氧化硅膜的衬底面上形成氮化硅膜可有效地实现上述的主要目的。
由于通过除去氧化硅膜形成用来形成氮化硅膜的区域，故既可防止对硅衬底表面的损伤和污染，又可形成由氮化硅膜和含有氮的氧化硅膜构成的种类不同的栅绝缘膜。
本发明者发现了对氮化硅膜导入的氧使氮化硅膜中产生的正的固定电荷减少了，由此提高了MOS器件的驱动电流。本发明是基于这样的见解来进行的。即，通过利用氧化性气氛中的热处理在上述氮化硅膜中导入氧可有效地实现上述附带的目的。
再有，对于导入了氧的氮化硅膜即含有氧的氮化硅膜来说，希望氧导入前的膜厚为1.5nm以下。
此外，通过下述的工序也可有效地实现上述的主要目的，这些工序包括：利用化学气相淀积法在硅衬底的表面上淀积氧化硅膜之后除去其一部分并在除去了氧化硅膜的衬底面上形成氮化硅膜，溶解并除去由化学气相淀积法形成的上述氧化硅膜，使衬底表面露出，对已露出的硅衬底的表面和上述氮化硅膜进行氧化，形成实质上不包含氮的氧化硅膜和含有氧的氮化硅膜。
由于通过除去氧化硅膜形成用来形成氮化硅膜的区域，进而利用导入了氮的氧化硅膜的溶解除去来形成用来形成实质上不包含氮的氧化硅膜的区域，故既可防止对硅衬底表面的损伤和污染，又可形成由含有氧的氮化硅膜和实质上不包含氮的氧化硅膜构成的种类不同的栅绝缘膜。
附图说明
图1是说明本发明的半导体器件的制造方法的第1发明的实施例用的剖面图。
图2是预先形成的氧化硅膜中含有氮的情况下的完成膜厚的曲线图。
图3是说明在第1发明实施例中制造的半导体器件的剖面图。
图4是示出在第1发明实施例中制造的含有氧的氮化硅膜的组成的深度方向的分布图。
图5是示出在第1发明实施例中制造的含有氮的氧化硅膜的组成的深度方向的分布图。
图6是说明第2发明实施例的剖面图。
图7是说明第3发明实施例的剖面图。
图8是说明半导体器件的现有制造方法的剖面图。
图9是说明半导体器件的另一现有制造方法的剖面图。
具体实施方式
以下，参照附图中示出的几个发明实施例更详细地说明本发明的半导体器件及其制造方法。
<发明的实施例1>
使用图1和图2说明具有由含有氧的氮化硅膜构成的栅绝缘膜和由含有氮的氧化硅膜构成的栅绝缘膜的2种膜厚水准的半导体器件的制造方法。
在p型硅衬底1的表面上利用众所周知的浅槽元件隔离法形成了元件隔离槽2后，在使用光刻用抗蚀剂覆盖了所希望的区域的状态下注入B(硼)离子，在硅衬底的一部分区域上形成p阱(省略图示)。
接着，通过在800℃下进行干法氧化，在硅衬底1上形成膜厚为3nm的氧化硅膜3(图1a)。其次，在晶片的整个面上涂敷抗蚀剂4(图1b)，进行通常的构图，除去一部分抗蚀剂(图1c)。在该时刻，将衬底11分成被抗蚀剂4涂敷的区域1和未被抗蚀剂4涂敷的区域2。
接着，用氢氟酸水溶液除去区域2的氧化硅膜3(图1d)，接着，利用含有硫酸和过氧化氢的水溶液溶解并除去抗蚀剂4(图1e)。其后，进行SC-1清洗和SC-2清洗，以除去表面的污染。再者，为了除去由于上述的清洗处理而在区域2上形成的薄的氧化硅膜，进行SC-1清洗和稀氢氟酸清洗。在此，将区域1上的氧化硅膜3的膜厚减少到2nm。
接着，利用在氨气氛中的700℃的热处理在区域2的硅衬底1的表面上形成0.9nm的氮化硅膜，接着，利用由氮稀释为5％的氧化亚氮气氛中的900℃的热处理，在上述的氮化硅膜中导入氧，在区域2上形成含有氧的氮化硅膜21。在该过程中，由于氨气氛中的热处理和氧化亚氮气氛中的热处理而导入了氮，同时膜厚有一些增加，成为膜厚为2.5nm的含有氮的氧化硅膜22(图1f)。
通过在上述氨气氛中的热处理和在氧化亚氮气氛中的热处理之前的阶段中改变在区域1中存在的氧化硅膜3的膜厚，可控制含有氮的氧化硅膜22的膜厚，在上述氨气氛中的热处理和在氧化亚氮气氛中的热处理之前的阶段中的氧化硅膜3的膜厚与在区域1中完成的含有氮的氧化硅膜22的膜厚的关系如图2中所示。
根据以上所述，在区域1和区域2中分别形成了由含有氮的氧化硅膜22和含有氧的氮化硅膜21构成的不同的栅绝缘膜。接着，在两者的区域中制作n沟道型MOS晶体管，但由于制造方法的基本点在两者的区域中是共同的，故在此使用图3代表性地说明区域2中的MOS晶体管的制造方法。
在由含有氧的氮化硅膜21构成的栅绝缘膜上，利用将单硅烷用作源气体的众所周知的化学气相淀积法淀积厚度为200nm的多晶硅膜，用10kV的加速电压注入4×1015/cm2的P(磷)离子，使用光刻和刻蚀将其加工成所希望的尺寸，作成栅电极14。在此，用15kV的加速电压注入3×1014/cm2的As(砷)离子，形成扩散层15的低浓度区域。
其次，利用化学气相淀积法，使用单硅烷和氧化亚氮形成100nm的氧化硅膜，接着通过对其进行各向异性干法刻蚀，形成由氧化硅构成的侧壁16。用30kV的加速电压注入2×1015/cm2的P离子，形成扩散层15的高浓度区域。其次，进行950℃30秒的热处理，对在扩散层15中注入的As离子和P离子进行电激活。
在进行了上述的热处理后，利用等离子化学气相淀积法，使用四乙氧基硅烷(Si(OC2H5)4)淀积600nm的氧化硅膜，通过对其进行化学机械抛光进行平坦化，形成层间绝缘膜17。使用光刻和干法刻蚀在层间绝缘膜17中开出接触孔，使用化学气相淀积法和溅射法将钨淀积到接触孔内，利用光刻和干法刻蚀对其加工，作成布线18。
经过以上的工序，在区域2上制作具有图3中示出的结构的n沟道型MOS晶体管。在区域1上也用同样的方法制作n沟道型MOS晶体管。
在此，在阱中注入了B(硼)的III族元素的离子，在栅电极14、扩散层15中注入了As和P的V族元素的离子，也可使所注入的杂质离子的类型相反，在阱中注入V族元素的离子，在栅电极14、扩散层15中注入III族元素的离子，来制作p沟道型MOS晶体管，也可在同一硅衬底上形成n沟道型MOS晶体管和p沟道型MOS晶体管以构成CMOS器件。
再有，作为含有氧的氮化硅膜21的形成工序，记述了在使用氨的热的氮化处理后在氧化亚氮气氛中进行热处理的情况，但即使在使用了活性氮的氮化处理来代替使用氨的热的氮化处理的情况下，也可得到同样的结果。在形成1nm以下的薄的氮化硅膜的情况下，与使用氨的热的氮化处理相比，虽然膜厚的控制性差，但在膜的微观的均匀性方面良好。
在含有氧化亚氮的气氛中的热处理的目的是：通过在膜中导入氧，使原来在氮化硅膜中存在的正的固定电荷减少及减少在氮化硅膜中和与硅衬底的界面上存在的电荷俘获能级。正的固定电荷或电荷俘获能级使MOS晶体管的驱动电流减少。
再有，也可进行在干燥氧的气氛中的热处理(以后称为干法氧化)或在含有水蒸气和氧的气氛中的热处理(以后称为湿法氧化)，但有时在完成状态的等效氧化膜膜厚的控制性和抑制栅漏泄电流的效果方面较差。
关于由氮化硅膜21构成的栅绝缘膜的形成工序中的氮化硅的形成条件和含有氧化亚氮气氛的气氛中的热处理条件，可考虑最终的等效氧化膜膜厚的目标值来决定。关于在氧化亚氮气氛中的热处理，对于不同的氮化硅形成条件来说，电特性分别为最佳的氧化亚氮气氛中的热处理条件是不同的。
最初形成的氮化硅膜的膜厚越厚，如果不在高温或长时间内进行氧化亚氮气氛中的热处理，则越不能减少膜中的能级或固定电荷。如果最初形成的氮化硅膜厚超过1.5nm，则即使在高温、长时间内进行氧化亚氮气氛中的热处理的情况下，以热氧化膜为基准的平带电压的朝向负方向的偏移也超过0.2V。即，阈值电压的调整变得困难，同时不能忽略因膜中的正的固定电荷引起的沟道中的电荷的散射，晶体管的电流驱动能力下降。
例如在形成了1.5nm的氮化硅之后进行在氧化亚氮气氛中的热处理以形成含有氧的氮化硅栅绝缘膜的情况下，电特性为合适的氧化亚氮气氛中的热处理例如是950℃、10分。即使在该情况下，以热氧化膜为基准的平带电压的朝向负方向的偏移为0.25V，等效氧化膜膜厚为2.5nm。
此外，与2.5nm的热氧化膜相比，用作n沟道型MOS晶体管的栅绝缘膜的情况的电流驱动能力约为85％。在使预先形成的氮化硅膜厚到1.5nm以上的情况下，电流驱动能力的下降与其相比更为显著。即，将导入了氧的氮化硅膜用作栅绝缘膜而有实用价值的情况是最初形成的氮化硅膜的膜厚为1.5nm以下、完成状态下的等效氧化膜膜厚为2.5nm以下的情况。
为了研究在氮化硅膜中导入了氧的形态，在没有图形的硅衬底上形成了1.3nm的氮化硅膜后，制作进行了由氮稀释为5％的氧化亚氮气氛中的800℃、10分的热处理的试样，重复进行使用了HF水溶液的湿法刻蚀和X线光电子分光的测定，取得了组成的深度方向的剖面分布，该分布如图4中所示。在氮化硅表面的0.5nm以下形成接近于二氧化硅的组成的部分，同时可知在氮化硅与硅衬底的界面上导入了氧。即，膜中的氧浓度在氮化硅的表面和氮化硅与硅衬底的界面上为最大。换言之，膜中的氧浓度在氮化硅的表面和氮化硅与硅衬底的界面之间的膜中间为最小。
以上所述的氮化硅膜的结构在以下叙述的发明的实施例2、3中也是共同的。
在此，先谈谈现有技术中制造的以硅、氧和氮为主要构成元素的绝缘膜的组成分布。首先，在使用氧化亚氮和一氧化氮在氧化硅膜中导入了氮的情况下(上述的第1文献)，在氧化硅与硅衬底的界面上有选择地导入氮，即，氮浓度在氧化硅与硅衬底的界面上为最大。其次，在使用活性氮在氧化硅膜中导入了氮的情况下(上述的第2文献)，在氧化硅的表面上导入氮，即，氮浓度在氧化硅的表面附近为最大。因而，组成分布与作为本发明的核心的含有氧的氮化硅膜明显地不同。换言之，在形成了氮化硅膜之后在其中导入了氧的膜与在形成了氧化硅膜之后在其中导入了氮的膜中其组成的膜厚方向的分布有很大的不同。因此，在本说明书中，将含有氧的氮化硅膜与含有氮的氧化硅膜明确地区别开来。
根据以上所述，在区域2上制作了n沟道型MOS晶体管，但也将同样的晶体管制造方法应用于区域1，在同一硅衬底上制作了具有2种不同的栅绝缘膜的n沟道型MOS晶体管。
从电容的测定求出的栅绝缘膜的等效氧化膜膜厚在区域1中是2.5nm，在区域2中是1.6nm。此外，区域2的MOS晶体管的栅漏泄电流与将膜厚为1.6nm的氧化硅膜作为栅绝缘膜的MOS晶体管的栅漏泄电流相比，可减少到1/40。在区域2上制作的栅长为1μm的n沟道型MOS晶体管中，在栅电压和漏电压都为1V的偏置条件下测定的漏电流的值与将膜厚为1.6nm的氧化硅膜作为栅绝缘膜的MOS晶体管的漏电流的值相比，为97％，是良好的。
此外，使用上述的p沟道型MOS晶体管的制造方法制作p沟道型MOS晶体管，研究了从由被硼掺杂的多晶构成的栅电极朝向硅衬底的硼的扩散。在区域2上制作的含有氧的氮化硅膜21与膜厚为1.6nm的氧化硅膜相比，可知在衬底中漏泄的硼可减少到1/100以下。膜中包含的大量的氮阻止了硼的扩散。
这样，可在同一晶片上形成等效氧化膜膜厚为1.6nm的、栅漏泄电流可减少到氧化硅膜的1/40、且电流驱动能力良好的、硼的扩散抑制力非常强的含有氧的氮化硅膜21和等效氧化膜膜厚为2.5nm的含有氮的氧化硅膜22二种栅绝缘膜而不对硅衬底表面造成损伤和污染。此外，可通过使在区域1上形成的氧化硅膜3的膜厚变化来控制含有氮的氧化硅膜22的膜厚。
在此，谈谈在区域1上形成的含有氮的氧化硅膜22的组成。利用二次离子质量分析进行含有氮的氧化硅膜22的硅、氧、氮的分析的情况如图5中所示。利用氧化亚氮或一氧化氮气氛中的热处理，与在氧化硅膜中导入氮的情况相同，可知在氧化硅膜与硅衬底的界面上导入了氮。即，氮浓度在氧化硅膜与硅衬底的界面上为最大(也是极大)。
此外，通过将以上示出的本发明的实施例与在同一硅衬底上形成具有多种膜厚水准的氧化硅膜的现有的方法组合起来，可扩展成在同一硅衬底上形成3种以上的栅绝缘膜。例如，在同一硅衬底上形成具有多种膜厚水准的氧化硅膜后，在有选择地除去了其一部分后，通过进行氨气氛中的热处理和氧化亚氮气氛中的热处理，可在同一硅衬底上形成含有氧的氮化硅膜和多种含有氮的氧化硅膜。
<发明的实施例2>
使用图6说明具有由含有氧的氮化硅膜构成的栅绝缘膜和由实质上不含有氮的氧化硅膜构成的栅绝缘膜的2种膜厚水准的半导体器件的制造方法。
在硅衬底1的表面上利用众所周知的浅槽元件隔离法形成了元件隔离槽2后，利用将单硅烷和氧化亚氮作为源气体的化学气相淀积法淀积膜厚为10nm的氧化硅膜31(图6a)。
其次，在晶片的整个面上涂敷抗蚀剂4，进行通常的构图，除去一部分抗蚀剂(图6b)。在该时刻，将衬底1分成被抗蚀剂4涂敷的区域1和未被抗蚀剂4涂敷的区域2。
接着，用氢氟酸水溶液除去区域2的氧化硅膜31，其次，利用含有硫酸和过氧化氢的水溶液溶解并除去抗蚀剂4(图6c)。其后，进行SC-1清洗和SC-2清洗，以除去表面的污染。再者，进行SC-1清洗和氢氟酸水溶液清洗以使区域2的硅衬底表面露出。利用该氢氟酸水溶液的清洗，将区域1上的氧化硅膜31的膜厚从10nm减少到5nm。
接着，利用在氨气氛中的700℃的热处理在区域2的硅衬底表面上形成0.9nm的氮化硅膜，接着，利用由氮稀释为5％的氧化亚氮气氛中的900℃的热处理，在上述的氮化硅膜中导入氧，形成含有氧的氮化硅膜32。此时，区域1上的氧化硅膜3的膜厚增加到5.8nm，同时导入氮，成为含有氮的氧化硅膜33(图6d)。
接着，利用氢氟酸水溶液溶解并除去区域1中的含有氮的氧化硅膜33。虽说对上述含有氮的氧化硅膜33施加了氨气氛中和氧化亚氮气氛中的热处理，但由于原来是利用化学气相淀积法形成的氧化硅膜，故与利用通常的热的氧化处理形成的所谓硅的热氧化膜相比，由氢氟酸水溶液引起的溶解速度较快。因此，利用溶解4nm的热氧化膜那样的溶解处理，就完全除去上述含有氮的氧化硅膜33。
另一方面，关于在区域2上形成的含有氧的氮化硅膜32，虽然在上部形成的接近于氧化硅的组成的部分被氢氟酸水溶液很快地溶解，但处于其下部的具有接近于氮化硅的组成的部分因氢氟酸水溶液引起的刻蚀率较慢，即使进行上述溶解4nm的热氧化膜的刻蚀，也几乎不溶解。这样，利用上述氢氟酸水溶液的溶解处理，成为在区域1上硅衬底露出、在区域2上只除去了含有氧的氮化硅膜32的上部的具有接近于氧化硅组成的部分的状态(图6e)。
接着，利用含有干燥氧气的气氛中的热处理、即干法氧化，在区域1的硅衬底上形成氧化硅膜34。此时，在区域2的含有氧的氮化硅膜32中进一步导入氧，在上部再次形成具有接近于氧化硅组成的部分(图6f)。
由化学气相淀积法形成的氧化硅膜31的淀积的作用在于准备实现图6e中示出的那样的只在区域2上存在含有氧的氮化硅的结构。在对氧化硅膜31施加了氨气氛中和氧化亚氮气氛中的热处理后，可在氢氟酸水溶液中快速地溶解，例如，也可以是利用采用四乙氧基硅烷等的有机材料的化学气相淀积法淀积的氧化硅膜。
作为实现图6e中示出的那样的结构的方法，除了上述的方法，也可考虑下述的方法：在区域1上与区域2同样地也形成n沟道型MOS晶体管，在利用使用了抗蚀剂的构图保护了区域2的状态下，除去区域1上的含有氧的氮化硅膜的方法。但是，含有氧的氮化硅膜对于氢氟酸水溶液的溶解速度慢，难以进行氢氟酸水溶液的溶解除去。虽然对于保持为约180℃的高温的磷酸水溶液可快速地溶解含有氧的氮化硅膜，但难以进行抗蚀剂的保护。作为由水溶液进行的溶解除去的方法外，也可考虑使用干法刻蚀或等离子处理的方法，但这些方法在区域1的硅衬底中造成损伤。于是，本发明的实施例中叙述的预先在区域1上利用化学气相法形成氧化硅膜31、之后将其溶解并除去的方法是最佳的。
在区域1上形成的氧化硅膜34的膜厚可利用形成该膜用的干法氧化条件来控制。但是，如果在该区域1上形成的氧化硅膜34的膜厚越厚，即干法氧化条件为高温或长时间，则进行对区域2的含有氧的氮化硅膜32的氧的导入，膜厚就越变厚。此外，上述含有氧的氮化硅膜32的组成越来越接近于氧化硅，与氧化膜相比，丧失了漏泄电流小的优点。
当然，考虑上述干法氧化条件，通过使之前的工序的氧化亚氮气氛中的热处理条件为短时间或低温，可进行某种程度的调整。但是，在本发明者的研究结果中，如果在区域1上形成的氧化硅膜34的膜厚超过6nm，则在区域2上形成的含有氧的氮化硅膜的膜厚显著地增加，就没有实用价值了。此外，当然也可用干法氧化以外的方法进行在区域1上的氧化硅膜34的形成，例如也可采用湿法氧化，但此时与干法氧化相比，对于氮化硅膜的氧的导入就更多了，在区域2上形成的含有氧的氮化硅膜32的等效氧化膜膜厚进一步加厚了。
此外，在完成状态下，当然在区域1上也可不形成实质上不含有氮的氧化硅膜而是形成含有氮的氧化硅膜，在区域1上形成了氧化硅膜后，例如在含有一氧化氮或氧化亚氮的气氛中进行热处理即可。但是，本发明的实施例与前面示出的发明的实施例1相比，其特征在于能形成实质上不含有氮的氧化硅膜。为了在同一硅衬底上形成导入了氧的氮化硅膜和含有氮的氧化硅膜，发明的实施例1中叙述的方法是合适的，另外，也可使在区域1上形成的氧化硅膜厚为6nm以上。
将与发明的实施例1中叙述的同样的n沟道型MOS晶体管的制作方法与以上的在区域1和2上形成不同的栅绝缘膜的次序组合起来，在同一硅衬底上制作了具有2种不同的栅绝缘膜的n沟道型MOS晶体管。
利用干法氧化进行区域1上的氧化硅膜的形成，使膜厚为2.5nm。从电容的测定求出的栅绝缘膜的等效氧化膜膜厚在区域1上为2.5nm，在区域2上为1.6nm。此外，区域2的MOS晶体管的栅漏泄电流与将膜厚为1.5nm的氧化硅膜作为栅绝缘膜的MOS晶体管的栅漏泄电流相比，可减少到1/10。
关于在区域1上制作的栅长为1μm的MOS晶体管，如果在漏电压为50mV的偏置条件下测定跨导，与发明的实施例1中在区域1上制作的MOS晶体管相比，跨导的最大值大了12％。如果考虑哪个栅绝缘膜的等效氧化膜膜厚都是2.5nm，则在发明的实施例2中在区域1上制作的不含有氮的氧化硅膜与在发明的实施例2中在区域1上制作的含有氮的氧化硅膜相比，沟道中的电子的迁移率的最大值变大了。这是对于例如模拟元件来说所希望的特性。
这样，可在同一晶片上形成等效氧化膜膜厚为1.6nm的、栅漏泄电流可减少到氧化硅膜的1/10、且电流驱动能力良好的、硼的扩散抑制力非常强的含有氧的氮化硅膜32和等效氧化膜膜厚为2.5nm的实质上不含有氮的氧化硅膜22的二种栅绝缘膜而不对硅衬底表面造成损伤和污染。
<发明的实施例3>
使用图7说明具有由含有氧的氮化硅膜构成的栅绝缘膜、由实质上不含有氮的氧化硅膜构成的栅绝缘膜和由含有氮的氧化硅膜构成的栅绝缘膜的3种膜厚水准的半导体器件的制造方法。
在硅衬底1的表面上利用众所周知的浅槽元件隔离法形成了元件隔离槽2后，通过在850℃下进行湿法氧化，在硅衬底1上形成膜厚为10nm的氧化硅膜41。
其次，在晶片的整个面上涂敷抗蚀剂4，进行通常的构图，除去一部分抗蚀剂(图7a)。在该时刻，在衬底1上被抗蚀剂4涂敷的部分形成区域1。
接着，用氢氟酸水溶液除去区域1以外的氧化硅膜41，其次，利用含有硫酸和过氧化氢的水溶液溶解并除去抗蚀剂4(图7b)。其后，进行SC-1清洗和SC-2清洗，以除去表面的污染。再者，在进行了SC-1清洗和稀氢氟酸清洗之后，利用将单硅烷和氧化亚氮作为源气体的化学气相淀积法淀积膜厚为5nm的氧化硅膜42。
接着，在晶片的整个面上涂敷抗蚀剂43，进行通常的构图，只在区域1以外的区域中的一部分上留下抗蚀剂43(图7c)。留下了该抗蚀剂43的区域为区域2，区域1、2以外的剩下的区域为区域3。
利用氢氟酸水溶液溶解并除去区域1和3的氧化硅膜2，接着，利用含有硫酸和过氧化氢的水溶液溶解并除去抗蚀剂43(图7d)。利用该清洗，减薄区域1上的氧化硅膜41的膜厚，使其膜厚为9nm。其后，进行SC-1清洗和SC-2清洗，以除去表面的污染。
再者，在进行了SC-1清洗和稀氢氟酸清洗之后，利用在氨气氛中的700℃的热处理在区域3上形成0.9nm的氮化硅膜，接着，通过利用由氮稀释为5％的氧化亚氮气氛中的900℃的热处理在上述的氮化硅膜中导入氧，在区域3上形成含有氮的氧化硅膜44(图7e)。此时，在区域1上的氧化硅膜41中导入氮。此外，也在区域2上的氧化硅膜42中导入氮。
接着，利用氢氟酸水溶液溶解并除去区域2上的氧化硅膜42。该区域2上的氧化硅膜42原来是利用化学气相淀积法来形成的膜，对于氢氟酸水溶液的溶解速度比热氧化膜快。因而，在上述区域2上的氧化硅膜42的溶解除去之间，对于区域1上的氧化硅膜41来说，只溶解约减少3nm膜厚的程度，其膜厚为6nm。此外，关于区域3的导入了氧的氮化硅膜44，只是溶解其上部形成的接近于氧化硅膜组成的部分，其下部存在的接近于氮化硅的组成的部分几乎不溶解(图7f)。
其次，利用800℃的干法氧化，在区域2的已露出的硅衬底上形成2.5nm的氧化硅膜45。在该干法氧化工序中，区域1上的氧化硅膜41的膜厚从6nm增加到7nm。同时，在区域3上的含有氮的氧化硅膜44中进一步导入氧，在上部再次形成具有接近于氧化硅的组成的部分(图7g)。
这样，在区域1上形成膜厚为7nm的含有氮的氧化硅膜41，在区域2上形成膜厚为2.5nm的实质上不含有氮的氧化硅膜45，在区域3上形成膜厚为7nm的含有氧的氮化硅膜44，在同一硅衬底上可形成3种栅绝缘膜。
将以上所述的在同一硅衬底上形成3种栅绝缘膜的次序与发明的实施例1中所述的MOS晶体管的形成方法组合起来，在同一硅衬底上制作了具有3种不同的栅绝缘膜的n沟道型MOS晶体管。
从电容的测定求出的栅绝缘膜的等效氧化膜膜厚在区域1上为6.9nm，在区域2上为2.5nm，在区域3上为1.6nm。各区域上形成的晶体管分别以电源电压为3.3V的输入输出部分的元件、模拟电路部的元件、在0.8～1.4V下工作的高速逻辑电路部分的元件为对象。
区域2的栅绝缘膜45的特性当然与通常的膜厚为2.5nm的热氧化膜的特性类似。此外，在区域3上形成的含有氧的氮化硅膜44的特性与在发明的实施例3中在区域2上形成的含有氧的氮化硅膜的特性类似。即，与膜厚为1.6nm的现有的热氧化膜相比，漏泄电流约减少到1/10。
关于在区域1上形成的含有氮的氧化硅膜41，在其形成过程中，在一度形成了膜厚为10nm的氧化硅膜后，经过氢氟酸水溶液的溶解处理，其膜厚减少到6nm，其后再次进行干法氧化，形成膜厚为7nm的氧化硅膜。对于这样的绝缘膜形成中的溶解处理来说，存在对膜的绝缘破坏寿命产生影响的情况，但一般来说，利用溶解处理后的再次的干法氧化处理，绝缘破坏寿命得到了恢复。
这里，为了评价区域1上的氧化硅膜41的绝缘破坏寿命，测定了在区域1上制作的栅长为15μm、栅宽为15μm的n沟道型MOS晶体管的绝缘破坏寿命。设想了3.3V中的使用的寿命预测的结果为10000年以上，判明了完全没有问题。
这样，可在同一晶片上形成等效氧化膜膜厚为1.6nm的、栅漏泄电流可减少到氧化硅膜的1/10、且电流驱动能力良好的、硼的扩散抑制力非常强的含有氧的氮化硅膜44、等效氧化膜膜厚为6.9nm的含有氮的氧化硅膜41和等效氧化膜膜厚为2.5nm的实质上不含有氮的氧化硅膜22的三种栅绝缘膜而不对硅衬底表面造成损伤和污染。
按照本发明，可在同一晶片上制作分别以等效氧化膜膜厚为2nm以下的、栅漏泄电流比现有的氧化硅膜小的、显示出硼的扩散的抑制效果好的特性的含有氧的氮化硅膜和所希望的膜厚的氧化硅膜为栅绝缘膜的MOS晶体管。特别是对于氧化硅膜来说，如果为6nm以下的膜厚，则可作成实质上不含有氮的氧化硅膜。通过使用以上的栅绝缘膜，既可在同一芯片上混合地存在高速MOS器件、高耐压MOS器件、模拟电路的MOS器件等的多种MOS器件，又可分别实现其高的性能。

Claims (13)

1.一种半导体器件的制造方法，其特征在于，具有下述工序：
通过在硅半导体衬底的表面上有选择地形成元件隔离用的场绝缘层来形成互相隔离的第1半导体区域和第2半导体区域的工序；在该第1半导体区域和该第2半导体区域的表面上形成氧化硅膜的工序；为了使该第2半导体区域的表面露出而除去在该第2半导体区域的表面上形成的氧化硅膜的工序；通过对该第1半导体区域的氧化硅膜和已露出的该第2半导体区域的表面进行氮化在该第1半导体区域上形成含有氮的氧化硅膜且在该第2半导体区域上形成氮化硅膜的工序；以及分别将该含有氮的氧化硅膜和该氮化硅膜作为栅绝缘膜使用而分别在该第1半导体区域和该第2半导体区域上形成MOS器件的工序。
2.如权利要求1中所述的半导体器件的制造方法，其特征在于：
还具有通过对上述氮化硅膜进行氧化在上述第2半导体区域上形成含有氧的氮化硅膜的工序。
3.如权利要求2中所述的半导体器件的制造方法，其特征在于：
在上述第2半导体区域上形成的氧化前的上述氮化硅膜的膜厚为1.5nm以下，在该第2半导体区域上形成的上述含有氧的氮化硅膜的等效氧化膜膜厚为2.5nm以下。
4.如权利要求1中所述的半导体器件的制造方法，其特征在于：
在上述第1半导体区域上形成含有氮的氧化硅膜且在上述第2半导体区域上形成氮化硅膜的工序中的氮化处理是在含有氨的气氛中进行的热处理。
5.如权利要求1中所述的半导体器件的制造方法，其特征在于：
在上述第1半导体区域上形成含有氮的氧化硅膜且在上述第2半导体区域上形成氮化硅膜的工序中的氮化处理是使用了活性氮的处理。
6.如权利要求2中所述的半导体器件的制造方法，其特征在于：
在上述第2半导体区域上形成含有氧的氮化硅膜的工序中的氧化处理是在含有氧化亚氮的气氛中进行的热处理。
7.如权利要求2中所述的半导体器件的制造方法，其特征在于：
在上述第2半导体区域上形成的上述含有氧的氮化硅膜的氧浓度在该氮化硅膜与该硅半导体衬底的界面和该氮化硅膜的表面之间的膜中间为最小。
8.一种半导体器件，具有：
利用在硅半导体衬底的表面上有选择地形成的元件隔离用的场绝缘层互相隔离的第1半导体区域和第2半导体区域；将在该第1半导体区域的表面上形成的含有氮的氧化硅膜作为栅绝缘膜使用的第1MOS器件；以及将在该第2半导体区域的表面上形成的含有氧的氮化硅膜作为栅绝缘膜使用的第2MOS器件，
上述含有氮的氧化硅膜的氮浓度在该氧化硅膜的表面或该氧化硅膜与上述硅半导体衬底的界面的任一个面上为最大，上述含有氧的氮化硅膜的氧浓度在该氮化硅膜与该硅半导体衬底的界面和该氮化硅膜的表面之间的膜中间为最小。
9.如权利要求8中所述的半导体器件，其特征在于：
在上述第2半导体区域的表面上形成的上述含有氧的氮化硅膜的等效氧化膜膜厚为2.5nm以下。
10.一种半导体器件的制造方法，其特征在于，具有下述工序：
通过在硅半导体衬底的表面上有选择地形成元件隔离用的场绝缘层来形成互相隔离的第1半导体区域和第2半导体区域的工序；利用化学气相淀积法在该第1半导体区域和该第2半导体区域的表面上淀积第1氧化硅膜的工序；为了使该第2半导体区域的表面露出而除去在该第2半导体区域的表面上淀积的第1氧化硅膜的工序；通过对该第1半导体区域的第1氧化硅膜和已露出的该第2半导体区域的表面进行氮化在该第1半导体区域上形成含有氮的氧化硅膜且在该第2半导体区域上形成氮化硅膜的工序；为了使该第1半导体区域的表面露出而除去在该第1半导体区域的表面上形成的该含有氮的氧化硅膜的工序；通过对已露出的该第1半导体区域的表面和该第2半导体区域的氮化硅膜进行氧化在该第1半导体区域上形成第2氧化硅膜且在该第2半导体区域上形成含有氧的氮化硅膜的工序；以及分别将该第2氧化硅膜和该含有氧的氮化硅膜作为栅绝缘膜使用而分别在第1半导体区域和该第2半导体区域上形成MOS器件的工序。
11.如权利要求10中所述的半导体器件的制造方法，其特征在于：
在上述第1半导体区域上形成第2氧化硅膜的工序中的氧化处理是在含有干燥氧的气氛中进行的热处理。
12.如权利要求10中所述的半导体器件的制造方法，其特征在于：
利用在上述含有干燥氧的气氛中的热处理形成的上述第2氧化硅膜的膜厚为6nm以下。
13.如权利要求10中所述的半导体器件的制造方法，其特征在于：
在上述第2半导体区域上形成的上述含有氧的氮化硅膜的氧浓度在该氮化硅膜与该硅半导体衬底的界面和该氮化硅膜的表面之间的膜中间为最小。
CNB031406831A 2002-06-07 2003-06-03 半导体器件及其制造方法 Expired - Fee Related CN100375269C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP166630/2002 2002-06-07
JP2002166630A JP4128396B2 (ja) 2002-06-07 2002-06-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1467824A true CN1467824A (zh) 2004-01-14
CN100375269C CN100375269C (zh) 2008-03-12

Family

ID=29706731

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031406831A Expired - Fee Related CN100375269C (zh) 2002-06-07 2003-06-03 半导体器件及其制造方法

Country Status (5)

Country Link
US (3) US6897104B2 (zh)
JP (1) JP4128396B2 (zh)
KR (1) KR100985284B1 (zh)
CN (1) CN100375269C (zh)
TW (1) TWI272697B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219348A (zh) * 2012-01-18 2013-07-24 佳能株式会社 光电转换装置、图像拾取系统和光电转换装置的制造方法
CN106571337A (zh) * 2015-10-13 2017-04-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN107093580A (zh) * 2016-02-17 2017-08-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN110828475A (zh) * 2018-08-13 2020-02-21 乐金显示有限公司 薄膜晶体管基板和显示装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623597B1 (ko) * 2004-07-06 2006-09-19 주식회사 하이닉스반도체 라디컬 산화에 의한 반도체 소자 제조 방법
US7626581B2 (en) * 2004-09-27 2009-12-01 Idc, Llc Device and method for display memory using manipulation of mechanical response
US7091079B2 (en) * 2004-11-11 2006-08-15 United Microelectronics Corp. Method of forming devices having three different operation voltages
KR100611784B1 (ko) * 2004-12-29 2006-08-10 주식회사 하이닉스반도체 다중 게이트절연막을 갖는 반도체장치 및 그의 제조 방법
JP2006253499A (ja) * 2005-03-11 2006-09-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP4872395B2 (ja) * 2006-03-15 2012-02-08 ヤマハ株式会社 シリコン酸化膜形成法、容量素子の製法及び半導体装置の製法
US7799649B2 (en) * 2006-04-13 2010-09-21 Texas Instruments Incorporated Method for forming multi gate devices using a silicon oxide masking layer
JP4156008B2 (ja) * 2007-02-15 2008-09-24 シャープ株式会社 半導体装置およびその製造方法
US7638396B2 (en) * 2007-03-20 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for fabricating a semiconductor device
US7633272B2 (en) * 2007-07-11 2009-12-15 Honeywell International Inc. Load-off transient acceleration generator control system
CN101621007A (zh) * 2008-07-03 2010-01-06 中芯国际集成电路制造(上海)有限公司 Sanos存储单元结构
DE102008035805B4 (de) * 2008-07-31 2013-01-31 Advanced Micro Devices, Inc. Herstellung von Gatedielektrika in PMOS- und NMOS-Transistoren
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101661768B1 (ko) * 2010-09-03 2016-09-30 엘지전자 주식회사 태양전지 및 이의 제조 방법
JP5951213B2 (ja) * 2011-10-11 2016-07-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
US20130237046A1 (en) * 2012-03-09 2013-09-12 Chien-Ting Lin Semiconductor process
US9190272B1 (en) * 2014-07-15 2015-11-17 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US10780883B2 (en) * 2017-11-21 2020-09-22 Ford Global Technologies, Llc Precipitation detection

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2967538D1 (en) * 1978-06-14 1985-12-05 Fujitsu Ltd Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
US5254489A (en) * 1990-10-18 1993-10-19 Nec Corporation Method of manufacturing semiconductor device by forming first and second oxide films by use of nitridation
US5960319A (en) * 1995-10-04 1999-09-28 Sharp Kabushiki Kaisha Fabrication method for a semiconductor device
JP2000174132A (ja) * 1998-12-08 2000-06-23 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2000216257A (ja) * 1999-01-20 2000-08-04 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2000294659A (ja) * 1999-04-06 2000-10-20 Seiko Instruments Inc 半導体不揮発性メモリの製造方法
JP2001007217A (ja) 1999-06-17 2001-01-12 Nec Corp 半導体装置の製造方法
JP2001298095A (ja) * 2000-04-13 2001-10-26 Nec Corp Ｍｏｓ型半導体装置の製造方法
US6417037B1 (en) * 2000-07-18 2002-07-09 Chartered Semiconductor Manufacturing Ltd. Method of dual gate process
US6436845B1 (en) * 2000-11-28 2002-08-20 Lsi Logic Corporation Silicon nitride and silicon dioxide gate insulator transistors and method of forming same in a hybrid integrated circuit

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219348A (zh) * 2012-01-18 2013-07-24 佳能株式会社 光电转换装置、图像拾取系统和光电转换装置的制造方法
US9412773B2 (en) 2012-01-18 2016-08-09 Canon Kabushiki Kaisha Photoelectric conversion apparatus, image pickup system, and method for manufacturing photoelectric conversion apparatus
CN103219348B (zh) * 2012-01-18 2016-08-10 佳能株式会社 光电转换装置、图像拾取系统和光电转换装置的制造方法
US10103186B2 (en) 2012-01-18 2018-10-16 Canon Kabushiki Kaisha Photoelectric conversion apparatus, image pickup system, and method for manufacturing photoelectric conversion apparatus
CN106571337A (zh) * 2015-10-13 2017-04-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN106571337B (zh) * 2015-10-13 2019-12-31 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN107093580A (zh) * 2016-02-17 2017-08-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN107093580B (zh) * 2016-02-17 2020-04-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN110828475A (zh) * 2018-08-13 2020-02-21 乐金显示有限公司 薄膜晶体管基板和显示装置
CN110828475B (zh) * 2018-08-13 2024-03-29 乐金显示有限公司 薄膜晶体管基板和显示装置

Also Published As

Publication number Publication date
US20030228725A1 (en) 2003-12-11
US7196384B2 (en) 2007-03-27
JP4128396B2 (ja) 2008-07-30
CN100375269C (zh) 2008-03-12
US20060068561A1 (en) 2006-03-30
TW200402845A (en) 2004-02-16
US20050029600A1 (en) 2005-02-10
TWI272697B (en) 2007-02-01
US6982468B2 (en) 2006-01-03
KR100985284B1 (ko) 2010-10-04
US6897104B2 (en) 2005-05-24
JP2004014830A (ja) 2004-01-15
KR20030095308A (ko) 2003-12-18

Similar Documents

Publication Publication Date Title
CN1467824A (zh) 半导体器件及其制造方法
CN1293637C (zh) 具有应变沟道的互补式金属氧化物半导体及其制作方法
CN1310329C (zh) 半导体集成电路器件及其制造方法
CN1324654C (zh) 金属栅极形成方法
CN1301549C (zh) 半导体集成电路器件的制造方法
CN1215554C (zh) 互补型金属氧化物半导体器件及其制造方法
US6455330B1 (en) Methods to create high-k dielectric gate electrodes with backside cleaning
CN1290203C (zh) 半导体器件的结构及其制造方法
CN1495864A (zh) 制造半导体器件的方法
CN1741263A (zh) 制造半导体器件的方法以及一种半导体衬底
TW200403854A (en) Semiconductor integrated circuit device and its manufacturing method
CN1819153A (zh) 制作半导体器件的方法
KR100426482B1 (ko) 플래쉬 메모리 셀의 제조 방법
CN101043002A (zh) 形成半导体装置的方法
CN1320653C (zh) 半导体集成电路器件
CN1574293A (zh) 半导体集成电路器件的制造方法和半导体集成电路器件
CN1253945C (zh) 半导体器件及其制造方法
CN1262014C (zh) 半导体器件和半导体器件的制造方法
CN1523675A (zh) 半导体器件及其制造方法
JP4902888B2 (ja) 半導体装置およびその製造方法
CN1841704A (zh) 半导体器件及其制造方法
CN1855433A (zh) 记忆体的制造方法
CN1873955A (zh) 半导体元件及其制造方法
CN1469441A (zh) 半导体装置的制造方法
CN1820372A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080312

Termination date: 20160603