CN1820372A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1820372A
CN1820372A CNA038269376A CN03826937A CN1820372A CN 1820372 A CN1820372 A CN 1820372A CN A038269376 A CNA038269376 A CN A038269376A CN 03826937 A CN03826937 A CN 03826937A CN 1820372 A CN1820372 A CN 1820372A
Authority
CN
China
Prior art keywords
gate electrode
region
drift region
semiconductor substrate
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038269376A
Other languages
English (en)
Other versions
CN100521238C (zh
Inventor
狩山胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1820372A publication Critical patent/CN1820372A/zh
Application granted granted Critical
Publication of CN100521238C publication Critical patent/CN100521238C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及至少包含下述工序的半导体装置的制造方法：在半导体基板上，从相互不同的4个方向，而且，具有预定的注入角度进行杂质的离子注入，在栅电极的沟道长度方向的至少单侧形成具备低浓度区的第2导电类型的漂移区的工序；以及形成被除了低浓度区的漂移区包围的第2导电类型的高浓度区的工序。通过上述方法，能够提供不增加工序数目、又具有能够微细化的漂移区的半导体装置及其制造方法。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法。更详细地说，本发明涉及例如能够作为电源IC使用的高耐压半导体装置及其制造方法。
背景技术
在半导体装置中，代表性的高耐压半导体装置使用在电源用IC或显示装置用驱动器等中。图3表示高耐压半导体装置的概略剖面图(现有例1)。图3是具有如下部分的半导体装置：栅电极3；重叠包含其端部正下方的第2导电类型低浓度的第1漂移区6；与栅电极3隔离、被第1漂移区6包围的第2导电类型高浓度的源区4及漏区5。在这里，1是第1导电类型的半导体基板，2是栅极绝缘膜，6A是第1漂移区端，6B是漏区与第1漂移区的边界部，8是元件隔离区，14是层间绝缘膜，15是漏电极，16是源电极，17是第1漂移区长度。以下，说明该现有例1中的高耐压化的原理。
在现有例1中，当在漏区5中施加高电压时，通过第1漂移区6的耗尽化，在漂移区6中产生电压降，通过缓和栅电极3下的第1漂移区端6A的电场，谋求高耐压化。即，为了提高在第1漂移区端6A的耐压，促进在第1漂移区6的电压降，降低第1漂移区6的浓度。
此外，通过使栅电极3在其端部正下方与第1漂移区6重叠，通过与栅电极3的电位差，在该重叠区中进一步促进耗尽化，进一步缓和漂移区端6A的电场，实现高耐压化。
作为现有例1的改良型，图4(d)表示现有例2的半导体装置的概略剖面图。这是具有如下部分的半导体装置：栅电极3；重叠包含其端部正下方的第2导电类型的低浓度的第1漂移区6；与栅电极3隔离、与第1漂移区6邻接的第2漂移区7；与栅电极3隔离、被第2漂移区7包围的第2导电类型的高浓度的源区4及漏区5。以下，说明该现有例2中的高耐压化的原理。
在图3的现有例1中，为了提高在第1漂移区端6A的耐压，为了促进在第1漂移区6的电压降，需要降低第1漂移区6的浓度。另一方面，在漏区与第1漂移区的边界部6B中，通过第1漂移区6的耗尽化，发生电压降，从而增高边界部6B的电场强度，引起耐压降低。
因此，在现有例2中，如图4(d)所示那样，设置第2漂移区7，使之包围漏区5，通过使第2漂移区7的浓度比第1漂移区6高，缓和漏区与第2漂移区的边界部7B的电场，实现晶体管整体的高耐压化。图中，7A意味着第1漂移区与第2漂移区的边界部。
与该现有例2相当的例子有特开昭61-180483号公报。
但是，上述高耐压化技术存在招致工序增加的课题，此外，还存在在微细化中也存在极限的课题。
即，如现有例2所示那样，为了制造浓度不同的2个漂移区，如图4(a)与(b)所示，需要分别地使用感光性抗蚀剂掩模10，进行用于形成漂移区的杂质注入(11、12)。这就增加了工序。
此外，在形成第2漂移区时，由于与已经导入的第1漂移区的定位误差，第1漂移区长度17发生摆动，有时晶体管特性变得不稳定。为了抑制这种现象，需要将第1漂移区长度17的设计值增大到定位误差的5倍左右(在制造中的定位误差是0.2μm的情况下，全部的漂移长度是1μm左右)，因此，微细化存在极限。
进而，在形成栅电极时，由于栅电极与第1漂移区6的定位误差，栅电极与漂移区的重叠宽度需要是定位误差的2倍左右，使得栅电极与漂移区不隔离。在图中，13意味着用于源区与漏区形成的杂质注入。
发明内容
本发明的发明者鉴于上述课题，发现一种具有能够不增加工序数进行制作、可微细化的漂移区半导体装置及其制造方法。
这样，根据本发明能够提供下述半导体装置，具备：形成了元件隔离区的第1导电类型的半导体基板；在半导体基板上由栅极绝缘膜介于其间形成的栅电极；在栅电极的侧壁上由任意形成的绝缘膜构成的侧壁隔片；具备在栅电极的沟道长度方向的端部的至少单侧的半导体基板上形成的低浓度区的第2导电类型的漂移区；被除了低浓度区的漂移区包围的第2导电类型的高浓度区；在半导体基板整个面上形成的层间绝缘膜；以及，在预定的位置上形成的接触孔与金属布线，
具备低浓度区的第2导电类型的漂移区，是用从相互不同的4个方向而且具有预定的注入角度的杂质离子注入形成的区域。
进而，根据本发明，能够提供包含下述工序的半导体装置的制造方法：在形成了元件隔离区的第1导电类型的半导体基板上，通过栅极绝缘膜形成栅电极的工序；任意地在栅电极的侧壁上形成由绝缘膜构成的侧壁隔片的工序；通过从相互不同的4个方向而且具有预定的注入角度的杂质的离子注入，在栅电极的沟道长度方向的端部的至少单侧的半导体基板上形成具备低浓度区的第2导电类型的漂移区的工序；形成抗蚀剂图形，通过抗蚀剂图形形成被除了低浓度区外的漂移区包围的第2导电类型的高浓度区的工序；除去抗蚀剂图形，在半导体基板整个面上形成层间绝缘膜的工序；以及，在预定的位置形成接触孔，形成金属布线的工序。
此外，根据本发明，能够提供包含下述工序的半导体装置的制造方法：在形成了元件隔离区的第1导电类型的半导体基板上，通过栅极绝缘膜形成栅电极的工序；在栅电极的侧壁上任意地形成由绝缘膜构成的侧壁隔片的工序；在形成栅电极的情况下，以侧壁隔片作为掩模刻蚀半导体基板形成沟槽的工序；通过从相互不同的4个方向而且具有预定的注入角度的杂质的离子注入，在栅电极的沟道长度方向的端部的至少单侧的半导体基板上，形成具备低浓度区的第2导电类型的漂移区的工序；形成抗蚀剂图形，通过抗蚀剂图形形成被除了低浓度区外的漂移区包围的第2导电类型的高浓度区的工序；除去抗蚀剂图形，在半导体基板整个面上形成层间绝缘膜的工序；以及在预定的位置形成接触孔，形成金属布线的工序。
附图说明
图1(a)～(c)是表示实施例1的半导体装置的制造工序的概略剖面图。
图2(a)～(c)是表示实施例3的半导体装置的制造工序的概略剖面图。
图3是现有例1的半导体装置的概略剖面图。
图4(a)～(d)是表示现有例2的半导体装置的制造工序的概略剖面图。
具体实施方式
本发明的特征在于：在形成栅电极后的漂移区形成用的杂质导入工序中，使通常用于以与晶片面的入射角0°来进行的漂移区形成用的杂质注入倾斜(例如30°或以上)，进而，通过使注入中的导入方向变化，由此，(1)由于栅电极的阴影，在与栅电极的端部正下方邻接的区域中杂质导入被限制，该区域被低浓度化，(2)进而，具有在通过倾斜入射所引起的杂质钻入栅电极的端部正下方所形成的栅电极的端部的正下方重叠的漂移区。
由此，不需要用于现有例2的第1漂移区形成的工序。此外，由于栅电极与漂移区的重叠宽度及低浓度区长度，由杂质注入的入射角度与栅电极的厚度决定，而这些值很稳定，因而能够谋求半导体装置的微细化。具体地说，与图4(d)的现有例2的半导体装置相比，能够微细化约10～40％。
此外，通过在栅电极侧壁上有选择地形成由绝缘膜构成的侧壁隔片，在其后的漂移区形成用的杂质导入工序中，能够限制通过倾斜入射在栅电极的端部正下方的钻入深度。因此，使栅电极与漂移区的重叠宽度减少，能够使半导体装置进一步微细化。
此外，通过使漂移区的半导体基板表面对栅电极正下方的半导体表面为沟槽状，能够使与栅电极的端部正下方邻接的沟槽的侧壁部最低，接着，在沟槽底部的一部分中使漂移区成为低浓度。因此，能够使有效的低浓度区长度延长，能够谋求半导体装置的进一步高耐压化。具体地说，与图1(c)的半导体装置相比，能够具有1.1～1.3倍高耐压化。
并且，在源区中施加的电压低的情况下，在源区侧能够省掉漂移区，通过与栅电极的端部正下方邻接设置高浓度的源区，能够谋求微细化。
能够在本发明中使用的半导体基板并不做特别的限制，能够使用硅基板、锗硅基板等人们公知的基板。
在半导体基板中形成元件隔离区。元件隔离区可以是LOCOS隔离区或沟道隔离区的任何一种。
在用元件隔离区所划分的区域的半导体基板上的预定的位置上，通过栅极绝缘膜形成栅电极。作为栅极绝缘膜，能够举出氧化硅膜、氮化硅膜及这些膜的层叠体。作为栅电极，能够举出例如Al、Cu等的金属膜、多晶硅膜、硅与高熔点金属(例如，钛、钨等)的硅化物膜、多晶硅膜与硅化物膜的层叠体(polycide film，多晶硅-金属硅化物膜)。栅极绝缘膜例如能够根据材料选择热氧化法、溅射法等形成，栅电极例如能够根据材料选择CVD法、蒸发法等形成。
在栅电极的侧壁上，也可以形成由绝缘膜(例如，氧化硅膜、氮化硅膜)构成的侧壁隔片。侧壁隔片能够根据材料选择CVD法、溅射法等形成。
进而，在形成栅电极以及的情况下，也可以将侧壁隔片作为掩模，通过干法刻蚀或者湿法刻蚀半导体基板形成沟槽。沟槽的深度例如可以是0.1～0.5μm。沟槽的形状并不特别限定，例如能够举出沟槽的壁面为垂直的形状、沟槽的底面比上面狭窄的形状、沟槽的底面比上面宽的形状等。
在半导体基板上，通过从相互不同的4个方向而且具有预定的注入角度的杂质的离子注入，至少在半导体基板的漏区形成侧，形成在栅电极的沟道长度方向的端部具备低浓度区的第2导电类型的漂移区。注入角度因所希望的半导体装置的特性而异，例如，能够在30°或以上进行，更具体地说，能够在30°～70°的范围选择。
在这里，只要是能够形成上述漂移区，相互不同的4个方向相互间具有怎样的关系都可以。特别是，4个方向中的1个方向是与沟道宽度方向平行的方向，其他的3个方向最好是相对上述1个方向具有90°、180°、270°的入射角的方向。
进而，通过抗蚀剂图形形成被除了低浓度区以外的漂移区包围的第2导电类型的高浓度的漏区。并且，源区也可以形成在漂移区内。此外，也可以单独地形成源区，使之与栅电极的侧壁下部重叠。
此外，在半导体基板整个面上具备层间绝缘膜，在预定的位置上具备接触孔与金属布线。作为层间绝缘膜并不特别限定，能够使用公知的方法形成的氧化硅膜、SOG膜等公知的膜的任何一种。此外，形成接触孔的预定的位置，能够举出源区、漏区、栅电极等上。作为金属布线能够举出Al膜、Cu膜等。
实施例
以下，以具体的数值对本发明的半导体装置及其制造方法的实施例进行说明。
实施例1
图1(c)是实施例1的半导体装置的概略剖面图。
第1导电体型的半导体基板1例如是P型，硼浓度大约是1×1015/cm3。在该基板上有厚度400nm左右的元件隔离区8。此外，例如形成厚度40nm的栅极绝缘膜2，进而作为例子形成由厚度200nm的多晶硅-金属硅化物构成的栅电极3。该栅电极3的沟道长度是1μm左右，在栅电极的侧壁上有选择地形成由绝缘膜构成的侧壁隔片23，底部的膜厚例如是100nm。
此外，包含栅电极3的端部正下方，用自调整法形成重叠0.1μm左右的漂移区21。该漂移区的低浓度区长度22是0.2μm左右，浓度是0.9×1017/cm3，结深0.4μm左右。此外，漂移区自身的浓度是1.2×1017/cm3，结深0.5μm左右。
栅电极3与漏区5的距离是1μm。
通过图1(a)～(c)的表示半导体装置的制造工序的概略剖面图，进一步说明图1(c)的半导体装置的制造方法。
关于图1(a)，在半导体基板1上有选择地形成元件隔离区8，接着，形成栅极绝缘膜2，进而，形成栅电极3。
在栅电极3的侧壁上有选择地形成由绝缘膜构成的侧壁隔片23。侧壁隔片23的底部的膜厚通过栅电极与随后形成的漂移区21的重叠宽度来调整。
在这样的半导体基板表面上，例如，将磷在能量大约180keV、注入角度45°，分成相互不同的4个方向进行离子注入，以全注入量是7×1012/cm2左右的注入量，进行用于形成漂移区的杂质注入。在实施例1中，4个方向中的2个方向与沟道宽度方向平行，而且，具有相互成180°不同的方向，其他的2个方向与沟道长度方向平行，而且，具有相互成180°不同的方向。此外，为了调整漂移区21的重叠宽度可以在30°～70°的范围内适当地选择注入角度。这时，能量、注入量、注入角度决定后面的低浓度区的长度22，由所希望的耐压进行调整。
这时，根据图1(a)，通过形成与形成漂移区用的杂质倾斜注入18相反方向的漂移区用的杂质倾斜注入19，能够在与栅电极3邻接的区域中得到栅电极的阴影20，限制导入到该区域中的杂质的量。
在该实施例的情况下，由于在4个方向上导入等量的杂质，导入到与栅电极3邻接的区域中的杂质的量成为仅在1个方向上的栅电极的阴影20，因此该部分的杂质的量成为全注入量的约3/4，该漂移区的宽度形成为距栅电极3的端部约200nm左右。
然后，在图1(b)中，在N2气体环境下，进行800℃、10分钟左右的退火，使漂移区激活。
接着，通过感光性抗蚀剂掩模10，例如以能量40keV、3×1015/cm2的注入量、有选择地进行用于形成源-漏区的杂质砷离子注入13。
接着，在图1(c)中，形成例如900nm层间绝缘膜14，开出接触孔，形成电极。
然后，用公知的方法作成高耐压晶体管。
实施例2
该实施例2，除了不形成侧壁隔片以外，与上述实施例1相同。由于不形成隔片，因而能够得到更微细的半导体装置。
实施例3
图2(c)是实施例3的半导体装置的概略剖面图。
第1导电体型半导体基板1例如是P型，硼浓度大约是1×1015/cm3。在该基板上有厚度400nm左右的元件隔离区8，接着，例如形成厚度40nm的栅极绝缘膜2，进而，作为例子形成厚度200nm的由多晶硅-金属硅化物构成的栅电极3。该栅电极3的沟道长度是1μm左右，在栅电极的侧壁上有选择地形成由绝缘膜构成的侧壁隔片23，底部的膜厚例如是100nm。
此外，包含栅电极3的端部正下方，用自调整法形成重叠0.1μm左右的漂移区21。该漂移区21形成在深度0.2μm的沟槽的侧壁部及底部上。该漂移区的低浓度区长度22侧壁部与底部的一部分合计是0.6μm左右，浓度在侧壁部是0.3×1017/cm3，结深0.2μm左右，在底部是0.9×1017/cm3、结深是0.4μm左右。此外，漂移区自身的浓度是1.2×1017/cm3，结深是0.5μm左右。
通过图2(a)～(c)的表示半导体装置的制造工序的概略剖面图，说明图2(c)的半导体装置的制造方法。
关于图2(a)，在第1导电类型半导体基板1上有选择地形成元件隔离区，接着，形成栅极绝缘膜2，进而，形成栅电极3。
在该栅电极的侧壁上有选择地形成由绝缘膜构成的侧壁隔片23。隔片的膜厚通过栅电极与随后形成的漂移区21的重叠宽度来调整。此外，在形成侧壁隔片后，在半导体基板表面的后面，例如将形成漂移区的区域加工成深度0.2μm的沟槽状。
在这样的半导体基板表面上，例如，将磷在能量大约180keV、注入角度45°，分成相互不同的4个方向进行离子注入，以全注入量是7×1012/cm2左右的注入量，进行用于形成漂移区的杂质注入。在实施例1中，4个方向中的2个方向与沟道宽度方向平行，而且，具有相互成180°不同的方向，其他的2个方向与沟道长度方向平行，而且，具有相互成180°不同的方向。这时，能量、注入量、入射角决定后面的低浓度区长度22，通过所希望的耐压进行调整。
这时，根据图2(a)，通过形成与形成漂移区用的杂质倾斜注入18相反方向的漂移区用的杂质倾斜注入19，能够在与栅电极3邻接的区域中得到栅电极的阴影20，限制导入到该区域中的杂质的量。
在该实施例的情况下，由于在4个方向上导入等量的杂质，由于仅在1个方向进行离子注入，导入到与栅极邻接的沟槽的侧壁区中的杂质成为全注入量的1/4，由于导入到沟槽的底部的低浓度区中的杂质的量仅在1个方向上成为阴影，进行离子注入的全注入量的3/4进行离子注入。
栅电极的阴影20在45°倾斜注入的情况下，得到作为栅电极与硅刻蚀沟槽的深度的和是400nm，漂移层的长度约为600nm。此外，为了调整漂移区21的宽度，可以在30～70°范围内适时选择注入角度。
然后，在图2(b)中，在N2气体环境下，进行800℃、10分钟左右的退火，使漂移区激活。
接着，通过感光性抗蚀剂掩模10，例如以能量40keV、3×1015/cm2的注入量、有选择地进行用于形成源-漏区的杂质砷的离子注入13。
接着，在图2(c)中，形成例如900nm层间绝缘膜14，开出接触孔，形成电极，形成高耐压晶体管。
实施例4
上述实施例1～3都是能够在源区施加高电压结构的半导体装置，但是，在源区中施加的电压低的情况下，在源区侧中省掉漂移区，与栅电极3的端部正下方邻接，能够设置高浓度的源区4。
根据本发明的半导体装置，不需要用于形成第1漂移区的工序，由于栅电极与漂移区的重叠及低浓度区长度通过杂质注入的入射角度与栅电极的厚度决定，因而特性稳定，而且能够谋求微细化。

Claims (10)

1.一种半导体装置，其特征在于，
具备：
形成了元件隔离区的第1导电类型的半导体基板；
在半导体基板上由栅极绝缘膜介于其间形成的栅电极；
在栅电极的侧壁上、由任意形成的绝缘膜构成的侧壁隔片；
具备在栅电极的沟道长度方向的端部的至少单侧的半导体基板上形成的低浓度区的第2导电类型的漂移区；
被除了低浓度区的漂移区包围的第2导电类型的高浓度区；
在半导体基板整个面上形成的层间绝缘膜；以及，
在预定的位置上形成的接触孔与金属布线，
具备低浓度区的第2导电类型的漂移区，是用从相互不同的4个方向而且具有预定的注入角度的杂质离子注入形成的区域。
2.如权利要求1所述的半导体装置，其特征在于，
在形成栅电极以及的情况下，半导体基板具有以侧壁隔片为掩模进行刻蚀形成的沟槽，漂移区与高浓度区形成在沟槽中。
3.如权利要求1所述的半导体装置，其特征在于，
具备低浓度区的第2导电类型的漂移区形成在栅电极的沟道长度方向的两侧，在除了低浓度区之外的漂移区形成第2导电类型的高浓度区作为源区与漏区。
4.如权利要求1所述的半导体装置，其特征在于，
注入角度是30～70°。
5.如权利要求1所述的半导体装置，其特征在于，
相互不同的4个方向中的一个方向是与沟道宽度方向平行的方向，其他的3个方向是相对上述1个方向具有90°、180°及270°的入射角的方向。
6.一种半导体装置的制造方法，其特征在于，
包含下述工序：
在形成了元件隔离区的第1导电类型的半导体基板上，通过栅极绝缘膜形成栅电极的工序；
在栅电极的侧壁上任意地形成由绝缘膜构成的侧壁隔片的工序；
通过从相互不同的4个方向而且具有预定的注入角度的杂质的离子注入，在栅电极的沟道长度方向的端部的至少单侧的半导体基板上，形成具备低浓度区的第2导电类型的漂移区的工序；
形成抗蚀剂图形，通过抗蚀剂图形形成被除了低浓度区外的漂移区包围的第2导电类型的高浓度区的工序；
除去抗蚀剂图形，在半导体基板整个面上形成层间绝缘膜的工序；以及，
在预定的位置形成接触孔，形成金属布线的工序。
7.一种半导体装置的制造方法，其特征在于，
包含下述工序：
在形成了元件隔离区的第1导电类型的半导体基板上，通过栅极绝缘膜形成栅电极的工序；
在栅电极的侧壁上任意地形成由绝缘膜构成的侧壁隔片的工序；
在形成栅电极的情况下，以侧壁隔片作为掩模，刻蚀半导体基板形成沟槽的工序；
通过从相互不同的4个方向而且具有预定的注入角度的杂质的离子注入，在栅电极的沟道长度方向的端部的至少单侧的半导体基板上形成具备低浓度区的第2导电类型的漂移区的工序；
形成抗蚀剂图形，通过抗蚀剂图形形成被除了低浓度区外的漂移区包围的第2导电类型的高浓度区的工序；
除去抗蚀剂图形，在半导体基板整个面上形成层间绝缘膜的工序；以及
在预定的位置形成接触孔，形成金属布线的工序。
8.如权利要求6或者7所述的半导体装置的制造方法，其特征在于：
注入角度是30～70°。
9.如权利要求6或者7所述的半导体装置的制造方法，其特征在于，
具备低浓度区的第2导电类型的漂移区形成在栅电极的沟道长度方向的端部的两侧的半导体基板上，在除了低浓度区之外的漂移区形成第2导电类型的高浓度区作为源区与漏区。
10.如权利要求6或者7所述的半导体装置的制造方法，其特征在于，
相互不同的4个方向中的一个方向是与沟道宽度方向平行的方向，其他的3个方向是相对上述1个方向具有90°、180°及270°的入射角的方向。
CNB038269376A 2003-06-19 2003-06-19 半导体装置及其制造方法 Expired - Fee Related CN100521238C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/007765 WO2004114412A1 (ja) 2003-06-19 2003-06-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1820372A true CN1820372A (zh) 2006-08-16
CN100521238C CN100521238C (zh) 2009-07-29

Family

ID=33524151

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038269376A Expired - Fee Related CN100521238C (zh) 2003-06-19 2003-06-19 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20070096245A1 (zh)
CN (1) CN100521238C (zh)
WO (1) WO2004114412A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386131A (zh) * 2010-09-01 2012-03-21 上海宏力半导体制造有限公司 一种同时实现ddmos和ldmos漂移区的工艺
CN104638006A (zh) * 2013-11-13 2015-05-20 美格纳半导体有限公司 半导体器件及其制造方法
CN113130646A (zh) * 2019-12-30 2021-07-16 无锡华润上华科技有限公司 一种半导体器件及其制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080160706A1 (en) * 2006-12-27 2008-07-03 Jin Hyo Jung Method for fabricating semiconductor device
EP2639833B1 (en) * 2012-03-16 2020-04-29 ams AG Method of making a high-voltage field-effect transistor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2537180B2 (ja) * 1985-09-30 1996-09-25 株式会社東芝 半導体装置の製造方法
US4771012A (en) * 1986-06-13 1988-09-13 Matsushita Electric Industrial Co., Ltd. Method of making symmetrically controlled implanted regions using rotational angle of the substrate
JP2540037B2 (ja) * 1987-03-23 1996-10-02 日本電信電話株式会社 半導体装置の製造方法
JP2532478B2 (ja) * 1987-06-26 1996-09-11 松下電器産業株式会社 半導体装置の製造方法
JPH025436A (ja) * 1988-06-23 1990-01-10 Matsushita Electron Corp 電界効果トランジスタの製造方法
JPH02296340A (ja) * 1989-05-11 1990-12-06 Mitsubishi Electric Corp 半導体装置の製造方法
JP2800316B2 (ja) * 1989-10-24 1998-09-21 松下電器産業株式会社 Ｍｏｓ形トランジスタの製造方法
JP2830267B2 (ja) * 1990-01-12 1998-12-02 日本電気株式会社 半導体装置の製造方法
JP2822593B2 (ja) * 1990-05-07 1998-11-11 松下電器産業株式会社 半導体装置の製造方法
JP3055424B2 (ja) * 1994-04-28 2000-06-26 株式会社デンソー Ｍｉｓ型半導体装置の製造方法
JPH088430A (ja) * 1994-06-21 1996-01-12 Sony Corp Ｍｏｓトランジスタ及びその形成方法
TW425692B (en) * 1996-12-13 2001-03-11 Hitachi Ltd Semiconductor integrated circuit apparatus and its fabrication method
JPH10261795A (ja) * 1997-03-21 1998-09-29 Sharp Corp 絶縁ゲート型電界効果トランジスタ及びその製造方法
JPH1126764A (ja) * 1997-07-08 1999-01-29 Sony Corp 半導体装置の製造方法
JP3473902B2 (ja) * 2000-04-25 2003-12-08 松下電器産業株式会社 半導体装置の製造方法
JP2003007717A (ja) * 2001-06-19 2003-01-10 Sharp Corp 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386131A (zh) * 2010-09-01 2012-03-21 上海宏力半导体制造有限公司 一种同时实现ddmos和ldmos漂移区的工艺
CN102386131B (zh) * 2010-09-01 2013-06-12 上海宏力半导体制造有限公司 一种同时实现ddmos和ldmos漂移区的工艺
CN104638006A (zh) * 2013-11-13 2015-05-20 美格纳半导体有限公司 半导体器件及其制造方法
US10763800B2 (en) 2013-11-13 2020-09-01 Magnachip Semiconductor, Ltd. Semiconductor device and manufacturing method thereof
CN113130646A (zh) * 2019-12-30 2021-07-16 无锡华润上华科技有限公司 一种半导体器件及其制作方法
CN113130646B (zh) * 2019-12-30 2023-05-02 无锡华润上华科技有限公司 一种半导体器件及其制作方法

Also Published As

Publication number Publication date
US20070096245A1 (en) 2007-05-03
CN100521238C (zh) 2009-07-29
WO2004114412A1 (ja) 2004-12-29

Similar Documents

Publication Publication Date Title
CN100345301C (zh) 整合型晶体管及其制造方法
CN2704927Y (zh) 可同时具有部分空乏晶体管与完全空乏晶体管的芯片
CN1190851C (zh) 半导体器件及其制造方法
CN1276487C (zh) 具有开凹槽的栅极的fet及其制造方法
US6274437B1 (en) Trench gated power device fabrication by doping side walls of partially filled trench
CN1284245C (zh) 使用多栅极晶体管的互补金属氧化物半导体晶体管反向器
CN100345308C (zh) 半导体元件及其制造方法
CN1191637C (zh) 金属氧化物半导体场效应管半导体器件及其制造方法
CN1290203C (zh) 半导体器件的结构及其制造方法
CN1812101A (zh) 互补金属氧化物半导体及其形成方法
CN1731588A (zh) 半导体装置及其制造方法
CN1700446A (zh) 形成具有不同类型的场效应晶体管的集成电路器件的方法
CN101138093A (zh) 沟槽型mosfet及其制造方法
CN1505114A (zh) 半导体器件的制造方法
CN102623318A (zh) 半导体器件及其制造方法
CN101043053A (zh) 具有改善性能的功率半导体器件和方法
CN1236999A (zh) “绝缘体上的硅”半导体装置及其制造方法
CN1467824A (zh) 半导体器件及其制造方法
KR102484496B1 (ko) 문턱 전압을 조정하기 위한 신규한 게이트 구조물
CN1212454A (zh) 高可靠性的槽式电容器型存储器单元
CN1812060A (zh) 半导体器件的制造方法
CN1645624A (zh) 具有低栅极电荷和低导通电阻的半导体器件及其制造方法
CN1490882A (zh) 半导体器件和半导体器件的制造方法
CN1820372A (zh) 半导体装置及其制造方法
CN1259729C (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090729

Termination date: 20160619

CF01 Termination of patent right due to non-payment of annual fee