JPH1126764A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1126764A JPH1126764A JP18262197A JP18262197A JPH1126764A JP H1126764 A JPH1126764 A JP H1126764A JP 18262197 A JP18262197 A JP 18262197A JP 18262197 A JP18262197 A JP 18262197A JP H1126764 A JPH1126764 A JP H1126764A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- concentration diffusion
- forming
- introducing
- conductive impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】レジストパターニング工程の増加を抑え、製造
コストの削減を可能とした高電圧駆動用トランジスタを
有する半導体装置の製造方法を提供する。 【解決手段】半導体基板１０のチャネル形成領域上にゲ
ート絶縁膜２１ａを形成し、ゲート絶縁膜２１ａ上にゲ
ート電極３０を形成し、チャネル形成領域と隣接するよ
うに低濃度拡散層１１を形成する導電性不純物Ｄ２を導
入し、低濃度拡散層１１と隣接するように中濃度拡散層
１２を形成する導電性不純物Ｄ３を導入し、中濃度拡散
層１２と隣接するように高濃度拡散層１３を形成する導
電性不純物Ｄ４を導入し、導入した導電性不純物を活性
化して低濃度拡散層１１、中濃度拡散層１２および高濃
度拡散層１３を形成する。特に、低濃度拡散層１１は、
斜めに不純物をイオン注入する。
コストの削減を可能とした高電圧駆動用トランジスタを
有する半導体装置の製造方法を提供する。 【解決手段】半導体基板１０のチャネル形成領域上にゲ
ート絶縁膜２１ａを形成し、ゲート絶縁膜２１ａ上にゲ
ート電極３０を形成し、チャネル形成領域と隣接するよ
うに低濃度拡散層１１を形成する導電性不純物Ｄ２を導
入し、低濃度拡散層１１と隣接するように中濃度拡散層
１２を形成する導電性不純物Ｄ３を導入し、中濃度拡散
層１２と隣接するように高濃度拡散層１３を形成する導
電性不純物Ｄ４を導入し、導入した導電性不純物を活性
化して低濃度拡散層１１、中濃度拡散層１２および高濃
度拡散層１３を形成する。特に、低濃度拡散層１１は、
斜めに不純物をイオン注入する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に高電圧駆動用トランジスタを有する半導
体装置の製造方法に関する。
法に関し、特に高電圧駆動用トランジスタを有する半導
体装置の製造方法に関する。
【０００２】
【従来の技術】電界効果トランジスタ（ＦＥＴ；Field
Effect Transistor ）は電圧駆動型の半導体装置であ
り、バイポーラ系のトランジスタの電流駆動型の半導体
装置とは異なり、真空管に似た特性を持つ小型能動素子
であり、近年の半導体装置においては重要な役割を果た
している。
Effect Transistor ）は電圧駆動型の半導体装置であ
り、バイポーラ系のトランジスタの電流駆動型の半導体
装置とは異なり、真空管に似た特性を持つ小型能動素子
であり、近年の半導体装置においては重要な役割を果た
している。
【０００３】上記の電界効果トランジスタの代表例とし
て、金属−酸化物−半導体積層型電界効果トランジスタ
（ＭＯＳＦＥＴ；Metal-Oxide-Semiconductor FET ）が
ある。これは、ＤＲＡＭ（Dynamic Random Access Memo
ries）などの半導体記憶装置や、Ａ／Ｄコンバータなど
の半導体装置、あるいは論理演算素子などの半導体装置
などに広く用いられているトランジスタであり、ＬＤＤ
構造など、様々な構造を有するものが開発されている。
て、金属−酸化物−半導体積層型電界効果トランジスタ
（ＭＯＳＦＥＴ；Metal-Oxide-Semiconductor FET ）が
ある。これは、ＤＲＡＭ（Dynamic Random Access Memo
ries）などの半導体記憶装置や、Ａ／Ｄコンバータなど
の半導体装置、あるいは論理演算素子などの半導体装置
などに広く用いられているトランジスタであり、ＬＤＤ
構造など、様々な構造を有するものが開発されている。
【０００４】上記のＭＯＳＦＥＴのうち、高電圧駆動用
のトランジスタとしては、高電圧耐圧特性が必要であ
り、従来から知られている一般的な高電圧駆動用トラン
ジスタの拡散層構造について、ｎチャネルトランジスタ
を例として図４（ａ）に示す。素子分離絶縁膜２０によ
り分離されたｐ型半導体基板あるいはｐウェル１０のチ
ャネル形成領域上に酸化シリコン薄膜であるゲート絶縁
膜２１ａを介して例えばポリシリコンとタングステンシ
リサイドの積層体であるポリサイドからなるゲート電極
３０が形成されており、ゲート電極３０の両側部の半導
体基板１０中にｎ型不純物の低濃度拡散層１６と高濃度
拡散層１７が形成されている。
のトランジスタとしては、高電圧耐圧特性が必要であ
り、従来から知られている一般的な高電圧駆動用トラン
ジスタの拡散層構造について、ｎチャネルトランジスタ
を例として図４（ａ）に示す。素子分離絶縁膜２０によ
り分離されたｐ型半導体基板あるいはｐウェル１０のチ
ャネル形成領域上に酸化シリコン薄膜であるゲート絶縁
膜２１ａを介して例えばポリシリコンとタングステンシ
リサイドの積層体であるポリサイドからなるゲート電極
３０が形成されており、ゲート電極３０の両側部の半導
体基板１０中にｎ型不純物の低濃度拡散層１６と高濃度
拡散層１７が形成されている。
【０００５】上記の拡散層構造においては、低濃度拡散
層１６と高濃度拡散層１７の２重構造とすることによ
り、接合耐圧の向上、寄生バイポーラ動作の抑制を行う
ことができる。ここで、接合耐圧の向上とは印加電圧の
上昇によって突然大きな電流が流れだすアバランシェ・
ブレークダウンを引き起こす電圧の上昇などに相当し、
寄生バイポーラ動作の抑制とは、高電圧の印加によりド
レイン拡散層とシリコン基板との界面などでホットキャ
リア（ホットエレクトロンとホットホール）が発生し、
基板側ではホットホールが発生するので電位が上昇し、
バイポーラトランジスタの導通動作と似た寄生的な動作
が発生するのを抑制するものであり、これらによって高
電圧を印加してもＭＯＳＦＥＴ本来の動作特性を安定に
維持することができる。
層１６と高濃度拡散層１７の２重構造とすることによ
り、接合耐圧の向上、寄生バイポーラ動作の抑制を行う
ことができる。ここで、接合耐圧の向上とは印加電圧の
上昇によって突然大きな電流が流れだすアバランシェ・
ブレークダウンを引き起こす電圧の上昇などに相当し、
寄生バイポーラ動作の抑制とは、高電圧の印加によりド
レイン拡散層とシリコン基板との界面などでホットキャ
リア（ホットエレクトロンとホットホール）が発生し、
基板側ではホットホールが発生するので電位が上昇し、
バイポーラトランジスタの導通動作と似た寄生的な動作
が発生するのを抑制するものであり、これらによって高
電圧を印加してもＭＯＳＦＥＴ本来の動作特性を安定に
維持することができる。
【０００６】上記の２重構造の拡散層の形成方法として
は、例えば基板１０上のゲート電極３０をパターニング
形成し、ゲート電極をマスクとして導電性不純物イオン
を注入して低濃度拡散層１６を形成し、次にゲート電極
３０の側面にサイドウォール絶縁膜２２を形成し、この
サイドウォール絶縁膜２２をマスクとして導電性不純物
イオンを注入して高能度拡散層１７を形成する方法が一
般的である。
は、例えば基板１０上のゲート電極３０をパターニング
形成し、ゲート電極をマスクとして導電性不純物イオン
を注入して低濃度拡散層１６を形成し、次にゲート電極
３０の側面にサイドウォール絶縁膜２２を形成し、この
サイドウォール絶縁膜２２をマスクとして導電性不純物
イオンを注入して高能度拡散層１７を形成する方法が一
般的である。
【０００７】しかしながら、さらに高電圧下で駆動させ
る場合には、上記の構造の拡散層においても、例えばシ
リコン基板１０と低濃度拡散層１６の界面、あるいは低
濃度拡散層１６と高濃度拡散層１７の界面などにおいて
寄生バイポーラ動作が発生しやすくなるなど、耐高電圧
特性に限界があり、導電性不純物の濃度差を小さくする
必要がある。
る場合には、上記の構造の拡散層においても、例えばシ
リコン基板１０と低濃度拡散層１６の界面、あるいは低
濃度拡散層１６と高濃度拡散層１７の界面などにおいて
寄生バイポーラ動作が発生しやすくなるなど、耐高電圧
特性に限界があり、導電性不純物の濃度差を小さくする
必要がある。
【０００８】上記のようなさらなる高電圧下でも駆動可
能とするためには、２重構造の拡散層よりも耐高電圧特
性を向上させる拡散層として、図４（ｂ）に示すよう
に、低濃度拡散層１１、中濃度拡散層１２、および高濃
度拡散層１３と、３重拡散層構造とする必要がでてく
る。
能とするためには、２重構造の拡散層よりも耐高電圧特
性を向上させる拡散層として、図４（ｂ）に示すよう
に、低濃度拡散層１１、中濃度拡散層１２、および高濃
度拡散層１３と、３重拡散層構造とする必要がでてく
る。
【０００９】
【発明が解決しようとする課題】しかしながら、上記の
３重拡散層構造を形成するためには、従来の方法によれ
ば低濃度拡散層１１、中濃度拡散層１２および高濃度拡
散層１３のそれぞれを形成するためのイオン注入用のマ
スクとしてレジスト膜をパターニングする必要があった
ので、レジストパターニング工程の増加を招き、製造コ
ストの上昇の原因となっていた。
３重拡散層構造を形成するためには、従来の方法によれ
ば低濃度拡散層１１、中濃度拡散層１２および高濃度拡
散層１３のそれぞれを形成するためのイオン注入用のマ
スクとしてレジスト膜をパターニングする必要があった
ので、レジストパターニング工程の増加を招き、製造コ
ストの上昇の原因となっていた。
【００１０】本発明は上記の問題点に鑑みてなされたも
のであり、従って本発明の目的は、レジストパターニン
グ工程の増加を抑え、製造コストの削減を可能とした高
電圧駆動用トランジスタを有する半導体装置の製造方法
を提供することである。
のであり、従って本発明の目的は、レジストパターニン
グ工程の増加を抑え、製造コストの削減を可能とした高
電圧駆動用トランジスタを有する半導体装置の製造方法
を提供することである。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置の製造方法は、チャネル形成領
域から導電性不純物を低濃度に含有する低濃度拡散層、
中濃度に含有する中濃度拡散層、および高濃度に含有す
る高濃度拡散層が順に接合した拡散層を有する電界効果
型トランジスタを有する半導体装置の製造方法であっ
て、半導体基板の前記チャネル形成領域上にゲート絶縁
膜を形成する工程と、前記ゲート絶縁膜上にゲート電極
を形成する工程と、前記チャネル形成領域と隣接するよ
うに前記低濃度拡散層を形成する導電性不純物を導入す
る工程と、前記低濃度拡散層と隣接するように前記中濃
度拡散層を形成する導電性不純物を導入する工程と、前
記中濃度拡散層と隣接するように前記高濃度拡散層を形
成する導電性不純物を導入する工程と、前記低濃度拡散
層、前記中濃度拡散層および前記高濃度拡散層を形成す
る導電性不純物を活性化して前記低濃度拡散層、前記中
濃度拡散層および前記高濃度拡散層を形成する工程とを
有する。
め、本発明の半導体装置の製造方法は、チャネル形成領
域から導電性不純物を低濃度に含有する低濃度拡散層、
中濃度に含有する中濃度拡散層、および高濃度に含有す
る高濃度拡散層が順に接合した拡散層を有する電界効果
型トランジスタを有する半導体装置の製造方法であっ
て、半導体基板の前記チャネル形成領域上にゲート絶縁
膜を形成する工程と、前記ゲート絶縁膜上にゲート電極
を形成する工程と、前記チャネル形成領域と隣接するよ
うに前記低濃度拡散層を形成する導電性不純物を導入す
る工程と、前記低濃度拡散層と隣接するように前記中濃
度拡散層を形成する導電性不純物を導入する工程と、前
記中濃度拡散層と隣接するように前記高濃度拡散層を形
成する導電性不純物を導入する工程と、前記低濃度拡散
層、前記中濃度拡散層および前記高濃度拡散層を形成す
る導電性不純物を活性化して前記低濃度拡散層、前記中
濃度拡散層および前記高濃度拡散層を形成する工程とを
有する。
【００１２】上記の本発明の半導体装置の製造方法は、
半導体基板のチャネル形成領域上にゲート絶縁膜を形成
し、ゲート絶縁膜上にゲート電極を形成し、チャネル形
成領域と隣接するように低濃度拡散層を形成する導電性
不純物を導入し、低濃度拡散層と隣接するように中濃度
拡散層を形成する導電性不純物を導入し、中濃度拡散層
と隣接するように高濃度拡散層を形成する導電性不純物
を導入し、低濃度拡散層、中濃度拡散層および高濃度拡
散層を形成する導電性不純物を活性化して低濃度拡散
層、中濃度拡散層および高濃度拡散層を形成する。
半導体基板のチャネル形成領域上にゲート絶縁膜を形成
し、ゲート絶縁膜上にゲート電極を形成し、チャネル形
成領域と隣接するように低濃度拡散層を形成する導電性
不純物を導入し、低濃度拡散層と隣接するように中濃度
拡散層を形成する導電性不純物を導入し、中濃度拡散層
と隣接するように高濃度拡散層を形成する導電性不純物
を導入し、低濃度拡散層、中濃度拡散層および高濃度拡
散層を形成する導電性不純物を活性化して低濃度拡散
層、中濃度拡散層および高濃度拡散層を形成する。
【００１３】上記の本発明の半導体装置の製造方法によ
れば、低濃度拡散層、中濃度拡散層および高濃度拡散層
の３重構造の拡散層を有し、高電圧下での駆動が可能な
電界効果型トランジスタを有する半導体装置を製造でき
る。ここで、例えば低濃度拡散層を形成する導電性不純
物を斜めにイオン注入し、中濃度拡散層を形成する導電
性不純物を垂直にイオン注入すること、あるいは拡散係
数の異なる導電性不純物を導入して活性化工程において
濃度勾配を発生させ、低濃度拡散層と中濃度拡散層とを
拡散領域を異ならせて形成することなどにより、レジス
トパターニング工程の増加を抑えることができ、製造コ
ストの削減が可能である。
れば、低濃度拡散層、中濃度拡散層および高濃度拡散層
の３重構造の拡散層を有し、高電圧下での駆動が可能な
電界効果型トランジスタを有する半導体装置を製造でき
る。ここで、例えば低濃度拡散層を形成する導電性不純
物を斜めにイオン注入し、中濃度拡散層を形成する導電
性不純物を垂直にイオン注入すること、あるいは拡散係
数の異なる導電性不純物を導入して活性化工程において
濃度勾配を発生させ、低濃度拡散層と中濃度拡散層とを
拡散領域を異ならせて形成することなどにより、レジス
トパターニング工程の増加を抑えることができ、製造コ
ストの削減が可能である。
【００１４】上記の本発明の半導体装置の製造方法は、
好適には、前記低濃度拡散層形成用の導電性不純物を導
入する工程が、導電性不純物を斜めにイオン注入する工
程である。これにより、ゲート電極やその側部に形成す
るサイドウォール絶縁膜をマスクとしてイオン注入して
も、その下部に回り込んで低濃度拡散層を形成すること
が可能で、低濃度拡散層を形成するためのマスク層とな
るレジスト膜のパターニングが不要とすることができ
る。
好適には、前記低濃度拡散層形成用の導電性不純物を導
入する工程が、導電性不純物を斜めにイオン注入する工
程である。これにより、ゲート電極やその側部に形成す
るサイドウォール絶縁膜をマスクとしてイオン注入して
も、その下部に回り込んで低濃度拡散層を形成すること
が可能で、低濃度拡散層を形成するためのマスク層とな
るレジスト膜のパターニングが不要とすることができ
る。
【００１５】上記の本発明の半導体装置の製造方法は、
好適には、前記ゲート電極を形成する工程の後、前記低
濃度拡散層を形成する導電性不純物を導入する工程の前
に、前記ゲート電極の側部にサイドウォール絶縁膜を形
成する工程をさらに有し、さらに好適には、前記低濃度
拡散層を形成する導電性不純物を導入する工程が、前記
サイドウォール絶縁膜をマスクとして導電性不純物を導
入する工程であり、前記中濃度拡散層を形成する導電性
不純物を導入する工程が、前記サイドウォール絶縁膜を
マスクとして導電性不純物を導入する工程である。これ
により、例えば低濃度拡散層を形成する導電性不純物を
斜めにイオン注入し、中濃度拡散層を形成する導電性不
純物を垂直にイオン注入すること、あるいは拡散係数の
異なる導電性不純物を導入して活性化工程において濃度
勾配を発生させ、低濃度拡散層と中濃度拡散層とを拡散
領域を異ならせて形成して、サイドウォール絶縁膜の下
部に回り込んで低濃度拡散層を形成することにより、レ
ジストパターニング工程の増加を抑えることができ、製
造コストの削減が可能である。
好適には、前記ゲート電極を形成する工程の後、前記低
濃度拡散層を形成する導電性不純物を導入する工程の前
に、前記ゲート電極の側部にサイドウォール絶縁膜を形
成する工程をさらに有し、さらに好適には、前記低濃度
拡散層を形成する導電性不純物を導入する工程が、前記
サイドウォール絶縁膜をマスクとして導電性不純物を導
入する工程であり、前記中濃度拡散層を形成する導電性
不純物を導入する工程が、前記サイドウォール絶縁膜を
マスクとして導電性不純物を導入する工程である。これ
により、例えば低濃度拡散層を形成する導電性不純物を
斜めにイオン注入し、中濃度拡散層を形成する導電性不
純物を垂直にイオン注入すること、あるいは拡散係数の
異なる導電性不純物を導入して活性化工程において濃度
勾配を発生させ、低濃度拡散層と中濃度拡散層とを拡散
領域を異ならせて形成して、サイドウォール絶縁膜の下
部に回り込んで低濃度拡散層を形成することにより、レ
ジストパターニング工程の増加を抑えることができ、製
造コストの削減が可能である。
【００１６】上記の本発明の半導体装置の製造方法は、
好適には、前記高濃度拡散層を形成する導電性不純物を
導入する工程の前に、前記高濃度拡散層形成用レジスト
膜を形成する工程をさらに有し、前記高濃度拡散層を形
成する導電性不純物を導入する工程が、前記高濃度拡散
層形成用レジスト膜をマスクとして導電性不純物を導入
する工程である。これにより、低濃度拡散層および中濃
度拡散層と形成領域を異ならせて高濃度拡散層を形成す
ることが可能である。
好適には、前記高濃度拡散層を形成する導電性不純物を
導入する工程の前に、前記高濃度拡散層形成用レジスト
膜を形成する工程をさらに有し、前記高濃度拡散層を形
成する導電性不純物を導入する工程が、前記高濃度拡散
層形成用レジスト膜をマスクとして導電性不純物を導入
する工程である。これにより、低濃度拡散層および中濃
度拡散層と形成領域を異ならせて高濃度拡散層を形成す
ることが可能である。
【００１７】また、上記の目的を達成するため、本発明
の半導体装置の製造方法は、第１チャネル形成領域から
導電性不純物を低濃度に含有する第１低濃度拡散層、中
濃度に含有する第１中濃度拡散層、および高濃度に含有
する第１高濃度拡散層が順に接合した第１拡散層を有す
る第１電界効果型トランジスタと、前記第１チャネル形
成領域とは位置の異なる第２チャネル形成領域から導電
性不純物を低濃度に含有する第２低濃度拡散層および高
濃度に含有する第２高濃度拡散層が順に接合した第２拡
散層を有する第２電界効果型トランジスタとを有する半
導体装置の製造方法であって、半導体基板中の前記第１
チャネル形成領域上に第１ゲート絶縁膜を形成する工程
と、前記半導体基板中の前記第２チャネル形成領域上に
第２ゲート絶縁膜を形成する工程と、前記第１ゲート絶
縁膜上および前記第２ゲート絶縁膜上に第１ゲート電極
および第２ゲート電極を形成する工程と、前記第２電界
効果型トランジスタの形成領域を開口するレジスト膜を
形成する工程と、前記第２チャネル形成領域と隣接する
ように前記第２低濃度拡散層を形成する導電性不純物を
導入する工程と、前記第１電界効果型トランジスタの形
成領域を開口するレジスト膜を形成する工程と、前記第
１チャネル形成領域と隣接するように前記第１低濃度拡
散層を形成する導電性不純物を導入する工程と、前記第
１低濃度拡散層と隣接するように前記第１中濃度拡散層
を形成する導電性不純物を導入する工程と、前記第１中
濃度拡散層と隣接するように前記第１高濃度拡散層を形
成する導電性不純物を導入する工程と、前記第２低濃度
拡散層と隣接するように前記第２高濃度拡散層を形成す
る導電性不純物を導入する工程と、前記第１低濃度拡散
層、前記第１中濃度拡散層、前記第１高濃度拡散層、前
記第２低濃度拡散層、および前記第２高濃度拡散層を形
成する導電性不純物を活性化して、前記第１低濃度拡散
層、前記第１中濃度拡散層、前記第１高濃度拡散層、前
記第２低濃度拡散層、および前記第２高濃度拡散層を形
成する工程とを有する。
の半導体装置の製造方法は、第１チャネル形成領域から
導電性不純物を低濃度に含有する第１低濃度拡散層、中
濃度に含有する第１中濃度拡散層、および高濃度に含有
する第１高濃度拡散層が順に接合した第１拡散層を有す
る第１電界効果型トランジスタと、前記第１チャネル形
成領域とは位置の異なる第２チャネル形成領域から導電
性不純物を低濃度に含有する第２低濃度拡散層および高
濃度に含有する第２高濃度拡散層が順に接合した第２拡
散層を有する第２電界効果型トランジスタとを有する半
導体装置の製造方法であって、半導体基板中の前記第１
チャネル形成領域上に第１ゲート絶縁膜を形成する工程
と、前記半導体基板中の前記第２チャネル形成領域上に
第２ゲート絶縁膜を形成する工程と、前記第１ゲート絶
縁膜上および前記第２ゲート絶縁膜上に第１ゲート電極
および第２ゲート電極を形成する工程と、前記第２電界
効果型トランジスタの形成領域を開口するレジスト膜を
形成する工程と、前記第２チャネル形成領域と隣接する
ように前記第２低濃度拡散層を形成する導電性不純物を
導入する工程と、前記第１電界効果型トランジスタの形
成領域を開口するレジスト膜を形成する工程と、前記第
１チャネル形成領域と隣接するように前記第１低濃度拡
散層を形成する導電性不純物を導入する工程と、前記第
１低濃度拡散層と隣接するように前記第１中濃度拡散層
を形成する導電性不純物を導入する工程と、前記第１中
濃度拡散層と隣接するように前記第１高濃度拡散層を形
成する導電性不純物を導入する工程と、前記第２低濃度
拡散層と隣接するように前記第２高濃度拡散層を形成す
る導電性不純物を導入する工程と、前記第１低濃度拡散
層、前記第１中濃度拡散層、前記第１高濃度拡散層、前
記第２低濃度拡散層、および前記第２高濃度拡散層を形
成する導電性不純物を活性化して、前記第１低濃度拡散
層、前記第１中濃度拡散層、前記第１高濃度拡散層、前
記第２低濃度拡散層、および前記第２高濃度拡散層を形
成する工程とを有する。
【００１８】上記の本発明の半導体装置の製造方法は、
半導体基板中の第１チャネル形成領域上に第１ゲート絶
縁膜を形成し、半導体基板中の第２チャネル形成領域上
に第２ゲート絶縁膜を形成し、第１ゲート絶縁膜上およ
び第２ゲート絶縁膜上に第１ゲート電極および第２ゲー
ト電極を形成する。次に、第２電界効果型トランジスタ
の形成領域を開口するレジスト膜を形成し、第２チャネ
ル形成領域と隣接するように第２低濃度拡散層を形成す
る導電性不純物を導入し、第１電界効果型トランジスタ
の形成領域を開口するレジスト膜を形成し、第１チャネ
ル形成領域と隣接するように第１低濃度拡散層を形成す
る導電性不純物を導入し、第１低濃度拡散層と隣接する
ように第１中濃度拡散層を形成する導電性不純物を導入
し、第１中濃度拡散層と隣接するように第１高濃度拡散
層を形成する導電性不純物を導入し、第２低濃度拡散層
と隣接するように第２高濃度拡散層を形成する導電性不
純物を導入する。次に、第１低濃度拡散層、第１中濃度
拡散層、第１高濃度拡散層、第２低濃度拡散層、および
第２高濃度拡散層を形成する導電性不純物を活性化し
て、第１低濃度拡散層、第１中濃度拡散層、第１高濃度
拡散層、第２低濃度拡散層、および第２高濃度拡散層を
形成する。
半導体基板中の第１チャネル形成領域上に第１ゲート絶
縁膜を形成し、半導体基板中の第２チャネル形成領域上
に第２ゲート絶縁膜を形成し、第１ゲート絶縁膜上およ
び第２ゲート絶縁膜上に第１ゲート電極および第２ゲー
ト電極を形成する。次に、第２電界効果型トランジスタ
の形成領域を開口するレジスト膜を形成し、第２チャネ
ル形成領域と隣接するように第２低濃度拡散層を形成す
る導電性不純物を導入し、第１電界効果型トランジスタ
の形成領域を開口するレジスト膜を形成し、第１チャネ
ル形成領域と隣接するように第１低濃度拡散層を形成す
る導電性不純物を導入し、第１低濃度拡散層と隣接する
ように第１中濃度拡散層を形成する導電性不純物を導入
し、第１中濃度拡散層と隣接するように第１高濃度拡散
層を形成する導電性不純物を導入し、第２低濃度拡散層
と隣接するように第２高濃度拡散層を形成する導電性不
純物を導入する。次に、第１低濃度拡散層、第１中濃度
拡散層、第１高濃度拡散層、第２低濃度拡散層、および
第２高濃度拡散層を形成する導電性不純物を活性化し
て、第１低濃度拡散層、第１中濃度拡散層、第１高濃度
拡散層、第２低濃度拡散層、および第２高濃度拡散層を
形成する。
【００１９】上記の本発明の半導体装置の製造方法によ
れば、第１低濃度拡散層、第１中濃度拡散層および第１
高濃度拡散層の３重構造の第１拡散層を有し、高電圧下
での駆動が可能な第１電界効果型トランジスタと、第２
低濃度拡散層および第２高濃度拡散層の２重構造の第２
拡散層を有する従来の第２電界効果型トランジスタとを
有する半導体装置を製造できる。ここで、例えば第１低
濃度拡散層を形成する導電性不純物を斜めにイオン注入
し、第１中濃度拡散層を形成する導電性不純物を垂直に
イオン注入すること、あるいは拡散係数の異なる導電性
不純物を導入して活性化工程において濃度勾配を発生さ
せ、第１低濃度拡散層と第１中濃度拡散層とを拡散領域
を異ならせて形成することなどにより、レジストパター
ニング工程の増加を抑えることができ、製造コストの削
減が可能である。
れば、第１低濃度拡散層、第１中濃度拡散層および第１
高濃度拡散層の３重構造の第１拡散層を有し、高電圧下
での駆動が可能な第１電界効果型トランジスタと、第２
低濃度拡散層および第２高濃度拡散層の２重構造の第２
拡散層を有する従来の第２電界効果型トランジスタとを
有する半導体装置を製造できる。ここで、例えば第１低
濃度拡散層を形成する導電性不純物を斜めにイオン注入
し、第１中濃度拡散層を形成する導電性不純物を垂直に
イオン注入すること、あるいは拡散係数の異なる導電性
不純物を導入して活性化工程において濃度勾配を発生さ
せ、第１低濃度拡散層と第１中濃度拡散層とを拡散領域
を異ならせて形成することなどにより、レジストパター
ニング工程の増加を抑えることができ、製造コストの削
減が可能である。
【００２０】上記の本発明の半導体装置の製造方法は、
好適には、前記第１低濃度拡散層を形成する導電性不純
物を導入する工程が、導電性不純物を斜めにイオン注入
する工程である。これにより、ゲート電極やその側部に
形成するサイドウォール絶縁膜をマスクとしてイオン注
入しても、その下部に回り込んで低濃度拡散層を形成す
ることが可能で、低濃度拡散層を形成するためのマスク
層となるレジスト膜のパターニングが不要とすることが
できる。
好適には、前記第１低濃度拡散層を形成する導電性不純
物を導入する工程が、導電性不純物を斜めにイオン注入
する工程である。これにより、ゲート電極やその側部に
形成するサイドウォール絶縁膜をマスクとしてイオン注
入しても、その下部に回り込んで低濃度拡散層を形成す
ることが可能で、低濃度拡散層を形成するためのマスク
層となるレジスト膜のパターニングが不要とすることが
できる。
【００２１】上記の本発明の半導体装置の製造方法は、
好適には、前記第２低濃度拡散層を形成する導電性不純
物を導入する工程の後、前記第１電界効果型トランジス
タの形成領域を開口するレジスト膜を形成する工程の前
に、前記第１ゲート電極および第２ゲート電極の側部に
サイドウォール絶縁膜を形成する工程をさらに有し、さ
らに好適には、前記第１低濃度拡散層を形成する導電性
不純物を導入する工程が、前記サイドウォール絶縁膜を
マスクとして導電性不純物を導入する工程であり、前記
第１中濃度拡散層を形成する導電性不純物を導入する工
程が、前記サイドウォール絶縁膜をマスクとして導電性
不純物を導入する工程である。これにより、例えば低濃
度拡散層を形成する導電性不純物を斜めにイオン注入
し、中濃度拡散層を形成する導電性不純物を垂直にイオ
ン注入すること、あるいは拡散係数の異なる導電性不純
物を導入して活性化工程において濃度勾配を発生させ、
低濃度拡散層と中濃度拡散層とを拡散領域を異ならせて
形成して、サイドウォール絶縁膜の下部の回り込んで低
濃度拡散層を形成することにより、レジストパターニン
グ工程の増加を抑えることができ、製造コストの削減が
可能である。
好適には、前記第２低濃度拡散層を形成する導電性不純
物を導入する工程の後、前記第１電界効果型トランジス
タの形成領域を開口するレジスト膜を形成する工程の前
に、前記第１ゲート電極および第２ゲート電極の側部に
サイドウォール絶縁膜を形成する工程をさらに有し、さ
らに好適には、前記第１低濃度拡散層を形成する導電性
不純物を導入する工程が、前記サイドウォール絶縁膜を
マスクとして導電性不純物を導入する工程であり、前記
第１中濃度拡散層を形成する導電性不純物を導入する工
程が、前記サイドウォール絶縁膜をマスクとして導電性
不純物を導入する工程である。これにより、例えば低濃
度拡散層を形成する導電性不純物を斜めにイオン注入
し、中濃度拡散層を形成する導電性不純物を垂直にイオ
ン注入すること、あるいは拡散係数の異なる導電性不純
物を導入して活性化工程において濃度勾配を発生させ、
低濃度拡散層と中濃度拡散層とを拡散領域を異ならせて
形成して、サイドウォール絶縁膜の下部の回り込んで低
濃度拡散層を形成することにより、レジストパターニン
グ工程の増加を抑えることができ、製造コストの削減が
可能である。
【００２２】上記の本発明の半導体装置の製造方法は、
好適には、前記第１中濃度拡散層を形成する導電性不純
物を導入する工程の後、前記第１高濃度拡散層を形成す
る導電性不純物を導入する工程の前に、前記第１高濃度
拡散層形成領域および前記第２高濃度拡散層形成領域を
開口するレジスト膜を形成する工程をさらに有し、前記
第１高濃度拡散層を形成する導電性不純物を導入する工
程と、前記第２高濃度拡散層を形成する導電性不純物を
導入する工程とを同時に行う。これにより、第１高濃度
拡散層と第２高濃度拡散層を同一のレジスト膜をマスク
として形成することが可能で、レジストパターニング工
程の増加を抑えることができ、製造コストの削減が可能
である。
好適には、前記第１中濃度拡散層を形成する導電性不純
物を導入する工程の後、前記第１高濃度拡散層を形成す
る導電性不純物を導入する工程の前に、前記第１高濃度
拡散層形成領域および前記第２高濃度拡散層形成領域を
開口するレジスト膜を形成する工程をさらに有し、前記
第１高濃度拡散層を形成する導電性不純物を導入する工
程と、前記第２高濃度拡散層を形成する導電性不純物を
導入する工程とを同時に行う。これにより、第１高濃度
拡散層と第２高濃度拡散層を同一のレジスト膜をマスク
として形成することが可能で、レジストパターニング工
程の増加を抑えることができ、製造コストの削減が可能
である。
【００２３】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を参照して説明する。
いて、図面を参照して説明する。
【００２４】図１は、本実施形態の半導体装置の断面図
である。図面上左側の領域に高電圧駆動用の３重構造拡
散層を有するｎチャネル型電界効果型トランジスタ（Ｖ
PPＴｒ）が形成されており、右側の領域に２重構造拡散
層を有するｎチャネル型電界効果型トランジスタ（ＶCC
Ｔｒ）が形成されている。まず、左側の領域の高電圧駆
動用の３重構造拡散層を有する電界効果型トランジスタ
（ＶPPＴｒ）について説明する。例えばＬＯＣＯＳ法に
より形成された素子分離絶縁膜２０により区切られたｐ
型半導体基板あるいはｐウェル１０のチャネル形成領域
上に、例えば膜厚が４０ｎｍの酸化シリコンからなる第
１ゲート絶縁膜２１ａが形成されており、その上層に例
えばポリシリコンとタングステンシリサイドのポリサイ
ドからなるゲート電極３０が形成されている。ゲート電
極３０の側壁部をサイドウォール絶縁膜２２が被覆して
いる。ゲート電極３０の両側部のｐ型半導体基板あるい
はｐウェル１０中には、ｎ型の第１低濃度拡散層１１、
第１中濃度拡散層１２、および第１高濃度拡散層１３か
らなる３重構造の第１ソース・ドレイン拡散層ＳＤａが
形成されており、電界効果トランジスタ（ＶPPＴｒ）が
形成されている。
である。図面上左側の領域に高電圧駆動用の３重構造拡
散層を有するｎチャネル型電界効果型トランジスタ（Ｖ
PPＴｒ）が形成されており、右側の領域に２重構造拡散
層を有するｎチャネル型電界効果型トランジスタ（ＶCC
Ｔｒ）が形成されている。まず、左側の領域の高電圧駆
動用の３重構造拡散層を有する電界効果型トランジスタ
（ＶPPＴｒ）について説明する。例えばＬＯＣＯＳ法に
より形成された素子分離絶縁膜２０により区切られたｐ
型半導体基板あるいはｐウェル１０のチャネル形成領域
上に、例えば膜厚が４０ｎｍの酸化シリコンからなる第
１ゲート絶縁膜２１ａが形成されており、その上層に例
えばポリシリコンとタングステンシリサイドのポリサイ
ドからなるゲート電極３０が形成されている。ゲート電
極３０の側壁部をサイドウォール絶縁膜２２が被覆して
いる。ゲート電極３０の両側部のｐ型半導体基板あるい
はｐウェル１０中には、ｎ型の第１低濃度拡散層１１、
第１中濃度拡散層１２、および第１高濃度拡散層１３か
らなる３重構造の第１ソース・ドレイン拡散層ＳＤａが
形成されており、電界効果トランジスタ（ＶPPＴｒ）が
形成されている。
【００２５】一方、図１の図面上右側の領域には２重構
造拡散層を有する電界効果型トランジスタ（ＶCCＴｒ）
が形成されている。例えばＬＯＣＯＳ法により形成され
た素子分離絶縁膜２０により区切られたｐ型半導体基板
あるいはｐウェル１０のチャネル形成領域上に、例えば
膜厚が９ｎｍの酸化シリコンからなる第２ゲート絶縁膜
２１ｂが形成されており、その上層に例えばポリシリコ
ンとタングステンシリサイドのポリサイドからなるゲー
ト電極３０が形成されている。ゲート電極３０の側壁部
をサイドウォール絶縁膜２２が被覆している。ゲート電
極３０の両側部のｐ型半導体基板あるいはｐウェル１０
中には、ｎ型の第２低濃度拡散層１４および第２高濃度
拡散層１５からなる２重構造の第２ソース・ドレイン拡
散層ＳＤｂが形成されており、電界効果トランジスタ
（ＶCCＴｒ）が形成されている。
造拡散層を有する電界効果型トランジスタ（ＶCCＴｒ）
が形成されている。例えばＬＯＣＯＳ法により形成され
た素子分離絶縁膜２０により区切られたｐ型半導体基板
あるいはｐウェル１０のチャネル形成領域上に、例えば
膜厚が９ｎｍの酸化シリコンからなる第２ゲート絶縁膜
２１ｂが形成されており、その上層に例えばポリシリコ
ンとタングステンシリサイドのポリサイドからなるゲー
ト電極３０が形成されている。ゲート電極３０の側壁部
をサイドウォール絶縁膜２２が被覆している。ゲート電
極３０の両側部のｐ型半導体基板あるいはｐウェル１０
中には、ｎ型の第２低濃度拡散層１４および第２高濃度
拡散層１５からなる２重構造の第２ソース・ドレイン拡
散層ＳＤｂが形成されており、電界効果トランジスタ
（ＶCCＴｒ）が形成されている。
【００２６】かかる構造の半導体装置は、拡散層の構造
を３重構造とすることにより、接合耐圧の向上、寄生バ
イポーラ動作の抑制を行うことができ、ＭＯＳＦＥＴ本
来の動作特性を安定に維持することができる、高電圧駆
動に適した電界効果型トランジスタと、従来の２重構造
の拡散層を有する電界効果型トランジスタとを有する半
導体装置である。
を３重構造とすることにより、接合耐圧の向上、寄生バ
イポーラ動作の抑制を行うことができ、ＭＯＳＦＥＴ本
来の動作特性を安定に維持することができる、高電圧駆
動に適した電界効果型トランジスタと、従来の２重構造
の拡散層を有する電界効果型トランジスタとを有する半
導体装置である。
【００２７】以下に、上記の本実施形態の半導体装置の
製造方法について説明する。まず、図２（ａ）に示すよ
うに、図面上左側の領域が高電圧駆動用の３重構造拡散
層を有するｎチャネル型電界効果型トランジスタ（ＶPP
Ｔｒ）の形成領域であり、右側の領域が２重構造拡散層
を有するｎチャネル型電界効果型トランジスタ（ＶCCＴ
ｒ）の形成領域である。ｐ型シリコン半導体基板１０に
対して、例えばＬＯＣＯＳ法により素子分離絶縁膜２０
を形成し、ウェルなどのチャネル形成領域を形成するイ
オン注入や、パンチスルー抑制のためのイオン注入など
を行った後、ＶPPＴｒ形成領域のチャネル形成領域上
に、例えば熱酸化法により４０ｎｍの膜厚の酸化シリコ
ンである第１ゲート絶縁膜２１ａを形成し、一方、ＶCC
Ｔｒ形成領域のチャネル形成領域上に、例えば熱酸化法
により９ｎｍの膜厚の酸化シリコンである第２ゲート絶
縁膜２１ｂを形成する。
製造方法について説明する。まず、図２（ａ）に示すよ
うに、図面上左側の領域が高電圧駆動用の３重構造拡散
層を有するｎチャネル型電界効果型トランジスタ（ＶPP
Ｔｒ）の形成領域であり、右側の領域が２重構造拡散層
を有するｎチャネル型電界効果型トランジスタ（ＶCCＴ
ｒ）の形成領域である。ｐ型シリコン半導体基板１０に
対して、例えばＬＯＣＯＳ法により素子分離絶縁膜２０
を形成し、ウェルなどのチャネル形成領域を形成するイ
オン注入や、パンチスルー抑制のためのイオン注入など
を行った後、ＶPPＴｒ形成領域のチャネル形成領域上
に、例えば熱酸化法により４０ｎｍの膜厚の酸化シリコ
ンである第１ゲート絶縁膜２１ａを形成し、一方、ＶCC
Ｔｒ形成領域のチャネル形成領域上に、例えば熱酸化法
により９ｎｍの膜厚の酸化シリコンである第２ゲート絶
縁膜２１ｂを形成する。
【００２８】次に、図２（ｂ）に示すように、第１ゲー
ト絶縁膜２１ａおよび第２ゲート絶縁膜２１ｂの上層
に、例えばＣＶＤ法によりポリシリコンおよびタングス
テンシリサイドを積層させ、ゲートパターンに加工し
て、ポリサイド構造のゲート電極３０を形成する。
ト絶縁膜２１ａおよび第２ゲート絶縁膜２１ｂの上層
に、例えばＣＶＤ法によりポリシリコンおよびタングス
テンシリサイドを積層させ、ゲートパターンに加工し
て、ポリサイド構造のゲート電極３０を形成する。
【００２９】次に、図２（ｃ）に示すように、ＶPPＴｒ
形成領域をレジスト膜Ｒ１で保護し、ＶCCＴｒ形成領域
において、ゲート電極３０をマスクとして例えばＰある
いはＡｓなどのｎ型の導電性不純物Ｄ１を１〜６×１０
12atms/cm2のドーズ量でイオン注入し、第２低濃度拡散
層１４を形成する。
形成領域をレジスト膜Ｒ１で保護し、ＶCCＴｒ形成領域
において、ゲート電極３０をマスクとして例えばＰある
いはＡｓなどのｎ型の導電性不純物Ｄ１を１〜６×１０
12atms/cm2のドーズ量でイオン注入し、第２低濃度拡散
層１４を形成する。
【００３０】次に、図３（ｄ）に示すように、レジスト
膜Ｒ１を除去した後、例えばＣＶＤ法により酸化シリコ
ンを堆積させ、ＲＩＥ（反応性イオンエッチング）など
のエッチングによりエッチバックして、ゲート電極３０
の側部にサイドウォール絶縁膜２２を形成する。次に、
ＶCCＴｒ形成領域をレジスト膜Ｒ２で保護し、ＶPPＴｒ
形成領域において、サイドウォール絶縁膜２２をマスク
として例えばＰあるいはＡｓなどのｎ型の導電性不純物
Ｄ２を１〜６×１０12atms/cm2のドーズ量、９０ｋｅＶ
のエネルギーで、例えば基板１０に対して４５度の角度
でイオン注入し、第１低濃度拡散層１１を形成する。こ
のとき、基板に対して斜めにイオン注入することで、サ
イドウォール絶縁膜２２の下部にまでｎ型の導電性不純
物を回り込ませることができる。
膜Ｒ１を除去した後、例えばＣＶＤ法により酸化シリコ
ンを堆積させ、ＲＩＥ（反応性イオンエッチング）など
のエッチングによりエッチバックして、ゲート電極３０
の側部にサイドウォール絶縁膜２２を形成する。次に、
ＶCCＴｒ形成領域をレジスト膜Ｒ２で保護し、ＶPPＴｒ
形成領域において、サイドウォール絶縁膜２２をマスク
として例えばＰあるいはＡｓなどのｎ型の導電性不純物
Ｄ２を１〜６×１０12atms/cm2のドーズ量、９０ｋｅＶ
のエネルギーで、例えば基板１０に対して４５度の角度
でイオン注入し、第１低濃度拡散層１１を形成する。こ
のとき、基板に対して斜めにイオン注入することで、サ
イドウォール絶縁膜２２の下部にまでｎ型の導電性不純
物を回り込ませることができる。
【００３１】次に、図３（ｅ）に示すように、ＶCCＴｒ
形成領域をレジスト膜Ｒ２で保護したまま、ＶPPＴｒ形
成領域において、サイドウォール絶縁膜２２をマスクと
して例えばＰあるいはＡｓなどのｎ型の導電性不純物Ｄ
３を６×１０12〜１×１０13atms/cm2のドーズ量で、基
板１０に対して垂直にイオン注入し、第１中濃度拡散層
１２を形成する。このとき、基板に対して垂直にイオン
注入することで、第１低濃度拡散層の形成時のように、
サイドウォール絶縁膜２２の下部にまでｎ型の導電性不
純物を回り込むことはない。
形成領域をレジスト膜Ｒ２で保護したまま、ＶPPＴｒ形
成領域において、サイドウォール絶縁膜２２をマスクと
して例えばＰあるいはＡｓなどのｎ型の導電性不純物Ｄ
３を６×１０12〜１×１０13atms/cm2のドーズ量で、基
板１０に対して垂直にイオン注入し、第１中濃度拡散層
１２を形成する。このとき、基板に対して垂直にイオン
注入することで、第１低濃度拡散層の形成時のように、
サイドウォール絶縁膜２２の下部にまでｎ型の導電性不
純物を回り込むことはない。
【００３２】次に、図３（ｆ）に示すように、レジスト
膜Ｒ２を除去した後、ＶPPＴｒの高濃度拡散層形成領域
とＶCCＴｒ形成領域を開口したレジスト膜Ｒ３を形成す
る。次に、ＶPPＴｒ形成領域においてはレジスト膜Ｒ３
をマスクとして、ＶCCＴｒ形成領域においてはサイドウ
ォール絶縁膜２２をマスクとして、例えばＰあるいはＡ
ｓなどのｎ型の導電性不純物Ｄ４を１×１０15atms/cm2
以上のドーズ量でイオン注入し、ＶPPＴｒ形成領域にお
いて第１高濃度拡散層１３を、ＶCCＴｒ形成領域におい
て第２高濃度拡散層１５形成する。
膜Ｒ２を除去した後、ＶPPＴｒの高濃度拡散層形成領域
とＶCCＴｒ形成領域を開口したレジスト膜Ｒ３を形成す
る。次に、ＶPPＴｒ形成領域においてはレジスト膜Ｒ３
をマスクとして、ＶCCＴｒ形成領域においてはサイドウ
ォール絶縁膜２２をマスクとして、例えばＰあるいはＡ
ｓなどのｎ型の導電性不純物Ｄ４を１×１０15atms/cm2
以上のドーズ量でイオン注入し、ＶPPＴｒ形成領域にお
いて第１高濃度拡散層１３を、ＶCCＴｒ形成領域におい
て第２高濃度拡散層１５形成する。
【００３３】次に、レジスト膜Ｒ３を除去した後、上記
で注入したｎ型の導電性不純物を活性化するために、ア
ニール処理を行い、ＶPPＴｒ形成領域において第１低濃
度拡散層１１、第１中濃度拡散層１２、および第１高濃
度拡散層１３からなる３重構造の第１ソース・ドレイン
拡散層ＳＤａを、ＶCCＴｒ形成領域において第２低濃度
拡散層１４および第２高濃度拡散層１５からなる２重構
造の第２ソース・ドレイン拡散層ＳＤｂを形成し、高電
圧駆動用の３重構造拡散層を有するｎチャネル型電界効
果型トランジスタ（ＶPPＴｒ）と、２重構造拡散層を有
するｎチャネル型電界効果型トランジスタ（ＶCCＴｒ）
とを形成する。
で注入したｎ型の導電性不純物を活性化するために、ア
ニール処理を行い、ＶPPＴｒ形成領域において第１低濃
度拡散層１１、第１中濃度拡散層１２、および第１高濃
度拡散層１３からなる３重構造の第１ソース・ドレイン
拡散層ＳＤａを、ＶCCＴｒ形成領域において第２低濃度
拡散層１４および第２高濃度拡散層１５からなる２重構
造の第２ソース・ドレイン拡散層ＳＤｂを形成し、高電
圧駆動用の３重構造拡散層を有するｎチャネル型電界効
果型トランジスタ（ＶPPＴｒ）と、２重構造拡散層を有
するｎチャネル型電界効果型トランジスタ（ＶCCＴｒ）
とを形成する。
【００３４】次に、例えばＣＶＤ法により上記のトラン
ジスタ（ＶppＴｒ、ＶCCＴｒ）を被覆して全面に酸化シ
リコンを堆積させて層間絶縁膜２３を形成し、層間絶縁
膜２３を貫通してソース・ドレイン拡散層ＳＤに達する
コンタクトホールを開口し、例えばタングステンなどで
コンタクトホール内に埋め込み電極３１を形成し、さら
に例えばアルミニウムなどで上層配線３２を形成し、さ
らにＣＶＤ法により酸化シリコンの保護絶縁膜２４を形
成するなどを行い、図１に示すような所望の半導体装置
を形成する。
ジスタ（ＶppＴｒ、ＶCCＴｒ）を被覆して全面に酸化シ
リコンを堆積させて層間絶縁膜２３を形成し、層間絶縁
膜２３を貫通してソース・ドレイン拡散層ＳＤに達する
コンタクトホールを開口し、例えばタングステンなどで
コンタクトホール内に埋め込み電極３１を形成し、さら
に例えばアルミニウムなどで上層配線３２を形成し、さ
らにＣＶＤ法により酸化シリコンの保護絶縁膜２４を形
成するなどを行い、図１に示すような所望の半導体装置
を形成する。
【００３５】上記の本実施形態の半導体装置の製造方法
によれば、レジストパターニング工程の増加を抑え、製
造コストの削減を可能とした高電圧下での駆動の適した
トランジスタを有する半導体装置の製造方法を提供する
ことができる。
によれば、レジストパターニング工程の増加を抑え、製
造コストの削減を可能とした高電圧下での駆動の適した
トランジスタを有する半導体装置の製造方法を提供する
ことができる。
【００３６】本発明は、高度に微細化および高集積化し
たＥＥＰＲＯＭなどの半導体不揮発性記憶装置、ＤＲＡ
Ｍなどの半導体記憶装置、Ａ／Ｄコンバータなどの半導
体装置、あるいは論理演算素子などの半導体装置など、
ＭＯＳ型電界効果トランジスタを有する半導体装置であ
ればなんでも適用でき、特に高電圧駆動用のＭＯＳトラ
ンジスタを有する半導体装置の製造に好ましく適用可能
である。
たＥＥＰＲＯＭなどの半導体不揮発性記憶装置、ＤＲＡ
Ｍなどの半導体記憶装置、Ａ／Ｄコンバータなどの半導
体装置、あるいは論理演算素子などの半導体装置など、
ＭＯＳ型電界効果トランジスタを有する半導体装置であ
ればなんでも適用でき、特に高電圧駆動用のＭＯＳトラ
ンジスタを有する半導体装置の製造に好ましく適用可能
である。
【００３７】本発明は、上記の実施形態に限定されな
い。例えば、ＭＯＳ型電界効果トランジスタとしては、
ｐチャネル型、ｎチャネル型のどちらでもよい。実施形
態においてはｎチャネル型について説明しているが、ｐ
チャネル型とするためには、ｎ型不純物とｐ型不純物を
入れ替えることで製造することができる。ゲート電極は
２層構造のポリサイドとしているが、１層構成でもよ
く、３層以上の構成でもよい。低濃度拡散層、中濃度拡
散層、および高濃度拡散層の形成は、イオン注入の際に
斜めに角度をつけることや、拡散係数の異なる不純物を
導入し、活性化するアニール処理において拡散領域を異
ならせる方法などによりマスクの形成を省略可能とする
ことができる。また、その他、本発明の要旨を逸脱しな
い範囲で、種々の変更を行うことができる。
い。例えば、ＭＯＳ型電界効果トランジスタとしては、
ｐチャネル型、ｎチャネル型のどちらでもよい。実施形
態においてはｎチャネル型について説明しているが、ｐ
チャネル型とするためには、ｎ型不純物とｐ型不純物を
入れ替えることで製造することができる。ゲート電極は
２層構造のポリサイドとしているが、１層構成でもよ
く、３層以上の構成でもよい。低濃度拡散層、中濃度拡
散層、および高濃度拡散層の形成は、イオン注入の際に
斜めに角度をつけることや、拡散係数の異なる不純物を
導入し、活性化するアニール処理において拡散領域を異
ならせる方法などによりマスクの形成を省略可能とする
ことができる。また、その他、本発明の要旨を逸脱しな
い範囲で、種々の変更を行うことができる。
【００３８】
【発明の効果】本発明によれば、レジストパターニング
工程の増加を抑え、製造コストの削減を可能とした高電
圧下での駆動の適したトランジスタを有する半導体装置
の製造方法を提供することができる。
工程の増加を抑え、製造コストの削減を可能とした高電
圧下での駆動の適したトランジスタを有する半導体装置
の製造方法を提供することができる。
【図１】図１は本発明の半導体装置の断面図である。
【図２】図２は本発明の半導体装置の製造方法の製造工
程を示す断面図であり、（ａ）はゲート絶縁膜の形成工
程まで、（ｂ）はゲート電極の形成工程まで、（ｃ）は
第２低濃度拡散層を形成する不純物を導入する工程まで
を示す。
程を示す断面図であり、（ａ）はゲート絶縁膜の形成工
程まで、（ｂ）はゲート電極の形成工程まで、（ｃ）は
第２低濃度拡散層を形成する不純物を導入する工程まで
を示す。
【図３】図３は図２の続きの工程を示し、（ｄ）は第１
低濃度拡散層を形成する不純物の導入工程まで、（ｅ）
は第１中濃度拡散層を形成する不純物導入工程まで、
（ｆ）は第１高濃度拡散層および第２高濃度拡散層を形
成する不純物の導入工程までを示す。
低濃度拡散層を形成する不純物の導入工程まで、（ｅ）
は第１中濃度拡散層を形成する不純物導入工程まで、
（ｆ）は第１高濃度拡散層および第２高濃度拡散層を形
成する不純物の導入工程までを示す。
【図４】図４は従来例の半導体装置の要部断面図であ
る。
る。
１０…半導体基板、１１…第１低濃度拡散層、１２…第
１中濃度拡散層、１３…第１高濃度拡散層、１４…第２
低濃度拡散層、１５…第２高濃度拡散層、１６…低濃度
拡散層、１７…高濃度拡散層、２０…素子分離絶縁膜、
２１ａ、２１ｂ…ゲート絶縁膜、２２…サイドウォール
絶縁膜、２３…層間絶縁膜、２４…保護絶縁膜、３０…
ゲート電極、３１…埋め込み配線、３２…上層配線、Ｓ
Ｄａ…第１ソース・ドレイン拡散層、ＳＤｂ…第２ソー
ス・ドレイン拡散層、Ｄ１〜Ｄ４…導電性不純物イオ
ン、Ｒ１〜Ｒ３…レジスト膜、ＶppＴｒ…３重拡散層構
造の電界効果型トランジスタ、ＶCCＴｒ…２重拡散層構
造の電界効果型トランジスタ。
１中濃度拡散層、１３…第１高濃度拡散層、１４…第２
低濃度拡散層、１５…第２高濃度拡散層、１６…低濃度
拡散層、１７…高濃度拡散層、２０…素子分離絶縁膜、
２１ａ、２１ｂ…ゲート絶縁膜、２２…サイドウォール
絶縁膜、２３…層間絶縁膜、２４…保護絶縁膜、３０…
ゲート電極、３１…埋め込み配線、３２…上層配線、Ｓ
Ｄａ…第１ソース・ドレイン拡散層、ＳＤｂ…第２ソー
ス・ドレイン拡散層、Ｄ１〜Ｄ４…導電性不純物イオ
ン、Ｒ１〜Ｒ３…レジスト膜、ＶppＴｒ…３重拡散層構
造の電界効果型トランジスタ、ＶCCＴｒ…２重拡散層構
造の電界効果型トランジスタ。
Claims (12)
- 【請求項１】チャネル形成領域から導電性不純物を低濃
度に含有する低濃度拡散層、中濃度に含有する中濃度拡
散層、および高濃度に含有する高濃度拡散層が順に接合
した拡散層を有する電界効果型トランジスタを有する半
導体装置の製造方法であって、 半導体基板の前記チャネル形成領域上にゲート絶縁膜を
形成する工程と、 前記ゲート絶縁膜上にゲート電極を形成する工程と、 前記チャネル形成領域と隣接するように前記低濃度拡散
層を形成する導電性不純物を導入する工程と、 前記低濃度拡散層と隣接するように前記中濃度拡散層を
形成する導電性不純物を導入する工程と、 前記中濃度拡散層と隣接するように前記高濃度拡散層を
形成する導電性不純物を導入する工程と、 前記低濃度拡散層、前記中濃度拡散層および前記高濃度
拡散層を形成する導電性不純物を活性化して前記低濃度
拡散層、前記中濃度拡散層および前記高濃度拡散層を形
成する工程とを有する半導体装置の製造方法。 - 【請求項２】前記低濃度拡散層形成用の導電性不純物を
導入する工程が、導電性不純物を斜めにイオン注入する
工程である請求項１記載の半導体装置の製造方法。 - 【請求項３】前記ゲート電極を形成する工程の後、前記
低濃度拡散層を形成する導電性不純物を導入する工程の
前に、前記ゲート電極の側部にサイドウォール絶縁膜を
形成する工程をさらに有する請求項１記載の半導体装置
の製造方法。 - 【請求項４】前記低濃度拡散層を形成する導電性不純物
を導入する工程が、前記サイドウォール絶縁膜をマスク
として導電性不純物を導入する工程であり、 前記中濃度拡散層を形成する導電性不純物を導入する工
程が、前記サイドウォール絶縁膜をマスクとして導電性
不純物を導入する工程である請求項３記載の半導体装置
の製造方法。 - 【請求項５】前記低濃度拡散層を形成する導電性不純物
を導入する工程が、導電性不純物を斜めにイオン注入す
る工程である請求項４記載の半導体装置の製造方法。 - 【請求項６】前記高濃度拡散層を形成する導電性不純物
を導入する工程の前に、前記高濃度拡散層形成用レジス
ト膜を形成する工程をさらに有し、 前記高濃度拡散層を形成する導電性不純物を導入する工
程が、前記高濃度拡散層形成用レジスト膜をマスクとし
て導電性不純物を導入する工程である請求項１記載の半
導体装置の製造方法。 - 【請求項７】第１チャネル形成領域から導電性不純物を
低濃度に含有する第１低濃度拡散層、中濃度に含有する
第１中濃度拡散層、および高濃度に含有する第１高濃度
拡散層が順に接合した第１拡散層を有する第１電界効果
型トランジスタと、前記第１チャネル形成領域とは位置
の異なる第２チャネル形成領域から導電性不純物を低濃
度に含有する第２低濃度拡散層および高濃度に含有する
第２高濃度拡散層が順に接合した第２拡散層を有する第
２電界効果型トランジスタとを有する半導体装置の製造
方法であって、 半導体基板中の前記第１チャネル形成領域上に第１ゲー
ト絶縁膜を形成する工程と、 前記半導体基板中の前記第２チャネル形成領域上に第２
ゲート絶縁膜を形成する工程と、 前記第１ゲート絶縁膜上および前記第２ゲート絶縁膜上
に第１ゲート電極および第２ゲート電極を形成する工程
と、 前記第２電界効果型トランジスタの形成領域を開口する
レジスト膜を形成する工程と、 前記第２チャネル形成領域と隣接するように前記第２低
濃度拡散層を形成する導電性不純物を導入する工程と、 前記第１電界効果型トランジスタの形成領域を開口する
レジスト膜を形成する工程と、 前記第１チャネル形成領域と隣接するように前記第１低
濃度拡散層を形成する導電性不純物を導入する工程と、 前記第１低濃度拡散層と隣接するように前記第１中濃度
拡散層を形成する導電性不純物を導入する工程と、 前記第１中濃度拡散層と隣接するように前記第１高濃度
拡散層を形成する導電性不純物を導入する工程と、 前記第２低濃度拡散層と隣接するように前記第２高濃度
拡散層を形成する導電性不純物を導入する工程と、 前記第１低濃度拡散層、前記第１中濃度拡散層、前記第
１高濃度拡散層、前記第２低濃度拡散層、および前記第
２高濃度拡散層を形成する導電性不純物を活性化して、
前記第１低濃度拡散層、前記第１中濃度拡散層、前記第
１高濃度拡散層、前記第２低濃度拡散層、および前記第
２高濃度拡散層を形成する工程とを有する半導体装置の
製造方法。 - 【請求項８】前記第１低濃度拡散層を形成する導電性不
純物を導入する工程が、導電性不純物を斜めにイオン注
入する工程である請求項７記載の半導体装置の製造方
法。 - 【請求項９】前記第２低濃度拡散層を形成する導電性不
純物を導入する工程の後、前記第１電界効果型トランジ
スタの形成領域を開口するレジスト膜を形成する工程の
前に、前記第１ゲート電極および第２ゲート電極の側部
にサイドウォール絶縁膜を形成する工程をさらに有する
請求項７記載の半導体装置の製造方法。 - 【請求項１０】前記第１低濃度拡散層を形成する導電性
不純物を導入する工程が、前記サイドウォール絶縁膜を
マスクとして導電性不純物を導入する工程であり、 前記第１中濃度拡散層を形成する導電性不純物を導入す
る工程が、前記サイドウォール絶縁膜をマスクとして導
電性不純物を導入する工程である請求項９記載の半導体
装置の製造方法。 - 【請求項１１】前記第１低濃度拡散層を形成する導電性
不純物を導入する工程が、導電性不純物を斜めにイオン
注入する工程である請求項１０記載の半導体装置の製造
方法。 - 【請求項１２】前記第１中濃度拡散層を形成する導電性
不純物を導入する工程の後、前記第１高濃度拡散層を形
成する導電性不純物を導入する工程の前に、前記第１高
濃度拡散層形成領域および前記第２高濃度拡散層形成領
域を開口するレジスト膜を形成する工程をさらに有し、 前記第１高濃度拡散層を形成する導電性不純物を導入す
る工程と、前記第２高濃度拡散層を形成する導電性不純
物を導入する工程とを同時に行う請求項７記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18262197A JPH1126764A (ja) | 1997-07-08 | 1997-07-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18262197A JPH1126764A (ja) | 1997-07-08 | 1997-07-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1126764A true JPH1126764A (ja) | 1999-01-29 |
Family
ID=16121498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18262197A Pending JPH1126764A (ja) | 1997-07-08 | 1997-07-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1126764A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020017725A (ko) * | 2000-08-31 | 2002-03-07 | 박종섭 | 고전압 반도체 소자 및 그의 제조방법 |
| WO2004114412A1 (ja) * | 2003-06-19 | 2004-12-29 | Sharp Kabushiki Kaisha | 半導体装置及びその製造方法 |
| JP2006140318A (ja) * | 2004-11-12 | 2006-06-01 | Kawasaki Microelectronics Kk | 半導体集積回路の製造方法および半導体集積回路 |
-
1997
- 1997-07-08 JP JP18262197A patent/JPH1126764A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020017725A (ko) * | 2000-08-31 | 2002-03-07 | 박종섭 | 고전압 반도체 소자 및 그의 제조방법 |
| WO2004114412A1 (ja) * | 2003-06-19 | 2004-12-29 | Sharp Kabushiki Kaisha | 半導体装置及びその製造方法 |
| JP2006140318A (ja) * | 2004-11-12 | 2006-06-01 | Kawasaki Microelectronics Kk | 半導体集積回路の製造方法および半導体集積回路 |
| US8237224B2 (en) | 2004-11-12 | 2012-08-07 | Kawasaki Microelectronics, Inc. | Method of manufacturing a semiconductor device including a high voltage MOS and the semiconductor device manufactured by the method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| JP2940880B2 (ja) | 半導体装置およびその製造方法 | |
| JP4776755B2 (ja) | 半導体装置およびその製造方法 | |
| JP2559397B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH11214656A (ja) | 半導体装置およびその製造方法 | |
| JP2008244009A (ja) | 半導体装置およびその製造方法 | |
| WO2002052649A1 (fr) | Dispositif semi-conducteur et dispositif electronique portatif | |
| JP2870635B2 (ja) | 半導体装置 | |
| JP4832629B2 (ja) | 半導体装置 | |
| JP2001156290A (ja) | 半導体装置 | |
| JP2600621B2 (ja) | 半導体装置の製造方法 | |
| JP2001291779A (ja) | 半導体装置およびその製造方法 | |
| JPH07122657A (ja) | 半導体メモリとその製法 | |
| JP2007027622A (ja) | 半導体装置およびその製造方法 | |
| JPH11284146A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH1126764A (ja) | 半導体装置の製造方法 | |
| JP4374866B2 (ja) | 半導体装置の製造方法 | |
| JPH10163338A (ja) | 半導体装置とその製造方法 | |
| JPH11354785A (ja) | 電界効果トランジスタ、それを有する半導体集積回路装置およびその製造方法 | |
| JP2982759B2 (ja) | 半導体装置の製造方法 | |
| JP2845186B2 (ja) | 半導体装置とその製造方法 | |
| US6541348B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2006049365A (ja) | 半導体装置 | |
| JP2004221223A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JP2001110908A (ja) | 半導体装置及びその製造方法 |