JP4832629B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4832629B2 JP4832629B2 JP2000304372A JP2000304372A JP4832629B2 JP 4832629 B2 JP4832629 B2 JP 4832629B2 JP 2000304372 A JP2000304372 A JP 2000304372A JP 2000304372 A JP2000304372 A JP 2000304372A JP 4832629 B2 JP4832629 B2 JP 4832629B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- impurity layer
- layer
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 113
- 239000012535 impurity Substances 0.000 claims description 124
- 239000000758 substrate Substances 0.000 claims description 111
- 238000002955 isolation Methods 0.000 claims description 31
- 230000005669 field effect Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 152
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 94
- 229910052814 silicon oxide Inorganic materials 0.000 description 94
- 108091006146 Channels Proteins 0.000 description 60
- 238000000034 method Methods 0.000 description 33
- 238000004519 manufacturing process Methods 0.000 description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 21
- 239000010703 silicon Substances 0.000 description 21
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 14
- 230000003071 parasitic effect Effects 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 230000005684 electric field Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000009826 distribution Methods 0.000 description 8
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 8
- 229910021342 tungsten silicide Inorganic materials 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- -1 boron ions Chemical class 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000004151 rapid thermal annealing Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、溝（トレンチ）型の素子分離構造を有する半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
半導体集積回路ではその動作時において個々の素子を完全に独立して制御するために、各素子間の電気的な干渉を無くす必要がある。このため、半導体集積回路では素子分離領域を有する素子分離構造が採用されている。かかる素子分離構造の一つとして、トレンチ分離法が広く知られており、数々の改良が提案されている。
【０００３】
トレンチ分離法は、基板の表面からその内部に向けて溝（トレンチ）を形成し、その内部に誘電体を充填することにより、各素子間を電気的に絶縁する方法である。この方法はＬＯＣＯＳ法による素子分離構造で見られるバーズビークがほとんど発生しない。このため、トレンチ分離法は、ＬＯＣＯＳ法による素子分離構造よりも形成に必要な基板表面上の面積が小さくて済むので、半導体集積回路の微細化を推進する上で好適な方法である。従って、トレンチ分離法は、今後更に微細化が進む半導体集積回路において不可欠な素子分離方法であると言える。
【０００４】
図２３に従来の半導体装置１０１Ｐの模式的な平面図（上面図）を示す。また、図２３中のＡＰ−ＡＰ線及びＢＰ−ＢＰ線における各（縦）断面図をそれぞれ図２４及び図２５に示す。更に、図２５中の一部を図２６に拡大して示す。なお、図２３では図２４〜図２６中に図示される要素の一部の図示化を省略している。
【０００５】
図２３〜図２６に示すように、半導体装置１０１ＰはＰ型のシリコン単結晶基板（以下、単に「基板」とも呼ぶ）１Ｐを備える。基板１Ｐの主面１ＳＰから基板１Ｐの内部に向けて溝２Ｐが形成されており、溝２Ｐは素子分離領域ＡＲ２Ｐを形成する。
【０００６】
溝２Ｐの内面２ＳＰ上にシリコン酸化膜９ＡＰが形成されており、シリコン酸化膜９ＡＰ上にシリコン酸化膜９ＢＰが形成されている。このとき、溝２Ｐ内はシリコン酸化膜９ＡＰ，９ＢＰ（以下、総称して「シリコン酸化膜９Ｐ」とも呼ぶ）で充填されている。シリコン酸化膜９Ｐはいわゆる溝型素子分離にあたる。
【０００７】
従来の半導体装置１０１Ｐでは、溝型素子分離を成すシリコン酸化膜９Ｐは、溝２Ｐの開口端に沿って、基板１Ｐの主面１ＳＰよりも落ち込んだ形状（以下「落ち込み」とも呼ぶ）９ＲＰを有している。
【０００８】
そして、半導体装置１０１Ｐの活性領域ＡＲ１Ｐ内にはＮチャネル型の電界効果トランジスタ（ＮＭＯＳＦＥＴ）が形成されている。詳細には、基板１Ｐの主面１ＳＰ上に活性領域ＡＲ１Ｐ（図２３参照）を横切ってゲート絶縁膜４Ｐが延在している。ゲート絶縁膜４Ｐ上にポリシリコン膜５ＡＰ及びタングステンシリサイド膜５ＢＰがこの順序で積層されており、かかるポリシリコン膜５ＡＰ及びタングステンシリサイド膜５ＢＰがゲート電極５Ｐを成す。なお、図２５及び図２６に示すように、ゲート電極５Ｐはシリコン酸化膜９Ｐ上にも当該シリコン酸化膜９Ｐを横切って延在しており、シリコン酸化膜９Ｐの落ち込み９ＲＰ内にもゲート電極５Ｐが配置されている。ゲート絶縁膜４Ｐ上にはゲート電極５Ｐの側面に接してサイドウォール酸化膜４１Ｐが形成されている。
【０００９】
また、２つのソース・ドレイン層６Ｐが基板１の主面１ＳＰ内にゲート電極５Ｐ下方のＭＯＳＦＥＴのチャネル領域を介して形成されている。ソース・ドレイン層６ＰはＮ+型層６ＢＰ及びＮ-型層６ＡＰから成り、Ｎ-型層６ＡＰはＮ+型層６ＢＰよりも不純物濃度が低く又チャネル領域側に形成されている。
【００１０】
更に、基板１Ｐの主面１ＳＰ内にＭＯＳＦＥＴのしきい値電圧を制御するチャネル不純物層１０Ｐが形成されている。チャネル不純物層１０Ｐは基板１Ｐと同じＰ型の層から成り、基板１Ｐよりも不純物濃度が高い。チャネル不純物層１０Ｐはチャネル領域よりも深い領域に形成されており、チャネル不純物層１０Ｐはその全体が基板１Ｐの主面１ＳＰに略平行な平面状に形成されている。なお、チャネル不純物層１０Ｐ及びソース・ドレイン層６Ｐの各一部は基板１Ｐ内において互いに形成領域を共有しており（重複しており）、より具体的にはチャネル不純物層１０Ｐはソース・ドレイン層６Ｐの底部に跨って形成されている。
【００１１】
次に、上述の図２３〜図２６に加えて図２７〜図３１を参照しつつ半導体装置１０１Ｐの製造方法を説明する。なお、図２７〜図３１は図２４と同様に図２３中のＡＰ−ＡＰ線における（縦）断面図である。
【００１２】
まず、基板１Ｐを準備し、基板１Ｐの主面１ＳＰを熱酸化してシリコン酸化膜７Ｐ（図２７参照）を形成する。続いて、シリコン酸化膜７Ｐ上にシリコン窒化膜８Ｐ（図２７参照）を形成する。
【００１３】
次に、写真製版技術を用いて、シリコン窒化膜８Ｐ上に素子分離領域となる領域以外を覆うレジスト（図示せず）を形成する。そして、当該レジストをマスクとする異方性エッチングによって、シリコン窒化膜８Ｐ，シリコン酸化膜７Ｐ及び基板１Ｐの一部をエッチングする。これにより、図２７に示すように、シリコン窒化膜８Ｐの露出表面から基板１Ｐの内部に至る溝２ａＰを形成する。そして、図２８に示すように、溝２ａＰの内面２ＳＰを熱酸化してシリコン酸化膜９ＡａＰを形成し、続いて、ＨＤＰ（high density plasma）−ＣＶＤ（chemical vapor deposition）法によって溝２ａＰ内を埋めるように基板１Ｐの主面１ＳＰ側全面を覆ってシリコン酸化膜９ＢａＰを堆積する。
【００１４】
次に、シリコン窒化膜８Ｐをストッパ膜とするＣＭＰ（chemical mechanical polishing）法によって、シリコン窒化膜８Ｐが露出するまでシリコン酸化膜９ＢａＰを研磨する（図２９参照）。これにより、シリコン酸化膜９ＢａＰの内で溝２ａＰ内の部分がシリコン酸化膜９ＢｂＰとして残る。
【００１５】
そして、熱リン酸を用いてシリコン窒化膜８Ｐを除去し、続いてフッ酸を用いてシリコン酸化膜７Ｐを除去する（図３０参照）。これにより、溝２ａＰの内で基板１Ｐ内の部分である溝２Ｐが残る。なお、図３０に示すように、かかるフッ酸処理時に、シリコン酸化膜９ＡａＰ，９ＢｂＰに溝２Ｐの開口端に沿って上述の落ち込み９ＲＰが形成される。
【００１６】
次に、基板１Ｐの主面１ＳＰを熱酸化することにより再度シリコン酸化膜を形成する。そして、図３１に示すように、イオン注入法によってチャネル不純物層１０Ｐを形成する。次に、上記シリコン酸化膜をフッ酸で除去する。このとき、シリコン酸化膜９ＡａＰ，９ＢｂＰの一部もエッチングされて既述のシリコン酸化膜９ＡＰ，９ＢＰから成るシリコン酸化膜９Ｐが形成されるが、かかるフッ酸処理時に上述の落ち込み９ＲＰが形成される又は大きくなる。
【００１７】
その後、シリコン酸化膜，ポリシリコン膜及びタングステンシリサイド膜を順次に形成し、これらをパターニングしてゲート絶縁膜４Ｐ及びゲート電極５Ｐ（共に図２４及び図２５を参照）を形成する。次に、Ｎ-型層６ＡＰの形成のためのイオン注入，サイドウォール酸化膜４１Ｐの形成及びＮ+型層６ＢＰの形成のためのイオン注入を順次に行うことにより、図２３〜図２５に示す半導体装置１０１Ｐが完成する。
【００１８】
【発明が解決しようとする課題】
さて、上述のように、従来の半導体装置１０１Ｐは溝型素子分離を成すシリコン酸化膜９Ｐの開口端に落ち込み９ＲＰを有している。即ち、従来の半導体装置１０１Ｐの製造方法では、シリコン酸化膜７Ｐ及び当該シリコン酸化膜７Ｐの除去後に再度形成したシリコン酸化膜をフッ酸で除去する際にシリコン酸化膜９ＡａＰ，９ＢｂＰの一部もエッチングされてしまい（図２９〜図３１参照）、シリコン酸化膜９Ｐに落ち込み９ＲＰが形成されてしまう。
【００１９】
図２６に示すように、落ち込み９ＲＰは基板１Ｐの主面１ＳＰよりも低く形成されるので、落ち込み９ＲＰが無い場合と比較して、ゲート電極５Ｐの内で落ち込み９ＲＰ内に形成された部分は溝２Ｐの側面に近い。このため、ゲート電極５Ｐへの印加電圧による電界が溝２Ｐの側面へないしは活性領域ＡＲ１Ｐへ及ぼす電界Ｅが強くなる。換言すれば、電界Ｅが活性領域端に集中する。
【００２０】
このような電界集中は活性領域端のポテンシャルを低下させるので、ＭＯＳＦＥＴの活性領域端におけるしきい値電圧はチャネル領域（の中央部）でのそれに比して低くなる。即ち、活性領域端に所望の（ないしは設計の）電圧よりも低いしきい値電圧を有した寄生ＭＯＳＦＥＴ（ないしは寄生素子）が形成される。このため、動作時にはまず寄生ＭＯＳＦＥＴがＯＮし、その後に寄生ＭＯＳＦＥＴ以外の部分がＯＮする。その結果、ＭＯＳＦＥＴの特性図である図３２中の特性線βとして示すように、所望のしきい値電圧よりも低い電圧においてＭＯＳＦＥＴのドレイン電流が流れ始めてしまう。即ち、特性図においてハンプが観測される。
【００２１】
また、デバイスサイズの縮小に伴ってチャネル幅が減少すると、上述の寄生ＭＯＳＦＥＴの存在は、チャネル幅の減少と共にしきい値電圧が低くなるという逆ナローチャネル効果を発生させる。即ち、ＭＯＳＦＥＴではかかる逆ナローチャネル効果によって所望のしきい値電圧よりも低い電圧で電流が流れ始めてしまう。
【００２２】
なお、落ち込み９ＲＰが無い場合であっても、素子分離領域ＡＲ２Ｐ内に又はシリコン酸化膜９Ｐ上に形成された各種の配線等からの電界は、シリコン酸化膜９Ｐを介してないしは溝２Ｐの側面を介して活性領域端のポテンシャルに影響を及ぼし、上述の寄生ＭＯＳＦＥＴを形成しうる。
【００２３】
このように寄生ＭＯＳＦＥＴに起因したハンプや逆ナローチャネル効果はＭＯＳＦＥＴのオフ電流ないしはリーク電流の増加を招くので、半導体装置１０１Ｐの歩留まりを低下させてしまうという問題がある。
【００２４】
なお、素子分離の形成方法の相違に起因してＬＯＣＯＳではかかる落ち込みが形成されないが、半導体装置の更なる微細化を推進するためには溝型素子分離構造が不可欠であることは既述の通りである。
【００２５】
この発明はかかる点に鑑みてなされたものであり、活性領域端に寄生素子が形成されるのを抑制し、所望の特性で以て動作可能な半導体装置及びその製造方法を提供することを主たる目的とする。
【００２６】
【課題を解決するための手段】
請求項１に記載の半導体装置は、主面を有し、所定の不純物濃度を有した所定の導電型の半導体材料を含む基板と、前記基板の前記主面から前記基板の内部へ向けて形成された溝と、前記溝内に形成された、溝型素子分離を成す誘電体と、前記基板の前記所定の導電型と同じ導電型及び前記基板の前記所定の不純物濃度よりも高い不純物濃度を有し、前記基板の前記主面に対面して前記基板内に延在する第１不純物層と、前記基板の前記所定の導電型とは反対の導電型を有し、前記基板の前記主面内の一部に形成された第２不純物層とを備え、前記第１不純物層は、第１部分と、前記第１部分に連続し、前記基板の前記主面から前記第１部分よりも深くに延在する第２部分とを含み、前記第１不純物層の前記第１部分の一部が前記第２不純物層内に形成されており、前記第１不純物層の前記第１部分は前記溝の側面に沿って設けられており、前記第１不純物層の前記第１部分は前記基板内において前記溝の開口端付近に設けられており、前記半導体装置は、前記第２不純物層と同じ導電型を有し、前記第２不純物層に接することなく前記基板の前記主面内の他の一部に形成された第３不純物層を更に備え、前記第１不純物層の前記第１部分の内で前記一部とは異なる他の一部が前記第３不純物層内に形成されており、前記半導体装置は、前記第２不純物層及び前記第３不純物層をそれぞれソース・ドレイン層として含む電界効果トランジスタを更に備え、前記第１不純物層の不純物濃度ピーク位置は、前記ソース・ドレイン層の不純物濃度ピーク位置と、前記ソース・ドレイン層と前記基板との接合面に対して同じ側にあることを特徴とする。
【００３０】
請求項２に記載の半導体装置は、請求項１に記載の半導体装置であって、前記電界効果トランジスタは、前記基板の前記主面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上及び前記誘電体上に延在するゲート電極を更に含むことを特徴とする。
【００３５】
【発明の実施の形態】
＜実施の形態１＞
図１に実施の形態１に係る半導体装置１０１の模式的な平面図（上面図）を示す。また、図１中のＡ１−Ａ１線及びＡ２−Ａ２線における各（縦）断面図をそれぞれ図２及び図４に示し、図２中の一部を図３に拡大して示す。また、図１中のＢ１−Ｂ１線及びＢ２−Ｂ２線における各（縦）断面図をそれぞれ図５及び図７に示し、図５中の一部を図６に拡大して示す。なお、図１では、図面の煩雑化を避けるために図２〜図７中に図示される要素の一部の図示化を省略している一方で、後述のチャネル不純物層１０を模式的に図示している。
【００３６】
図１〜図７に示すように、半導体装置１０１は、例えばＰ型のシリコン単結晶よりなる半導体基板（以下、単に「基板」とも呼ぶ）１を備える。基板１の主面１Ｓから基板１の内部に向けて所定の深さの溝２が形成されており、溝２は主面１Ｓにおける素子分離領域ＡＲ２を規定する。
【００３７】
但し、素子分離領域ＡＲ２とは、基板１の主面１Ｓ上の平面的な領域のみならず、主面１Ｓに垂直な方向の３次元の領域、より具体的には基板１の厚さ方向及び主面１Ｓ上方の両領域をも含むものとする。このとき、基板１は、素子分離領域ＡＲ２とそれ以外の３次元の領域である活性領域ＡＲ１との２つ領域に区画され、活性領域ＡＲ１は素子分離領域ＡＲ２に囲まれている。
【００３８】
なお、基板１の主面１Ｓから溝２の底部２Ｂまでの距離、即ち溝２の深さは例えば１００ｎｍ〜５００ｎｍ程度である。
【００３９】
図２〜図７に示すように、溝２の内面（即ち側面２Ｓ及び底面）上に当該内面に沿ってシリコン酸化膜９Ａが形成されており、シリコン酸化膜９Ａ上に溝２を埋め尽くすようにシリコン酸化膜９Ｂが形成されている。これにより、溝２内はシリコン酸化膜９Ａ，９Ｂ（以下、総称して「シリコン酸化膜（誘電体）９」とも呼ぶ）で充填されている。シリコン酸化膜９はいわゆる溝型素子分離にあたる。なお、シリコン酸化膜９は基板１の主面１Ｓ以上の高さレベルまで設けられており、主面１Ｓよりも落ち込んだ形状を有さない。
【００４０】
そして、半導体装置１０１は活性領域ＡＲ１内に形成されたＮチャネル型の電界効果トランジスタ（ＮＭＯＳＦＥＴ）を備える。
【００４１】
詳細には、基板１の主面１Ｓ上に活性領域ＡＲ１（図１参照）の略中央を横切ってゲート絶縁膜４が延在している。ゲート絶縁膜４は例えば厚さ３ｎｍ〜７ｎｍ程度のシリコン酸化膜から成る。なお、図５及び図６に示すように、ゲート絶縁膜４の延在方向における各端部はシリコン酸化膜９（又は９Ａ）に接しており、ゲート絶縁膜４とシリコン酸化膜９とは互いに結合して一体化している。
【００４２】
ゲート絶縁膜４上に厚さ４０ｎｍ〜７０ｎｍ程度のポリシリコン膜５Ａ及び厚さ５０ｎｍ〜１００ｎｍ程度のタングステンシリサイド膜５Ｂがこの順序で積層されており、かかるポリシリコン膜５Ａ及びタングステンシリサイド膜５Ｂがゲート電極５を成す。なお、図１及び図５に示すように、ゲート電極５はシリコン酸化膜９上にも当該シリコン酸化膜９を横切って延在している。更に、ゲート絶縁膜４上にはゲート電極５の側面に接してサイドウォール酸化膜４１が形成されている。
【００４３】
更に、基板１の主面１Ｓのゲート絶縁膜４で区画された各領域内にそれぞれ基板１とは反対の導電型であるＮ型のソース・ドレイン層（ないしは第２及び第３不純物層）６が形成されている。詳細には、各ソース・ドレイン層６はそれぞれ溝２に接して基板１の主面１Ｓ内の一部に形成されており、２つのソース・ドレイン層６は互いに接することなくゲート電極５下方のＭＯＳＦＥＴのチャネル領域を介して配置されている。
【００４４】
より具体的には、両ソース・ドレイン層６はそれぞれＮ型のＮ+型層６Ｂ及び当該Ｎ+型層６Ｂよりも不純物濃度が低いＮ-型層６Ａから成る。このとき、Ｎ+型層６Ｂは基板１の主面１Ｓ内においてゲート絶縁膜４の端部直下付近からゲート絶縁膜４とは反対側へ延在し、シリコン酸化膜９Ａないしは溝２まで至る。また、Ｎ-型層６Ａはそれぞれ基板１の主面１Ｓ内においてＮ+型層６Ｂに接し、ゲート電極５とサイドウォール酸化膜４１との界面の下方付近まで延在している。また、Ｎ+型層６ＢはＮ-型層６Ａよりも主面１Ｓから深くまで形成されている。なお、Ｎ-型層６ＡはいわゆるＬＤＤ（Lightly Doped Drain）層にあたる。
【００４５】
更に、活性領域ＡＲ１内にはＭＯＳＦＥＴのしきい値電圧を制御するチャネル不純物層（ないしは第１不純物層）１０が形成されている。チャネル不純物層１０は基板１と同じＰ型の層から成る一方で、基板１よりも不純物濃度が高い。図１〜図７に示すように、チャネル不純物層１０はその全体が溝２の底部２Ｂの深さレベルと基板１の主面１Ｓとの間の深さに形成されている。そして、チャネル不純物層１０は第１部分１０Ａ及び第２部分１０Ｂを含み、全体として基板１の主面１Ｓに対面して延在している。なお、チャネル不純物層１０の端部ないしは周縁部（後述の第１部分１０Ａにあたる）は溝２に接している。また、チャネル不純物層１０及びソース・ドレイン層６の各一部は基板１内において互いに形成領域を共有している（重複している）。
【００４６】
詳細には、第１部分１０Ａはチャネル不純物層１０の内で溝２の側面２Ｓに接して当該側面２Ｓに沿う部分にあたる。特に、第１部分１０Ａは基板１内において溝２の開口端付近ないしは主面１Ｓ付近に形成されており、図４及び図７に示すように各Ｎ+型層６Ｂ内に（従って、各ソース・ドレイン層６内に）それぞれ第１部分１０Ａの一部が設けられている。より具体的には、後述の図２０に示すように、第１部分１０Ａ及びソース・ドレイン層６の不純物濃度分布の両ピークが、基板１とソース・ドレイン層６との接合面に対して同じ側に設定されている。
【００４７】
他方、第２部分１０Ｂはチャネル不純物層１０の内で第１部分１０Ａ以外の部分ないしは中央部にあたる。即ち、第２部分１０Ｂは第１部分１０Ａに連続して形成され、基板１の主面１Ｓに略平行な平面状に形成されている。
【００４８】
なお、ここでは、半導体装置１０１が有するＭＯＳＦＥＴのしきい値電圧が従来の半導体装置１０１Ｐと同じ場合を説明する。このため、ＭＯＳＦＥＴのチャネル領域下方に配置されるチャネル不純物層１０の第２部分１０Ｂは、従来の半導体装置１０１Ｐ（図２４及び図２５を参照）のチャネル不純物層１０Ｐと同程度の深さに形成されている。
【００４９】
このとき、半導体装置１０１では、チャネル不純物層１０の第１部分１０Ａは第２部分１０Ｂよりも浅い位置に（基板１の主面１Ｓ側に）形成されており、従来の半導体装置１０１Ｐのチャネル不純物層１０Ｐよりも浅い位置に形成されている。逆に言えば、第２部分１０Ｂは第１部分１０Ａよりも主面１Ｓから深くに形成されている。
【００５０】
なお、図示化は省略するが、基板１内の溝２の底部２Ｂ付近にチャネルカット不純物層が形成されており、又、当該チャネルカット不純物層及びチャネル不純物層１０よりも深い領域にウエル不純物層が形成されている。
【００５１】
次に、図１〜図７に加えて図８〜図１８を参照しつつ半導体装置１０１の製造方法を説明する。なお、図８〜図１６及び図１８は図２と同様に図１中のＡ１−Ａ１線における（縦）断面図であり、又、図１１は図１０の一部拡大図である。図１７は後述のイオン注入工程における注入条件を説明するための模式図である。
【００５２】
まず、基板１を準備し、図８に示すように基板１の主面１Ｓ全体を熱酸化してシリコン酸化膜（ないしは酸化膜）７を５ｎｍ〜３０ｎｍ程度形成する。続いて、シリコン酸化膜７の露出表面上に、（基板１と同じ半導体材料であるシリコンから成る）シリコン膜（ないしは半導体膜）１１を１０ｎｍ〜５０ｎｍ程度形成する。シリコン膜１１は例えばポリシリコンやアモルファス・シリコン等の非単結晶から成る。なお、シリコン膜１１はドーピングされても良いし又されていなくても良い。更に、シリコン膜１１の露出表面上にシリコン窒化膜８を１００ｎｍ〜３００ｎｍ程度形成する。
【００５３】
次に、写真製版技術を用いて、シリコン窒化膜８の露出表面上に素子分離領域ＡＲ２となる領域以外を覆うレジスト（図示せず）を形成する。そして、当該レジストをマスクとする異方性エッチングによって、シリコン窒化膜８，シリコン膜１１，シリコン酸化膜７及び基板１の一部（主面１Ｓから例えば１００ｎｍ〜５００ｎｍ程度の深さ）をエッチングする。これにより、図９に示すように、シリコン窒化膜８の上記露出表面から基板１の内部に至る溝２ａ（既述の図２に示す溝２を含んでいる）を形成する。
【００５４】
次に、溝２ａの内面の内で基板１の露出表面（既述の溝２の内面にあたる）及びシリコン膜１１の露出表面１１Ｓを熱酸化法やプラズマ酸化法等を用いて酸化して、図１０及び図１１に示すようにシリコン酸化膜９Ａａを形成する。なお、シリコン酸化膜９Ａａはシリコン酸化膜７の溝２ａに沿った端部と結合して一体化しており、図１１では両シリコン酸化膜９Ａａ，７の境界を破線ＢＬ１で模式的に示している。
【００５５】
このとき、図１１に示すように、基板１の主面１Ｓ上に形成されているシリコン酸化膜７の溝２ａに沿った端部はいわゆるバーズビークと同様の形状に変化し、形成当初よりも厚くなる。このため、かかる酸化工程後のシリコン酸化膜７は、基板１の主面１Ｓ上の（ａ）上述のバーズビーク状の端部ないしは厚い部分７Ａ及び（ｂ）当該厚い部分７Ａ以外の部分である薄い部分７Ｂを含んで成る。薄い部分７Ｂの膜厚は形成当初と大略等しい。なお、図１１では、厚い部分７Ａと薄い部分７Ｂとの境界を破線ＢＬ２で模式的に示している。
【００５６】
その後、図１２に示すように、ＨＤＰ（high density plasma）−ＣＶＤ（chemical vapor deposition）法によって、溝２ａ内を埋めるように基板１の主面１側全面を覆ってシリコン酸化膜９Ｂａを堆積する。シリコン酸化膜９Ｂａは例えば２００ｎｍ〜７００ｎｍ程度形成する。
【００５７】
なお、シリコン酸化膜９Ｂａに変えて例えばシリコン窒化酸化膜，ＰＳＧ（phospho-silicate glass）膜，ＢＰＳＧ（boro-phospho silicate glass）膜又はＦＳＧ（flourine doped silicon glass）膜等を用いても良い。また、ＨＤＰ−ＣＶＤ法以外の成膜法によってシリコン酸化膜９Ｂａを形成しても構わない。なお、上述のＨＤＰ−ＣＶＤ法のようにエッチング（又はスパッタリング）と成膜とを同時に行う成膜方法によれば、隙間（シーム）をほとんど生じることなく溝２ａ内にシリコン酸化膜９Ｂａを充填することができる。
【００５８】
次に、図１３に示すように、シリコン窒化膜８をストッパ膜とするＣＭＰ（chemical mechanical polishing）法によって、図１２に図示されるシリコン酸化膜９Ｂａの一部を除去する。より具体的には、シリコン窒化膜８が露出するまでシリコン酸化膜９Ｂａを研磨し、シリコン酸化膜９Ｂａの内で溝２ａ内の部分をシリコン酸化膜９Ｂｂとして残存させる。
【００５９】
その後、熱リン酸を用いたウエットエッチング（等方性エッチング）でシリコン窒化膜８を除去し（図１４参照）、アンモニアと過酸化水素水との混合液を用いたウエットエッチング（等方性エッチング）でシリコン膜１１を除去する（図１５参照）。
【００６０】
次に、露出しているシリコン酸化膜７越しに２００ｋｅＶ〜１ＭｅＶ程度の加速エネルギーで以てボロンイオンを注入し、これによりウエル不純物層（図示せず）を形成する。また、１００ｋｅＶ〜３００ｋｅＶ程度の加速エネルギーで以てボロンイオンを注入し、これにより溝２ａ（又は溝２）の底部２Ｂ付近の基板１内にチャネルカット不純物層（図示せず）を形成する。
【００６１】
更に、１０ｋｅＶ〜１００ｋｅＶ程度の加速エネルギーで以て基板１の主面１Ｓ内へボロンイオンを注入し、これにより図１６に示すようにチャネル不純物層１０を形成する。このとき、シリコン酸化膜７の厚い部分７Ａ越しの方が薄い部分７Ｂ越しよりも不純物（ボロン）を浅く注入することができる。特に、図１７の模式図に示すように、注入された不純物の深さ方向における濃度分布のピークが基板１とシリコン酸化膜７の厚い部分７Ａとの界面（主面１Ｓの一部にあたる）付近に形成されるように、注入条件を設定する。その後、イオン注入後の基板１に対して急速加熱アニール、いわゆるＲＴＡ（rapid thermal annealing）を行う。かかる急速加熱アニールは例えば７００゜Ｃ〜１１００゜Ｃ程度の温度範囲で３０秒〜６０秒間程度、実施する。
【００６２】
次に、フッ酸用いてシリコン酸化膜７をウエットエッチングし、基板１の主面１Ｓを露出させる（図１８参照）。このとき、シリコン酸化膜９Ａａ，９Ｂｂの一部も除去されて、溝２ａの内で基板１内の部分である溝２が残り、又、既述のシリコン酸化膜９Ａ，９Ｂから成るシリコン酸化膜９が溝２内に残る。
【００６３】
その後、基板１の露出している主面１Ｓを熱酸化して厚さ３ｎｍ〜７ｎｍ程度のシリコン酸化膜（後にゲート絶縁膜４となる）を形成する。なお、このシリコン膜の各端部はシリコン酸化膜９（又は９Ａ）に結合して一体化している。次に、ＣＶＤ法によって、厚さ４０ｎｍ〜７０ｎｍ程度のポリシリコン膜及び厚さ５０ｎｍ〜１００ｎｍ程度のタングステンシリサイド膜を順次に堆積する。そして、写真製版技術及び異方性エッチング法を用いて上記タングステンシリサイド膜及びポリシリコン膜をパターニングすることにより、ゲート電極５（図２参照）を形成する。
【００６４】
次に、イオン注入法によりリンイオンを２０ｋｅＶ〜５０ｋｅＶ程度で注入する。続いて、ゲート電極５の側面にサイドウォール酸化膜４１（図２参照）を形成する。更に、イオン注入法により砒素イオンを１０ｋｅＶ〜５０ｋｅＶ程度で注入する。その後、熱処理を施すことによって、上記リンのみを含んだＮ-型層６Ａが形成され、上記砒素を含んだＮ+型層６Ｂが形成される。即ち、ソース・ドレイン層６が形成される。以上の工程により、図１〜図７に示す半導体装置１０１が完成する。
【００６５】
半導体装置１０１及びその製造方法によれば以下の効果を得ることができる。
【００６６】
上述のようにシリコン酸化膜９Ａａ（又は９Ａ）の形成に熱酸化法等を用いるので、シリコン酸化膜７に厚い部分７Ａ（図１１参照）を形成することができる。このため、従来の半導体装置１０１Ｐの製造方法とは異なり、図１６及び図１８に示すようにシリコン酸化膜７をフッ酸でウエットエッチングする際であっても、厚い部分７Ａによってシリコン酸化膜９Ｂｂ，９Ａａないしはシリコン酸化膜９Ａ，９Ｂに落ち込み９ＲＰ（図２４参照）が形成されないようにすることができる。従って、落ち込み９ＲＰに起因した寄生ＭＯＳＦＥＴ（寄生素子）が形成されるのを抑制することができる。これにより、半導体装置１０１のＭＯＳＦＥＴにおいて、ハンプや逆ナローチャネル効果を抑制してリーク電流を低減することができる。その結果、ＭＯＳＦＥＴは、更には半導体装置は所望の（設計の）特性で以て動作することができる。
【００６７】
ところで、落ち込み９ＲＰが無い場合であっても、素子分離領域ＡＲ２内に又はシリコン酸化膜９上に形成された配線（ゲート電極５を含む）からの電界は、シリコン酸化膜９を介してないしは溝２の側面２Ｓを介して活性領域端のポテンシャルに影響を及ぼし、寄生ＭＯＳＦＥＴを形成しうる。しかし、半導体装置１０１によれば、かかる寄生ＭＯＳＦＥＴの影響をも低減することができる。
【００６８】
即ち、半導体装置１０１ではチャネル不純物層１０の第１部分１０Ａは第２部分１０Ｂよりも（従って従来のチャネル不純物層１０Ｐよりも）浅い位置に形成されている。特に、第１部分１０Ａは溝２の側面２Ｓに沿って形成されている。このため、基板１では第１部分１０Ａの分だけ溝２の開口端付近の不純物濃度が従来の基板１Ｐよりも高い。従って、半導体装置１０１によれば、チャネル不純物層１０Ｐの全体が第２部分１０Ｂと同じ深さに形成されている従来の半導体装置１０１Ｐよりも、溝２の側面２Ｓでの寄生ＭＯＳＦＥＴをＯＮしにくくすることができる。換言すれば、しきい値電圧が低い寄生ＭＯＳＦＥＴの形成を抑制することができる。かかる点においても、半導体装置１０１は、ハンプや逆ナローチャネル効果が低減されて所望の特性で以て動作することができる。
【００６９】
特に、半導体装置１０１ではチャネル不純物層１０の第１部分１０Ａは溝２の開口端付近ないしは基板１の主面１Ｓ付近に形成されている。このとき、上記配線からの電界は当該配線に近いほど、即ち溝の開口端に近いほどより強い点に鑑みれば、チャネル不純物層１０の第１部分１０Ａは上記電界がより強い部分に設けられていることによって、上述の効果をより確実に得ることができる。
【００７０】
上述のように、チャネル不純物層１０を形成する際、厚い部分７Ａを有したシリコン酸化膜７越しにボロンを注入するので、厚い部分７Ａ越しの方が薄い部分７Ｂ越しよりも不純物が浅く注入することができる。このため、溝２付近ないしは活性領域端付近においてチャネル不純物層１０の第１部分１０Ａを第２部分１０Ｂよりも基板１の主面１Ｓ側に容易に形成することができる。即ち、ボロンの注入深さを違えるためにレジストを形成した上で別々の工程で不純物を注入したりする必要がない。
【００７１】
しかも、チャネル不純物層１０を形成する際、厚い部分７Ａと基板１との界面付近に、深さ方向における不純物濃度のピークが形成されるように注入条件を設定する。このため、チャネル不純物層１０の第１部分１０Ａを確実に溝２の開口端付近に形成することができる。
【００７２】
また、上述の製造方法では、チャネル不純物層１０を形成するためのイオン注入後にＲＴＡを行う。これにより、イオン注入により発生する結晶の点欠陥をアニールアウトすることができる。更に、その後の熱処理工程においてＴＥＤ（transient enhanced diffusion）を抑制することができ、チャネル不純物層１０を形成するボロンを所望の分布に保つことができる。従って、チャネル不純物層１０により得られる上述の効果を発揮しうる半導体装置１０１を確実に製造することができる。
【００７３】
また、上述の製造方法では、図１４及び図１５に示すように、アンモニアと過酸化水素水との混合液を用いたウエットエッチング（即ち等方性エッチング）によりシリコン膜１１を除去する。即ち、ドライエッチング（異方性エッチング）を用いないので、ドライエッチング時に生じるプラズマ・ダメージを回避することができる。
【００７４】
更に、ウエットエッチングによれば、エッチング残を少なくしてシリコン膜１１の全体を容易に除去することができる。かかる点を図１９に示す一部拡大断面図を参照しつつ以下に説明する。
【００７５】
即ち、上述のＨＤＰ−ＣＶＤ法はエッチングと成膜とを同時に行う成膜法なので、シリコン酸化膜９ＢａをＨＤＰ−ＣＶＤ法で以て形成すると、シリコン窒化膜８のエッジ部がエッチング（ないしはスパッタ）されて当該エッジ部に斜面８ＥＳ（図１９参照）が形成される。その後、シリコン酸化膜９Ｂａの堆積及びＣＭＰ工程を実施すると、ＣＭＰ後のシリコン酸化膜９Ｂｂに斜面８ＥＳに接する庇状部ないしはオーバーハング状部９ＢＨが形成される場合がある。なお、オーバーハング状部９ＢＨの大きさは上記ＣＭＰ時にストッパ膜であるシリコン窒化膜８がどの程度研磨されるかにも依る。シリコン酸化膜９Ｂｂがオーバーハング状部９ＢＨを有する場合、シリコン膜１１をドライエッチングにより除去するとオーバーハング形状部９ＢＨの下方にエッチング残が発生してしまう。これに対して、半導体装置１０１の製造方法によれば、シリコン膜１１をウエットエッチングで除去するので、オーバーハング状部９ＢＨの有無に関わりなく、シリコン膜１１の全体を容易に且つ確実に除去することができる。
【００７６】
このように、上述の製造方法によれば、所望の特性で動作可能な半導体装置１０１を歩留まり良く製造することができる。
【００７７】
更に、半導体装置１０１によれば従来の半導体装置１０１Ｐよりも高速動作が可能である。かかる点を図２０及び図２１を参照しつつ説明する。図２０及び図２１は活性領域端付近ないしは溝２付近におけるＮ型のソース・ドレイン層（又はＮ+型層）とＰ型のチャネル不純物層との濃度分布を説明するための模式図であり、図２０が半導体装置１０１に関するものであり、図２１が従来の半導体装置１０１Ｐに関するものである。
【００７８】
上述のように半導体装置１０１ではチャネル不純物層１０の第１部分１０Ａが第２部分１０Ｂ（及び従来のチャネル不純物層１０Ｐ）よりも基板１の主面１Ｓの側に形成されており、第１部分１０Ａはソース・ドレイン層６（詳細にはＮ+型層６Ｂ）内に設けられている。より具体的には、図２０に示すように、第１部分１０Ａ及びソース・ドレイン層６の不純物濃度分布の両ピークが、ソース・ドレイン層６と基板１との接合面（両層の分布曲線の交差点で与えられる）に対して同じ側に設定されている。このため、図２０に示すように、活性領域端ではチャネル不純物層１０の第１部分１０Ａがソース・ドレイン層６と大きく重なっている。換言すれば、ソース・ドレイン層６及び第１部分１０Ａの双方の高濃度領域ないしはピーク濃度領域が重なっている。これに対して、図２１に示すように、形成深さの違いに起因して、従来のチャネル不純物層１０Ｐはソース・ドレイン層６Ｐとの重なりが小さい。
【００７９】
このとき、互いに逆の導電型の不純物はドーピング作用を相殺することに鑑みれば、図２０に示す半導体装置１０１では、上記接合面の両側の不純物濃度は、図２１に示す従来の半導体装置１０１Ｐのそれらよりも低い。このため、活性領域端では、半導体装置１０１の方が上記接合面での空乏層が基板１の深さ方向に広がりやすく、接合容量がより小さい。従って、活性領域全体についても半導体装置１０１の方が接合容量が小さく、その結果、動作をより高速化することができる。なお、接合容量の低減による高速化はチャネル不純物層１０の第１部分１０Ａの一部がソース・ドレイン層６内に設けられていることによって得られ、基板１内での第１部分１０Ａの形成位置に依らない。
【００８０】
＜実施の形態１の変形例１＞
なお、基板１，酸化膜７及び半導体膜１１等がシリコンを含む場合を説明したが、これらがシリコン以外の他の半導体材料を含む場合であって上述の説明はあてはまる。
【００８１】
また、上述の説明では半導体装置１０１がＮＭＯＳＦＥＴの場合を述べたが、基板１及び各層（又は各膜）の導電型を逆転させることによって、半導体装置１０１としてＰチャネル型のＭＯＳＦＥＴ（ＰＭＯＳＦＥＴ）を提供することができる。また、ＮＭＯＳＦＥＴ及びＰＭＯＳＦＥＴを組み合わせることにより、半導体装置１０１としてＣＭＯＳＦＥＴを提供することも可能である。
【００８２】
＜実施の形態１の変形例２＞
なお、ゲート絶縁膜４がシリコン酸化膜以外の場合であっても、即ち半導体装置１０１が一般的なＭＩＳ（metal-insulator-semiconductor）構造のＦＥＴを備える場合であっても、上述の説明は妥当である。
【００８３】
また、ゲート電極５を、金属膜とポリシリコン膜との組み合わせ等の他の積層構造としても構わないし、又、シリサイド化したポリシリコン膜で形成しても良いし、又、金属膜のみで形成しても良い。
【００８４】
＜実施の形態２＞
次に、実施の形態２に係る半導体装置１０２として、既述の半導体装置１０１を応用して得られるＤＲＡＭ（dynamic random access memory）を説明する。図２２に半導体装置１０２の（縦）断面図を示す。なお、以下の説明では、既述の要素と同等の要素には同一の符号を付してその説明を援用するに留める。
【００８５】
図２２に示すように、半導体装置１０２は溝２が形成された基板１を備え、溝２内に溝型素子分離を成すシリコン酸化膜９が埋め込まれている。なお、図２２では詳細な図示化を省略するが、シリコン酸化膜９はシリコン酸化膜９Ａ，９Ｂ（図２参照）から成る。
【００８６】
そして、活性領域ＡＲ１（図１参照）内に２つのＭＯＳＦＥＴが形成されている。詳細には、基板１の主面１Ｓ上に、所定の距離だけ離れて２つのゲート絶縁膜４が形成されており、それぞれのゲート絶縁膜４上にゲート電極５及びサイドウォール酸化膜４１が形成されている。なお、ゲート電極５は例えば既述のポリシリコン膜５Ａ及びタングステンシリサイド膜５Ｂ（図２参照）から成る。なお、図２２中にはシリコン酸化膜９上にもゲート絶縁膜４，ゲート電極５及びサイドウォール酸化膜４１が形成されているが、これらの構成要素（以下まとめて「ゲート要素４，５，４１」とも呼ぶ）は、図２２中には図示しない他の活性領域内に形成され、且つ、紙面に垂直な方向に延長形成されたものである。
【００８７】
更に、基板１の主面１Ｓ内にソース・ドレイン層（ないしは第２及び第３不純物層）６１，６２が形成されている。各ソース・ドレイン層６１，６２は既述のソース・ドレイン層６（図２参照）に相当する。図２２では詳細な図示化を省略するが、各ソース・ドレイン層６１，６２はＮ-型層６Ａ及びＮ+型層６Ｂから成る。なお、ソース・ドレイン層６２は上記２つのＭＯＳＦＥＴに渡って形成されている。即ち、ソース・ドレイン層６２は各ＭＯＳＦＥＴの各一方のソース・ドレイン層６が主面１Ｓ内で一体化した形態にあたる。
【００８８】
更に、既述の半導体装置１０１と同様に、活性領域ＡＲ１（図１参照）内には基板１の主面１Ｓの全体に対面してチャネル不純物層１０が形成されている。即ち、チャネル不純物層１０の第１部分１０Ａは基板１内において溝２の側面２Ｓ（図２等参照）に接し、当該側面２Ｓに沿って形成されており、又、溝２の開口端付近ないしは主面１Ｓ付近に形成されている。しかも、第１部分１０ＡはＮ+型層６Ｂ内に、即ちソース・ドレイン層６内に設けられている。チャネル不純物層１０の第２部分１０Ｂは第１部分１０Ａよりも深い位置に形成されている。
【００８９】
以上の構造は実施の形態１で説明した製造方法により形成可能である。
【００９０】
更に、ゲート要素４，５，４１を覆って基板１の主面１Ｓ上に層間絶縁膜５０Ａが形成されており、かかる層間絶縁膜５０Ａの表面５０ＡＳからソース・ドレイン層６２へ至る接続孔１３が形成されている。層間絶縁膜５０Ａの表面５０ＡＳ上には、接続孔１３を介してソース・ドレイン層６２に接続されたビット線１４が形成されている。
【００９１】
また、ビット線１４を覆って層間絶縁膜５０Ａの表面５０ＡＳ上に層間絶縁膜５０Ｂが形成されており、かかる層間絶縁膜５０Ｂの表面５０ＢＳからソース・ドレイン層６１へ至る接続孔１５が形成されている。層間絶縁膜５０Ｂの表面５０ＢＳ上には、接続孔１５を介してソース・ドレイン層６１に接続されたストレージノード１６が形成されている。
【００９２】
そして、ストレージノード１６及び層間絶縁膜５０Ｂの表面５０ＢＳを覆って、又、層間絶縁膜５０Ｂの表面５０ＢＳ上の凹凸に沿ってキャパシタ絶縁膜１７が形成されている。更に、キャパシタ絶縁膜１７上に当該キャパシタ絶縁膜１７に沿ってセルプレート電極１８が形成されている。
【００９３】
セルプレート電極１８を全面的に被覆して層間絶縁膜５０Ｃが形成されており、層間絶縁膜５０Ｃの表面５０ＣＳ上に複数の配線１９が形成されている。かかる配線層１９は図２２中に図示されない部分においてゲート電極５等と接続されている。
【００９４】
半導体装置１０２によれば、半導体装置１０１と同様の効果を得ることができる。このとき、ＭＯＳＦＥＴのリーク電流の低減により、ストレージノード１６に（即ちＤＲＡＭのキャパシタ部に）蓄積された電荷の損失を抑制することができる。
【００９５】
【発明の効果】
請求項１に係る発明によれば、第２不純物層の内で第１不純物層の第１部分の一部が配置されている部分では、第２不純物層の不純物濃度を下げることができる。このため、かかる付近では第２不純物層と基板との接合面に形成される空乏層が広がりやすく、接合容量を小さくすることができる。これにより、接合面全体についても接合容量が小さくなるので、かかる接合容量が大きいが故に遅い動作速度を改善することができる。
【００９６】
また、請求項１に係る発明によれば、第１不純物層の第１部分は溝の側面に沿って設けられている。溝内の誘電体上に配置された配線等からの電界は溝の側面から基板のポテンシャルに影響を及ぼす点に鑑みれば、第１部分によって溝付近での特性を補償することができる。これにより、半導体装置の上記電界に起因した動作不具合を低減することができる。
【００９７】
また、請求項１に係る発明によれば、第１不純物層の第１部分は溝の開口端付近に設けられている。ところで、上述の誘電体上の配線からの電界は当該配線等に近いほど、即ち溝の開口端に近いほどより強い。このとき、第１不純物層の第１部分は上述の電界がより強い部分に設けられているので、上述の電界に起因した動作不具合をより確実に低減することができる。
【００９８】
また、請求項１に係る発明によれば、第２不純物層及び（第２不純物層と同等の）第３不純物層が電界効果トランジスタのソース・ドレイン層を成すので、電界効果トランジスタの動作を、従って当該半導体装置の動作を高速化することができる。
【００９９】
請求項２に係る発明によれば、電界効果トランジスタにおいてハンプや逆ナローチャネル効果を抑制してリーク電流を低減することができる。その結果、電界効果トランジスタを、更には半導体装置を所望の（設計の）特性で動作させることができる。また、半導体装置が当該電界効果トランジスタを含むＤＲＡＭ（dynamic random access memory）の場合、上述のリーク電流の低減によって、ＤＲＡＭのキャパシタ部に蓄積された電荷の損失を抑制することができる。
【図面の簡単な説明】
【図１】 実施の形態１に係る半導体装置の模式的な平面図である。
【図２】 実施の形態１に係る半導体装置の断面図である。
【図３】 実施の形態１に係る半導体装置の一部の断面図である。
【図４】 実施の形態１に係る半導体装置の断面図である。
【図５】 実施の形態１に係る半導体装置の断面図である。
【図６】 実施の形態１に係る半導体装置の一部の断面図である。
【図７】実施の形態１に係る半導体装置の断面図である。
【図８】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図９】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図１０】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図１１】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図１２】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図１３】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図１４】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図１５】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図１６】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図１７】 実施の形態１に係る半導体装置の製造方法を説明するための模式図である。
【図１８】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図１９】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図２０】 実施の形態１に係る半導体装置における不純物濃度分布を説明するための模式図である。
【図２１】 従来の半導体装置における不純物濃度分布を説明するための模式図である。
【図２２】 実施の形態２に係る半導体装置の断面図である。
【図２３】 従来の半導体装置の模式的な平面図である。
【図２４】 従来の半導体装置の断面図である。
【図２５】 従来の半導体装置の断面図である。
【図２６】 従来の半導体装置の一部の断面図である。
【図２７】 従来の半導体装置の製造方法を説明するための断面図である。
【図２８】 従来の半導体装置の製造方法を説明するための断面図である。
【図２９】 従来の半導体装置の製造方法を説明するための断面図である。
【図３０】 従来の半導体装置の製造方法を説明するための断面図である。
【図３１】 従来の半導体装置の製造方法を説明するための断面図である。
【図３２】 従来の半導体装置の動作特性図である。
【符号の説明】
１ 基板、１Ｓ 主面、２，２ａ 溝、２Ｓ 側面、４ ゲート絶縁膜、５ ゲート電極、６，６１，６２ ソース・ドレイン層（第２又は第３不純物層）、６Ａ Ｎ-型層、６Ｂ Ｎ+型層、７ シリコン酸化膜（酸化膜），７Ａ 厚い部分，７Ｂ 薄い部分、９ シリコン酸化膜（誘電体）、９Ａ，９Ａａ，９Ｂ，９Ｂａ，９Ｂｂ シリコン酸化膜、１０ チャネル不純物層（第１不純物層）、１０Ａ 第１部分、１０Ｂ 第２部分、１１ シリコン膜（半導体膜）、１１Ｓ 表面、１０１，１０２ 半導体装置、ＡＲ１ 活性領域、ＡＲ２ 素子分離領域。
【発明の属する技術分野】
この発明は、溝（トレンチ）型の素子分離構造を有する半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
半導体集積回路ではその動作時において個々の素子を完全に独立して制御するために、各素子間の電気的な干渉を無くす必要がある。このため、半導体集積回路では素子分離領域を有する素子分離構造が採用されている。かかる素子分離構造の一つとして、トレンチ分離法が広く知られており、数々の改良が提案されている。
【０００３】
トレンチ分離法は、基板の表面からその内部に向けて溝（トレンチ）を形成し、その内部に誘電体を充填することにより、各素子間を電気的に絶縁する方法である。この方法はＬＯＣＯＳ法による素子分離構造で見られるバーズビークがほとんど発生しない。このため、トレンチ分離法は、ＬＯＣＯＳ法による素子分離構造よりも形成に必要な基板表面上の面積が小さくて済むので、半導体集積回路の微細化を推進する上で好適な方法である。従って、トレンチ分離法は、今後更に微細化が進む半導体集積回路において不可欠な素子分離方法であると言える。
【０００４】
図２３に従来の半導体装置１０１Ｐの模式的な平面図（上面図）を示す。また、図２３中のＡＰ−ＡＰ線及びＢＰ−ＢＰ線における各（縦）断面図をそれぞれ図２４及び図２５に示す。更に、図２５中の一部を図２６に拡大して示す。なお、図２３では図２４〜図２６中に図示される要素の一部の図示化を省略している。
【０００５】
図２３〜図２６に示すように、半導体装置１０１ＰはＰ型のシリコン単結晶基板（以下、単に「基板」とも呼ぶ）１Ｐを備える。基板１Ｐの主面１ＳＰから基板１Ｐの内部に向けて溝２Ｐが形成されており、溝２Ｐは素子分離領域ＡＲ２Ｐを形成する。
【０００６】
溝２Ｐの内面２ＳＰ上にシリコン酸化膜９ＡＰが形成されており、シリコン酸化膜９ＡＰ上にシリコン酸化膜９ＢＰが形成されている。このとき、溝２Ｐ内はシリコン酸化膜９ＡＰ，９ＢＰ（以下、総称して「シリコン酸化膜９Ｐ」とも呼ぶ）で充填されている。シリコン酸化膜９Ｐはいわゆる溝型素子分離にあたる。
【０００７】
従来の半導体装置１０１Ｐでは、溝型素子分離を成すシリコン酸化膜９Ｐは、溝２Ｐの開口端に沿って、基板１Ｐの主面１ＳＰよりも落ち込んだ形状（以下「落ち込み」とも呼ぶ）９ＲＰを有している。
【０００８】
そして、半導体装置１０１Ｐの活性領域ＡＲ１Ｐ内にはＮチャネル型の電界効果トランジスタ（ＮＭＯＳＦＥＴ）が形成されている。詳細には、基板１Ｐの主面１ＳＰ上に活性領域ＡＲ１Ｐ（図２３参照）を横切ってゲート絶縁膜４Ｐが延在している。ゲート絶縁膜４Ｐ上にポリシリコン膜５ＡＰ及びタングステンシリサイド膜５ＢＰがこの順序で積層されており、かかるポリシリコン膜５ＡＰ及びタングステンシリサイド膜５ＢＰがゲート電極５Ｐを成す。なお、図２５及び図２６に示すように、ゲート電極５Ｐはシリコン酸化膜９Ｐ上にも当該シリコン酸化膜９Ｐを横切って延在しており、シリコン酸化膜９Ｐの落ち込み９ＲＰ内にもゲート電極５Ｐが配置されている。ゲート絶縁膜４Ｐ上にはゲート電極５Ｐの側面に接してサイドウォール酸化膜４１Ｐが形成されている。
【０００９】
また、２つのソース・ドレイン層６Ｐが基板１の主面１ＳＰ内にゲート電極５Ｐ下方のＭＯＳＦＥＴのチャネル領域を介して形成されている。ソース・ドレイン層６ＰはＮ+型層６ＢＰ及びＮ-型層６ＡＰから成り、Ｎ-型層６ＡＰはＮ+型層６ＢＰよりも不純物濃度が低く又チャネル領域側に形成されている。
【００１０】
更に、基板１Ｐの主面１ＳＰ内にＭＯＳＦＥＴのしきい値電圧を制御するチャネル不純物層１０Ｐが形成されている。チャネル不純物層１０Ｐは基板１Ｐと同じＰ型の層から成り、基板１Ｐよりも不純物濃度が高い。チャネル不純物層１０Ｐはチャネル領域よりも深い領域に形成されており、チャネル不純物層１０Ｐはその全体が基板１Ｐの主面１ＳＰに略平行な平面状に形成されている。なお、チャネル不純物層１０Ｐ及びソース・ドレイン層６Ｐの各一部は基板１Ｐ内において互いに形成領域を共有しており（重複しており）、より具体的にはチャネル不純物層１０Ｐはソース・ドレイン層６Ｐの底部に跨って形成されている。
【００１１】
次に、上述の図２３〜図２６に加えて図２７〜図３１を参照しつつ半導体装置１０１Ｐの製造方法を説明する。なお、図２７〜図３１は図２４と同様に図２３中のＡＰ−ＡＰ線における（縦）断面図である。
【００１２】
まず、基板１Ｐを準備し、基板１Ｐの主面１ＳＰを熱酸化してシリコン酸化膜７Ｐ（図２７参照）を形成する。続いて、シリコン酸化膜７Ｐ上にシリコン窒化膜８Ｐ（図２７参照）を形成する。
【００１３】
次に、写真製版技術を用いて、シリコン窒化膜８Ｐ上に素子分離領域となる領域以外を覆うレジスト（図示せず）を形成する。そして、当該レジストをマスクとする異方性エッチングによって、シリコン窒化膜８Ｐ，シリコン酸化膜７Ｐ及び基板１Ｐの一部をエッチングする。これにより、図２７に示すように、シリコン窒化膜８Ｐの露出表面から基板１Ｐの内部に至る溝２ａＰを形成する。そして、図２８に示すように、溝２ａＰの内面２ＳＰを熱酸化してシリコン酸化膜９ＡａＰを形成し、続いて、ＨＤＰ（high density plasma）−ＣＶＤ（chemical vapor deposition）法によって溝２ａＰ内を埋めるように基板１Ｐの主面１ＳＰ側全面を覆ってシリコン酸化膜９ＢａＰを堆積する。
【００１４】
次に、シリコン窒化膜８Ｐをストッパ膜とするＣＭＰ（chemical mechanical polishing）法によって、シリコン窒化膜８Ｐが露出するまでシリコン酸化膜９ＢａＰを研磨する（図２９参照）。これにより、シリコン酸化膜９ＢａＰの内で溝２ａＰ内の部分がシリコン酸化膜９ＢｂＰとして残る。
【００１５】
そして、熱リン酸を用いてシリコン窒化膜８Ｐを除去し、続いてフッ酸を用いてシリコン酸化膜７Ｐを除去する（図３０参照）。これにより、溝２ａＰの内で基板１Ｐ内の部分である溝２Ｐが残る。なお、図３０に示すように、かかるフッ酸処理時に、シリコン酸化膜９ＡａＰ，９ＢｂＰに溝２Ｐの開口端に沿って上述の落ち込み９ＲＰが形成される。
【００１６】
次に、基板１Ｐの主面１ＳＰを熱酸化することにより再度シリコン酸化膜を形成する。そして、図３１に示すように、イオン注入法によってチャネル不純物層１０Ｐを形成する。次に、上記シリコン酸化膜をフッ酸で除去する。このとき、シリコン酸化膜９ＡａＰ，９ＢｂＰの一部もエッチングされて既述のシリコン酸化膜９ＡＰ，９ＢＰから成るシリコン酸化膜９Ｐが形成されるが、かかるフッ酸処理時に上述の落ち込み９ＲＰが形成される又は大きくなる。
【００１７】
その後、シリコン酸化膜，ポリシリコン膜及びタングステンシリサイド膜を順次に形成し、これらをパターニングしてゲート絶縁膜４Ｐ及びゲート電極５Ｐ（共に図２４及び図２５を参照）を形成する。次に、Ｎ-型層６ＡＰの形成のためのイオン注入，サイドウォール酸化膜４１Ｐの形成及びＮ+型層６ＢＰの形成のためのイオン注入を順次に行うことにより、図２３〜図２５に示す半導体装置１０１Ｐが完成する。
【００１８】
【発明が解決しようとする課題】
さて、上述のように、従来の半導体装置１０１Ｐは溝型素子分離を成すシリコン酸化膜９Ｐの開口端に落ち込み９ＲＰを有している。即ち、従来の半導体装置１０１Ｐの製造方法では、シリコン酸化膜７Ｐ及び当該シリコン酸化膜７Ｐの除去後に再度形成したシリコン酸化膜をフッ酸で除去する際にシリコン酸化膜９ＡａＰ，９ＢｂＰの一部もエッチングされてしまい（図２９〜図３１参照）、シリコン酸化膜９Ｐに落ち込み９ＲＰが形成されてしまう。
【００１９】
図２６に示すように、落ち込み９ＲＰは基板１Ｐの主面１ＳＰよりも低く形成されるので、落ち込み９ＲＰが無い場合と比較して、ゲート電極５Ｐの内で落ち込み９ＲＰ内に形成された部分は溝２Ｐの側面に近い。このため、ゲート電極５Ｐへの印加電圧による電界が溝２Ｐの側面へないしは活性領域ＡＲ１Ｐへ及ぼす電界Ｅが強くなる。換言すれば、電界Ｅが活性領域端に集中する。
【００２０】
このような電界集中は活性領域端のポテンシャルを低下させるので、ＭＯＳＦＥＴの活性領域端におけるしきい値電圧はチャネル領域（の中央部）でのそれに比して低くなる。即ち、活性領域端に所望の（ないしは設計の）電圧よりも低いしきい値電圧を有した寄生ＭＯＳＦＥＴ（ないしは寄生素子）が形成される。このため、動作時にはまず寄生ＭＯＳＦＥＴがＯＮし、その後に寄生ＭＯＳＦＥＴ以外の部分がＯＮする。その結果、ＭＯＳＦＥＴの特性図である図３２中の特性線βとして示すように、所望のしきい値電圧よりも低い電圧においてＭＯＳＦＥＴのドレイン電流が流れ始めてしまう。即ち、特性図においてハンプが観測される。
【００２１】
また、デバイスサイズの縮小に伴ってチャネル幅が減少すると、上述の寄生ＭＯＳＦＥＴの存在は、チャネル幅の減少と共にしきい値電圧が低くなるという逆ナローチャネル効果を発生させる。即ち、ＭＯＳＦＥＴではかかる逆ナローチャネル効果によって所望のしきい値電圧よりも低い電圧で電流が流れ始めてしまう。
【００２２】
なお、落ち込み９ＲＰが無い場合であっても、素子分離領域ＡＲ２Ｐ内に又はシリコン酸化膜９Ｐ上に形成された各種の配線等からの電界は、シリコン酸化膜９Ｐを介してないしは溝２Ｐの側面を介して活性領域端のポテンシャルに影響を及ぼし、上述の寄生ＭＯＳＦＥＴを形成しうる。
【００２３】
このように寄生ＭＯＳＦＥＴに起因したハンプや逆ナローチャネル効果はＭＯＳＦＥＴのオフ電流ないしはリーク電流の増加を招くので、半導体装置１０１Ｐの歩留まりを低下させてしまうという問題がある。
【００２４】
なお、素子分離の形成方法の相違に起因してＬＯＣＯＳではかかる落ち込みが形成されないが、半導体装置の更なる微細化を推進するためには溝型素子分離構造が不可欠であることは既述の通りである。
【００２５】
この発明はかかる点に鑑みてなされたものであり、活性領域端に寄生素子が形成されるのを抑制し、所望の特性で以て動作可能な半導体装置及びその製造方法を提供することを主たる目的とする。
【００２６】
【課題を解決するための手段】
請求項１に記載の半導体装置は、主面を有し、所定の不純物濃度を有した所定の導電型の半導体材料を含む基板と、前記基板の前記主面から前記基板の内部へ向けて形成された溝と、前記溝内に形成された、溝型素子分離を成す誘電体と、前記基板の前記所定の導電型と同じ導電型及び前記基板の前記所定の不純物濃度よりも高い不純物濃度を有し、前記基板の前記主面に対面して前記基板内に延在する第１不純物層と、前記基板の前記所定の導電型とは反対の導電型を有し、前記基板の前記主面内の一部に形成された第２不純物層とを備え、前記第１不純物層は、第１部分と、前記第１部分に連続し、前記基板の前記主面から前記第１部分よりも深くに延在する第２部分とを含み、前記第１不純物層の前記第１部分の一部が前記第２不純物層内に形成されており、前記第１不純物層の前記第１部分は前記溝の側面に沿って設けられており、前記第１不純物層の前記第１部分は前記基板内において前記溝の開口端付近に設けられており、前記半導体装置は、前記第２不純物層と同じ導電型を有し、前記第２不純物層に接することなく前記基板の前記主面内の他の一部に形成された第３不純物層を更に備え、前記第１不純物層の前記第１部分の内で前記一部とは異なる他の一部が前記第３不純物層内に形成されており、前記半導体装置は、前記第２不純物層及び前記第３不純物層をそれぞれソース・ドレイン層として含む電界効果トランジスタを更に備え、前記第１不純物層の不純物濃度ピーク位置は、前記ソース・ドレイン層の不純物濃度ピーク位置と、前記ソース・ドレイン層と前記基板との接合面に対して同じ側にあることを特徴とする。
【００３０】
請求項２に記載の半導体装置は、請求項１に記載の半導体装置であって、前記電界効果トランジスタは、前記基板の前記主面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上及び前記誘電体上に延在するゲート電極を更に含むことを特徴とする。
【００３５】
【発明の実施の形態】
＜実施の形態１＞
図１に実施の形態１に係る半導体装置１０１の模式的な平面図（上面図）を示す。また、図１中のＡ１−Ａ１線及びＡ２−Ａ２線における各（縦）断面図をそれぞれ図２及び図４に示し、図２中の一部を図３に拡大して示す。また、図１中のＢ１−Ｂ１線及びＢ２−Ｂ２線における各（縦）断面図をそれぞれ図５及び図７に示し、図５中の一部を図６に拡大して示す。なお、図１では、図面の煩雑化を避けるために図２〜図７中に図示される要素の一部の図示化を省略している一方で、後述のチャネル不純物層１０を模式的に図示している。
【００３６】
図１〜図７に示すように、半導体装置１０１は、例えばＰ型のシリコン単結晶よりなる半導体基板（以下、単に「基板」とも呼ぶ）１を備える。基板１の主面１Ｓから基板１の内部に向けて所定の深さの溝２が形成されており、溝２は主面１Ｓにおける素子分離領域ＡＲ２を規定する。
【００３７】
但し、素子分離領域ＡＲ２とは、基板１の主面１Ｓ上の平面的な領域のみならず、主面１Ｓに垂直な方向の３次元の領域、より具体的には基板１の厚さ方向及び主面１Ｓ上方の両領域をも含むものとする。このとき、基板１は、素子分離領域ＡＲ２とそれ以外の３次元の領域である活性領域ＡＲ１との２つ領域に区画され、活性領域ＡＲ１は素子分離領域ＡＲ２に囲まれている。
【００３８】
なお、基板１の主面１Ｓから溝２の底部２Ｂまでの距離、即ち溝２の深さは例えば１００ｎｍ〜５００ｎｍ程度である。
【００３９】
図２〜図７に示すように、溝２の内面（即ち側面２Ｓ及び底面）上に当該内面に沿ってシリコン酸化膜９Ａが形成されており、シリコン酸化膜９Ａ上に溝２を埋め尽くすようにシリコン酸化膜９Ｂが形成されている。これにより、溝２内はシリコン酸化膜９Ａ，９Ｂ（以下、総称して「シリコン酸化膜（誘電体）９」とも呼ぶ）で充填されている。シリコン酸化膜９はいわゆる溝型素子分離にあたる。なお、シリコン酸化膜９は基板１の主面１Ｓ以上の高さレベルまで設けられており、主面１Ｓよりも落ち込んだ形状を有さない。
【００４０】
そして、半導体装置１０１は活性領域ＡＲ１内に形成されたＮチャネル型の電界効果トランジスタ（ＮＭＯＳＦＥＴ）を備える。
【００４１】
詳細には、基板１の主面１Ｓ上に活性領域ＡＲ１（図１参照）の略中央を横切ってゲート絶縁膜４が延在している。ゲート絶縁膜４は例えば厚さ３ｎｍ〜７ｎｍ程度のシリコン酸化膜から成る。なお、図５及び図６に示すように、ゲート絶縁膜４の延在方向における各端部はシリコン酸化膜９（又は９Ａ）に接しており、ゲート絶縁膜４とシリコン酸化膜９とは互いに結合して一体化している。
【００４２】
ゲート絶縁膜４上に厚さ４０ｎｍ〜７０ｎｍ程度のポリシリコン膜５Ａ及び厚さ５０ｎｍ〜１００ｎｍ程度のタングステンシリサイド膜５Ｂがこの順序で積層されており、かかるポリシリコン膜５Ａ及びタングステンシリサイド膜５Ｂがゲート電極５を成す。なお、図１及び図５に示すように、ゲート電極５はシリコン酸化膜９上にも当該シリコン酸化膜９を横切って延在している。更に、ゲート絶縁膜４上にはゲート電極５の側面に接してサイドウォール酸化膜４１が形成されている。
【００４３】
更に、基板１の主面１Ｓのゲート絶縁膜４で区画された各領域内にそれぞれ基板１とは反対の導電型であるＮ型のソース・ドレイン層（ないしは第２及び第３不純物層）６が形成されている。詳細には、各ソース・ドレイン層６はそれぞれ溝２に接して基板１の主面１Ｓ内の一部に形成されており、２つのソース・ドレイン層６は互いに接することなくゲート電極５下方のＭＯＳＦＥＴのチャネル領域を介して配置されている。
【００４４】
より具体的には、両ソース・ドレイン層６はそれぞれＮ型のＮ+型層６Ｂ及び当該Ｎ+型層６Ｂよりも不純物濃度が低いＮ-型層６Ａから成る。このとき、Ｎ+型層６Ｂは基板１の主面１Ｓ内においてゲート絶縁膜４の端部直下付近からゲート絶縁膜４とは反対側へ延在し、シリコン酸化膜９Ａないしは溝２まで至る。また、Ｎ-型層６Ａはそれぞれ基板１の主面１Ｓ内においてＮ+型層６Ｂに接し、ゲート電極５とサイドウォール酸化膜４１との界面の下方付近まで延在している。また、Ｎ+型層６ＢはＮ-型層６Ａよりも主面１Ｓから深くまで形成されている。なお、Ｎ-型層６ＡはいわゆるＬＤＤ（Lightly Doped Drain）層にあたる。
【００４５】
更に、活性領域ＡＲ１内にはＭＯＳＦＥＴのしきい値電圧を制御するチャネル不純物層（ないしは第１不純物層）１０が形成されている。チャネル不純物層１０は基板１と同じＰ型の層から成る一方で、基板１よりも不純物濃度が高い。図１〜図７に示すように、チャネル不純物層１０はその全体が溝２の底部２Ｂの深さレベルと基板１の主面１Ｓとの間の深さに形成されている。そして、チャネル不純物層１０は第１部分１０Ａ及び第２部分１０Ｂを含み、全体として基板１の主面１Ｓに対面して延在している。なお、チャネル不純物層１０の端部ないしは周縁部（後述の第１部分１０Ａにあたる）は溝２に接している。また、チャネル不純物層１０及びソース・ドレイン層６の各一部は基板１内において互いに形成領域を共有している（重複している）。
【００４６】
詳細には、第１部分１０Ａはチャネル不純物層１０の内で溝２の側面２Ｓに接して当該側面２Ｓに沿う部分にあたる。特に、第１部分１０Ａは基板１内において溝２の開口端付近ないしは主面１Ｓ付近に形成されており、図４及び図７に示すように各Ｎ+型層６Ｂ内に（従って、各ソース・ドレイン層６内に）それぞれ第１部分１０Ａの一部が設けられている。より具体的には、後述の図２０に示すように、第１部分１０Ａ及びソース・ドレイン層６の不純物濃度分布の両ピークが、基板１とソース・ドレイン層６との接合面に対して同じ側に設定されている。
【００４７】
他方、第２部分１０Ｂはチャネル不純物層１０の内で第１部分１０Ａ以外の部分ないしは中央部にあたる。即ち、第２部分１０Ｂは第１部分１０Ａに連続して形成され、基板１の主面１Ｓに略平行な平面状に形成されている。
【００４８】
なお、ここでは、半導体装置１０１が有するＭＯＳＦＥＴのしきい値電圧が従来の半導体装置１０１Ｐと同じ場合を説明する。このため、ＭＯＳＦＥＴのチャネル領域下方に配置されるチャネル不純物層１０の第２部分１０Ｂは、従来の半導体装置１０１Ｐ（図２４及び図２５を参照）のチャネル不純物層１０Ｐと同程度の深さに形成されている。
【００４９】
このとき、半導体装置１０１では、チャネル不純物層１０の第１部分１０Ａは第２部分１０Ｂよりも浅い位置に（基板１の主面１Ｓ側に）形成されており、従来の半導体装置１０１Ｐのチャネル不純物層１０Ｐよりも浅い位置に形成されている。逆に言えば、第２部分１０Ｂは第１部分１０Ａよりも主面１Ｓから深くに形成されている。
【００５０】
なお、図示化は省略するが、基板１内の溝２の底部２Ｂ付近にチャネルカット不純物層が形成されており、又、当該チャネルカット不純物層及びチャネル不純物層１０よりも深い領域にウエル不純物層が形成されている。
【００５１】
次に、図１〜図７に加えて図８〜図１８を参照しつつ半導体装置１０１の製造方法を説明する。なお、図８〜図１６及び図１８は図２と同様に図１中のＡ１−Ａ１線における（縦）断面図であり、又、図１１は図１０の一部拡大図である。図１７は後述のイオン注入工程における注入条件を説明するための模式図である。
【００５２】
まず、基板１を準備し、図８に示すように基板１の主面１Ｓ全体を熱酸化してシリコン酸化膜（ないしは酸化膜）７を５ｎｍ〜３０ｎｍ程度形成する。続いて、シリコン酸化膜７の露出表面上に、（基板１と同じ半導体材料であるシリコンから成る）シリコン膜（ないしは半導体膜）１１を１０ｎｍ〜５０ｎｍ程度形成する。シリコン膜１１は例えばポリシリコンやアモルファス・シリコン等の非単結晶から成る。なお、シリコン膜１１はドーピングされても良いし又されていなくても良い。更に、シリコン膜１１の露出表面上にシリコン窒化膜８を１００ｎｍ〜３００ｎｍ程度形成する。
【００５３】
次に、写真製版技術を用いて、シリコン窒化膜８の露出表面上に素子分離領域ＡＲ２となる領域以外を覆うレジスト（図示せず）を形成する。そして、当該レジストをマスクとする異方性エッチングによって、シリコン窒化膜８，シリコン膜１１，シリコン酸化膜７及び基板１の一部（主面１Ｓから例えば１００ｎｍ〜５００ｎｍ程度の深さ）をエッチングする。これにより、図９に示すように、シリコン窒化膜８の上記露出表面から基板１の内部に至る溝２ａ（既述の図２に示す溝２を含んでいる）を形成する。
【００５４】
次に、溝２ａの内面の内で基板１の露出表面（既述の溝２の内面にあたる）及びシリコン膜１１の露出表面１１Ｓを熱酸化法やプラズマ酸化法等を用いて酸化して、図１０及び図１１に示すようにシリコン酸化膜９Ａａを形成する。なお、シリコン酸化膜９Ａａはシリコン酸化膜７の溝２ａに沿った端部と結合して一体化しており、図１１では両シリコン酸化膜９Ａａ，７の境界を破線ＢＬ１で模式的に示している。
【００５５】
このとき、図１１に示すように、基板１の主面１Ｓ上に形成されているシリコン酸化膜７の溝２ａに沿った端部はいわゆるバーズビークと同様の形状に変化し、形成当初よりも厚くなる。このため、かかる酸化工程後のシリコン酸化膜７は、基板１の主面１Ｓ上の（ａ）上述のバーズビーク状の端部ないしは厚い部分７Ａ及び（ｂ）当該厚い部分７Ａ以外の部分である薄い部分７Ｂを含んで成る。薄い部分７Ｂの膜厚は形成当初と大略等しい。なお、図１１では、厚い部分７Ａと薄い部分７Ｂとの境界を破線ＢＬ２で模式的に示している。
【００５６】
その後、図１２に示すように、ＨＤＰ（high density plasma）−ＣＶＤ（chemical vapor deposition）法によって、溝２ａ内を埋めるように基板１の主面１側全面を覆ってシリコン酸化膜９Ｂａを堆積する。シリコン酸化膜９Ｂａは例えば２００ｎｍ〜７００ｎｍ程度形成する。
【００５７】
なお、シリコン酸化膜９Ｂａに変えて例えばシリコン窒化酸化膜，ＰＳＧ（phospho-silicate glass）膜，ＢＰＳＧ（boro-phospho silicate glass）膜又はＦＳＧ（flourine doped silicon glass）膜等を用いても良い。また、ＨＤＰ−ＣＶＤ法以外の成膜法によってシリコン酸化膜９Ｂａを形成しても構わない。なお、上述のＨＤＰ−ＣＶＤ法のようにエッチング（又はスパッタリング）と成膜とを同時に行う成膜方法によれば、隙間（シーム）をほとんど生じることなく溝２ａ内にシリコン酸化膜９Ｂａを充填することができる。
【００５８】
次に、図１３に示すように、シリコン窒化膜８をストッパ膜とするＣＭＰ（chemical mechanical polishing）法によって、図１２に図示されるシリコン酸化膜９Ｂａの一部を除去する。より具体的には、シリコン窒化膜８が露出するまでシリコン酸化膜９Ｂａを研磨し、シリコン酸化膜９Ｂａの内で溝２ａ内の部分をシリコン酸化膜９Ｂｂとして残存させる。
【００５９】
その後、熱リン酸を用いたウエットエッチング（等方性エッチング）でシリコン窒化膜８を除去し（図１４参照）、アンモニアと過酸化水素水との混合液を用いたウエットエッチング（等方性エッチング）でシリコン膜１１を除去する（図１５参照）。
【００６０】
次に、露出しているシリコン酸化膜７越しに２００ｋｅＶ〜１ＭｅＶ程度の加速エネルギーで以てボロンイオンを注入し、これによりウエル不純物層（図示せず）を形成する。また、１００ｋｅＶ〜３００ｋｅＶ程度の加速エネルギーで以てボロンイオンを注入し、これにより溝２ａ（又は溝２）の底部２Ｂ付近の基板１内にチャネルカット不純物層（図示せず）を形成する。
【００６１】
更に、１０ｋｅＶ〜１００ｋｅＶ程度の加速エネルギーで以て基板１の主面１Ｓ内へボロンイオンを注入し、これにより図１６に示すようにチャネル不純物層１０を形成する。このとき、シリコン酸化膜７の厚い部分７Ａ越しの方が薄い部分７Ｂ越しよりも不純物（ボロン）を浅く注入することができる。特に、図１７の模式図に示すように、注入された不純物の深さ方向における濃度分布のピークが基板１とシリコン酸化膜７の厚い部分７Ａとの界面（主面１Ｓの一部にあたる）付近に形成されるように、注入条件を設定する。その後、イオン注入後の基板１に対して急速加熱アニール、いわゆるＲＴＡ（rapid thermal annealing）を行う。かかる急速加熱アニールは例えば７００゜Ｃ〜１１００゜Ｃ程度の温度範囲で３０秒〜６０秒間程度、実施する。
【００６２】
次に、フッ酸用いてシリコン酸化膜７をウエットエッチングし、基板１の主面１Ｓを露出させる（図１８参照）。このとき、シリコン酸化膜９Ａａ，９Ｂｂの一部も除去されて、溝２ａの内で基板１内の部分である溝２が残り、又、既述のシリコン酸化膜９Ａ，９Ｂから成るシリコン酸化膜９が溝２内に残る。
【００６３】
その後、基板１の露出している主面１Ｓを熱酸化して厚さ３ｎｍ〜７ｎｍ程度のシリコン酸化膜（後にゲート絶縁膜４となる）を形成する。なお、このシリコン膜の各端部はシリコン酸化膜９（又は９Ａ）に結合して一体化している。次に、ＣＶＤ法によって、厚さ４０ｎｍ〜７０ｎｍ程度のポリシリコン膜及び厚さ５０ｎｍ〜１００ｎｍ程度のタングステンシリサイド膜を順次に堆積する。そして、写真製版技術及び異方性エッチング法を用いて上記タングステンシリサイド膜及びポリシリコン膜をパターニングすることにより、ゲート電極５（図２参照）を形成する。
【００６４】
次に、イオン注入法によりリンイオンを２０ｋｅＶ〜５０ｋｅＶ程度で注入する。続いて、ゲート電極５の側面にサイドウォール酸化膜４１（図２参照）を形成する。更に、イオン注入法により砒素イオンを１０ｋｅＶ〜５０ｋｅＶ程度で注入する。その後、熱処理を施すことによって、上記リンのみを含んだＮ-型層６Ａが形成され、上記砒素を含んだＮ+型層６Ｂが形成される。即ち、ソース・ドレイン層６が形成される。以上の工程により、図１〜図７に示す半導体装置１０１が完成する。
【００６５】
半導体装置１０１及びその製造方法によれば以下の効果を得ることができる。
【００６６】
上述のようにシリコン酸化膜９Ａａ（又は９Ａ）の形成に熱酸化法等を用いるので、シリコン酸化膜７に厚い部分７Ａ（図１１参照）を形成することができる。このため、従来の半導体装置１０１Ｐの製造方法とは異なり、図１６及び図１８に示すようにシリコン酸化膜７をフッ酸でウエットエッチングする際であっても、厚い部分７Ａによってシリコン酸化膜９Ｂｂ，９Ａａないしはシリコン酸化膜９Ａ，９Ｂに落ち込み９ＲＰ（図２４参照）が形成されないようにすることができる。従って、落ち込み９ＲＰに起因した寄生ＭＯＳＦＥＴ（寄生素子）が形成されるのを抑制することができる。これにより、半導体装置１０１のＭＯＳＦＥＴにおいて、ハンプや逆ナローチャネル効果を抑制してリーク電流を低減することができる。その結果、ＭＯＳＦＥＴは、更には半導体装置は所望の（設計の）特性で以て動作することができる。
【００６７】
ところで、落ち込み９ＲＰが無い場合であっても、素子分離領域ＡＲ２内に又はシリコン酸化膜９上に形成された配線（ゲート電極５を含む）からの電界は、シリコン酸化膜９を介してないしは溝２の側面２Ｓを介して活性領域端のポテンシャルに影響を及ぼし、寄生ＭＯＳＦＥＴを形成しうる。しかし、半導体装置１０１によれば、かかる寄生ＭＯＳＦＥＴの影響をも低減することができる。
【００６８】
即ち、半導体装置１０１ではチャネル不純物層１０の第１部分１０Ａは第２部分１０Ｂよりも（従って従来のチャネル不純物層１０Ｐよりも）浅い位置に形成されている。特に、第１部分１０Ａは溝２の側面２Ｓに沿って形成されている。このため、基板１では第１部分１０Ａの分だけ溝２の開口端付近の不純物濃度が従来の基板１Ｐよりも高い。従って、半導体装置１０１によれば、チャネル不純物層１０Ｐの全体が第２部分１０Ｂと同じ深さに形成されている従来の半導体装置１０１Ｐよりも、溝２の側面２Ｓでの寄生ＭＯＳＦＥＴをＯＮしにくくすることができる。換言すれば、しきい値電圧が低い寄生ＭＯＳＦＥＴの形成を抑制することができる。かかる点においても、半導体装置１０１は、ハンプや逆ナローチャネル効果が低減されて所望の特性で以て動作することができる。
【００６９】
特に、半導体装置１０１ではチャネル不純物層１０の第１部分１０Ａは溝２の開口端付近ないしは基板１の主面１Ｓ付近に形成されている。このとき、上記配線からの電界は当該配線に近いほど、即ち溝の開口端に近いほどより強い点に鑑みれば、チャネル不純物層１０の第１部分１０Ａは上記電界がより強い部分に設けられていることによって、上述の効果をより確実に得ることができる。
【００７０】
上述のように、チャネル不純物層１０を形成する際、厚い部分７Ａを有したシリコン酸化膜７越しにボロンを注入するので、厚い部分７Ａ越しの方が薄い部分７Ｂ越しよりも不純物が浅く注入することができる。このため、溝２付近ないしは活性領域端付近においてチャネル不純物層１０の第１部分１０Ａを第２部分１０Ｂよりも基板１の主面１Ｓ側に容易に形成することができる。即ち、ボロンの注入深さを違えるためにレジストを形成した上で別々の工程で不純物を注入したりする必要がない。
【００７１】
しかも、チャネル不純物層１０を形成する際、厚い部分７Ａと基板１との界面付近に、深さ方向における不純物濃度のピークが形成されるように注入条件を設定する。このため、チャネル不純物層１０の第１部分１０Ａを確実に溝２の開口端付近に形成することができる。
【００７２】
また、上述の製造方法では、チャネル不純物層１０を形成するためのイオン注入後にＲＴＡを行う。これにより、イオン注入により発生する結晶の点欠陥をアニールアウトすることができる。更に、その後の熱処理工程においてＴＥＤ（transient enhanced diffusion）を抑制することができ、チャネル不純物層１０を形成するボロンを所望の分布に保つことができる。従って、チャネル不純物層１０により得られる上述の効果を発揮しうる半導体装置１０１を確実に製造することができる。
【００７３】
また、上述の製造方法では、図１４及び図１５に示すように、アンモニアと過酸化水素水との混合液を用いたウエットエッチング（即ち等方性エッチング）によりシリコン膜１１を除去する。即ち、ドライエッチング（異方性エッチング）を用いないので、ドライエッチング時に生じるプラズマ・ダメージを回避することができる。
【００７４】
更に、ウエットエッチングによれば、エッチング残を少なくしてシリコン膜１１の全体を容易に除去することができる。かかる点を図１９に示す一部拡大断面図を参照しつつ以下に説明する。
【００７５】
即ち、上述のＨＤＰ−ＣＶＤ法はエッチングと成膜とを同時に行う成膜法なので、シリコン酸化膜９ＢａをＨＤＰ−ＣＶＤ法で以て形成すると、シリコン窒化膜８のエッジ部がエッチング（ないしはスパッタ）されて当該エッジ部に斜面８ＥＳ（図１９参照）が形成される。その後、シリコン酸化膜９Ｂａの堆積及びＣＭＰ工程を実施すると、ＣＭＰ後のシリコン酸化膜９Ｂｂに斜面８ＥＳに接する庇状部ないしはオーバーハング状部９ＢＨが形成される場合がある。なお、オーバーハング状部９ＢＨの大きさは上記ＣＭＰ時にストッパ膜であるシリコン窒化膜８がどの程度研磨されるかにも依る。シリコン酸化膜９Ｂｂがオーバーハング状部９ＢＨを有する場合、シリコン膜１１をドライエッチングにより除去するとオーバーハング形状部９ＢＨの下方にエッチング残が発生してしまう。これに対して、半導体装置１０１の製造方法によれば、シリコン膜１１をウエットエッチングで除去するので、オーバーハング状部９ＢＨの有無に関わりなく、シリコン膜１１の全体を容易に且つ確実に除去することができる。
【００７６】
このように、上述の製造方法によれば、所望の特性で動作可能な半導体装置１０１を歩留まり良く製造することができる。
【００７７】
更に、半導体装置１０１によれば従来の半導体装置１０１Ｐよりも高速動作が可能である。かかる点を図２０及び図２１を参照しつつ説明する。図２０及び図２１は活性領域端付近ないしは溝２付近におけるＮ型のソース・ドレイン層（又はＮ+型層）とＰ型のチャネル不純物層との濃度分布を説明するための模式図であり、図２０が半導体装置１０１に関するものであり、図２１が従来の半導体装置１０１Ｐに関するものである。
【００７８】
上述のように半導体装置１０１ではチャネル不純物層１０の第１部分１０Ａが第２部分１０Ｂ（及び従来のチャネル不純物層１０Ｐ）よりも基板１の主面１Ｓの側に形成されており、第１部分１０Ａはソース・ドレイン層６（詳細にはＮ+型層６Ｂ）内に設けられている。より具体的には、図２０に示すように、第１部分１０Ａ及びソース・ドレイン層６の不純物濃度分布の両ピークが、ソース・ドレイン層６と基板１との接合面（両層の分布曲線の交差点で与えられる）に対して同じ側に設定されている。このため、図２０に示すように、活性領域端ではチャネル不純物層１０の第１部分１０Ａがソース・ドレイン層６と大きく重なっている。換言すれば、ソース・ドレイン層６及び第１部分１０Ａの双方の高濃度領域ないしはピーク濃度領域が重なっている。これに対して、図２１に示すように、形成深さの違いに起因して、従来のチャネル不純物層１０Ｐはソース・ドレイン層６Ｐとの重なりが小さい。
【００７９】
このとき、互いに逆の導電型の不純物はドーピング作用を相殺することに鑑みれば、図２０に示す半導体装置１０１では、上記接合面の両側の不純物濃度は、図２１に示す従来の半導体装置１０１Ｐのそれらよりも低い。このため、活性領域端では、半導体装置１０１の方が上記接合面での空乏層が基板１の深さ方向に広がりやすく、接合容量がより小さい。従って、活性領域全体についても半導体装置１０１の方が接合容量が小さく、その結果、動作をより高速化することができる。なお、接合容量の低減による高速化はチャネル不純物層１０の第１部分１０Ａの一部がソース・ドレイン層６内に設けられていることによって得られ、基板１内での第１部分１０Ａの形成位置に依らない。
【００８０】
＜実施の形態１の変形例１＞
なお、基板１，酸化膜７及び半導体膜１１等がシリコンを含む場合を説明したが、これらがシリコン以外の他の半導体材料を含む場合であって上述の説明はあてはまる。
【００８１】
また、上述の説明では半導体装置１０１がＮＭＯＳＦＥＴの場合を述べたが、基板１及び各層（又は各膜）の導電型を逆転させることによって、半導体装置１０１としてＰチャネル型のＭＯＳＦＥＴ（ＰＭＯＳＦＥＴ）を提供することができる。また、ＮＭＯＳＦＥＴ及びＰＭＯＳＦＥＴを組み合わせることにより、半導体装置１０１としてＣＭＯＳＦＥＴを提供することも可能である。
【００８２】
＜実施の形態１の変形例２＞
なお、ゲート絶縁膜４がシリコン酸化膜以外の場合であっても、即ち半導体装置１０１が一般的なＭＩＳ（metal-insulator-semiconductor）構造のＦＥＴを備える場合であっても、上述の説明は妥当である。
【００８３】
また、ゲート電極５を、金属膜とポリシリコン膜との組み合わせ等の他の積層構造としても構わないし、又、シリサイド化したポリシリコン膜で形成しても良いし、又、金属膜のみで形成しても良い。
【００８４】
＜実施の形態２＞
次に、実施の形態２に係る半導体装置１０２として、既述の半導体装置１０１を応用して得られるＤＲＡＭ（dynamic random access memory）を説明する。図２２に半導体装置１０２の（縦）断面図を示す。なお、以下の説明では、既述の要素と同等の要素には同一の符号を付してその説明を援用するに留める。
【００８５】
図２２に示すように、半導体装置１０２は溝２が形成された基板１を備え、溝２内に溝型素子分離を成すシリコン酸化膜９が埋め込まれている。なお、図２２では詳細な図示化を省略するが、シリコン酸化膜９はシリコン酸化膜９Ａ，９Ｂ（図２参照）から成る。
【００８６】
そして、活性領域ＡＲ１（図１参照）内に２つのＭＯＳＦＥＴが形成されている。詳細には、基板１の主面１Ｓ上に、所定の距離だけ離れて２つのゲート絶縁膜４が形成されており、それぞれのゲート絶縁膜４上にゲート電極５及びサイドウォール酸化膜４１が形成されている。なお、ゲート電極５は例えば既述のポリシリコン膜５Ａ及びタングステンシリサイド膜５Ｂ（図２参照）から成る。なお、図２２中にはシリコン酸化膜９上にもゲート絶縁膜４，ゲート電極５及びサイドウォール酸化膜４１が形成されているが、これらの構成要素（以下まとめて「ゲート要素４，５，４１」とも呼ぶ）は、図２２中には図示しない他の活性領域内に形成され、且つ、紙面に垂直な方向に延長形成されたものである。
【００８７】
更に、基板１の主面１Ｓ内にソース・ドレイン層（ないしは第２及び第３不純物層）６１，６２が形成されている。各ソース・ドレイン層６１，６２は既述のソース・ドレイン層６（図２参照）に相当する。図２２では詳細な図示化を省略するが、各ソース・ドレイン層６１，６２はＮ-型層６Ａ及びＮ+型層６Ｂから成る。なお、ソース・ドレイン層６２は上記２つのＭＯＳＦＥＴに渡って形成されている。即ち、ソース・ドレイン層６２は各ＭＯＳＦＥＴの各一方のソース・ドレイン層６が主面１Ｓ内で一体化した形態にあたる。
【００８８】
更に、既述の半導体装置１０１と同様に、活性領域ＡＲ１（図１参照）内には基板１の主面１Ｓの全体に対面してチャネル不純物層１０が形成されている。即ち、チャネル不純物層１０の第１部分１０Ａは基板１内において溝２の側面２Ｓ（図２等参照）に接し、当該側面２Ｓに沿って形成されており、又、溝２の開口端付近ないしは主面１Ｓ付近に形成されている。しかも、第１部分１０ＡはＮ+型層６Ｂ内に、即ちソース・ドレイン層６内に設けられている。チャネル不純物層１０の第２部分１０Ｂは第１部分１０Ａよりも深い位置に形成されている。
【００８９】
以上の構造は実施の形態１で説明した製造方法により形成可能である。
【００９０】
更に、ゲート要素４，５，４１を覆って基板１の主面１Ｓ上に層間絶縁膜５０Ａが形成されており、かかる層間絶縁膜５０Ａの表面５０ＡＳからソース・ドレイン層６２へ至る接続孔１３が形成されている。層間絶縁膜５０Ａの表面５０ＡＳ上には、接続孔１３を介してソース・ドレイン層６２に接続されたビット線１４が形成されている。
【００９１】
また、ビット線１４を覆って層間絶縁膜５０Ａの表面５０ＡＳ上に層間絶縁膜５０Ｂが形成されており、かかる層間絶縁膜５０Ｂの表面５０ＢＳからソース・ドレイン層６１へ至る接続孔１５が形成されている。層間絶縁膜５０Ｂの表面５０ＢＳ上には、接続孔１５を介してソース・ドレイン層６１に接続されたストレージノード１６が形成されている。
【００９２】
そして、ストレージノード１６及び層間絶縁膜５０Ｂの表面５０ＢＳを覆って、又、層間絶縁膜５０Ｂの表面５０ＢＳ上の凹凸に沿ってキャパシタ絶縁膜１７が形成されている。更に、キャパシタ絶縁膜１７上に当該キャパシタ絶縁膜１７に沿ってセルプレート電極１８が形成されている。
【００９３】
セルプレート電極１８を全面的に被覆して層間絶縁膜５０Ｃが形成されており、層間絶縁膜５０Ｃの表面５０ＣＳ上に複数の配線１９が形成されている。かかる配線層１９は図２２中に図示されない部分においてゲート電極５等と接続されている。
【００９４】
半導体装置１０２によれば、半導体装置１０１と同様の効果を得ることができる。このとき、ＭＯＳＦＥＴのリーク電流の低減により、ストレージノード１６に（即ちＤＲＡＭのキャパシタ部に）蓄積された電荷の損失を抑制することができる。
【００９５】
【発明の効果】
請求項１に係る発明によれば、第２不純物層の内で第１不純物層の第１部分の一部が配置されている部分では、第２不純物層の不純物濃度を下げることができる。このため、かかる付近では第２不純物層と基板との接合面に形成される空乏層が広がりやすく、接合容量を小さくすることができる。これにより、接合面全体についても接合容量が小さくなるので、かかる接合容量が大きいが故に遅い動作速度を改善することができる。
【００９６】
また、請求項１に係る発明によれば、第１不純物層の第１部分は溝の側面に沿って設けられている。溝内の誘電体上に配置された配線等からの電界は溝の側面から基板のポテンシャルに影響を及ぼす点に鑑みれば、第１部分によって溝付近での特性を補償することができる。これにより、半導体装置の上記電界に起因した動作不具合を低減することができる。
【００９７】
また、請求項１に係る発明によれば、第１不純物層の第１部分は溝の開口端付近に設けられている。ところで、上述の誘電体上の配線からの電界は当該配線等に近いほど、即ち溝の開口端に近いほどより強い。このとき、第１不純物層の第１部分は上述の電界がより強い部分に設けられているので、上述の電界に起因した動作不具合をより確実に低減することができる。
【００９８】
また、請求項１に係る発明によれば、第２不純物層及び（第２不純物層と同等の）第３不純物層が電界効果トランジスタのソース・ドレイン層を成すので、電界効果トランジスタの動作を、従って当該半導体装置の動作を高速化することができる。
【００９９】
請求項２に係る発明によれば、電界効果トランジスタにおいてハンプや逆ナローチャネル効果を抑制してリーク電流を低減することができる。その結果、電界効果トランジスタを、更には半導体装置を所望の（設計の）特性で動作させることができる。また、半導体装置が当該電界効果トランジスタを含むＤＲＡＭ（dynamic random access memory）の場合、上述のリーク電流の低減によって、ＤＲＡＭのキャパシタ部に蓄積された電荷の損失を抑制することができる。
【図面の簡単な説明】
【図１】 実施の形態１に係る半導体装置の模式的な平面図である。
【図２】 実施の形態１に係る半導体装置の断面図である。
【図３】 実施の形態１に係る半導体装置の一部の断面図である。
【図４】 実施の形態１に係る半導体装置の断面図である。
【図５】 実施の形態１に係る半導体装置の断面図である。
【図６】 実施の形態１に係る半導体装置の一部の断面図である。
【図７】実施の形態１に係る半導体装置の断面図である。
【図８】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図９】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図１０】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図１１】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図１２】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図１３】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図１４】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図１５】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図１６】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図１７】 実施の形態１に係る半導体装置の製造方法を説明するための模式図である。
【図１８】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図１９】 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図２０】 実施の形態１に係る半導体装置における不純物濃度分布を説明するための模式図である。
【図２１】 従来の半導体装置における不純物濃度分布を説明するための模式図である。
【図２２】 実施の形態２に係る半導体装置の断面図である。
【図２３】 従来の半導体装置の模式的な平面図である。
【図２４】 従来の半導体装置の断面図である。
【図２５】 従来の半導体装置の断面図である。
【図２６】 従来の半導体装置の一部の断面図である。
【図２７】 従来の半導体装置の製造方法を説明するための断面図である。
【図２８】 従来の半導体装置の製造方法を説明するための断面図である。
【図２９】 従来の半導体装置の製造方法を説明するための断面図である。
【図３０】 従来の半導体装置の製造方法を説明するための断面図である。
【図３１】 従来の半導体装置の製造方法を説明するための断面図である。
【図３２】 従来の半導体装置の動作特性図である。
【符号の説明】
１ 基板、１Ｓ 主面、２，２ａ 溝、２Ｓ 側面、４ ゲート絶縁膜、５ ゲート電極、６，６１，６２ ソース・ドレイン層（第２又は第３不純物層）、６Ａ Ｎ-型層、６Ｂ Ｎ+型層、７ シリコン酸化膜（酸化膜），７Ａ 厚い部分，７Ｂ 薄い部分、９ シリコン酸化膜（誘電体）、９Ａ，９Ａａ，９Ｂ，９Ｂａ，９Ｂｂ シリコン酸化膜、１０ チャネル不純物層（第１不純物層）、１０Ａ 第１部分、１０Ｂ 第２部分、１１ シリコン膜（半導体膜）、１１Ｓ 表面、１０１，１０２ 半導体装置、ＡＲ１ 活性領域、ＡＲ２ 素子分離領域。
Claims (2)
- 主面を有し、所定の不純物濃度を有した所定の導電型の半導体材料を含む基板と、
前記基板の前記主面から前記基板の内部へ向けて形成された溝と、
前記溝内に形成された、溝型素子分離を成す誘電体と、
前記基板の前記所定の導電型と同じ導電型及び前記基板の前記所定の不純物濃度よりも高い不純物濃度を有し、前記基板の前記主面に対面して前記基板内に延在する第１不純物層と、
前記基板の前記所定の導電型とは反対の導電型を有し、前記基板の前記主面内の一部に形成された第２不純物層とを備え、
前記第１不純物層は、
第１部分と、
前記第１部分に連続し、前記基板の前記主面から前記第１部分よりも深くに延在する第２部分とを含み、
前記第１不純物層の前記第１部分の一部が前記第２不純物層内に形成されており、
前記第１不純物層の前記第１部分は前記溝の側面に沿って設けられており、
前記第１不純物層の前記第１部分は前記基板内において前記溝の開口端付近に設けられており、
前記第２不純物層と同じ導電型を有し、前記第２不純物層に接することなく前記基板の前記主面内の他の一部に形成された第３不純物層を更に備え、
前記第１不純物層の前記第１部分の内で前記一部とは異なる他の一部が前記第３不純物層内に形成されており、
前記第２不純物層及び前記第３不純物層をそれぞれソース・ドレイン層として含む電界効果トランジスタを更に備え、
前記第１不純物層の不純物濃度ピーク位置は、前記ソース・ドレイン層の不純物濃度ピーク位置と、前記ソース・ドレイン層と前記基板との接合面に対して同じ側にあることを特徴とする、
半導体装置。 - 請求項１に記載の半導体装置であって、
前記電界効果トランジスタは、
前記基板の前記主面上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上及び前記誘電体上に延在するゲート電極を更に含むことを特徴とする、
半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000304372A JP4832629B2 (ja) | 2000-10-04 | 2000-10-04 | 半導体装置 |
| US09/805,923 US6541825B2 (en) | 2000-10-04 | 2001-03-15 | Semiconductor device including impurity layer having continuous portions formed at different depths and method of manufacturing the same |
| TW090113457A TW490855B (en) | 2000-10-04 | 2001-06-04 | Semiconductor device and method of manufacturing the same |
| KR10-2001-0032296A KR100388585B1 (ko) | 2000-10-04 | 2001-06-09 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US10/352,097 US6841440B2 (en) | 2000-10-04 | 2003-01-28 | Semiconductor device including impurity layer having continuous portions formed at different depths and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000304372A JP4832629B2 (ja) | 2000-10-04 | 2000-10-04 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002110976A JP2002110976A (ja) | 2002-04-12 |
| JP2002110976A5 JP2002110976A5 (ja) | 2007-11-01 |
| JP4832629B2 true JP4832629B2 (ja) | 2011-12-07 |
Family
ID=18785428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000304372A Expired - Fee Related JP4832629B2 (ja) | 2000-10-04 | 2000-10-04 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6541825B2 (ja) |
| JP (1) | JP4832629B2 (ja) |
| KR (1) | KR100388585B1 (ja) |
| TW (1) | TW490855B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4832629B2 (ja) * | 2000-10-04 | 2011-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7248559B2 (en) | 2001-10-17 | 2007-07-24 | Nortel Networks Limited | Scattered pilot pattern and channel estimation method for MIMO-OFDM systems |
| DE10311312B4 (de) * | 2003-03-14 | 2007-08-16 | Infineon Technologies Ag | Isolatorstruktur und Verfahren zur Erzeugung von Isolatorstrukturen in einem Halbleitersubstrat |
| JP4578785B2 (ja) * | 2003-05-21 | 2010-11-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2005277024A (ja) * | 2004-03-24 | 2005-10-06 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7129559B2 (en) * | 2004-04-09 | 2006-10-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage semiconductor device utilizing a deep trench structure |
| US20070235783A9 (en) * | 2005-07-19 | 2007-10-11 | Micron Technology, Inc. | Semiconductor constructions, memory arrays, electronic systems, and methods of forming semiconductor constructions |
| US7772672B2 (en) | 2005-09-01 | 2010-08-10 | Micron Technology, Inc. | Semiconductor constructions |
| KR100713924B1 (ko) * | 2005-12-23 | 2007-05-07 | 주식회사 하이닉스반도체 | 돌기형 트랜지스터 및 그의 형성방법 |
| US7799694B2 (en) | 2006-04-11 | 2010-09-21 | Micron Technology, Inc. | Methods of forming semiconductor constructions |
| US7670888B2 (en) * | 2007-04-11 | 2010-03-02 | Texas Instruments Incorporated | Low noise JFET |
| US7906390B2 (en) * | 2007-07-20 | 2011-03-15 | International Business Machines Corporation | Thin gate electrode CMOS devices and methods of fabricating same |
| US8811339B2 (en) * | 2008-07-07 | 2014-08-19 | Blackberry Limited | Handover schemes for wireless systems |
| JP5629450B2 (ja) * | 2009-10-16 | 2014-11-19 | キヤノン株式会社 | 半導体素子及び半導体素子の形成方法 |
| US20120015474A1 (en) * | 2010-07-19 | 2012-01-19 | Yung-Chun Wu | Method for fabricating silicon heterojunction solar cells |
| JP2014007310A (ja) * | 2012-06-26 | 2014-01-16 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
| US11322357B2 (en) * | 2020-03-02 | 2022-05-03 | Globalfoundries U.S. Inc. | Buried damage layers for electrical isolation |
| CN113066726B (zh) * | 2021-03-19 | 2021-11-16 | 弘大芯源(深圳)半导体有限公司 | 一种场效应晶体管的实现方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6199376A (ja) | 1984-10-19 | 1986-05-17 | Sharp Corp | 半導体装置の製造方法 |
| JP2955459B2 (ja) * | 1993-12-20 | 1999-10-04 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH1065153A (ja) * | 1996-08-15 | 1998-03-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH10189951A (ja) | 1996-12-26 | 1998-07-21 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP3519571B2 (ja) | 1997-04-11 | 2004-04-19 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JPH118387A (ja) * | 1997-06-18 | 1999-01-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH1131742A (ja) * | 1997-07-14 | 1999-02-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP3519579B2 (ja) | 1997-09-09 | 2004-04-19 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| US6025232A (en) * | 1997-11-12 | 2000-02-15 | Micron Technology, Inc. | Methods of forming field effect transistors and related field effect transistor constructions |
| JP2000082808A (ja) * | 1998-09-04 | 2000-03-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2000150882A (ja) * | 1998-09-04 | 2000-05-30 | Toshiba Corp | Ｍｉｓ型半導体装置及びその製造方法 |
| JP3415459B2 (ja) * | 1998-12-07 | 2003-06-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6287920B1 (en) * | 1999-09-07 | 2001-09-11 | Texas Instruments Incorporated | Method of making multiple threshold voltage integrated of circuit transistors |
| US6277710B1 (en) * | 1999-11-15 | 2001-08-21 | Chartered Semiconductor Manufacturing Ltd. | Method of forming shallow trench isolation |
| JP4832629B2 (ja) * | 2000-10-04 | 2011-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2000
- 2000-10-04 JP JP2000304372A patent/JP4832629B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-15 US US09/805,923 patent/US6541825B2/en not_active Expired - Lifetime
- 2001-06-04 TW TW090113457A patent/TW490855B/zh not_active IP Right Cessation
- 2001-06-09 KR KR10-2001-0032296A patent/KR100388585B1/ko not_active IP Right Cessation
-
2003
- 2003-01-28 US US10/352,097 patent/US6841440B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6841440B2 (en) | 2005-01-11 |
| TW490855B (en) | 2002-06-11 |
| US6541825B2 (en) | 2003-04-01 |
| JP2002110976A (ja) | 2002-04-12 |
| US20030143810A1 (en) | 2003-07-31 |
| KR100388585B1 (ko) | 2003-06-25 |
| KR20020027161A (ko) | 2002-04-13 |
| US20020038901A1 (en) | 2002-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6770535B2 (en) | Semiconductor integrated circuit device and process for manufacturing the same | |
| JP4832629B2 (ja) | 半導体装置 | |
| JP5137310B2 (ja) | トレンチ・キャパシタ・アレイを含む構造およびその形成方法（ｓｏｉチップ用の簡略化した埋込プレート構造およびプロセス） | |
| JP4776755B2 (ja) | 半導体装置およびその製造方法 | |
| JP4931267B2 (ja) | 半導体装置 | |
| US7791163B2 (en) | Semiconductor device and its manufacturing method | |
| US20020003256A1 (en) | MOS semiconductor device and method of manufacturing the same | |
| US7348235B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2005517299A (ja) | キャパシタレスワントランジスタｄｒａｍセルおよび製作方法 | |
| JPH11168190A (ja) | メモリセル | |
| US6469347B1 (en) | Buried-channel semiconductor device, and manufacturing method thereof | |
| US20070120182A1 (en) | Transistor having recess gate structure and method for fabricating the same | |
| US7772634B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20070187752A1 (en) | Memory cell with a vertical transistor and fabrication method thereof | |
| JPWO2003069675A1 (ja) | 半導体装置の製造方法 | |
| JPH11284146A (ja) | 半導体記憶装置及びその製造方法 | |
| US5933745A (en) | Method of making total dielectric semiconductor device isolation region | |
| US6917064B2 (en) | Trench capacitor and a method for manufacturing the same | |
| US20150295033A1 (en) | Apparatus and method for manufacturing same | |
| KR100642649B1 (ko) | 웰 바이어스 전압을 인가할 수 있는 반도체 소자 및 그제조방법 | |
| JPH11284137A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH11317506A (ja) | 半導体装置及びその製造方法 | |
| JP4989076B2 (ja) | 半導体装置の製造方法 | |
| JP2004080000A (ja) | 半導体記憶装置の製造方法 | |
| JP2002141408A (ja) | 半導体装置、及び、半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070913 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070913 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090403 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110920 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110921 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |