CN1212454A - 高可靠性的槽式电容器型存储器单元 - Google Patents
高可靠性的槽式电容器型存储器单元 Download PDFInfo
- Publication number
- CN1212454A CN1212454A CN98120023A CN98120023A CN1212454A CN 1212454 A CN1212454 A CN 1212454A CN 98120023 A CN98120023 A CN 98120023A CN 98120023 A CN98120023 A CN 98120023A CN 1212454 A CN1212454 A CN 1212454A
- Authority
- CN
- China
- Prior art keywords
- capacitors
- semiconductor substrate
- layer
- electrode
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 146
- 239000000758 substrate Substances 0.000 claims abstract description 136
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 238000009792 diffusion process Methods 0.000 claims abstract description 28
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 26
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 82
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 78
- 238000000034 method Methods 0.000 claims description 58
- 229910052710 silicon Inorganic materials 0.000 claims description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 49
- 239000010703 silicon Substances 0.000 claims description 49
- 230000004888 barrier function Effects 0.000 claims description 21
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 230000007797 corrosion Effects 0.000 claims description 14
- 238000005260 corrosion Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 210000003323 beak Anatomy 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000003064 anti-oxidating effect Effects 0.000 claims 15
- 150000002500 ions Chemical class 0.000 claims 5
- 229910021341 titanium silicide Inorganic materials 0.000 claims 2
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 26
- 229920005591 polysilicon Polymers 0.000 description 25
- 229910052581 Si3N4 Inorganic materials 0.000 description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 14
- 238000009413 insulation Methods 0.000 description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 9
- -1 phosphonium ion Chemical class 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010436 fluorite Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 238000007634 remodeling Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种槽式电容器型半导体存储器,包括半导体衬底,该衬底带有槽和第一和第二杂质扩散源/漏区,埋置于槽中的电容器电极,在半导体衬底内且与电容器电极的下部相邻的衬底侧电容器电极和电容器绝缘层,在半导体衬底与电容器电极的上部之间形成埋置的绝缘层。埋置的绝缘层厚于电容器绝缘层。在第二杂质扩散源/漏区表面上的埋置的绝缘层较薄,或与电容器的电极直接接触。在第二杂质扩散源/漏区和电容器电极上形成硅化物层。
Description
本发明涉及半导体存储器，特别涉及动态随机存取存储器(DRAM)的槽式电容器型存储器单元。
由单个传输门(transfer gate)晶体管和单个电容器构成DRAM器件的存储器单元，以制备器件。由于这种结构适于高集成化的DRAM，因而它被广泛地使用。已开发出三维构形的电容器并将其用于这种存储器单元，以实现DRAM器件的高集成度化。
DRAM器件存储器单元的三维构形的电容器可以为叠层结构或槽式结构中的任一种结构。尽管这些结构各有其优缺点，但从实现器件表面极好的平坦性的角度来看，槽式结构有其优势，因而可有效地用于包括逻辑电路和存储电路的硅上系统型(system-on-silicon type)半导体器件。
已研究了用于槽式结构电容器的各种可能的结构选择。这些结构选择中的一种是这样实现的：在用于电容器的硅衬底侧上形成单元板，在槽内形成电容器电极，以对由入射的α射线引起的和/或来自电路的噪声提供强的抵抗力。该电容器将被称为衬底板型槽式电容器。
在由单个衬底板型槽式电容器和单个传输门晶体管构成的存储器单元中，要求传输门晶体管的杂质扩散源/漏区与电容器电极相互电连接。已提出各种技术来实现该电连接。
在第一现有技术的衬底-板槽式电容器型存储器单元(参见JP-A-1-173714)中，外延生长选择性单晶硅层，以桥接在源/漏区和电容器电极上。结果，选择性硅层与源/漏区和电容器电极电连接。这将在下文中详细说明。
在上述第一现有技术的存储器单元中，电容器绝缘层很薄，以便增加衬底板型槽式电容器的电容。结果，选择性硅层可桥接在源/漏区和电容器电极上。从而，在某一条件下，在器件中出现寄生MOS晶体管。结果，可通过寄生MOS晶体管流过漏电流。如果电容器绝缘层增加，那么可防止这种寄生MOS晶体管在器件中起作用。可是，在这种情况下，难以生长选择性硅层和在源/漏区和电容器电极之间实现可靠的电连接。
在第二现有技术的衬底-板槽式电容器型存储器单元(参见JP-A-8-88331)中，在槽上部的侧壁上形成厚绝缘层，同时在槽下部的槽侧壁上形成电容器绝缘层。此外，在槽的外周边上形成抗反转层(沟道中止层)，用设置于厚绝缘层顶部上的连接电极电连接源/漏区和电容器电极。
在上述第二现有技术的存储器单元中，利用光刻和腐蚀工艺方法形成连接电极的图形。可是，由于存储器单元是小尺寸的，在源/漏区和电容器电极之间的距离被减小，这使连接电极图形的形成变得困难。因此，只要使用连接电极，就难以减小存储器单元的尺寸。
本发明的目的是提供可提高可靠性和减小器件尺寸的槽式电容器型存储器单元。
本发明的另一个目的是提供制造上述存储器单元的方法。
按照本发明，提供一种包括半导体衬底的槽式电容器型半导体存储器，该衬底带有槽和第一和第二杂质扩散源/漏区，埋置于所述槽中的电容器电极，在半导体衬底内且与电容器电极的下部相邻的衬底侧电容器电极和电容器绝缘层，在半导体衬底与电容器电极的上部之间形成埋置的绝缘层。埋置的绝缘层厚于电容器绝缘层。可是，在第二杂质扩散源/漏区表面上的埋置的绝缘层较薄，或与电容器电极直接接触。在第二杂质扩散源/漏区和电容器电极上形成硅化物层。
由于埋置的绝缘层较厚，因而可抑制寄生MOS晶体管的产生。此外，由于源/漏区和电容器电极通过埋置的绝缘层的较薄部分相互接触，或者相互之间进行直接接触，因此，硅化物层可容易地桥接在源/漏区和电容器电极之间。
根据下面参照附图所作的与现有技术的比较和描述，可更清楚地理解本发明。
图1是展示第一现有技术的衬底-板槽式电容器型存储器单元的剖面图；
图2是展示第二现有技术的衬底-板槽式电容器型存储器单元的剖面图；
图3是展示本发明的衬底-板槽式电容器型存储器单元的实施例的剖面图；
图4A至4L是用于说明制造图3的存储器单元的第一种方法的剖面图；
图5A至5G是用于说明制造图3的存储器单元的第二种方法的剖面图；
图6A至6F是用于说明制造图3的存储器单元的第三种方法的剖面图；
图7A至7I是用于说明制造图3的存储器单元的第四种方法的剖面图；
图8是展示图3的存储器单元的改型例的剖面图。
在描述最佳实施例之前，将参照图1和2说明现有技术的衬底-板槽式电容器型存储器单元。
在展示第一现有技术的衬底-板槽式电容器型存储器单元(参见JP-A-1-173714)的图1中，在P+型单晶硅衬底101上形成N型阱102。在N型阱102的表面上形成场氧化硅层103。在由场氧化硅层103包围的区域中形成传输门晶体管和衬底板型槽式电容器。
然后，在单晶硅衬底101和N型阱102中形成槽104，在槽104的内壁上形成电容器绝缘层105。用掺有P型杂质的多晶硅层106填充槽104。这样，形成衬底板型槽式电容器。
然后，在N型阱102的表面上形成栅绝缘层107，在栅绝缘层107上形成栅多晶硅层108。在栅多晶硅层108和栅绝缘层107的侧表面上形成侧壁间隔层109。
接着，在N型层102中形成P+型杂质扩散源/漏区110和111，从而使栅多晶硅层108夹置在它们之间。这样便形成传输门晶体管。
然后，用化学汽相淀积(CVD)法使用SiH2Cl2和HCl的混合气体外延生长选择性单晶硅层112，使其桥接在源/漏区111和掺有P型杂质的多晶硅层106上。结果，选择性硅层112与源/漏区111和掺有P型杂质的多晶硅层106电连接。应指出，选择性单晶硅层113和114也与选择性单晶硅层112同时生长。
包括难熔金属的硅化物可以按与选择性硅层112、113和114自对准的方式形成，以减小其电阻。
在图1的存储器单元中，形成于槽104上部的侧面上的电容器绝缘层104很薄，以增加衬底板型槽式电容器的电容。结果，选择性单晶硅层112可桥接于源/漏区108和掺有P型杂质的多晶硅层105上。这样，在某一条件下，在器件中可出现寄生MOS晶体管，其中电容器绝缘层105起栅绝缘层的作用，掺有P型杂质的多晶硅层105起栅极作用，而源/漏区111和单晶硅衬底101起源/漏区作用。因此，可通过寄生MOS晶体管流过漏电流。如果增加电容器绝缘层105，那么可防止这样的寄生MOS晶体管在器件中工作。可是，在这种情况下，难以生长选择性单晶硅层112和实现源/漏区111与掺有P型杂质的多晶硅层106之间的电连接。
在展示第二现有技术的衬底-板槽式电容器型存储器单元(参见JP-A-8-88331)的图2中，在N-型单晶硅衬底201上形成P-型阱202。
接着，在P型阱202的表面上形成场氧化硅层203，在由场氧化硅层203包围的区域中形成传输门晶体管和衬底板型槽式电容器。
然后，在N-型单晶硅衬底201上和P-型阱202中形成槽204。此外，在槽204上部的侧壁上形成厚氧化硅层205。在未被氧化硅层205覆盖的区域中的槽内壁上形成电容器绝缘层206。在槽204中埋置电容器电极207。另外，在槽204下部的外周边上设置N+型杂质扩散层208，以起单元板电极的作用。在槽204的外周边上的N+型杂质扩散层208的顶部上形成P+型反型层(沟道中止层)209。这样，便形成衬底板型槽式电容器。
然后，在P型阱202的表面上形成栅绝缘层210，在栅绝缘层210上形成栅极211。在栅极211的侧表面上形成侧壁间隔层212，然后在栅极211的顶部表面上形成保护绝缘层213。接着，形成N+型杂质扩散源/漏区214和215，以使栅极212夹置在它们之间。这样便形成传输门晶体管。
用连接电极216电连接源/漏区215和电容器电极207。另一方面，源/漏区214与位线217电连接。应指出：连接电极216设置在厚氧化硅层205的顶部上。
图2中，用光刻和腐蚀工艺方法形成连接电极216的图形。可是，由于存储器单元尺寸小，在源/漏区215与电容器电极207之间放置侧壁间隔层212的距离被减小，从而难以形成连接电极216的图形。因此，只要使用连接电极216，就难以减小图2的存储器单元的尺寸。
在展示本发明衬底-板槽式电容器型存储器单元实施例的图3中，在P-型单晶硅衬底1中形成N-型衬底板极2。
在硅衬底1的表面上形成场氧化硅层3。在由场氧化硅层3包围的区域中形成传输门晶体管和衬底板型槽式电容器。
然后，在硅衬底1中形成槽4。此外，在槽4侧壁的上部形成埋置的氧化硅膜层5。更具体地说，将埋置的氧化硅层5从硅衬底1的主表面埋进硅衬底50nm至150nm。埋置氧化硅层5的厚度在20nm至100nm之间。
然后，在槽4的内壁上形成电容器绝缘层6。在槽4中埋置存储电极7，并形成在电容器绝缘层6上。另外，在槽4下部的外周边上形成N+型衬底侧电容器电极8。衬底侧电容器电极8与衬底板电极2一起构成存储器单元的单元板电极。这样，便形成衬底板型槽式电容器。
此外，在硅衬底1的表面上形成栅绝缘层9，在栅绝缘层9上形成栅多晶硅层10。在栅多晶硅层10和栅绝缘层9的侧表面上形成侧壁间隔层13。然后在硅衬底1中形成N+型杂质扩散源/漏区12和13，以使栅多晶硅层10夹置在它们之间。这样便形成传输门晶体管。
然后，用硅化物层15电连接源/漏区13和存储电极7。用于电连接的硅层15按自对准方式形成在侧壁间隔层11之间。
如图3所示，在其顶部上的埋置的氧化硅层10的厚度薄，例如不大于10nm。结果，使硅化物层15桥接电容器绝缘层6。这是因为在埋置的氧化硅层10的较薄部分上可容易地制造钛或其它金属的硅化物。
在图3中，应注意，参考标号14代表隔离绝缘层。此外，分别对应于栅多晶硅层10和硅化物层16的栅多晶硅层10a和硅化物层16a被用于相邻存储器单元。
下面，参照图4A至4L和图3说明制造图3的存储器单元的第一种方法。
首先，参照图4A，以约500keV至1MeV的能量将磷离子注入P型单晶硅衬底1中，然后进行退火处理。从而，在硅衬底1中形成具有其浓度约为1018至1019原子/cm3的磷的衬底板电极2。
接着，用硅的局部氧化(LOCOS)法，在硅衬底1的表面上选择性地形成厚度约为500nm的场氧化硅层3。
然后，顺序形成厚度约为20nm的氧化硅层21、厚度约为50nm的氮化硅层22和厚度约为500nm的掩模氧化物层23，以形成将要经受如图4A所示构图处理的多层结构。此后，用反应离子腐蚀(RIE)法在硅衬底1中形成槽24。槽24的深度约为50nm至150nm。
接着，参照图4B，在槽24内的氧化硅层21、氮化硅层22、掩模氧化物层23和硅衬底1的侧壁上形成由氮化硅构成的厚约50nm的侧壁绝缘层25。
然后，参照图4C，用RIE法进行干腐蚀处理，进一步腐蚀槽24的底部。形成深度约为0.5μm至1.5μm的槽26。
接着，参照图4D，在槽26内的硅衬底1上热生长厚约20至100nm的硅氧化层27。在这种情况下，在热氧化处理期间，用侧壁氮化硅层25对槽26侧壁的上部作掩模，以便在槽26侧壁的上部上不形成热氧化层。
然后，参照图4E，用各向异性干腐蚀法深腐蚀氧化硅层27，以仅仅去除氧化硅层27的底部。
下面，参照图4F，用RIE技术使硅衬底1再次经受干腐蚀处理，以产生槽4。槽4的深度约为5μm。在这种情况下，在槽4侧壁的上部埋置氧化硅层27，作为埋置的氧化硅层5。
然后，参照图4G，用旋转倾斜(rotational oblique)离子注入法在硅衬底1和衬底板极2中注入约1014至1015离子/cm3的砷。之后，进行退火处理，以便在槽4的内壁上形成衬底侧电容器电极8。
接着，参照图4H，用热磷酸溶液去除侧壁氮化硅层25。
然后，参照图4I，用CVD法在衬底侧电容器电极8上形成由氮化硅构成的厚约10nm的电容器绝缘层6。
随后，参照图4J，用CVD法在整个表面上沉积包括磷的多晶硅层。在这种情况下，多晶硅层中的磷浓度约为1020原子/cm3。然后，用干腐蚀法深腐蚀多晶硅层，以使电容器电极7埋置于槽4中。在这种情况下，清除氧化硅层23。应指出：可用化学机械研磨(CMP)法代替干腐蚀法。
然后，参照图4K，用氮化硅层22作掩模，在电容器电极7上热生长由氧化硅构成的厚约50nm的隔离绝缘层14。用热磷酸溶液清除氮化硅层22，用氟酸溶液清除氧化硅层21。
接着，参照图4L，在硅衬底1上热生长厚约6nm的氧化硅，然后，用CVD法在氧化硅层上淀积多晶硅层。对该多晶硅层和氧化硅层构图，以便形成栅绝缘层9和栅多晶硅层10。用CVD法淀积氧化硅层，和用各向异性干腐蚀法进行深腐蚀，在栅多晶硅层10和栅绝缘层9的侧壁上形成侧壁间隔层11。在这种情况下，用干腐蚀法通过隔离绝缘层14形成开口，以局部露出电容器电极7。
此后，在硅衬底1中注入砷离子，然后进行退火处理，由此在硅衬底1中形成用于传输门晶体管的N+型杂质扩散源/漏区12和13。
在图4L中，应指出：栅多晶硅层10a与栅多晶硅层10同时形成。
最后，参照图3，用溅射法在整个表面上形成钛层，然后用热处理进行硅化。即，作为热处理的结果，在栅多晶硅层10和10a上生长硅化物层16和16a，在源/漏区13上和在电容器电极7的开口中选择性地生长硅化物层15。因而发生外延的硅化作用。应指出：形成在埋置的氧化硅层5之上的电容器绝缘层6被插入源/漏区13与电容器电极7之间。可是，在形成硅化物层15的过程中，硅原子也从电容器电极7扩散入电容器绝缘层6中，以硅化在电容器绝缘层6上的钛层。因此，硅化物层15桥接源/漏区13与电容器电极7之间的间隙。
因此，用相对于侧壁间隔层自对准的硅化物层15电连接传输门晶体管的源/漏区13与衬底板型槽式电容器的电容器电极7。
下面参照图5A至5G说明制造图3的存储器单元的第二种方法。
首先，参照图5A，用与图4A相似的方式，以约500keV至1MeV的能量将磷离子注入P型单晶硅衬底1中，然后进行退火处理。从而，在硅衬底1中形成具有其浓度约为1018至1019原子/cm3的磷的衬底板电极2。
接着，用LOCOS法，在硅衬底1的表面上选择性地形成厚度约为500nm的场氧化硅层3。
然后，顺序形成厚度约为20nm的氧化硅层21、厚度约为50nm的氮化硅层22和厚度约为800nm的掩模氧化物层23，以形成将要经受如图5A所示构图处理的多层结构。此后，参照图5B，用RIE法在硅衬底1中形成槽31。槽31的深度约为0.6μm。
然后，参照图5C，用CVD法在整个表面上淀积厚约100nm的氧化硅层32。
接着，参照图5D，用各向异性干腐蚀法深腐蚀氧化硅层32，以形成侧壁氧化硅层32a。在此阶段，在槽31底部的氧化硅层32也被去除。
下面，参照图5E，用干腐蚀法从侧壁氧化硅层32a的上部去除厚度约为100nm侧壁氧化硅层32a，以形成在槽31侧壁上的埋置的氧化硅层5。在这种情况下，还腐蚀氧化硅层23，以获得比氧化硅层23薄的氧化硅层23a。
然后，参照图5F，用RIE技术使硅衬底1再次经受干腐蚀处理，以产生槽4。槽4的深度约为10μm。
然后，参照图5G，将磷离子热扩散入衬底板电极2和硅衬底1中。结果，在槽4的内壁上形成衬底侧电容器电极8。
随后的所有步骤与参照图4I、4J、4K和4L以及图3所述的第一种方法相同。
在如图5A至5G所示的第二种方法中，可使埋置的氧化硅层5的厚度厚于参照图4A至4L所述的第一种方法中的该厚度。在第一种方法中，如果埋置它，以增加埋置的氧化硅层5的厚度，那么由于用热氧化法形成氧化硅层5，因而在槽26的侧壁中可能出现晶体缺陷。这样，通过增加埋置的氧化硅层5的厚度，可完全防止出现任何寄生MOS晶体管，从而消除在源/漏区13与衬底板电极2之间的漏电流，延长存储信息的存储器单元对信息的保存时间。
下面，参照图6A至6G说明制造图3的存储器单元的第三种方法。
首先，参照图6A，用与图5A相似的方式，以约500keV至1MeV的能量将磷离子注入P型单晶硅衬底1中，然后进行退火处理。从而，在硅衬底1中形成具有其浓度约为1018至1019原子/cm3的磷的衬底板电极2。
接着，用LOCOS法，在硅衬底1的表面上选择性地形成厚度约为500nm的场氧化硅层3。
然后，顺序形成厚度约为5nm的氧化硅层21、厚度约为100nm的氮化硅层22和厚度约为500nm的掩模氧化物层23，以形成将要经受如图6A所示构图处理的多层结构。此后，参照图6B，用与图5B相似的方式，用RIE法在硅衬底1中形成槽31。槽31的深度为0.5μm。
然后，参照图6C，热氧化硅衬底1和衬底板电极2，以便在槽31的侧壁上形成厚约50nm的氧化硅层41。由于氧化硅层21的厚度小于氧化硅层41的厚度，在该区域中出现大应力，从而在该区域产生长鸟嘴(bird’s beak)41a。鸟嘴41a的长度约为50nm。
接着，参照图6D，用与图5D相似的方式，用各向异性干腐蚀法深腐蚀氧化硅层32，以形成埋置的氧化硅层5。在该阶段，去除在槽31底部上的氧化硅层41，在硅衬底1中埋置氧化硅层41，其顶部位于离硅衬底1主表面500nm深之处。
在这种情况下，还腐蚀氧化硅层23，以获得比氧化硅层23薄的氧化硅层23a。
下面，参照图6E，用与图5F相似的方式，用RIE技术使硅衬底1再次经受干腐蚀处理，以产生槽4。槽4的深度约为5μm。
然后，参照图6F，用与图5G相同的方式，将磷离子热扩散入衬底板极2和硅衬底1中。结果，在槽4的内壁上形成衬底侧电容器电极8。
随后的所有步骤与参照图4I、4J、4K和4L以及图3所述的第一种方法相同。
在如图6A至6F所示的第三种方法中，利用鸟嘴的形成，形成埋置的氧化硅层5。因此，形成埋置的氧化硅层5的工艺方法比上述第一种和第二种方法都要简单，使得制造方法更可靠。
下面，参照图7A至7H说明制造图3的存储器单元的第四种方法。第四种方法不同于第一种方法之处仅在于使衬底侧电容器电极8可显示出相对小的电阻。
图7A至7E所示的步骤分别与图4A至4E所示的步骤相同。
下面，参照图7F，在侧壁氮化硅层25和氧化硅层27的表面上形成厚约50nm的侧壁氮化硅层51。具体地说，氮化硅层是形成于整个表面上然后以适当的方式进行深腐蚀的厚约50nm的氮化硅层。
然后，参照图7G，用与图4F相似的方式，用RIE技术使硅衬底1再次经受干腐蚀处理，以产生槽4。槽4的深度约为5μm。
接着，参照图7H，用掩模氧化硅层23和侧壁氮化硅层51作扩散掩模，扩散磷离子至高浓度水平。在约900℃的高温下进行较长时间的磷离子扩散处理。结果，在槽4的内壁上产生作为衬底侧电容器电极的较深扩散层。因此，衬底侧电容器显示较小的电阻。在这种情况下，用侧壁氮化硅层51防止氧化硅层27的表面区域被转变成磷玻璃。如果氧化硅层27的表面区域被转变成磷玻璃，那么在随后的工艺步骤中用氟酸溶液清除它，以使埋置的氧化硅层5(参见图7I)具有极薄的厚度，使得因寄生MOS晶体管产生的漏电流增加，从而减小存储器单元存储信息的时间。但是，通过形成侧壁氧化硅层51可防止这种缺陷产生。
然后，参照图7I，用与图4H相似的方式，用热磷酸溶液去除侧壁氮化硅层25和51。结果，埋置氧化硅层27，作为埋置的氧化硅层5。
下面所有的步骤与参照图4I、4J、4K和4L以及图3所述的第一种方法相同。
图8表示图3的存储器单元的改型例，在N-型单晶硅衬底1′的整个表面上可将硼离子注入其中，可热处理衬底1′，以实现在衬底1′上具有其浓度约为1017至1018原子/cm3的硼的P-型杂质扩散区。本发明还可用于图8的存储器单元。
此外，在传输门晶体管的硅化之前，用栅多晶硅门形成传输门晶体管的门。应注意：如果栅由钨多晶硅硅化物(polycide)构成，那么可应用本发明。还应注意，用难熔金属硅化物例如钴的硅化物代替钽的硅化物，可形成硅化物层。
如上所述，按照本发明，可使在传输门晶体管与衬底板型醒式电容器之间的间隙最小，以有利于减小存储器单元的尺寸，显著地改善存储器单元的可靠性。此外，制造存储器单元的埋置氧化硅层的方法非常简便并且高可靠，从而减少了制造成本。因此，本发明可显著地促进DRAM的高集成化。
Claims (12)
1．一种半导体存储器，包括：
第一导电型的半导体衬底(1)，在所述半导体衬底内形成有槽(14)；
形成于所述半导体衬底内的第二导电型的第一和第二杂质扩散源/漏区(12,13)，所述第二杂质扩散区与所述槽相邻；
埋置于所述槽中的电容器电极(7)；
所述第二导电型的衬底侧电容器电极(8)，形成于所述半导体衬底内且与所述电容器电极的下部相邻；
电容器绝缘层(6)，形成于所述电容器电极与所述衬底侧电容器电极之间；
形成于所述半导体衬底与所述电容器电极的上部之间的埋置的绝缘层(5)，在所述半导体衬底上的所述埋置的绝缘层有第一厚度，该第一厚度大于所述电容器绝缘层的厚度，在所述第二杂质扩散源/漏区的表面上的所述埋置的绝缘层有第二厚度，该第二厚度小于所述第一厚度；和
形成于所述第二杂质扩散源/漏区和所述电容器电极上的硅化物层(15)。
2．根据权利要求1所述的器件，其特征在于所述硅化物层由硅化钛构成。
3．一种半导体存储器，包括：
第一导电型的半导体衬底(1)，在所述半导体衬底内形成有槽(14)；
形成于所述半导体衬底内的第二导电型的第一和第二杂质扩散源/漏区(12,13)，所述第二杂质扩散区与所述槽相邻；
埋置于所述槽中的电容器电极(7)；
所述第二导电型的衬底侧电容器电极(8)，形成于所述半导体衬底内且与所述电容器电极的下部相邻；
电容器绝缘层(6)，形成于所述电容器电极与所述衬底侧电容器电极之间；
形成于所述半导体衬底与所述电容器电极的上部之间的埋置的绝缘层(5)，在所述半导体衬底上的所述埋置的绝缘层有第一厚度，该第一厚度大于所述电容器绝缘层的厚度，所述第二杂质扩散源/漏区直接与在所述埋置的绝缘层上的所述电容器电极接触；和
形成于所述第二杂质扩散源/漏区和所述电容器电极上的硅化物层(15)。
4．根据权利要求3所述的器件，其特征在于所述硅化物层由硅化钛构成。
5．一种半导体存储器的制造方法，包括下列步骤：
在半导体衬底(1)上形成有开口的掩模绝缘层(21,22,23)；
用所述掩模绝缘层作为掩模，在所述半导体衬底内钻出第一槽(24)；
在所述第一槽的侧壁上形成侧壁抗氧化层(25)；
用所述侧壁抗氧化层作为掩模，在所述半导体衬底内钻出第二槽(26)；
用所述侧壁抗氧化层作为掩模，在所述半导体衬底上进行热氧化处理，以便在所述第二槽内形成埋置的氧化硅层(27)；
用干腐蚀法去除所述埋置的氧化硅层的底部；
用所述侧壁抗氧化层和所述埋置的氧化硅层作为掩模，在所述半导体衬底内钻出第三槽(4)；
在所述第三槽内表面上的所述半导体衬底内形成衬底侧电容器电极(8)；
在形成所述衬底侧电容器电极之后，去除所述侧壁抗氧化层；
在去除所述侧壁抗氧化层之后，在所述衬底侧电容器电极上形成电容器绝缘层(6)；
在形成所述电容器绝缘层之后，在所述第一、第二和第三槽中埋置电容器电极(7)；
在所述半导体衬底内形成第一和第二源/漏区(12,13)，所述第二源/漏区通过所述埋置的氧化硅层与所述电容器电极接触；和
在所述第二源/漏区和所述电容器电极上生长硅化物层(15)。
6．根据权利要求5所述的方法，其特征在于，所述衬底侧电容器电极形成步骤包括用旋转倾斜离子注入法注入杂质离子的步骤。
7．一种半导体存储器的制造方法，包括下列步骤：
在半导体衬底(1)上形成有开口的掩模绝缘层(21,22,23)；
用所述掩模绝缘层作为掩模，在所述半导体衬底内钻出第一槽(24)；
在所述第一槽的侧壁上形成侧壁氧化硅层(32a)；
去除所述侧壁氧化硅层的顶部，以便获得比所述半导体衬底顶表面低的埋置的氧化硅层(5)；
用所述埋置的氧化硅层作为掩模，在所述半导体衬底内钻出第二槽(4)；
在所述第二槽内表面上的所述半导体衬底内形成衬底侧电容器电极(8)；
在所述衬底侧电容器电极上形成电容器绝缘层(6)；
在形成所述电容器绝缘层之后，在所述第一和第二槽中埋置电容器电极(7)；
在所述半导体衬底内形成第一和第二源/漏区(12,13)，所述第二源/漏区与在所述埋置的氧化硅层之上的所述电容器电极接触；和
在所述第二源/漏区和所述电容器电极上生长硅化物层(15)。
8．根据权利要求7所述的方法，其特征在于，所述衬底侧电容器电极形成步骤包括将杂质离子热导入所述半导体衬底中的步骤。
9．一种半导体存储器的制造方法，包括下列步骤：
在半导体衬底(1)上形成包括抗氧化层(22)且有开口的掩模绝缘层(21,22,23)；
用所述掩模绝缘层作为掩模，在所述半导体衬底内钻出第一槽(31)；
用所述掩模绝缘层作为掩模，在所述半导体衬底上进行热氧化处理，以便在所述第一槽内形成有鸟嘴(41a)的热生长氧化硅层(41)；
用干腐蚀法去除所述热生长氧化硅层的底部；
用所述热生长氧化硅层作为掩模，在所述半导体衬底内钻出第二槽(4)，以使所述热生长氧化硅层变为埋置的氧化硅层(5)；
在所述第二槽内表面上的所述半导体衬底内形成衬底侧电容器电极(8)；
在所述衬底侧电容器电极上形成电容器绝缘层(6)；
在形成所述电容器绝缘层之后，在所述第一和第二槽中埋置电容器电极(7)；
在所述半导体衬底内形成第一和第二源/漏区(12,13)，所述第二源/漏区通过所述埋置的氧化硅层与所述电容器电极接触；和
在所述第二源/漏区和所述电容器电极上生长硅化物层(15)。
10．根据权利要求5所述的方法，其特征在于，所述衬底侧电容器电极形成步骤包括将杂质离子热导入所述半导体衬底中的步骤。
11．一种半导体存储器的制造方法，包括下列步骤：
在半导体衬底(1)上形成有开口的掩模绝缘层(21,22,23)；
用所述掩模绝缘层作为掩模，在所述半导体衬底内钻出第一槽(24)；
在所述第一槽的侧壁上形成第一侧壁抗氧化层(25)；
用所述第一侧壁抗氧化层作为掩模，在所述半导体衬底内钻出第二槽(26)；
用所述第一侧壁抗氧化层作为掩模，在所述半导体衬底上进行热氧化处理，以便在所述第二槽内形成埋置的氧化硅层(27)；
用干腐蚀法去除所述埋置的氧化硅层的底部；
在去除所述埋置的氧化硅层的底部之后，在所述第一侧壁抗氧化层和所述埋置的氧化硅层上形成第二侧壁抗氧化层(51)；
用所述第二侧壁抗氧化层作为掩模，在所述半导体衬底内钻出第三槽(4)；
在所述第三槽内表面上的所述半导体衬底内形成衬底侧电容器电极(8)；
在形成所述衬底侧电容器电极之后，去除所述第一和第二侧壁抗氧化层；
在去除所述第一和第二侧壁抗氧化层之后，在所述衬底侧电容器电极上形成电容器绝缘层(6)；
在形成所述电容器绝缘层之后，在所述第一、第二和第三槽中埋置电容器电极(7)；
在所述半导体衬底内形成第一和第二源/漏区(12,13)，所述第二源/漏区通过所述埋置的氧化硅层与所述电容器电极接触；和
在所述第二源/漏区和所述电容器电极上生长硅化物层(15)。
12．根据权利要求11所述的方法，其特征在于，所述衬底侧电容器电极形成步骤包括将杂质离子热导入所述半导体衬底中的步骤。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP256990/97 | 1997-09-22 | ||
| JP09256990A JP3132435B2 (ja) | 1997-09-22 | 1997-09-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1212454A true CN1212454A (zh) | 1999-03-31 |
Family
ID=17300199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98120023A Pending CN1212454A (zh) | 1997-09-22 | 1998-09-22 | 高可靠性的槽式电容器型存储器单元 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6249017B1 (zh) |
| JP (1) | JP3132435B2 (zh) |
| KR (1) | KR100303965B1 (zh) |
| CN (1) | CN1212454A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1307722C (zh) * | 2003-09-01 | 2007-03-28 | 茂德科技股份有限公司 | 具有沟槽电容器的动态随机存取存储器及其制造方法 |
| CN103890930A (zh) * | 2011-10-17 | 2014-06-25 | 国际商业机器公司 | 用于嵌入式dram的替代栅多栅晶体管 |
| CN109416897A (zh) * | 2016-07-29 | 2019-03-01 | 索尼公司 | 显示装置、显示装置制造方法以及电子设备 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19752968C1 (de) * | 1997-11-28 | 1999-06-24 | Siemens Ag | Speicherzellenanordnung und Verfahren zu deren Herstellung |
| US6599798B2 (en) * | 2001-07-24 | 2003-07-29 | Infineon Technologies Ag | Method of preparing buried LOCOS collar in trench DRAMS |
| US6506654B1 (en) * | 2002-03-26 | 2003-01-14 | Advanced Micro Devices, Inc. | Source-side stacking fault body-tie for partially-depleted SOI MOSFET hysteresis control |
| US6664161B2 (en) | 2002-05-01 | 2003-12-16 | International Business Machines Corporation | Method and structure for salicide trench capacitor plate electrode |
| JP2004259920A (ja) * | 2003-02-26 | 2004-09-16 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2005005465A (ja) * | 2003-06-11 | 2005-01-06 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| KR100986630B1 (ko) * | 2003-07-11 | 2010-10-08 | 매그나칩 반도체 유한회사 | 반도체 소자의 트렌치 ｍｏｓ 커패시터 및 그 제조 방법 |
| JP2005101334A (ja) * | 2003-09-25 | 2005-04-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US7271083B2 (en) * | 2004-07-22 | 2007-09-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | One-transistor random access memory technology compatible with metal gate process |
| JP2006114686A (ja) * | 2004-10-14 | 2006-04-27 | Sony Corp | 半導体装置およびその製造方法 |
| JP2006128210A (ja) * | 2004-10-26 | 2006-05-18 | Toshiba Corp | 半導体装置 |
| DE102005046777B4 (de) * | 2005-09-29 | 2013-10-17 | Altis Semiconductor | Halbleiterspeicher-Einrichtung |
| US7294543B2 (en) * | 2006-03-22 | 2007-11-13 | International Business Machines Corporation | DRAM (Dynamic Random Access Memory) cells |
| US7750388B2 (en) * | 2007-12-20 | 2010-07-06 | International Business Machines Corporation | Trench metal-insulator metal (MIM) capacitors |
| US8101494B2 (en) * | 2008-08-14 | 2012-01-24 | International Business Machines Corporation | Structure, design structure and method of manufacturing a structure having VIAS and high density capacitors |
| US8492811B2 (en) * | 2010-09-20 | 2013-07-23 | International Business Machines Corporation | Self-aligned strap for embedded capacitor and replacement gate devices |
| CN104240633B (zh) * | 2013-06-07 | 2018-01-09 | 上海和辉光电有限公司 | 薄膜晶体管和有源矩阵有机发光二极管组件及其制造方法 |
| JP2019029537A (ja) * | 2017-07-31 | 2019-02-21 | 株式会社村田製作所 | キャパシタ |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4801988A (en) * | 1986-10-31 | 1989-01-31 | International Business Machines Corporation | Semiconductor trench capacitor cell with merged isolation and node trench construction |
| JPH01173714A (ja) | 1987-12-21 | 1989-07-10 | Internatl Business Mach Corp <Ibm> | ブリツジ接点の形成方法 |
| JPH01243460A (ja) | 1988-03-25 | 1989-09-28 | Hitachi Ltd | 半導体記憶装置の製造方法 |
| US5097381A (en) * | 1990-10-11 | 1992-03-17 | Micron Technology, Inc. | Double sidewall trench capacitor cell |
| DE59205665D1 (de) * | 1991-10-02 | 1996-04-18 | Siemens Ag | Verfahren zur Herstellung einer Grabenstruktur in einem Substrat |
| US5250829A (en) | 1992-01-09 | 1993-10-05 | International Business Machines Corporation | Double well substrate plate trench DRAM cell array |
| US5395786A (en) * | 1994-06-30 | 1995-03-07 | International Business Machines Corporation | Method of making a DRAM cell with trench capacitor |
| JPH0888331A (ja) | 1994-09-16 | 1996-04-02 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US5936271A (en) * | 1994-11-15 | 1999-08-10 | Siemens Aktiengesellschaft | Unit cell layout and transfer gate design for high density DRAMs having a trench capacitor with signal electrode composed of three differently doped polysilicon layers |
| US5658816A (en) * | 1995-02-27 | 1997-08-19 | International Business Machines Corporation | Method of making DRAM cell with trench under device for 256 Mb DRAM and beyond |
| JP2636786B2 (ja) | 1995-03-20 | 1997-07-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5543348A (en) | 1995-03-29 | 1996-08-06 | Kabushiki Kaisha Toshiba | Controlled recrystallization of buried strap in a semiconductor memory device |
| EP0735581A1 (en) | 1995-03-30 | 1996-10-02 | Siemens Aktiengesellschaft | DRAM trench capacitor with insulating collar |
| US5692281A (en) * | 1995-10-19 | 1997-12-02 | International Business Machines Corporation | Method for making a dual trench capacitor structure |
| US6100132A (en) * | 1997-06-30 | 2000-08-08 | Kabushiki Kaisha Toshiba | Method of deforming a trench by a thermal treatment |
| US5831301A (en) * | 1998-01-28 | 1998-11-03 | International Business Machines Corp. | Trench storage dram cell including a step transfer device |
| US6008104A (en) * | 1998-04-06 | 1999-12-28 | Siemens Aktiengesellschaft | Method of fabricating a trench capacitor with a deposited isolation collar |
-
1997
- 1997-09-22 JP JP09256990A patent/JP3132435B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-21 US US09/157,537 patent/US6249017B1/en not_active Expired - Lifetime
- 1998-09-22 KR KR1019980039191A patent/KR100303965B1/ko not_active IP Right Cessation
- 1998-09-22 CN CN98120023A patent/CN1212454A/zh active Pending
-
2000
- 2000-08-04 US US09/633,344 patent/US6300211B1/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1307722C (zh) * | 2003-09-01 | 2007-03-28 | 茂德科技股份有限公司 | 具有沟槽电容器的动态随机存取存储器及其制造方法 |
| CN103890930A (zh) * | 2011-10-17 | 2014-06-25 | 国际商业机器公司 | 用于嵌入式dram的替代栅多栅晶体管 |
| US9368502B2 (en) | 2011-10-17 | 2016-06-14 | GlogalFoundries, Inc. | Replacement gate multigate transistor for embedded DRAM |
| CN103890930B (zh) * | 2011-10-17 | 2016-08-17 | 国际商业机器公司 | 用于嵌入式dram的替代栅多栅晶体管 |
| CN109416897A (zh) * | 2016-07-29 | 2019-03-01 | 索尼公司 | 显示装置、显示装置制造方法以及电子设备 |
| CN109416897B (zh) * | 2016-07-29 | 2021-07-02 | 索尼公司 | 显示装置、显示装置制造方法以及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1197629A (ja) | 1999-04-09 |
| US6300211B1 (en) | 2001-10-09 |
| KR100303965B1 (ko) | 2001-10-19 |
| JP3132435B2 (ja) | 2001-02-05 |
| KR19990030022A (ko) | 1999-04-26 |
| US6249017B1 (en) | 2001-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1212454A (zh) | 高可靠性的槽式电容器型存储器单元 | |
| CN1222999C (zh) | 带有外延隐埋层的沟槽式电容器 | |
| CN1173394C (zh) | 制造半导体集成电路器件的方法 | |
| CN1191637C (zh) | 金属氧化物半导体场效应管半导体器件及其制造方法 | |
| CN1279509A (zh) | 改进动态随机存取存储器工艺的氮化物衬里隔离轴环 | |
| CN1282253C (zh) | 具有小袋的半导体器件及其制造 | |
| CN1734769A (zh) | 半导体器件及其制造方法 | |
| CN1518100A (zh) | 半导体器件及其制造方法 | |
| CN101060109A (zh) | 毗连式接触结构及其形成方法 | |
| CN1252619A (zh) | 低泄漏、低电容隔离材料 | |
| US9443943B2 (en) | Semiconductor device and fabrication method thereof | |
| CN1122311C (zh) | 具有金属硅化物薄膜的半导体器件及制造方法 | |
| CN1717793A (zh) | 用于生产双极晶体管的方法 | |
| CN1202004A (zh) | 集成电路制造方法 | |
| CN1192585A (zh) | 半导体器件及其制造方法 | |
| CN1218288A (zh) | 半导体器件及其制造方法 | |
| CN1126177C (zh) | 具有利用半球形晶粒生长形成的叠层电极的半导体器件 | |
| CN1097311C (zh) | 半导体装置的制造方法和半导体装置 | |
| US20090191686A1 (en) | Method for Preparing Doped Polysilicon Conductor and Method for Preparing Trench Capacitor Structure Using the Same | |
| CN1161837C (zh) | 半导体器件及其制造方法 | |
| CN1129963C (zh) | 半导体器件的制造方法 | |
| CN1309050C (zh) | 具有单边埋入带的存储单元的制造方法 | |
| CN1126166C (zh) | 高密度存储器结构 | |
| CN1855433A (zh) | 记忆体的制造方法 | |
| CN1755904A (zh) | 半导体装置的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |