CN1717793A - 用于生产双极晶体管的方法 - Google Patents

用于生产双极晶体管的方法 Download PDF

Info

Publication number
CN1717793A
CN1717793A CNA2004800015406A CN200480001540A CN1717793A CN 1717793 A CN1717793 A CN 1717793A CN A2004800015406 A CNA2004800015406 A CN A2004800015406A CN 200480001540 A CN200480001540 A CN 200480001540A CN 1717793 A CN1717793 A CN 1717793A
Authority
CN
China
Prior art keywords
base
emitter
region
layer
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800015406A
Other languages
English (en)
Inventor
约瑟夫·伯克
托马斯·梅斯特
赖因哈德·施滕格尔
赫伯特·舍费尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1717793A publication Critical patent/CN1717793A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明涉及一种用于生产双极晶体管的方法；包括如下步骤：提供具有埋入其中的第一导电类型(n)的集电极区域(25)的半导体衬底(1)，所述集电极区域朝向顶部是裸露的；设置单晶基极基区域(30；32；120)；在基极区域(30；32、34；120、130)之上设置第二导电类型(p)的基极连接区域(40；160)；在基极连接区域(40；160)之上设置绝缘区域(35；35″；170)；在绝缘区域(35；35″；170)和基极连接区域(40；160)中形成窗(F)，以至少部分暴露基极区域(30；32、34；120、130)；为了绝缘基极连接区域(40；160)，在窗中设置绝缘侧壁隔离层(55′；80；180)；不同地淀积发射极层(60a、60b)并使其形成图案，发射极层在基极区域(30；32、34；120、130)之上形成单晶发射极区域(60a)并且在第一绝缘区域(35；35″；170)和第一侧壁隔离层(55′；80；130)之上形成多晶发射极区域(60a)；以及进行热处理步骤。

Description

用于生产双极晶体管的方法
技术领域
本发明涉及一种用于生产双极晶体管的方法。
背景技术
尽管本发明原则上可用于任意的双极晶体管，但是将针对DPSA晶体管说明本发明和其所基于的问题区域。
如例如T.F.梅斯特等在IEMD technical Digest(IEMD技术文摘)1995，pp.739-741中所披露，DPSA(双多晶硅自定位)晶体管将专门淀积的p+型多晶硅和n+型多晶硅层用作p+型基极引出端和n+型发射极接点。在这种情况下，在发射窗中，n+型多晶硅发射极层与基极引出端的p+型多晶硅层由隔离层以自定位的方式绝缘。由于其横向和垂直的易扩缩性和较小寄生电容和阻抗分量，DPSA晶体管结构最适合于非常高速的应用。在这种情况下，DPSA晶体管可以包含离子注入的Si基极和外延淀积的SiGe基极。
图4是如T.F.梅斯特等在IEMD technical Digest 1995，pp.739-741中所披露的已知DPSA晶体管的示意图。
在图4中，标号1表示硅半导体衬底，10表示采用埋层形式的n+型子集电极区域，20表示p+型通道阻挡区域，25表示n+型集电极区域，30表示p型基极区域，35表示CVD绝缘氧化层，15表示LOCOS绝缘氧化层，40表示p+型基极引出端，45表示n+型集电极接点，55表示包括氧化硅/氮化硅的双隔离层，50表示n+型发射极接点。
图5a-c是针对用于生产DPSA晶体管的通常方法的发射极接点的方法步骤地示意图，与图1不同，标号55′表示由氧化物制造的单个隔离层。标号F表示在层35和40中的发射窗。
为了生产n+型发射极接点，在DPSA晶体管的情况下，在有源p+型基极区域上形成覆盖发射窗F的侧壁的氧化物隔离层55′之后，n+掺杂(离子注入或原地掺杂)的n+型多晶硅层60以多晶式施加到有源晶体管区域上以及周围的绝缘区上。
之后，为了形成最终的发射极接点60，n+型多晶硅层60通过光致技术各向异性地形成图案，并且n+型掺杂剂通过热步骤被驱入基极区域30的下面的单晶Si材料中例如20nm(图5)。这产生由单晶部分31和多晶部分50构成的n+型发射极。
在这种生产方法中，0.5-2nm的自然氧化物膜36在隔离层蚀刻和n+型多晶硅发射极淀积在发射极的单晶部分和多晶部分之间的有源晶体管区域上的之间的时间中形成。所述自然氧化物层36的厚度略微影响DPSA晶体管的电流增益和发射极阻抗，然而仅该厚度极难控制。
在具有离子注入的Si基极的DPSA晶体管的情况下，为了实现充分高的电流增益自然界面氧化物36是必须的。相反，在一体SiGe基极的情况下，自然氧化物层36不再是必须的，因为这种DPSA晶体管单独由于在基极中的Ge含量已经实现了充分高的电流增益。此外，随着增加这些DPSA晶体管中的发射窗F的横向缩放比例，发射极阻抗增加的不利因素在更大的程度上变得明显。这是由于这种发射极阻抗的增加导致截止频率的显著降低并且现今限制DPSA晶体管的横向可量测性。
这是由于在DPSA晶体管的n+型发射极和多/单中间层中的自然界面氧化物36以及在DPSA晶体管的狭窄发射窗F中的n+型多晶硅层的截止电导率引起的。
另一方面，偏离DPSA晶体管的SiGe双极晶体管结构是已知的，在这种情况下，一体的n+型发射极完全是单晶(见H.U.Schreiber等，Electronic Letter1989，Vol.25，pp.185-186).
因此，根据H U.Schreiber等，在上述引文中描述了所谓的双台面式晶体管，为了生产该双台面式晶体管，首先，掺n-杂质的集电极，SiGe基极，掺n-杂质的外延发射极和掺n+杂质单晶发射极管帽在单个外延步骤中施加在裸Si晶片上。然后，施加的外延层形成图案并通过金属化适当地接触连接。与DPSA晶体管相比，双台面式晶体管具有显著较大的横向尺寸，该尺寸限制了这种晶体管结构的电路性能。因此，例如，在这种晶体管结构中，横向有效的发射极宽度必须总是大于与发射极接触的接触孔。
同样，根据US6,177,717B1，其中描述了单个多(SP)晶体管，其中掺n+杂质的发射极区域以单晶的方式在CVD反应器中淀积到SiGe基极上。这种SP晶体管与DPSA晶体管结构相比也具有显著的缺点。例如，缺少另外的p+型多晶硅淀积(厚度大约100-200nm)，这种淀积为了降低基极接触阻抗在DPSA晶体管的情况下进行。因此，尽管SP晶体管在放射窗中具有更大的平面布局，但是为了改进基极整体阻抗它还要求在SiGe基极淀积之后对单晶SiGe基极引出端区域的P+型离子注入。所述p+型离子注入产生点缺陷，该点缺陷在随后的工艺步骤期间扩散到附近的有源区域中，在该处它们导致垂直的基极轮廓显著加宽并且由此导致截止频率显著降低。在这种平面晶体管结构中，为了改进低频噪声以单晶的方式淀积的n+型发射极(与n+型单/多发射极相比)被引入。
发明内容
本发明的目的是提出一种改进的用于生产双极晶体管的方法，其中发射极阻抗能够保持尽可能低。
上述目的通过如权利要求1中所述的双极晶体管的方法实现。
本发明提供了用于双极晶体管的生产方法，其中多/单Si边界层和包含在其中的自然氧化物薄膜不再存在，因此可以生产具有最小可能的发射极阻抗的晶体管。
从属权利要求涉及优选实施方式。
根据一种优选实施方式，碳被混入发射极层。因此能够防止后来的基极层外扩散。
根据进一步的优选实施方式，热处理步骤是迅速的退火步骤，优选为灯加热退火步骤。
根据进一步的优选实施方式，第二绝缘区域设置在集电极区域和基极引出端区域之间，并且在基极区域在集电极区域上在发射窗中有选择地形成之前通过在窗中的湿式化学蚀刻被开口。
根据进一步的优选实施方式，积极区域淀积在半导体衬底的整个区域，而集电极区域埋在其中，所述集电极区域朝向顶端是裸露的，掩膜区域根据随后的发射窗形成在基极区域之上，所述掩膜区域埋置在基极引出端区域和上覆的第一绝缘区域中，之后，形成窗。
根据进一步的优选实施方式，基极引出端区域以在原处掺杂质的方式通过选择性的外延在基极区域之上生长。
根据进一步的实施方式，掩膜区域具有氧化物和上覆的氮化物层，氮化物层在形成窗期间被去除，第一侧壁隔离层在氧化物层上形成在窗中，并且氧化物层然后通过湿式化学蚀刻被开口。
根据进一步的优选实施方式，基极区域具有下部掺杂质更高的第一基极基层和上部掺杂质更少的基极覆盖层，在其上，设置基极引出端区域，基极覆盖层在热处理步骤期间被从基极引出端区域向上掺杂质。
根据进一步的实施方式，基极覆盖层在形成掩膜区域之后减薄。这确保可靠地向上掺杂质。
根据进一步的实施方式，在未被覆盖的基极区域中的自然氧化物的去除在外延反应器中通过在氢气环境中的热处理而进行，并且发射极层的不同的淀积随后在外延反应器中在原地进行。
附图说明
下面将基于实施例参照附图更详细地描述本发明。
图1a，b示出了对于根据本发明的用于生产DPSA晶体管的方法的第一个实施例的发射极接点的方法步骤的示意图；
图2a-g示出了根据本发明的用于生产DPSA晶体管的方法的第二个实施例的方法步骤的示意图；
图3a-g示出了根据本发明的用于生产DPSA晶体管的方法的第三个实施例的方法步骤的示意图；
图4示出了已知的DPSA晶体管的示意图；
图5a-c示出了针对传统的用于生产DPSA晶体管的方法的发射极接点的方法步骤的示意图。
具体实施方式
附图中，相同的标号表示相同的或功能相同的部分。
图1a，b是对于根据本发明的用于生产DPSA晶体管的方法的第一个实施例的发射极接点的方法步骤的示意图。
原则上，这里描述了一种方法，该方法在有源发射极区域中和其附近以单晶n+型发射极层60a′代替DPSA晶体管的n+型多晶发射极层60。
为此，从图5所示的处理状态开始，首先，在超净外延反应器中，在发射窗F的底部基极区域30的裸露硅上的自然氧化物薄膜36通过在H2环境中的热处理(至少800℃)被去除。之后，在外延反应器中，通过不同的外延，掺n+杂质的发射极层60a、b以在原地掺杂As或P的方式在整个区域淀积(例如，1×1020cm-3-1×1021cm-3)。在这种情况下，如图1a中所示，n+型发射极层作为裸露的硅区域上的单晶发射极区域60a和作为周围的氧化物区域上的多晶发射极区域60生长。例如，乙硅烷可以用作用于该低温淀积(在大约450℃-650℃)的硅源。
为了尽可能避免在随后的热步骤期间在下面的SiGe基极30中硼轮廓的扩散，可以在该n+型发射极层60a、b的淀积期间将碳(C)以1×1019cm-3至2×1020cm3的浓度引入掺n+型杂质的发射极层60a、b中。该引入的C能够结合例如在高掺杂As的Si层中的产生的点缺陷并且由此防止它们扩散到SiGe基极30中而导致该处不规则的高碳扩散。
特别是在单晶发射极处引入C是非常有利的，因为这里没有代表点缺陷的势垒的n+型多/单边界层。
在该整个区域的n+型发射极淀积之后，n+型层60a、60b在光致步骤中形成图案，以便形成最终发射极接点60a′、60b′并且进行较短的灯加热退火步骤(例如，980℃，4s)，以激括n+型杂质，如图1b中所示。
在该热步骤期间，n+型杂质扩散到施加的n+型外延层之下的SiGe基极30的Si材料中几纳米。此外，该热步骤导致在发射窗F的侧壁区域上的掺n+杂质的多晶材料的部分再结晶。换而言之，单晶发射极区域31形成在早期的基极区域30的部分中，并且单晶发射极区域60a被加大以形成单晶发射极区域60a′，该单晶发射极区域在极大程度上以发射窗F的氧化物隔离层55′覆盖侧壁。
这种方法因此避免了在发射窗F底部的多/单晶边界层和出现在其中的界面氧化物36。由此，通过该方法横向成比例的DPSA晶体管的发射极阻抗能够显著降低。此外，与同样厚度的n+型多晶层相比，在发射极中的单晶n+型硅层60a′的薄层阻抗降低3倍或更多。为了在纵横比不利的DPSA的狭窄发射窗F中实现最低可能的发射极阻抗，这是同样非常有利的。
下面将详细描述结合根据上述方法的掺n+杂质的单晶发射极的DPSA晶体管的实施例。它们涉及通过选择性的SiGe基极外延产生的DPSA晶体管和通过整个区域SiGe基极外延产生的DPSA晶体管。
图2a-g是根据本发明的用于生产DPSA晶体管的方法的第二实施例的方法步骤的示意图。
用于通过选择性的SiGe基极外延产生的DPSA晶体管的已知生产方法在例如DE 199 58 062 C2中进行了完全的描述。这里描述用于理解第二实施例的最重要的生产步骤，首先是选择性的基极淀积。
图2a示出了在SiGe基极一体化之前DPSA晶体管的状态。例如，已知的浅沟槽隔离在这里用作绝缘。在这种平面绝缘的情况下，掺n-杂质的集电极25由CVD氧化物区域35被横向绝缘。掺n+杂质的集电极25位于低阻抗、掺高As杂质的子集电极10上。掺n-杂质的集电极25被厚度为40-80nm的CVD氧化物层35′覆盖。包括p+型多晶硅基极引出端10、另一个CVD氧化物层35″和氮化物层70的堆叠在CVD氧化物层35′上形成图案。位于掺n-杂质的集电极25之上的发射窗F的侧壁被薄氮化物隔离层71a覆盖。用于产生所述隔离层71a的氮化物层71同时用于保护位于发射窗F的外侧的CVD氧化物层35′的绝缘区域免受随后的湿蚀刻。
通过湿式蚀刻，如图2b中所示，CVD氧化物层35′相对于周围的氮化物隔离层71a被选择性地在发射窗F中去除。进行这种各向同性蚀刻，直到大约80nm的p+多晶硅悬垂物U以自定位的方式已经出现。
如图2c中所示，掺p+杂质的SiGe基极32和少量掺杂质的Si覆盖层(n-或p-)34在CVD反应器中通过选择性的外延淀积在n+型集电极25的裸露的硅区域上。
在选择性的外延期间，为了尽可能避免在随后的处理步骤期间硼原子的扩散，C(1×1018cm-3-1×1020cm-3)也根据图2c混入掺p+杂质的SiGe基极中。进行选择性的SiGe/Si层32、34淀积，直到已经实现与基极引出端的空的p+型多晶硅的低阻抗接触。然后，选择性地相对于氧化物和Si在磷酸中去除氮化物隔离层71a和其它氮化物辅助层70、71。
然后，根据图2d，氧化物隔离层80设置在发射窗F的侧壁上，其随后将p+型基极引出端40与掺n+杂质的发射极区域绝缘或在掺n+杂质的发射极多晶硅的淀积期间保护p+型基极引出端40的其它侧边。
然后，根据图2e，类似于对图1a、b的描述，掺n+杂质的发射极层60a、b在CVD反应器中通过不同的外延在整个区域淀积。在这种情况下，掺n+杂质的发射极层作为在空的硅区域上的单晶发射极区域60a和作为在氧化物区域上的多晶发射极区域60b而成长。
如上所述，这里在该淀积期间以1×1019cm-3至2×1020cm-3的浓度将C也混入是有利的。在该淀积之后，大约20nm薄氮化物层90也施加在掺n+杂质的发射极层60a、b上并且产生的双层通过光致技术各向异性地形成图案。
之后，根据图2f，通过光致技术，抗蚀剂掩模M围绕DPSA晶体管的p+型多晶引出端区域被设置，和基极引出端40的p+型多晶硅(除了直接在发射窗F旁边的剩余区域之外)上的CVD氧化物层35″，基极引出端40的p+型多晶硅的外边缘处的氧化物隔离层80以及CVD氧化物层35′的对应区域通过湿式蚀刻被去除。没有被抗蚀剂掩模M保护的CVD绝缘的部分区域在这种情况下被早期蚀刻。
然后，根据图2g，去除掩模M并且在基极引出端40的p+型多晶硅的空的区域上产生硅化物层95。之后，淀积SiO2层并且通过化学机械研磨将该层变平，由此得到厚度大约1500nm的中间氧化物层100。在这种状态下，为了激活n+型发射极区域中的杂质进行根据上文图1b所述的退火步骤(例如，980℃，5s)。在这种情况下，为了形成在图2g中没有描述的单晶发射极区域31，杂质从单晶n+型发射极区域60b扩散到下面的Si覆盖层34中几纳米(参照图1b)。图2g示出了完成的DPSA晶体管，该晶体管另外设有W接点96、97、98，例如由AlCu制成的线110连接到接点。
图3a-g是根据本发明的用于生产DPSA晶体管的方法的第三个实施例的方法步骤的示意图。
第三实施例是通过整个区域不同SiGe外延产生的DPSA晶体管。
已知的通过整个区域不同SiGe基极外延生产的DPSA晶体管的生产方法在WO02/061843A1中进行了完全的描述。这里描述用于理解第三实施例的最重要的生产步骤，首先是选择性的基极淀积。
根据WO02/061843A1中所示的实施例，第三实施例对应于图10至13中所示的例子，其中内隔离层在发射窗中。在最近的文献中(例如，见Jagannathan et al，IEEE Electron Device Letters，Vol.23，2002，pp.258-260)中也示出了类似晶体管结构的示意剖视图。
根据图3a，在具有如在第二示例性的应用中已经描述的埋入的n-型集电极25的CVD绝缘氧化物区域35上，在CDV反应器中通过整个区域不同的SiGe/Si外延淀积掺P+杂质的SiGe基极层120并随后淀积掺少量杂质的厚度在10和40nm之间的Si覆盖层130。以如在第一示例性应用中相同的方式，SiGe层120在该淀积期间设有1×1018cm-3和1×1020cm-3之间的C浓度。在该淀积期间，层120和130以单晶方式在n-型集电极25的空的硅区域上以及以多晶方式在氧化物区域35(图3a中的虚线)上生长。在这种情况下，掺少量杂质的Si覆盖层130可以是掺n-或p-杂质的。
根据图3b，然后，在后者之上，在整个区域淀积薄CVD氧化物层140和氮化物层150。通过光致技术，氮化物层150在有源晶体管区域上选择性地相对于下面的CVD氧化物层140各向异性地形成图案。由此在CVD氧化物层140上产生的氮化物掩膜限定随后的发射窗F。
然后，如图3c中所示，CVD氧化物层140在不被氮化物掩膜150覆盖的区域中被以湿式化学方式去除。在WO02/061843A1中的示例性实施例中，空的掺少量杂质的p型Si覆盖层130现在以湿式化学方式和选择性地相对掺p+杂质的SiGe基极层120被去除。该步骤在本示例性实施例中是不必的，因为所述层也能够通过从将随后提供的p+型基极引出端的扩散而在掺杂质。例如，发射极激活热步骤可以用于该目的或可以在随后叠置掺n+杂质的发射极层之前进行另外的热步骤。在这种情况下，引入到SiGe基极层120中的碳(C)防止后者扩散。
在该示例性实施例中，裸露的掺少量杂质的p-型Si覆盖层130以湿式化学方式从例如20nm变薄到10nm，因此，例如通过后面的发射极激活热步骤，可靠地进行所述再掺杂质而不增加处理复杂性。在未被氮化物掩膜覆盖的区域上，如图3c中所示，在CVD反应器中，基极引入端160现在以100-200nm的厚度通过选择性的外延以在原地掺p+杂质(＞1×1020cm-3)的方式淀积。
在这种情况下，它以单晶方式在p-型Si覆盖层130的单晶区域上以及以多晶方式在p-型Si覆盖层130的多晶区域上生长。相反，在这些选择性的淀积条件下在氮化物掩膜150上没有生长发生。其次的步骤是以例如200nm的厚度在整个区域淀积CVD氧化物层170。
如图3d所示，由此生产的结构通过CMP步骤(CMP＝化学机械研磨)变平，由此去除在发射窗口F中的氮化物掩膜。
然后，围绕DPSA晶体管的包括CVD氧化物层170的基极引出端覆盖它，下面的p-型Si覆盖层130和下面的p+型SiGe基极层120通过光致技术各向异性地形成图案。其次，在发射窗F中的氮化物掩膜150选择性地相对于下面的CVD氧化物层140以湿式化学或干式化学的方式去除，并且优选由氮化物制成的隔离层180以已知的方式设置在掺p+型杂质的基极引出端160的侧壁和覆盖后者的CVD氧化物层170。这种隔离层180′在每一种情况下在同一步骤还设置在未覆盖的层120、130、160、170的外侧面。图3e中示出了相应的处理状态。
根据图3f，通过湿式蚀刻，CVD氧化物层现在在发射窗F的底部处被去除，由此去除发射窗F中的p-型Si覆盖层130。
如第二个示例性实施例中已经所述，掺n+杂质的发射极层60a、b然后以单晶的方式通过不同的外延淀积在有源晶体管区域上并且以多晶方式淀积在周围的区域上。用于完成这种通过整个区域SiGe基极淀积生产DPSA晶体管的进一步的处理步骤与如图2e-g中所述的第二示例性实施例相同。图3g中示出了根据第二实施例的完成的DPSA晶体管结构，其中160′表示扩散基极引出端区域。
标号表
25                    集电极区域
30                    基极区域
35、35′、35″        氧化物层
40、160、160′        基极引出端区域
55′、80、180、180′  氧化物侧壁隔离层
60a、b                单晶，多晶
60a′、b′            发射极
F                     发射窗
1                     硅衬底
10                    子集电极区域
70、71                氮化物层
71a                   氮化物侧壁隔离层
U                     悬垂物
32、120               基极基层
34、130               基极覆盖层
90                    氮化物掩膜
M                     光掩膜
100                   中间绝缘体
96、97、98            接点
110                   布线
95                    硅化物
140                   氧化物层
150                   氮化物层
170                   氧化物层
+

Claims (10)

1、一种用于生产双极晶体管的方法；包括如下步骤：
提供具有埋入其中的第一导电类型(n)的集电极区域(25)的半导体衬底(1)，所述集电极区域朝向顶部是裸露的；
在集电极区域(25)之上设置作为基极区域(30；32、34；120、130)的第二导电类型(p)的单晶基极基区域(30；32；120)和第一或第二导电类型(n、p)的可选的单晶基极覆盖区域(34；130)；
在基极区域(30；32、34；120、130)之上设置第二导电类型(p)的基极引出端区域(40；160)；
在基极引出端区域(40；160)之上设置第一绝缘区域(35；35″；170)：
为了至少部分露出基极区域(30；32、34；120、130)，在绝缘区域(35；35″；170)和基极引出端区域(40；160)中形成窗(F)；
为了绝缘基极引出端区域(40；160)，在窗中设置第一绝缘侧壁隔离层(55′；80；180)；
去除未覆盖的基极区域(30；32、34；120、130)中的自然氧化物；
不同地淀积发射极层(60a、60b)并使其形成图案，该发射极层在基极区域(30；32、34；120、130)之上形成单晶发射极区域(60a)并且在第一绝缘区域(35；35″；170)和第一侧壁隔离层(55′；80；130)之上形成多晶发射极区域(60a)；以及
为了部分地驱动晶体发射极区域(60a)进入基极区域(30；32、34；120、130)并且为了形成加大的晶体发射极区域(60a′)进行热处理步骤。
2、根据权利要求1所述的方法，其特征在于，碳被混入发射极层(60a、60b)。
3、根据权利要求1或2所述的方法，其特征在于，热处理步骤是迅速退火步骤，优选为灯加热退火步骤。
4、根据在先权利要求中的任一项所述的方法，其特征在于，第二绝缘区域(35′)设置在集电极区域(25)和基极引出端区域(40；160)之间，并且在基极区域(32、34)选择性地形成在集电极区域(25)上的发射窗(F)中之前，第二绝缘区域(35′)通过在窗(F)中的湿式化学蚀刻被开口。
5、根据权利要求1至4中的任一项所述的方法，其特征在于，基极区域(120、130)淀积在具有埋在其中的集电极区域(25)的半导体衬底(1)的整个区域上，所述集电极区域朝向顶部是裸露的，掩膜区域(140、150)根据随后的发射窗(F)形成在基极区域(120、130)之上，所述掩膜区域被埋置在基极引出端区域(160)和上覆的第一绝缘区域(170)中，之后形成窗(F)。
6、根据权利要求5所述的方法，其特征在于，基极引出端区域(40；160)以在原地掺杂质的方式通过选择性的外延在基极区域(120、130)之上生长。
7、根据权利要求5或6所述的方法，其特征在于，掩膜区域(140、150)具有氧化物层(140)和上覆的氮化物层(150)，氮化物层(150)在形成窗(F)期间被去除，第一侧壁隔离层(180)在氧化物层(140)上形成在窗(F)中，然后氧化物层(140)通过湿式化学蚀刻被开口。
8、根据权利要求5、6或7所述的方法，其特征在于，基极区域(120、130)具有下部掺杂质更高的第一基极基层(120)和上部掺杂质更少基极覆盖层(130)，在基极覆盖层(130)之上设置基极引出端区域(160)，基极覆盖层(130)在热处理步骤期间从基极引出端区域(160)被向上掺杂。
9、根据权利要求7所述的方法，其特征在于，基极覆盖层(130)在形成掩膜区域(140、150)之后减薄。
10、根据在先权利要求中的任一项所述的方法，其特征在于，在未覆盖的基极区域(30；32、34；120、130)中的自然氧化物的去除通过在氢气环境中的热处理在外延反应器中进行并且发射极层(60a、60b)的不同淀积随后在外延反应器中在原地进行。
CNA2004800015406A 2003-04-14 2004-03-24 用于生产双极晶体管的方法 Pending CN1717793A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10317098.7 2003-04-14
DE10317098A DE10317098A1 (de) 2003-04-14 2003-04-14 Verfahren zur Herstellung eines Bipolartransistors

Publications (1)

Publication Number Publication Date
CN1717793A true CN1717793A (zh) 2006-01-04

Family

ID=32520182

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800015406A Pending CN1717793A (zh) 2003-04-14 2004-03-24 用于生产双极晶体管的方法

Country Status (6)

Country Link
US (1) US7105415B2 (zh)
EP (1) EP1625614B1 (zh)
JP (1) JP4138806B2 (zh)
CN (1) CN1717793A (zh)
DE (1) DE10317098A1 (zh)
WO (1) WO2004090968A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928699A (zh) * 2013-01-15 2014-07-16 台湾积体电路制造股份有限公司 具有微电池的半导体结构及其制造方法
CN107785412A (zh) * 2016-08-26 2018-03-09 英飞凌技术德累斯顿有限责任公司 用于制造双极结型晶体管的方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005090286A1 (en) 2004-03-12 2005-09-29 Eli Lilly And Company Opioid receptor antagonists
DE102005046738A1 (de) * 2005-09-29 2007-03-22 Infineon Technologies Ag Bipolartransistor
DE102006011240A1 (de) * 2006-03-10 2007-09-20 Infineon Technologies Ag Bipolartransistor und Verfahren zum Herstellen eines Bipolartransistors
US7687887B1 (en) * 2006-12-01 2010-03-30 National Semiconductor Corporation Method of forming a self-aligned bipolar transistor structure using a selectively grown emitter
US7910447B1 (en) * 2007-05-15 2011-03-22 National Semiconductor Corporation System and method for providing a self aligned bipolar transistor using a simplified sacrificial nitride emitter
US8004013B2 (en) 2007-06-15 2011-08-23 Sandisk 3D Llc Polycrystalline thin film bipolar transistors
US7855119B2 (en) 2007-06-15 2010-12-21 Sandisk 3D Llc Method for forming polycrystalline thin film bipolar transistors
TW200908296A (en) * 2007-06-15 2009-02-16 Sandisk 3D Llc Polycrystalline thin film bipolar transistors and methods of making the same
US7947552B2 (en) 2008-04-21 2011-05-24 Infineon Technologies Ag Process for the simultaneous deposition of crystalline and amorphous layers with doping
US20140291681A1 (en) * 2013-03-28 2014-10-02 Skyworks Solutions, Inc. Phase noise reduction in transistor devices
FR3078197B1 (fr) * 2018-02-21 2020-03-13 Stmicroelectronics (Crolles 2) Sas Dispositif de transistor bipolaire et procede de fabrication correspondant
US11018247B1 (en) 2019-12-26 2021-05-25 Nxp Usa, Inc. Semiconductor device with a base link region and method therefor
US11855195B2 (en) 2021-10-25 2023-12-26 Globalfoundries Singapore Pte. Ltd. Transistor with wrap-around extrinsic base
US11855196B2 (en) 2021-10-25 2023-12-26 Globalfoundries Singapore Pte. Ltd. Transistor with wrap-around extrinsic base

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266504A (en) * 1992-03-26 1993-11-30 International Business Machines Corporation Low temperature emitter process for high performance bipolar devices
JP2551353B2 (ja) * 1993-10-07 1996-11-06 日本電気株式会社 半導体装置及びその製造方法
EP0834189B1 (en) * 1996-03-29 2004-07-14 Koninklijke Philips Electronics N.V. Manufacture of a semiconductor device with an epitaxial semiconductor zone
DE19755979A1 (de) * 1996-12-09 1999-06-10 Inst Halbleiterphysik Gmbh Silizium-Germanium-Heterobipolartransistor
FR2779572B1 (fr) * 1998-06-05 2003-10-17 St Microelectronics Sa Transistor bipolaire vertical a faible bruit et procede de fabrication correspondant
US6180478B1 (en) * 1999-04-19 2001-01-30 Industrial Technology Research Institute Fabrication process for a single polysilicon layer, bipolar junction transistor featuring reduced junction capacitance
DE19940278A1 (de) 1999-08-26 2001-03-08 Inst Halbleiterphysik Gmbh Schichtstruktur für bipolare Transistoren und Verfahren zu deren Herstellung
US6406966B1 (en) * 2000-11-07 2002-06-18 National Semiconductor Corporation Uniform emitter formation using selective laser recrystallization
DE10104776A1 (de) * 2001-02-02 2002-08-22 Infineon Technologies Ag Bipolartransistor und Verfahren zu dessen Herstellung
DE10160511A1 (de) * 2001-11-30 2003-06-12 Ihp Gmbh Bipolarer Transistor
US6541336B1 (en) 2002-05-15 2003-04-01 International Business Machines Corporation Method of fabricating a bipolar transistor having a realigned emitter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928699A (zh) * 2013-01-15 2014-07-16 台湾积体电路制造股份有限公司 具有微电池的半导体结构及其制造方法
CN103928699B (zh) * 2013-01-15 2016-04-20 台湾积体电路制造股份有限公司 具有微电池的半导体结构及其制造方法
CN107785412A (zh) * 2016-08-26 2018-03-09 英飞凌技术德累斯顿有限责任公司 用于制造双极结型晶体管的方法
CN107785412B (zh) * 2016-08-26 2021-03-30 英飞凌技术德累斯顿有限责任公司 用于制造双极结型晶体管的方法和双极结型晶体管

Also Published As

Publication number Publication date
EP1625614A1 (de) 2006-02-15
US7105415B2 (en) 2006-09-12
EP1625614B1 (de) 2019-05-01
JP4138806B2 (ja) 2008-08-27
DE10317098A1 (de) 2004-07-22
WO2004090968A1 (de) 2004-10-21
US20050233536A1 (en) 2005-10-20
JP2006512786A (ja) 2006-04-13

Similar Documents

Publication Publication Date Title
CN1224109C (zh) 双极晶体管及其制造方法
CN2704927Y (zh) 可同时具有部分空乏晶体管与完全空乏晶体管的芯片
CN1225797C (zh) 半导体器件及其制备方法
CN1222986C (zh) 半导体装置的制造方法和半导体装置
CN1717793A (zh) 用于生产双极晶体管的方法
CN1290203C (zh) 半导体器件的结构及其制造方法
CN1624928A (zh) 双极晶体管及其制造方法
CN1107344C (zh) 利用有选择的外延生长方法的半导体器件制造方法
CN1734786A (zh) 晶体管及其形成方法
CN1267916A (zh) 半导体器件及其制造方法
CN1240131C (zh) 半导体装置及其制造方法
CN101047129A (zh) 半导体结构及n型金属氧化物半导体晶体管的形成方法
CN1505155A (zh) 半导体器件及其制造方法
CN1539169A (zh) 对称沟槽mosfet器件及其制造方法
CN101030541A (zh) 半导体晶体管元件及其制作方法
CN1212454A (zh) 高可靠性的槽式电容器型存储器单元
CN1540742A (zh) 半导体装置及其制造方法
CN1855395A (zh) 用于制造能够改善击穿电压特性的半导体器件的方法
CN1237620C (zh) 半导体装置和半导体装置的制造方法
CN101043054A (zh) 半导体装置及其制造方法
CN1885565A (zh) 半导体装置及其制造方法
CN1790636A (zh) 用于制造半导体对象的方法以及半导体对象
CN1210813C (zh) 半导体器件和其制造方法
CN1112292A (zh) 半导体器件及其制造方法
CN1828929A (zh) 双极性晶体管及相关的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication