JP2006512786A - バイポーラトランジスタの形成方法 - Google Patents

バイポーラトランジスタの形成方法 Download PDF

Info

Publication number
JP2006512786A
JP2006512786A JP2005518262A JP2005518262A JP2006512786A JP 2006512786 A JP2006512786 A JP 2006512786A JP 2005518262 A JP2005518262 A JP 2005518262A JP 2005518262 A JP2005518262 A JP 2005518262A JP 2006512786 A JP2006512786 A JP 2006512786A
Authority
JP
Japan
Prior art keywords
region
base
layer
emitter
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005518262A
Other languages
English (en)
Other versions
JP4138806B2 (ja
Inventor
ベック、ヨーゼフ
マイスター、トーマス
シュテングル、ラインハルト
シェーファー、ヘルベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2006512786A publication Critical patent/JP2006512786A/ja
Application granted granted Critical
Publication of JP4138806B2 publication Critical patent/JP4138806B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本発明はバイポーラトランジスタを形成する方法に関するものであり、この方法は次の工程を含む。すなわち、この方法は、第１導電型（ｎ）のコレクタ領域（２５）を含む半導体基板（１）を設ける工程であって、このコレクタ領域が基板に埋め込まれ、かつコレクタ領域の上面が露出する構成の工程と、単結晶ベース領域（３０；３２；１２０）を設ける工程と、第２導電型（ｐ）のベース接続領域（４０；１６０）をベース領域（３０；３２；３４；１２０，１３０）の上に設ける工程と、絶縁領域（３５；３５’’；１７０）をベース接続領域（４０；１６０）の上に設ける工程と、開口（Ｆ）を絶縁領域（３５；３５’’；１７０）及びベース接続領域（４０；１６０）に形成してベース領域（３０；３２；３４；１２０，１３０）を少なくとも一部露出させる工程と、絶縁サイドウォールスペーサ（５５’；８０；１８０）を開口に設けてベース接続領域（４０；１６０）を絶縁する工程と、単結晶エミッタ層（６０ａ）がベース領域（３０；３２；３４；１２０，１３０）の上に、そして多結晶エミッタ層（６０ａ）が絶縁領域（３５；３５’’；１７０）及びサイドウォールスペーサ（５５’；８０；１８０）の上に形成される構成のエミッタ層（６０ａ，６０ｂ）を異なる構造に成長させてパターニングする工程と、そして熱処理工程を実施する工程と、を含む。

Description

本発明はバイポーラトランジスタの形成方法に関する。
原理的に任意のバイポーラトランジスタに適用できるが、本発明及び本発明を考案する動機となった技術領域の問題について、ＤＰＳＡトランジスタに関して説明する。
例えば非特許文献１（Ｔ．Ｆ． Ｍｅｉｓｔｅｒ ｅｔ ａｌ．， ＩＥＤＭＴｅｃｈｎｉｕｃａｌ Ｄｉｇｅｓｔ １９９５， ｐｐ ７３９−７４１）に開示されているＤＰＳＡ（ｄｏｕｂｌｅ ｐｏｌｙｓｉｌｉｃｏｎ ｓｅｌｆ−ａｌｉｇｎｅｄ：２重ポリシリコン自己整合）トランジスタは、ｐ＋型ポリシリコンベース取り出し部及びｎ＋型エミッタコンタクトとして、これらのベース取り出し部及びエミッタコンタクトのために特別に堆積させるそれぞれｐ＋型ポリシリコン層及びｎ＋型ポリシリコン層を使用する。この場合、エミッタ開口においては、ｎ＋型ポリシリコンエミッタ層は、ベース取り出し部のｐ＋型ポリシリコン層からスペーサによって自己整合により絶縁する。トランジスタを横方向及び縦方向に縮小することができ、かつ寄生容量成分及び寄生抵抗成分を小さくする、という観点からすると、ＤＰＳＡトランジスタ構造は非常に高速な動作を必要とする用途に最も適する。この場合、ＤＰＳＡトランジスタはイオン注入Ｓｉベース及びエピタキシャル成長ＳｉＧｅベースを含む。
図４は、非特許文献１に開示されている公知のＤＰＳＡトランジスタの模式図である。
図４では、参照符号１はシリコン半導体基板を指し、１０は埋込み層構造のｎ＋型サブコレクタ領域を指し、２０はｐ＋型チャネル阻止領域を指し、２５はｎ−型コレクタ領域を指し、３０はｐ型ベース領域を指し、３５はＣＶＤ絶縁酸化膜層を指し、１５はＬＯＣＯＳ絶縁酸化膜層を指し、４０はｐ＋型ベース取り出し部を指し、４５はｎ＋型コレクタコンタクトを指し、５５はシリコン酸化膜／シリコン窒化膜から成る２重スペーサを指し、そして５０はｎ＋型エミッタコンタクトを指す。
図５ａ〜ｃは、ＤＰＳＡトランジスタに対して従来実施されてきた形成方法により形成されるエミッタコンタクトに関する形成工程を模式的に示す図であり、この図では、図１とは異なり、参照符号５５’は単一の酸化膜スペーサを指している。参照符号Ｆは層３５及び４０に設けられるエミッタ開口である。
ｎ＋型エミッタコンタクトを形成するために、ＤＰＳＡトランジスタの場合、エミッタ開口Ｆのサイドウォールを覆う酸化膜スペーサ５５’を活性ｐ−型ベース領域の上に形成した後、ｎ型不純物を高濃度にドープ（イオン注入またはｉｎ ｓｉｔｕドープ：反応が起こっている状態を壊すことなく動的にその場で観測しながら行なわれるドープ）したｎ＋型ポリシリコン層６０を活性トランジスタ領域の上方及びそれを取り囲む絶縁領域の上方にも堆積させる。
この後、ｎ＋型ポリシリコン層６０をフォトリソグラフィ法を使用する異方性エッチングによりパターニングして最終エミッタコンタクト６０を形成し、そして高濃度ｎ型不純物を熱処理工程を通して、下地となるベース領域３０の単結晶Ｓｉ材料に、例えば２０ｎｍの深さに拡散させる（図５ｃ）。これによって、単結晶部分３１及び多結晶部分５０から成るｎ＋型エミッタが形成される。
この形成方法においては、０．５〜２ｎｍ厚さの自然酸化膜３６が、スペーサエッチングとｎ＋型エミッタポリシリコン成長との間に、エミッタの単結晶部分と多結晶部分との
間の活性トランジスタ領域に形成される。制御するのが極めて難しい前記自然酸化膜層３６の厚さは、ＤＰＳＡトランジスタの電流利得及びエミッタ抵抗の両方に大きく影響する。
イオン注入により形成されるＳｉベースを有するＤＰＳＡトランジスタの場合、界面自然酸化膜３６は十分に高い電流利得を実現するために必要であった。これとは対照的に、微細化構造のＳｉＧｅベースの場合、自然酸化膜層３６は、このようなＤＰＳＡトランジスタはベースにＧｅを含んでいるために既に十分に高い電流利得を実現しているので全く必要ではない。更に、これらのＤＰＳＡトランジスタのエミッタ開口Ｆの横方向の寸法を縮小するとエミッタ抵抗の上昇が極めて顕著になって不具合が生じる。このような不具合が生じるのはエミッタ抵抗の上昇によって遮断周波数が大きく下がってしまうからであり、このような不具合によって今日において、ＤＰＳＡトランジスタの横方向寸法の縮小が制限されている。
エミッタ抵抗のこのような大きな上昇は、ｎ＋型エミッタの多結晶／単結晶中間層の界面自然酸化膜３６だけでなくＤＰＳＡトランジスタの狭いエミッタ開口Ｆのｎ＋型ポリシリコン層の低い導電率によっても生じる。
他方、ＤＰＳＡトランジスタとは異なるＳｉＧｅバイポーラトランジスタ構造は公知であり、この場合、微細化構造のｎ＋型エミッタは全て単結晶である（非特許文献２のＨ．Ｕ Ｓｃｈｒｅｉｂｅｒ ｅｔ ａｌ．， Ｅｌｅｃｔｒｏｎｉｃ Ｌｅｔｔｅｒｓ １９８９， ｖｏｌ． ２５， ｐｐ． １８５−１８６を参照されたい）。
従って、Ｈ．Ｕ Ｓｃｈｒｅｉｂｅｒ ｅｔ ａｌ．， ｌｏｃ．ｃｉｔ．，には、所謂２重拡散メサ型トランジスタについて記載されており、このトランジスタの形成方法では、まずｎ−型コレクタ、ＳｉＧｅベース、ｎ−型エピタキシャルエミッタ、及びｎ＋型単結晶エミッタキャップをＳｉベア（ｂａｒｅ：むき出しの）ウェハの上に単一のエピタキシャル成長工程で堆積させる。その後、堆積したこれらの層をパターニングし、そして配線技術を用いて適切にコンタクト接続する。ＤＰＳＡトランジスタと比較すると、２重拡散メサ型トランジスタは横方向寸法が非常に大きく、この寸法によってこのトランジスタ構造の回路性能が決まってしまう。従って、一例として、このトランジスタ構造では、横方向の実効エミッタ幅は必ずエミッタとのコンタクトを取るためのコンタクト孔よりも大きい必要がある。
同様に、特許文献１（米国特許第６，１７７，７１７Ｂ１号）に、シングルポリシリコン（ＳＰ）構造のトランジスタが記載されており、この場合、ｎ＋型エミッタ領域をＳｉＧｅベースの上にＣＶＤ反応装置を使用して単結晶成長させる。このようなＳＰ構造のトランジスタもＤＰＳＡトランジスタ構造と比較すると大きな不具合を有する。一例として、追加のｐ−型ポリシリコン成長（約１００〜２００ｎｍの厚さ）が行なわれず、この成長はＤＰＳＡトランジスタの場合に行なわれてベースコンタクト抵抗を下げる。従って、ＳＰ構造のトランジスタはエミッタ開口において相対的に平坦な形状となるが、このトランジスタにおいては、ＳｉＧｅベース成長の後にｐ＋型不純物のイオン注入を単結晶ＳｉＧｅベース取り出し部に行なってベースバルク抵抗を低くする必要もある。前記ｐ＋型不純物のイオン注入によって、点欠陥が生じ、これらの点欠陥が後続のプロセス工程において直ぐ傍の活性ベースに拡散し、これらの欠陥が拡散した箇所では、点欠陥によって縦方向のベース不純物分布が大きく広がってしまって遮断周波数が大きく低下する。このプレーナトランジスタ構造においては、単結晶層として成長させるｎ＋型エミッタ（ｎ＋型多結晶／単結晶エミッタと比較して）を導入して低周波数雑音を低減している。
米国特許第６，１７７，７１７Ｂ１号 ドイツ特許第１９９，５８，０６２Ｃ２号 国際公開番号ＷＯ ０２／０６１８４３Ａ１ Ｔ．Ｆ． Ｍｅｉｓｔｅｒ ｅｔ ａｌ．， ＩＥＤＭ Ｔｅｃｈｎｉｕｃａｌ Ｄｉｇｅｓｔ １９９５， ｐｐ ７３９−７４１ Ｈ．Ｕ Ｓｃｈｒｅｉｂｅｒ ｅｔ ａｌ．， Ｅｌｅｃｔｒｏｎｉｃ Ｌｅｔｔｅｒｓ １９８９， ｖｏｌ． ２５， ｐｐ． １８５−１８６ Ｂ． Ｊａｇａｎｎａｔｈａｎ ｅｔ ａｌ．， ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ， Ｖｏｌ． ２３， ２００２， ｐｐ． ２５８−２６０
本発明の目的はバイポーラトランジスタの形成方法を改良することにあり、この形成方法では、エミッタ抵抗をできる限り小さくすることができる。
この目的は、請求項１によるバイポーラトランジスタの形成方法を用いて実現することができる。
本発明はバイポーラトランジスタの形成方法を提供するものであり、この形成方法では、多結晶／単結晶Ｓｉ境界層及びこの境界層に含まれる自然酸化膜の両方ともに形成されないので、エミッタ抵抗が最小となるトランジスタの形成が可能になる。
従属請求項は好適な実施形態に関するものである。
一の好適な実施形態によれば、炭素をエミッタ層に導入する。従って、ベース層に含まれる不純物の外方拡散が後の工程において生じる現象を防止することができる。
別の好適な実施形態によれば、熱処理工程は高速アニール処理工程、好適にはランプアニール工程である。
更に別の好適な実施形態によれば、第２絶縁領域をコレクタ領域とベース取り出し領域との間に設け、そしてベース領域を選択的にコレクタ領域上のエミッタ開口に形成する前に、第２絶縁領域のエミッタ開口部分をウェット化学エッチングによって開口する。
更に別の好適な実施形態によれば、ベース領域を、コレクタ領域が埋め込まれ、かつ前記コレクタ領域の上面が露出した状態の半導体基板の全面を覆って成長させ、マスク領域をベース領域の上方に、後で形成されるエミッタ開口に対応する形で形成し、前記マスク領域はベース取り出し領域及び被覆第１絶縁領域に埋まり、この後、開口が形成される。
更に別の好適な実施形態によれば、ベース取り出し領域はベース領域の上に、ｉｎ−ｓｉｔｕに不純物がドープされる選択エピタキシャル成長を用いて成長させる。
更に別の好適な実施形態によれば、マスク領域は酸化膜層及び被覆窒化膜層を有し、被覆窒化膜層は開口の形成プロセス中に除去し、第１サイドウォールスペーサは酸化膜層の上の開口に形成し、そして酸化膜層はウェット化学エッチングによって開口する。
更に別の好適な実施形態によれば、ベース領域は下部の高不純物濃度真性ベース層及び上部の低不純物濃度ベースキャップ層を有し、ベース領域の上にはベース取り出し領域が設けられ、ベースキャップ層は、熱処理工程の間にベース取り出し領域から不純物が拡散することによって不純物濃度が高くなる。
更に別の好適な実施形態によれば、ベースキャップ層は、マスク領域形成の後に薄くする。これによってベースキャップ層の不純物濃度を確実に高くすることができる。
更に別の好適な実施形態によれば、露出ベース領域の自然酸化膜の除去は、エピタキシ
ャル成長装置において水素雰囲気の熱処理によって行なわれ、そして続いて、エミッタ層を異なる構造に成長させる操作が、エピタキシャル成長装置において、ｉｎ−ｓｉｔｕに不純物がドープされる方法を用いて行なわれる。
図１ａ，ｂは、ＤＰＳＡトランジスタの形成方法を提供する本発明による第１の実施形態におけるエミッタコンタクトの形成工程を示す模式図である。基本的に、ここに開示する方法では、活性エミッタ領域及びその近傍において、ＤＰＳＡトランジスタのｎ＋型ポリシリコンエミッタ層６０を単結晶ｎ＋型エミッタ層６０ａ’に置き換える。
この構造を実現するために、図５ａに示すプロセス状態から先の工程で、まず超清浄な状態にしたエピタキシャル成長装置において、エミッタ開口Ｆの底部のベース領域３０のベアシリコン上の自然酸化膜３６をＨ２雰囲気中で熱処理（少なくとも８００℃）して除去する。その後、エピタキシャル成長装置において、異なるエピタキシャル構造が形成されるようにｎ＋型エミッタ層６０ａ，ｂを全面に成長させるが、この成長は、ｉｎ−ｓｉｔｕに砒素（Ａｓ）またはリン（Ｐ）がドープされる（例えば、１×１０２０ｃｍ−３〜１×１０２１ｃｍ−３の範囲の濃度）ようにすることにより行われる。この場合、ｎ＋型エミッタ層が、ベアシリコン領域上に単結晶エミッタ領域６０ａとして、かつその周りの酸化膜領域上に多結晶エミッタ領域６０として、図１ａに示すように成長する。例えば、ジシラン（ｄｉｓｉｌａｎｅ）をシリコンソースとして使用してこの低温成長（約４５０℃〜６５０℃の範囲の温度の）を行なうことができる。
下地層のＳｉＧｅベース３０のボロン分布が後続の熱処理工程の間に外方拡散する現象をできる限り防止するために、ｎ＋型エミッタ層６０ａ，ｂをこのような成長させている間に、炭素（Ｃ）を１×１０１９ｃｍ−３〜２×１０２０ｃｍ−３の濃度でｎ＋型エミッタ層６０ａ，ｂに導入することもできる。導入するＣによって、例えば高濃度のＡｓがドープされたＳｉ層に形成される点欠陥を拘束することができるので、こられの点欠陥がＳｉＧｅベース３０に拡散し、そして点欠陥が拡散した箇所にボロンが異常に大きく拡散する現象を防止することができる。
特に、Ｃを単結晶エミッタに導入することによって非常に大きな利点が得られる、というのは、この場合には点欠陥の障壁となることができるｎ＋型多結晶／単結晶境界層が存在しないからである。
ｎ＋型エミッタ層のこの全面成長の後、図１ｂに示すように、ｎ＋型エミッタ層６０ａ，６０ｂをフォトリソグラフィ工程においてパターニングして最終のエミッタコンタクト６０ａ’，６０ｂ’を形成し、そして短時間のランプアニール工程（例えば９８０℃、４秒間）を実施してｎ＋型不純物を活性化させる。
この熱処理工程の間、ｎ＋型不純物は、ｎ＋型エピタキシャル成長層下のＳｉＧｅベース３０のＳｉ材料に数ミクロンだけ拡散する。更に、この熱処理工程によって、エミッタ開口Ｆのサイドウォール領域上のｎ＋型多結晶材料が部分的に再結晶化する。別の表現をすると、単結晶エミッタ領域３１が、先に形成されているベース領域３０の一部に形成され、そして単結晶エミッタ領域６０ａが拡大して単結晶エミッタ領域６０ａ’を形成し、このエミッタ領域６０ａ’はエミッタ開口Ｆにおける酸化膜スペーサ５５’のサイドウォールの大部分を覆う。
従って、この方法によって、エミッタ開口Ｆの底部における多結晶シリコン（ポリシリコン）／単結晶シリコン境界層及び境界層に位置する界面酸化膜３６の形成を防止する。このような理由により、横方向に縮小したＤＰＳＡトランジスタのエミッタ抵抗をこの方
法によって大きく下げることができる。更に、同じ厚さのｎ＋型ポリシリコン層と比較すると、エミッタのｎ＋型単結晶シリコン層６０ａ’のシート抵抗は３分の１以下に小さくなる。同じように、この構造は、不所望なアスペクト比を有する、ＤＰＳＡトランジスタの狭いエミッタ開口Ｆにおいて可能な限り小さいエミッタ抵抗を実現するために非常に有利である。
上の方法によるｎ＋型単結晶エミッタを微細形成したＤＰＳＡトランジスタの２つの例示としての実施形態について以下に詳細に記載する。これらの実施形態は、選択エピタキシャル成長によるＳｉＧｅベースを用いて形成されるＤＰＳＡトランジスタ及び全面エピタキシャル成長によるＳｉＧｅベースを用いて形成されるＤＰＳＡトランジスタに関するものである。
図２ａ〜２ｇは、ＤＰＳＡトランジスタの形成方法を提供する本発明による第２の実施形態における形成工程を示す模式図である。
選択エピタキシャル成長によるＳｉＧｅベースを用いて形成されるＤＰＳＡトランジスタの公知の形成方法は、例えば特許文献２（ドイツ特許第１９９，５８，０６２Ｃ２号）に完全な形で記載されている。第２の実施形態を理解するために最も重要な形成工程で、ベースの選択成長から始まる形成工程について以下に説明する。
図２ａは微細化構造のＳｉＧｅベースを形成する前のＤＰＳＡトランジスタの状態を示している。一例として、ここでは公知のシャロートレンチアイソレーションを絶縁法として使用する。この絶縁膜平坦化を用いる絶縁法の場合、ｎ−型コレクタ２５はＣＶＤ酸化膜領域３５によって横方向に絶縁される。ｎ−型コレクタ２５は、低抵抗で高濃度の砒素（Ａｓ）がドープされたサブコレクタ１０の上に横たわる。ｎ−型コレクタ２５は、４０〜８０ｎｍの厚さのＣＶＤ酸化膜層３５’によって覆われる。ｐ＋型ポリシリコンベース取り出し部４０、更にＣＶＤ酸化膜層３５’’及び窒化膜層７０を含む積層構造はＣＶＤ酸化膜層３５’の上でパターニングされる。ｎ−型コレクタ２５の上方に位置するエミッタ開口Ｆのサイドウォールは、薄い窒化膜スペーサ７１ａによって覆われる。前記スペーサ７１ａを形成するために使用する窒化膜層７１は同時に、ＣＶＤ酸化膜層３５’の絶縁領域を保護するように作用し、これらの絶縁領域は続くウェットエッチングによってエミッタ開口Ｆの外に位置するようになる。
このウェットエッチングにより、図２ｂに示すように、ＣＶＤ酸化膜層３５’がエミッタ開口Ｆから除去されるが、この除去は、周りの窒化膜スペーサ７１ａがエッチングされないように窒化膜スペーサ対して選択的に行なわれる。この等方性エッチングは、約８０ｎｍのｐ＋型ポリシリコンオーバーハングＵが自己整合により生じるまで行なわれる。
図２ｃに示すように、ｐ＋型ＳｉＧｅベース３２及び低不純物濃度のＳｉキャップ（ｎ−型またはｐ−型）３４を、ｎ−型コレクタ２５のベアシリコン領域の上に、ＣＶＤ成長装置における選択エピタキシャル成長を使用して成長させる。
選択エピタキシャル成長の間、Ｃ（炭素：１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３）も図２ｃに従ってｐ＋型ＳｉＧｅベース３２に含有させて、ボロン原子が後続のプロセス工程において拡散する現象をできる限り防止する。ＳｉＧｅ／Ｓｉ層３２，３４の選択成長は、ベース取り出し部のｐ＋型ベアポリシリコンとの低抵抗コンタクトが形成されるまで行なわれる。次に、窒化膜スペーサ７１ａ及び他の余分の窒化膜層７０，７１をリン酸に浸漬して、酸化膜及びＳｉがエッチングされないように酸化膜及びＳｉに対して選択的に除去する。
その後、図２ｄに従って、酸化膜スペーサ８０をエミッタ開口Ｆのサイドウォールの上
に設け、これらのサイドウォールは後の工程において、ｐ＋型ベース取り出し部４０をｎ＋型エミッタ領域から絶縁するように作用する、またはｐ＋型ベース取り出し部４０の他の側部エッジをｎ＋型エミッタポリシリコンの成長中に保護するように作用する。
次に、図２ｅに従って、図１ａ，１ｂに関して行なった記述と同様な方法で、ｎ＋型エミッタ層６０ａ，６０ｂを全面に、異なるエピタキシャル構造が形成されるようにＣＶＤ成長装置においてエピタキシャル成長させる。この場合、ｎ＋型エミッタ層は、ベアシリコン領域上に単結晶エミッタ領域６０ａとして、かつ酸化膜領域上に多結晶エミッタ領域６０ｂとして成長する。
上に記載したように、ここで、Ｃも１×１０１９ｃｍ−３〜２×１０２０ｃｍ−３の濃度に、この成長プロセス中に導入すると有利である。この成長プロセスの後、約２０ｎｍの薄い窒化膜層９０もｎ＋型エミッタ層６０ａ，６０ｂの上に堆積させ、そして結果として得られる２重層をフォトリソグラフィ法を使用して異方性エッチングによりパターニングする。
その後、図２ｆに従って、フォトリソグラフィ法を使用して、レジストマスクＭを、ＤＰＳＡトランジスタのｐ＋型ポリシリコン取り出し領域の周りに設け、そしてベース取り出し部４０の（エミッタ開口Ｆの直ぐ傍の残留領域から離れた）ｐ＋型ポリシリコンの上のＣＶＤ酸化膜層３５’’に加えてベース取り出し部４０のｐ＋型ポリシリコンの外側エッジの酸化膜スペーサ８０、及びＣＶＤ酸化膜層３５’の該当する領域もウェットエッチングにより除去する。レジストマスクＭによって保護されない、ＣＶＤ絶縁物の一部の領域は、この場合には最初の段階でエッチングされる。
その後、図２ｇに従って、マスクＭを除去し、そしてシリサイド層９５をベース取り出し部４０のｐ＋型ポリシリコンから成る露出領域の上に形成する。次に、ＳｉＯ２層を堆積させ、そして化学的機械研磨によって平坦化すると、約１５００ｎｍの厚さを有する層間酸化膜層１００が形成される。この状態では、図１ｂに関して上に記載したアニール工程を実施して（例えば、９８０℃、５秒間）ｎ＋型エミッタ領域の不純物を活性化させる。この場合、不純物はｎ＋型単結晶エミッタ領域６０ｂから数ｎｍの距離だけ下地のＳｉキャップ３４に拡散して、図２ｇには示していない単結晶エミッタ領域３１を形成する（図１ｂ参照）。図２ｇは完成したＤＰＳＡトランジスタを示しており、このトランジスタには更にタングステン（Ｗ）コンタクト９６，９７，９８が設けられ、これらのコンタクトには、例えばＡｌＣｕから成る配線１１０が接続される。
図３ａ〜３ｇは、ＤＰＳＡトランジスタの形成方法を提供する本発明による第３の実施形態における形成工程の模式図である。
第３の実施形態は、全面エピタキシャル成長を行なって異なるエピタキシャル構造のＳｉＧｅエピタキシャル層が形成されるようにすることにより得られるＤＰＳＡトランジスタである。
全面エピタキシャル成長を行なって異なるエピタキシャル構造のＳｉＧｅエピタキシャル層が形成されるようにすることにより得られるＤＰＳＡトランジスタの公知の形成方法は、例えば特許文献３（国際公開番号ＷＯ ０２／０６１８４３Ａ１）に完全な形で記載されている。第３の実施形態を理解するために最も重要な工程であって、ベースの選択成長から始まる形成工程について以下に説明する。
特許文献３（国際公開番号ＷＯ ０２／０６１８４３Ａ１）に示される実施形態の内、この第３の実施形態は、特許文献３の図１０〜１３に示される実施例に相当し、この実施例では、エミッタ開口に内部スペーサが設けられる。同様なトランジスタ構造の模式断面
図は、最近発行された刊行物にも示されている（例えば、非特許文献３：Ｂ． Ｊａｇａｎｎａｔｈａｎ ｅｔ ａｌ．， ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ， Ｖｏｌ． ２３， ２００２， ｐｐ． ２５８−２６０を参照されたい）。
図３ａに従って第２の例示としての適用形態に関して既に記載した、ｎ−型埋込みコレクタ２５を有するＣＶＤ絶縁酸化膜領域３５の上には、ＣＶＤ成長装置において全面エピタキシャル成長を行なって異なるエピタキシャル構造のＳｉＧｅ／Ｓｉエピタキシャル層を成長させて、ｐ＋型ＳｉＧｅベース層１２０及び後続の低不純物濃度Ｓｉキャップ層１３０を１０〜４０ｎｍの厚さに設ける。第１の例示としての適用形態に関する方法と同じ方法で、ＳｉＧｅ層１２０に、この成長プロセス中に、１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３の濃度のＣを含有させる。この成長プロセス中に、層１２０，１３０が単結晶構造としてｎ−型コレクタ２５のベアシリコン領域の上に成長し、そして多結晶構造として、酸化膜領域３５の上に成長する（図３ａの破線により分ける形で示す）。低不純物濃度Ｓｉキャップ層１３０はこの場合、ｎ−型不純物層またはｐ−型不純物層のいずれかとすることができる。
次に図３ｂに従って、全面に薄いＣＶＤ酸化膜層１４０及び酸化膜層１４０の上に窒化膜層１５０を成長させる。フォトリソグラフィ法を使用して、活性トランジスタ領域上の窒化膜層１５０を下地のＣＶＤ酸化膜層１４０がエッチングされないようにＣＶＤ酸化膜層に対して選択的に異方性エッチングにより除去してパターニングする。従って、ＣＶＤ酸化膜層１４０上に形成される窒化膜マスクによって、後の工程におけるエミッタ開口Ｆが画定される。
その後、図３ｃを参照すると、窒化膜マスク１５０によって覆われていない領域のＣＶＤ酸化膜層１４０をウェット化学エッチングによって除去する。特許文献３（国際公開番号ＷＯ ０２／０６１８４３Ａ１）の例示としての実施形態では、次に低不純物濃度のｐ−型ベアＳｉキャップ層１３０をウェット化学エッチングによってｐ＋型ＳｉＧｅベース層１２０がエッチングされないようにｐ＋型ＳｉＧｅベース層に対して選択的に除去する。この工程はこの例示としての本実施形態では必要ではない、というのは、前記層（キャップ層）は、後の工程において形成されるｐ＋型ベース取り出し部からの外方拡散によって不純物ドープすることもできるからである。一例として、エミッタ活性化熱処理工程を使用してこの外方拡散による不純物ドープを行なうことができる、または後の工程においてｎ＋型エミッタ層を成長させる前に追加の熱処理工程を行なうことができる。この場合、ｐ＋型ＳｉＧｅベース層１２０に導入される炭素（Ｃ）によってｐ＋型ＳｉＧｅベース層１２０の外方拡散が生じないようにする。
この例示としての実施形態では、ｐ−型ベアＳｉキャップ層１３０をウェット化学エッチングによって、例えば２０ｎｍから１０ｎｍに薄くして、ｐ＋型ベース取り出し部からの前記再ドープを確実に、かつ追加工程によってプロセスを複雑にすることなく行なうことができ、例えばこの場合再ドープには、後で行なわれるエミッタ活性化熱処理工程を用いる。次に、窒化膜マスクによって覆われていない領域の上には、図３ｃに示すように、ＣＶＤ成長装置において選択エピタキシャル成長を用いて、ｉｎ−ｓｉｔｕにｐ＋型（＞１×１０２０ｃｍ−３）不純物がドープされたベース取り出し部１６０を１００〜２００ｎｍを厚さに成長させる。
この場合、ベース取り出し部１６０はｐ−型Ｓｉキャップ層１３０の単結晶領域の上では単結晶成長し、かつｐ−型Ｓｉキャップ層１３０の多結晶領域の上では多結晶成長する。これとは異なり、これらの選択成長条件では窒化膜マスク１５０の上には成長は生じない。次の工程では、例えば２００ｎｍの厚さのＣＶＤ酸化膜層１７０を全面に成長させる
。
このようにして形成される構造をＣＭＰ工程（ＣＭＰ：ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）を使用して平坦化すると、図３ｄに示すように、エミッタ開口Ｆの窒化膜マスク１５０が露出する。
その後、ベース取り出し部を覆うＣＶＤ酸化膜層１７０を含むＤＰＳＡトランジスタを取り囲むベース取り出し部１６０、下層のｐ−型Ｓｉキャップ層１３０、及び下層のｐ＋型ＳｉＧｅベース層１２０を、フォトリソグラフィ法を使用して異方性エッチングによりパターニングする。次に、エミッタ開口Ｆの窒化膜マスク１５０をウェット化学エッチングまたはドライ化学エッチングによって下層のＣＶＤ酸化膜層１４０がエッチングされないようにＣＶＤ酸化膜層に対して選択的に除去し、そして好適には窒化膜から成るスペーサ１８０を公知の方法によりｐ＋型ベース取り出し部１６０及びベース取り出し部を覆うＣＶＤ酸化膜層１７０のサイドウォールの上に形成する。このようなスペーサ層１８０’はそれぞれ、層１２０，１３０，１６０，１７０の露出している外部側面の上にも同じ工程で形成される。該当するプロセス工程は図３ｅに示される。
図３ｆによれば、次にウェットエッチングを使用して、ＣＶＤ酸化膜層をエミッタ開口Ｆの底部から除去すると、ｐ−型Ｓｉキャップ層１３０がエミッタ開口Ｆにおいて露出する。
第２の例示としての実施形態において既に記載したように、次にｎ＋型エミッタ層６０ａ，６０ｂを異なるエピタキシャル構造が形成されるエピタキシャル成長を使用して成長させて、活性トランジスタ領域の上に単結晶層を、そして活性トランジスタ領域を取り囲む領域の上に多結晶層を成長させる。全面にＳｉＧｅベース層を成長させることにより形成されるこのＤＰＳＡトランジスタを完成させるための更に別のプロセス工程は、図２ｅ〜２ｇにおいて記載した第２の例示としての実施形態と同じである。第２の実施形態による最終のＤＰＳＡトランジスタ構造が図３ｇに示され、この構造では、１６０’は外方拡散によるベース取り出し領域を示している。
（参照符号一覧）
２５ コレクタ領域
３０ ベース領域
３５，３５’，３５’’ 酸化膜層
４０，１６０，１６０’ ベース取り出し領域
５５’，８０，１８０，１８０’ 酸化膜サイドウォールスペーサ
６０ａ，ｂ 単結晶，多結晶
６０ａ’，ｂ’ エミッタ
Ｆ エミッタ開口
１ シリコン基板
１０ サブコレクタ領域
７０，７１ 窒化膜層
７１ａ 窒化膜サイドウォールスペーサ
Ｕ オーバーハング
３２，１２０ 真性ベース層
３４，１３０ ベースキャップ層
９０ 窒化膜マスク
Ｍ フォトマスク
１００ 層間誘電体
９６，９７，９８ コンタクト
１１０ 配線
９５ シリサイド
１４０ 酸化膜層
１５０ 窒化膜層
１７０ 酸化膜層
本発明について、例示としての実施形態を基にして添付の図を参照しながら以下に詳細に説明する。
ＤＰＳＡトランジスタの形成方法を提供する本発明による第１の実施形態のエミッタコンタクトに関する形成工程を示す断面図。 ＤＰＳＡトランジスタの形成方法を提供する本発明による第１の実施形態のエミッタコンタクトに関する形成工程を示す断面図。 ＤＰＳＡトランジスタの形成方法を提供する本発明による第２の実施形態における形成工程を示す断面図。 ＤＰＳＡトランジスタの形成方法を提供する本発明による第２の実施形態における形成工程を示す断面図。 ＤＰＳＡトランジスタの形成方法を提供する本発明による第２の実施形態における形成工程を示す断面図。 ＤＰＳＡトランジスタの形成方法を提供する本発明による第２の実施形態における形成工程を示す断面図。 ＤＰＳＡトランジスタの形成方法を提供する本発明による第２の実施形態における形成工程を示す断面図。 ＤＰＳＡトランジスタの形成方法を提供する本発明による第２の実施形態における形成工程を示す断面図。 ＤＰＳＡトランジスタの形成方法を提供する本発明による第２の実施形態における形成工程を示す断面図。 ＤＰＳＡトランジスタの形成方法を提供する本発明による第３の実施形態における形成工程を示す断面図。 ＤＰＳＡトランジスタの形成方法を提供する本発明による第３の実施形態における形成工程を示す断面図。 ＤＰＳＡトランジスタの形成方法を提供する本発明による第３の実施形態における形成工程を示す断面図。 ＤＰＳＡトランジスタの形成方法を提供する本発明による第３の実施形態における形成工程を示す断面図。 ＤＰＳＡトランジスタの形成方法を提供する本発明による第３の実施形態における形成工程を示す断面図。 ＤＰＳＡトランジスタの形成方法を提供する本発明による第３の実施形態における形成工程を示す断面図。 ＤＰＳＡトランジスタの形成方法を提供する本発明による第３の実施形態における形成工程を示す断面図。 公知のＤＰＳＡトランジスタを示す断面図。 ＤＰＳＡトランジスタに対して従来実施されてきた形成方法によるエミッタコンタクトに関する形成工程を示す断面図。 ＤＰＳＡトランジスタに対して従来実施されてきた形成方法によるエミッタコンタクトに関する形成工程を示す断面図。 ＤＰＳＡトランジスタに対して従来実施されてきた形成方法によるエミッタコンタクトに関する形成工程を示す断面図。

Claims (10)

  1. 半導体基板（１）に第１導電型（ｎ）のコレクタ領域（２５）をコレクタ領域が基板に埋め込まれる形で設け、及び前記コレクタ領域の上面を露出させる工程と、
    第２導電型（ｐ）の単結晶真性ベース領域（３０；３２；１２０）及び第１導電型または第２導電型（ｎ，ｐ）の任意選択の単結晶ベースキャップ領域（３４；１３０）をコレクタ領域（２５）の上にベース領域（３０；３２；３４；１２０，１３０）として設ける工程と、
    第２導電型（ｐ）のベース取り出し領域（４０；１６０）をベース領域（３０；３２；３４；１２０，１３０）の上に設ける工程と、
    第１絶縁領域（３５；３５’’；１７０）をベース取り出し領域（４０；１６０）の上に設ける工程と、
    第１絶縁領域（３５；３５’’；１７０）及びベース取り出し領域（４０；１６０）に開口（Ｆ）を設けてベース領域（３０；３２；３４；１２０，１３０）を少なくとも一部露出させる工程と、
    第１絶縁サイドウォールスペーサ（５５’；８０；１８０）を開口に設けてベース取り出し領域（４０；１６０）を絶縁する工程と、
    露出ベース領域（３０；３２；３４；１２０，１３０）の自然酸化膜を除去する工程と、
    エミッタ層（６０ａ，６０ｂ）を異なる構造に成長させてパターニングする工程であって、単結晶エミッタ層（６０ａ）がベース領域（３０；３２；３４；１２０，１３０）の上に、かつ多結晶エミッタ層（６０ａ）が第１絶縁領域（３５；３５’’；１７０）及び第１絶縁サイドウォールスペーサ（５５’；８０；１８０）の上に形成される、パターニング工程と、
    熱処理工程を実施して単結晶エミッタ層（６０ａ）をベース領域（３０；３２；３４；１２０，１３０）にベース領域の一部の深さにまで拡散させ、かつ拡大単結晶エミッタ層（６０ａ’）を形成する工程と、を備える、バイポーラトランジスタの製造方法。
  2. 炭素をエミッタ層（６０ａ，６０ｂ）に含有させることを特徴とする、請求項１記載の方法。
  3. 熱処理工程は高速アニール処理工程、好適にはランプアニール工程であることを特徴とする、請求項１又は２記載の方法。
  4. 第２絶縁領域（３５’）をコレクタ領域（２５）とベース取り出し領域（４０；１６０）との間に設け、そしてベース領域（３２，３４）を選択的にコレクタ領域（２５）上のエミッタ開口（Ｆ）に形成する前に、第２絶縁領域のエミッタ開口（Ｆ）部分をウェット化学エッチングによって開口することを特徴とする、請求項１〜３のいずれか一項に記載の方法。
  5. ベース領域（１２０，１３０）を、コレクタ領域（２５）が埋め込まれ、かつ前記コレクタ領域の上面が露出した状態の半導体基板（１）の全面を覆って成長させ、マスク領域（１４０，１５０）をベース領域（１２０，１３０）の上方に、後で形成されるエミッタ開口（Ｆ）に対応する形で形成し、前記マスク領域はベース取り出し領域（１６０）及び被覆第１絶縁領域（１７０）に埋まり、この後、開口（Ｆ）が形成されることを特徴とする、請求項１〜４のいずれか一項に記載の方法。
  6. ベース取り出し領域（４０；１６０）はベース領域（１２０，１３０）の上に、ｉｎ−ｓｉｔｕに不純物がドープされる選択エピタキシャル成長を用いて成長させることを特徴とする、請求項５に記載の方法。
  7. マスク領域（１４０，１５０）は酸化膜層（１４０）及び被覆窒化膜層（１５０）を有し、被覆窒化膜層（１５０）は開口（Ｆ）の形成プロセス中に除去し、第１サイドウォールスペーサ（１８０）は酸化膜層（１４０）の上の開口（Ｆ）に形成し、そして酸化膜層（１４０）はウェット化学エッチングによって開口することを特徴とする、請求項５又は６に記載の方法。
  8. ベース領域（１２０，１３０）は下部の相対的に高い不純物濃度の第１真性ベース層（１２０）及び上部の相対的に低い不純物濃度のベースキャップ層（１３０）を有し、ベース領域の上にはベース取り出し領域（１６０）が設けられ、ベースキャップ層（１３０）は、熱処理工程の間にベース取り出し領域（１６０）から不純物が拡散することにより不純物濃度が高くなることを特徴とする、請求項５〜７のいずれか一項に記載の方法。
  9. ベースキャップ層（１３０）は、マスク領域（１４０，１５０）形成の後に薄くすることを特徴とする、請求項７に記載の方法。
  10. 露出ベース領域（３０；３２；３４；１２０，１３０）の自然酸化膜の除去は、エピタキシャル成長装置において水素雰囲気の熱処理によって行なわれ、そして続いて、エミッタ層（６０ａ，６０ｂ）を異なる構造に成長させる操作が、エピタキシャル成長装置において、ｉｎ−ｓｉｔｕに不純物がドープされる方法を用いて行なわれることを特徴とする、請求項１〜９のいずれか一項に記載の方法。
JP2005518262A 2003-04-14 2004-03-24 バイポーラトランジスタの形成方法 Expired - Fee Related JP4138806B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10317098A DE10317098A1 (de) 2003-04-14 2003-04-14 Verfahren zur Herstellung eines Bipolartransistors
PCT/EP2004/003125 WO2004090968A1 (de) 2003-04-14 2004-03-24 Verfahren zur herstellung eines bipolartransistors

Publications (2)

Publication Number Publication Date
JP2006512786A true JP2006512786A (ja) 2006-04-13
JP4138806B2 JP4138806B2 (ja) 2008-08-27

Family

ID=32520182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005518262A Expired - Fee Related JP4138806B2 (ja) 2003-04-14 2004-03-24 バイポーラトランジスタの形成方法

Country Status (6)

Country Link
US (1) US7105415B2 (ja)
EP (1) EP1625614B1 (ja)
JP (1) JP4138806B2 (ja)
CN (1) CN1717793A (ja)
DE (1) DE10317098A1 (ja)
WO (1) WO2004090968A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE475640T1 (de) 2004-03-12 2010-08-15 Lilly Co Eli Antagonisten des opioidrezeptors
DE102005046738A1 (de) * 2005-09-29 2007-03-22 Infineon Technologies Ag Bipolartransistor
DE102006011240A1 (de) * 2006-03-10 2007-09-20 Infineon Technologies Ag Bipolartransistor und Verfahren zum Herstellen eines Bipolartransistors
US7687887B1 (en) * 2006-12-01 2010-03-30 National Semiconductor Corporation Method of forming a self-aligned bipolar transistor structure using a selectively grown emitter
US7910447B1 (en) * 2007-05-15 2011-03-22 National Semiconductor Corporation System and method for providing a self aligned bipolar transistor using a simplified sacrificial nitride emitter
US7855119B2 (en) 2007-06-15 2010-12-21 Sandisk 3D Llc Method for forming polycrystalline thin film bipolar transistors
WO2008156694A1 (en) * 2007-06-15 2008-12-24 Sandik 3D Llc Polycrystalline thin film bipolar transistors and methods of making the same
US8004013B2 (en) 2007-06-15 2011-08-23 Sandisk 3D Llc Polycrystalline thin film bipolar transistors
US7947552B2 (en) 2008-04-21 2011-05-24 Infineon Technologies Ag Process for the simultaneous deposition of crystalline and amorphous layers with doping
US9240611B2 (en) * 2013-01-15 2016-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures having a micro-battery and methods for making the same
US20140291681A1 (en) * 2013-03-28 2014-10-02 Skyworks Solutions, Inc. Phase noise reduction in transistor devices
DE102016216084B8 (de) * 2016-08-26 2021-12-23 Infineon Technologies Dresden Gmbh Verfahren zum Herstellen eines Bipolartransistors
FR3078197B1 (fr) 2018-02-21 2020-03-13 Stmicroelectronics (Crolles 2) Sas Dispositif de transistor bipolaire et procede de fabrication correspondant
US11018247B1 (en) 2019-12-26 2021-05-25 Nxp Usa, Inc. Semiconductor device with a base link region and method therefor
US11855196B2 (en) 2021-10-25 2023-12-26 Globalfoundries Singapore Pte. Ltd. Transistor with wrap-around extrinsic base
US11855195B2 (en) 2021-10-25 2023-12-26 Globalfoundries Singapore Pte. Ltd. Transistor with wrap-around extrinsic base

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266504A (en) * 1992-03-26 1993-11-30 International Business Machines Corporation Low temperature emitter process for high performance bipolar devices
JP2551353B2 (ja) * 1993-10-07 1996-11-06 日本電気株式会社 半導体装置及びその製造方法
WO1997037377A1 (en) * 1996-03-29 1997-10-09 Philips Electronics N.V. Manufacture of a semiconductor device with an epitaxial semiconductor zone
DE19755979A1 (de) * 1996-12-09 1999-06-10 Inst Halbleiterphysik Gmbh Silizium-Germanium-Heterobipolartransistor
FR2779572B1 (fr) * 1998-06-05 2003-10-17 St Microelectronics Sa Transistor bipolaire vertical a faible bruit et procede de fabrication correspondant
US6180478B1 (en) * 1999-04-19 2001-01-30 Industrial Technology Research Institute Fabrication process for a single polysilicon layer, bipolar junction transistor featuring reduced junction capacitance
DE19940278A1 (de) 1999-08-26 2001-03-08 Inst Halbleiterphysik Gmbh Schichtstruktur für bipolare Transistoren und Verfahren zu deren Herstellung
US6406966B1 (en) * 2000-11-07 2002-06-18 National Semiconductor Corporation Uniform emitter formation using selective laser recrystallization
DE10104776A1 (de) * 2001-02-02 2002-08-22 Infineon Technologies Ag Bipolartransistor und Verfahren zu dessen Herstellung
DE10160511A1 (de) * 2001-11-30 2003-06-12 Ihp Gmbh Bipolarer Transistor
US6541336B1 (en) 2002-05-15 2003-04-01 International Business Machines Corporation Method of fabricating a bipolar transistor having a realigned emitter

Also Published As

Publication number Publication date
US20050233536A1 (en) 2005-10-20
CN1717793A (zh) 2006-01-04
JP4138806B2 (ja) 2008-08-27
DE10317098A1 (de) 2004-07-22
EP1625614B1 (de) 2019-05-01
WO2004090968A1 (de) 2004-10-21
US7105415B2 (en) 2006-09-12
EP1625614A1 (de) 2006-02-15

Similar Documents

Publication Publication Date Title
US9508824B2 (en) Method for fabricating a bipolar transistor having self-aligned emitter contact
US6979884B2 (en) Bipolar transistor having self-aligned silicide and a self-aligned emitter contact border
CN106206697B (zh) 绝缘体上硅(soi)衬底上的横向双极结型晶体管(bjt)
US6713790B2 (en) Semiconductor device and method for fabricating the same
US7105415B2 (en) Method for the production of a bipolar transistor
KR100486304B1 (ko) 자기정렬을 이용한 바이씨모스 제조방법
US8476675B2 (en) Semiconductor device and method of manufacture thereof
JP2005509273A (ja) 半導体プロセスおよび集積回路
JP2005527979A (ja) ＳｉＧｅヘテロジャンクション・バイポ−ラトランジスタの製造方法
JP3258123B2 (ja) 半導体装置
JP2002289834A (ja) 半導体装置の製造方法および半導体装置
JP4202389B2 (ja) バイポーラ半導体構成要素、特にバイポーラ・トランジスタ、および対応するバイポーラ半導体構成要素の製造方法
US6744080B2 (en) Method of manufacturing a bipolar transistor of double-polysilicon, heterojunction-base type and corresponding transistor
US7115465B2 (en) Method for manufacturing a bipolar transistor
JP3254691B2 (ja) バイポーラトランジスタの製造方法
JP2006310590A (ja) 半導体装置及びその製造方法
JP3257523B2 (ja) 半導体装置の製造方法
JP3908023B2 (ja) 半導体装置の製造方法
JP5277555B2 (ja) 半導体装置の製造方法
JP2007173452A (ja) バイポーラトランジスタおよびその製造方法
JPH11307771A (ja) 半導体装置及びその製造方法
JP2007173451A (ja) バイポーラトランジスタおよびその製造方法
JPH0817181B2 (ja) 半導体装置およびその製造方法
JP2005079518A (ja) 半導体装置及びその製造方法
JP2007311489A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070829

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080605

R150 Certificate of patent or registration of utility model

Ref document number: 4138806

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees