CN1224109C - 双极晶体管及其制造方法 - Google Patents

双极晶体管及其制造方法 Download PDF

Info

Publication number
CN1224109C
CN1224109C CNB018013724A CN01801372A CN1224109C CN 1224109 C CN1224109 C CN 1224109C CN B018013724 A CNB018013724 A CN B018013724A CN 01801372 A CN01801372 A CN 01801372A CN 1224109 C CN1224109 C CN 1224109C
Authority
CN
China
Prior art keywords
layer
semiconductor layer
engineering
conductive
type impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018013724A
Other languages
English (en)
Other versions
CN1398432A (zh
Inventor
浅井明
大西照人
高木刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1398432A publication Critical patent/CN1398432A/zh
Application granted granted Critical
Publication of CN1224109C publication Critical patent/CN1224109C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/936—Graded energy gap

Abstract

本发明提供一种新型双极晶体管及其制造方法。在Si衬底的集电极层102上，顺序外延生长SiGe衬垫层151、含硼的倾斜SiGe基极层152和Si盖层153。在Si盖层153上形成具有基极开口部118的第2堆积氧化膜112和填埋基极开口部并构成发射极引出电极的P+多晶硅层115，在Si盖层153上扩散磷形成发射极扩散层153a。在生长Si盖层153时、由于采用in-situ掺杂、仅仅在Si盖层153的上部含有硼，因而减少了耗尽层154的宽度、减少了复合电流、提高了电流特性的线性度。

Description

双极晶体管及其制造方法
技术领域
本发明涉及异质结双极晶体管及其制造方法，特别涉及提高电流特性线性度的对策。
背景技术
近年来、由于在硅衬底上形成的双极晶体管中包含了Si/SiGe、Si/SiC等的异质结构造，具有更优秀传导特性、能够实现在更高频率范围内工作的异质结双极晶体管(HBT)的开发急速进展。这种HBT是在硅衬底上外延生长SiGe层、利用这种Si/SiGe异质结构造能够实现在迄今为止只有用GaAs等化合物半导体衬底的晶体管才能工作的高频领域内工作的晶体管。这种HBT由于采用Si衬底、SiGe层这种与通用硅工艺亲和性好的材料，具有高集成度、低成本等突出优点。特别是由于HBT与MOS晶体管(MOSFET)能够集成化形成在同一硅衬底上、也能够构成高性能的BiCMOS器件，这种BiCMOS器件作为系统LSI有望能够利用于通信领域。
图10是显示现有HBT结构的剖面图。如该图所示、在以(001)面为主面的Si衬底500的上部，用外延生长法、离子注入法等方法导入深1μm含磷等N型杂质的反向阱(Retrograde well)501。并设置氧化硅埋入浅沟503和由未掺杂多晶硅膜505及包围着它的氧化硅膜506组成的深沟504作为元件隔离。各沟503、504的深度分别是0.35μm、2μm左右。
在Si衬底500内被沟槽503夹持的区域上设有集电极层502，在Si衬底500内由浅沟503与集电极层502隔离的区域内设有N+集电极引出层507、以通过反向阱501与集电极层502的电极接触。
在Si衬底500上设置有厚约30nm的第一堆积氧化膜508、它具有集电极开口部510，在Si衬底500上面内暴露于集电极开口部510的部分上设有Si/Si1-xGex叠层511、Si1-xGex层厚约60nm掺P型杂质、Si膜厚约10nm。而且、在Si/Si1-xGex层511的中央部分(后面将叙述的基极开口部518的下方区域)的下部将起到内部基极519的功能。Si/Si1-xGex层511中央部的上部起到发射极层的功能。
在Si/Si1-xGex层511和第一堆积氧化膜508上设置有厚约30nm的腐蚀停止用第二堆积氧化膜512，在第二堆积氧化膜512上、形成基极连接用开口部514及基极开口部518。而且、设有填埋基极连接用开口部514并延伸到第二堆积氧化膜512上的厚约150nm P+多晶硅层515和第三堆积氧化膜517。由所述Si/Si1-xGex层511内除基极开口部518的下方区域以外的部分和P+多晶硅层515构成外部基极516。
还有，在P+多晶硅层515及第三堆积氧化膜517内、位置在第二堆积氧化膜512的基极开口部518上方的部分被开口、在P+多晶硅层515的侧面上形成厚约30nm的第四堆积氧化膜520，进一步在第四堆积氧化膜520上设有由厚约100nm多晶硅组成的侧壁521。而且设有填埋基极开口部518并延伸到第三堆积氧化膜517上的N+多晶硅层529、该N+多晶硅层529起到发射极引出电极的功能。所述第四堆积氧化膜520使P+多晶硅层515和N+多晶硅层529电气绝缘的同时、也阻止从P+多晶硅层515向N+多晶硅层529的杂质扩散。还有、由第三堆积氧化膜517使P+多晶硅层515的上面与N+多晶硅层529绝缘。
进一步、在集电极引出层507、P+多晶硅层515及N+多晶硅层529的表面上分别形成Ti硅化物层524，N+多晶硅层529和P+多晶硅层515的外侧面由侧壁523覆盖。还有、衬底全体被层间绝缘膜525覆盖，贯通间绝缘膜525分别形成到达N+集电极引出层507、P+多晶硅层515和N+多晶硅层529上的Ti硅化物层524的连接孔，P+多晶硅层515是外部基极的一部分、N+多晶硅层529上的Ti硅化物层524是发射极引出电极。而且、设置有填埋各接触孔的W针型接点526和与各W针型接点526连接的、延伸到层间绝缘膜525上的金属布线527。
发明内容
但是，在所述现有的HBT或SiGe-BiCMOS中存在以下的缺点。
图11(a)显示现有HBT中的基极电流、集电极电流对基极·发射极电压的依赖关系即所谓的Gummel特性。在该图中横轴表示基极·发射极电压(V)、纵轴表示基极电流或者集电极电流(A)(对数值)。如该图所示，在基极·发射极电压低的区域内集电极电流特性线和基极电流特性线的平行关系失效、基极电流过剩。也就是说、在HBT低偏压区域有电流特性线性度恶化这样的缺点。
究其原因、其一是在第二堆积氧化膜112正下方的Si层区域上产生过剩的复合电流。而且、考虑产生过剩复合电流的原因可能是因为在Si层PN结处产生的耗尽层的形状不好造成的。
图12(a)、(b)示出将现有的HBT发射极·基极结区放大的剖视图以及沿发射极·基极结区剖面硼的浓度分布图。如图12(a)所示、Si/Si1-xGex层511顺序叠层设置有SiGe衬垫层(Spacer Layer)551、P型倾斜SiGe基极层(Base Layer)552、未掺杂的Si盖层(Cap Layer)553，SiGe衬垫层551是Ge含量为15％的未掺杂SiGe，SiGe基极层552是下端Ge含量为15％上端为0中间几乎连续变化、同时含有高浓度硼的P型倾斜SiGe基极层。而且、Si盖层553中基极开口部518的正下方与N+多晶硅层529(发射极引出电极)连接的区域内、由N+多晶硅层529高浓度磷扩散形成N型发射极扩散层553a。Si盖层553中包围发射极扩散层553a的周边层553b(特别是它的下部)区内含有从倾斜SiGe层552扩散来的硼、周边层553b成为P型。因此、在Si盖层553中发射极扩散层553a和周边层553b之间存在PN结，耗尽层554在该PN结部的冶金学PN结面的两侧扩展。这时、耗尽层554中位于Si盖层553上部的部分宽度扩大。其结果是由于在耗尽层554内复合载流子产生的复合电流增大、就产生了图11(a)所示的电流特性线性度恶化。
设PN结面积为S、耗尽层宽度为W、复合几率为U、电子电荷为q，根据S.M.Sze：“physics of semiconductor devices”，John wiley &sons，Inc.，1981，pp.89-94复合电流I rec由下式表示：
I rec＝∫q·U·dx(x＝0～W)
这里、复合几率U由耗尽层中含有的深能级的密度、能级深度、俘获截面积等参数决定。该式表明从耗尽层一方的耗尽层端(图12(a)所示的第一耗尽层端)到另一方的耗尽层端(图12(a)所示的第二耗尽层端)中间存在的深杂质能级成为复合中心，耗尽层的宽度(从第一耗尽层端到第二耗尽层端的距离)越宽、复合电流就越多。
就是说、如图12(a)所示，在所述现有的双极晶体管中、由于在PN结区存在的耗尽层554中在Si盖层553的上部存在的部分特别扩大，因而复合电流I rec就增大。
本发明的目的是：基于上述考察、改善HBT中Si盖层中的杂质浓度分布、从而提供电流特性线性度良好的双极晶体管及其制造方法。
本发明中，为了以减低耗尽层宽度的办法减少复合电流I rec采用了以下措施。
本发明的双极晶体管具备第1半导体层、第2半导体层、第3半导体层、绝缘膜、开口部和发射极引出电极；所述第1半导体层设在衬底上、含有第1导电型杂质、构成集电极层，所述第2半导体层设在所述第1半导体层上、含有第2导电型杂质、构成基极层，所述第3半导体层设在所述第2半导体层上、由与所述第2半导体层禁带宽度不同的材料组成，所述绝缘膜设置在所述第3半导体层上，开口部设置在所述绝缘膜上并到达所述第3半导体层，发射极引出电极由导体材料构成、填埋所述绝缘膜开口部并与所述第3半导体层接触；所述第3半导体层具有位于所述开口部下方的第1导电型发射极扩散层和位于该发射极扩散层侧方区域的周边层，所述周边层包含第2导电型杂质，包含在所述周边层的第2导电型杂质，以在所述周边层的上部为高浓度、在所述周边层的中央部为低浓度、在所述周边层的下部为高浓度的方式分布在所述周边层的内部。
由此、因为在第3半导体层的上部、在含高浓度第1导电型杂质的发射极扩散层与含高浓度第2导电型杂质的第3半导体层之间形成了PN结，在PN结处形成的耗尽层的宽度变窄、载流子在耗尽层内复合的量就减少。复合电流减少的结果就改善了异质结双极晶体管电流特性的线性度。
所述绝缘膜由掺杂第2导电型杂质的氧化硅膜构成、至少在所述第3半导体层上部的一部分上含有从所述绝缘膜扩散的第2导电型杂质。
该双极晶体管还具备多晶硅膜，它与位于所述第3半导体层中所述绝缘膜外方的部分相连接、而且、它设置得延伸到所述绝缘膜上、掺杂有第2导电型杂质、起到基极引出电极的功能。从所述多晶硅膜通过所述绝缘膜能够将第2导电型杂质扩散到所述第3半导体层上部的至少一部分上。
由于所述第3半导体层的发射极扩散层中的第1导电型杂质是从所述发射极引出电极扩散得到的、就能够利用第3半导体层内导电类型的反转获得发射极扩散层。
由于所述的衬底采用Si衬底、所述第1半导体层用Si层、所述第2半导体层用SiGe或SiGeC层、所述第3半导体层用Si层，这样、都用Si工艺形成，能够容易的得到SiGe-HBT。
本发明的第1双极晶体管包含如下工程：(a)在第1半导体层上形成第2半导体层的工程，第1半导体层设在衬底上、含第1导电型杂质、构成集电极层，第2半导体层含第2导电型杂质、构成基极层。(b)在所述第2半导体层上、用外延生长法形成第3半导体层的工程，第3半导体层由与第2半导体层禁带宽度不同的材料组成、至少在它的上部含有第2导电型杂质。(c)在所述工程(b)后、在衬底上堆积绝缘膜的工程。(d)在所述绝缘膜上形成到达所述第3半导体层的开口部的工程。(e)在所述第3半导体层中位于所述开口部下方的区域上导入第1导电型杂质、形成发射极扩散层的工程，通过所述工程(c)之后的处理，在所述第3半导体层中所述发射极扩散层的侧方掺杂第2导电型杂质，而形成周边层，包含在所述周边层的第2导电型杂质，以在所述周边层的上部为高浓度、在所述周边层的中央部为低浓度、在所述周边层的下部为高浓度的方式分布在所述周边层的内部。
采用这种方法、在第3半导体层内利用in-Situ掺杂能够高精度控制在第3半导体层上部掺杂的第2导电型杂质的浓度。
本发明的第2双极晶体管制造方法包含以下工程：(a)在第1半导体层上形成第2半导体层的工程，第1半导体层设在衬底上、含第1导电型杂质、构成集电极层，第2半导体层含第2导电型杂质、构成基极层。(b)在所述第2半导体层上用外延生长法形成第3半导体层的工程，第3半导体层由与所述第2半导体层禁带宽度不同的材料组成。(c)在所述工程(b)后，在衬底上堆积含第2导电型杂质绝缘膜的工程。(d)在所述绝缘膜上形成到达所述第3半导体层开口部的工程。(e)在所述第3半导体层中位于所述开口部下方区域上导入第1导电型杂质、形成发射极扩散层的工程。由所述工程(c)后的处理、从所述绝缘膜在所述第3半导体层的上部掺杂第2导电型杂质，在所述发射极扩散层的侧方形成周边层，包含在所述周边层的第2导电型杂质，以在所述周边层的上部为高浓度、在所述周边层的中央部为低浓度、在所述周边层的下部为高浓度的方式分布在所述周边层的内部。
采用这种方法、能够用比较简单的工程在第3半导体层的上部掺杂第2导电型杂质。
本发明的第3双极晶体管制造方法、包含以下各工程：(a)在第1半导体层上形成第2半导体层的工程，第1半导体层设在衬底上、含第1导电杂质、构成集电极层，第2半导体层含第2导电杂质、构成基极层。(b)在所述第2半导体层上用外延生长法形成第3半导体层的工程，第3半导体层由与所述第2半导体层禁带宽度不同的材料组成。(c)在所述工程(b)后、在衬底上堆积绝缘膜的工程。(d)在衬底上堆积含第2导电型杂质的导体膜后、在该导体膜上形成到达所述绝缘膜的开口部的工程。(e)形成覆盖所述第1导体膜开口部的、由绝缘材料组成的侧壁的工程。(f)在所述工程(e)后、在所述绝缘膜上形成到达所述第3半导体层的开口部的工程。(g)在所述第3半导体层中位于所述开口部下方的区域内导入第1导电型杂质、形成发射极扩散层的工程。由所述工程(d)后的处理、通过所述绝缘膜从所述导体膜在所述第3半导体层的上部掺杂第2导电型杂质，在所述发射极扩散层的侧方形成周边层，包含在所述周边层的第2导电型杂质，以在所述周边层的上部为高浓度、在所述周边层的中央部为低浓度、在所述周边层的下部为高浓度的方式分布在所述周边层的内部。
采用这种方法、因为第3半导体层的上部中能够仅仅在除构成发射极扩散层的区域外的区域上掺杂第2导电型杂质，因而能够与发射极扩散层的第1导电型杂质的浓度分开、自由的设定第2导电型杂质的浓度。
在所述工程(f)后所述工程(g)前、进一步包含在衬底上堆积与所述导体膜不同的另一种导体膜后，将该另外的导体膜图形化形成填埋所述绝缘膜开口部并延伸到所述绝缘膜上的含第1导电型杂质的发射极引出电极的工程，由此、利用双多晶硅工程也能够形成HBT。
附图的简要说明
图1是显示本发明的基本的SiGe-HBT结构的剖面图。
图2(a)、(b)是显示将图1中发射极·基极结区部放大的剖面图以及沿发射极·基极结区附近剖面硼的浓度分布图。
图3(a)、(b)是显示第1实施方式的半导体装置制造工程中、在集电极开口部上形成Si/Si1-XGeX层工程的剖面图。
图4(a)、(b)是显示第1实施方式的半导体装置制造工程中，在P+多晶硅层中形成基极开口部工程的剖面图。
图5(a)、(b)是显示第1实施方式的半导体装置制造工程中，在基极开口部形成N+多晶硅层工程的剖面图。
图6(a)、(b)是显示第1实施方式的半导体装置制造工程中，将P+多晶硅的端部图形化工程的剖面图。
图7(a)、(b)是第1实施方式的半导体装置制造工程中的图，它是在图3(b)所示工程中、将发射极·基极结区的构造放大显示的部分剖面图、以及沿它的剖面硼的浓度分布图。
图8(a)、(b)是第2实施方式的半导体装置制造工程中的图，它是在图4(a)所示工程中、将发射极·基极结区的构造放大显示的部分剖面图、以及沿它的剖面硼的浓度分布图。
图9(a)、(b)是第3实施方式的半导体装置制造工程中的图，它是在图4(a)所示工程中、将发射极·基极结区的构造放大显示的部分剖面图、以及沿它的剖面硼浓度的分布图。
图10是显示现有HBT构造的剖面图。
图11(a)、(b)显示现有的双极晶体管和由第3实施方式形成的本发明的HBT的基极电流、集电极电流对基极·发射极电压的依存性。
图12(a)、(b)是显示现有HBT发射极·基极结区放大的部分剖面图、以及沿发射极·基极结区附近剖面硼的浓度分布。
图13是显示作为本发明基本结构变形例的半导体装置的双极晶体管结构的剖面图。
具体实施方式
图1是显示本发明基本的SiGe-HBT结构的剖面图。
如该图所示、在以(001)面为主面的Si衬底100的上部用外延生长法、离子注入法等方法导入磷等N型杂质，构成深1μm的含N型杂质的反向阱101。Si衬底100表面附近区域内N型杂质的浓度调整在1×1017atoms·cm-3左右。还有、为了元件隔离设置了由氧化硅填埋的浅沟103和由未掺杂多晶硅膜105及包围它的氧化硅膜106构成的深沟104。沟槽103、104的深度分别是0.35μm、2μm左右。
在Si衬底100内被沟槽103挟持的区域内设有集电极层102，在Si衬底100中由浅沟103而与集电极层102隔离的区域内设置有N+集电极引出层107、N+集电极引出层通过反向阱101与集电极层102的电极接触。
还有、在Si衬底100上设有厚约30nm的第1堆积氧化膜108、第1堆积氧化膜108具有集电极开口部110，在Si衬底100的上面暴露在集电极开口部110的部分上、设有由掺杂P型杂质厚约80nmSi1-XGeX层和厚约40nm的Si膜叠层生长形成的Si/Si1-XGeX层111。该Si/Si1-XGeX层111由选择生长形成、它仅形成在Si衬底100中暴露在集电极开口部110的部分上。而且、Si/Si1-XGeX层111的中央部(后面将叙述的基极开口部118的下方区域)的下部起到内部基极119的功能。还有、Si/Si1-XGeX层111中央部的上部起到发射极层的功能。Si/Si1-XGeX层111的详细结构将在后面叙述。还有、在Si/Si1-XGeX层111及反向阱101的表面部上由硼的离子注入形成外部基极注入区Rii，作为外部基极注入区域Rii的一部分在反向阱101的表面部上形成浓度3×1017atoms·cm-3左右的结漏电防止层113。
在Si/Si1-XGeX层111及第1堆积氧化膜108上设有厚约30nm的腐蚀停止用第2堆积氧化膜112，在第2堆积氧化膜112上形成基极接合用开口部114及基极开口部118。而且、设有厚约150nm的P+多晶硅层115和第3堆积氧化膜117、P+多晶硅层115填埋基极接合用开口部114并延伸到第2堆积氧化膜112上。由所述Si/Si1-XGeX层111中除基极开口部118下方区域外的剩余部分和P+多晶硅层115构成外部基极116。
还有、P+多晶硅层115及第3堆积氧化膜117中位于第2堆积氧化膜112的基极开口部118上方的部分被开口，在P+多晶硅的侧面上形成厚约30nm的第4堆积氧化膜120，进一步、在第4堆积氧化膜120上设有由厚约100nm多晶硅组成的侧壁121。而且、设有N+多晶硅层129、它填埋基极开口部118并延伸到第3堆积氧化膜117上，N+多晶硅层129起到发射极引出电极的功能。所述第4堆积氧化膜120使P+多晶硅层115和N+多晶硅层129电气绝缘，与此同时、也阻止从P+多晶硅层115向N+多晶硅层129的杂质扩散。还有、第3堆积氧化膜117使P+多晶硅层115的上面与N+多晶硅层129绝缘。进一步、N+多晶硅层129和P+多晶硅层115的外侧面由侧壁123覆盖。
进一步，在集电极引出层107、P+多晶硅层115及N+多晶硅层129的表面上分别形成Ti硅化物层124。
还有、衬底全体被层间绝缘膜125覆盖，贯通层间绝缘膜125分别形成到达N+集电极引出层107、外部基极一部分的P+多晶硅层115及发射极引出电极的N+多晶硅层129上的Ti硅化物层124上的连接孔。而且、设置有填埋各连接孔的W针形接点126和与各W针形接点126连接并延伸到层间绝缘膜125上的金属布线127。
这里，图2(a)、(b)是将图1中的发射极·基极结区部分放大的剖面图、以及沿发射极·基极结附近剖面硼的浓度分布。如图2(a)所示、Si/Si1-XGeX层111顺序叠层设置Ge含量15％、未掺杂的厚约40nm的SiGe衬垫层151，下端Ge含量15％、上端为0的几乎连续变化的、含浓度为4×1018atoms·cm-3硼的、厚度为40nm的倾斜SiGe基极层152和部分掺杂硼的、厚约40nm的Si盖层153。而且，在Si盖层153中与N+多晶硅层129(发射极引出电极)相接的区域上由N+多晶硅层129高浓度磷的扩散形成N型发射极扩散层153a。在发射极扩散层153a上掺杂磷、磷的浓度分布是沿衬底的深度方向从1×1020atoms·cm-3到1×1017atoms·cm-3左右。
还有，如图2(b)所示在Si盖层153的上部掺杂有浓度为1×1018atoms·cm-3的硼，在Si盖层153的下部由于从倾斜SiGe基极层152的扩散掺杂有浓度约2×1018atoms·cm-3的硼。另一方面，在Si盖层153的中间部分几乎没有掺杂硼。而且、在发射极扩散层153a与包围它的周边层153b之间形成PN结，并在从第1耗尽层端到第2耗尽层端范围内形成耗尽层154、耗尽层154的第1耗尽层端和第2耗尽层端之间下挟持着它的治金学PN结面。这时，耗尽层154中接近第2堆积氧化膜112部分的形状与现有HBT耗尽层554(参照图12(a))的形状相比向中央一侧偏移。
这样、采用本发明的SiGe-HBT，如图2(a)所示、由于在Si盖层153的上部(第2堆积氧化膜112正下方向区域)掺杂了高浓度的硼，耗尽层154的宽度(从第1耗尽层端到第2耗尽层端的距离)、特别是在Si盖层153上部耗尽层的宽度缩小。其结果是在耗尽层154内载流子扩散、复合的量减少，复合电流减小。
图11(b)示出用后面将叙述的第3实施方式形成的本发明的HBT的基极电流、集电极电流对基极·发射极电压的依赖关系(Gummel特性)。在该图中、横轴表示基极·发射电压(V)、纵轴表示基极电流或者集电极电流(A)(对数值)。如该图所示、从低偏压到高偏压很宽的区域内基极电流特性线和集电极电流特性线维持良好的平行关系，它表明得到了线性度良好的HBT。
因此、采用本发明，如图2(a)所示、由于在Si盖层153的上部掺杂了较高浓度的硼，能够抑制耗尽层的扩展。其结果是能够抑制因在耗尽层内载流子复合引起的复合电流，改善(Gummel特性)，因而能够得到线性度良好的HBT。
还有，由于硼掺杂有可能减少在Si盖层153上端部与第2堆积氧化膜112的界面处的界面能级，界面能级的减少也能够对改善HBT的线性度做出贡献。在同质Si双极晶体管中、进行较高温度下的热处理(例如900℃)的退火能够容易的减少第2堆积氧化膜112与Si盖层153的界面能级，但是，在SiGe-HBT中、由于难于进行需要的高温热处理，用硼掺杂实现降低界面能级是一种理想的方法。而且、由于降低了界面能级密度就能减小上式中的复合几率U，就能更进一步减少复合电流。
此外，我们示出了上述各层厚度的典型值，根据HBT的种类和用途能够选用适当的厚度。
下面、就与为实现图1、图2(a)所示结构的制造方法相关的各实施方式进行说明。
第1实施方式
首先，参照图3(a)～图6(b)说明第1实施方式中HBT制造工程的基本流程。
首先、是图3(a)所示工程，在(001)面为主面的Si衬底100的上部一面掺杂N型杂质一面外延生长Si单晶层，或者在外延生长后进行高能离子注入形成深约1μm的N型反向阱(retrograde well)101。但是、也可以不进行外延生长，在Si衬底100的一部分上进行离子注入形成反向阱101。这时、由于Si衬底100表面附近区域将成为HBT的集电极层、将其N型杂质的浓度预先调整到1×1017atoms·cm-3左右。
其次、为了元件隔离、形成填埋氧化硅的浅沟103和深沟104，深沟104由未掺杂多晶硅膜105及包围它的氧化硅膜106构成。各沟槽103、104的深度分别是0.35μm和2μm左右。在Si衬底100内被浅沟103之间挟持的区域就成为集电极层102。还有、在Si衬底100内被浅沟103与集电极层102隔离的区域内、形成与集电极电极接触的N+集电极引出层107。
然后、采用标准的制造方法，形成CMOS器件各MISFET基本结构的各栅绝缘膜、栅电极、源、漏区域等，这些过程图中未示出。
再次，是图3(b)所示工程，用四乙氧基硅烷(TEOS)和氧在680℃下进行化学气相生长(CVD)、在晶片上形成厚约30nm的第1堆积氧化膜108，然后、用氟酸等的湿法腐蚀在第1堆积氧化膜108上形成宽度比有源区宽的集电极开口部110。也就是说、由于形成的集电极开口部110包含了浅沟103和Si衬底100表面部的边界、集电极开口部110的宽度比有源区的宽度要宽。集电极开口部110的宽度自身与现有HBT的大体相同，但是由于两浅沟103间隔比现有HBT的窄，其结果是集电极开口部110的宽度就比有源区的宽度宽。
再次、用氨水和过氧化氢水的混合液处理Si衬底100暴露在集电极开口部110中的部分，在这部分上形成厚约1nm的保护氧化膜，以这种状态将晶片放入UHV-CVD装置的腔室内。而且在放入后在氢气氛中进行热处理去除保护氧化膜，然后、在550℃的温度下，适当利用含乙硅烷(Si2H6)、锗烷(GeH4)、掺杂用的乙硼烷(B2H6)等的气体，用后面叙述的各实施方式的方法在Si衬底100暴露在集电极开口部110部分的表面上、外延生长厚约80nm的Si1-XGeX层。而且在形成Si1-XGeX层后、在连续供给腔室内的气体中停止供给锗烷，加之适当利用乙硼烷、在Si衬底100内在Si1-XGeX层上外延生长厚约40nm的Si层，由Si1-XGeX层和Si层形成Si/Si1-XGeX层111。
再次、是图4(a)所示的工程，在晶片上形成膜厚30nm的第2堆积氧化膜112构成腐蚀停止膜，然后、用设在第2堆积氧化膜112上的抗蚀剂掩膜Rel对第2堆积氧化膜112进行干法刻蚀使之图形化，形成基极接合用开口部114。这时、Si/Si1-XGeX层111的中央部被第2堆积氧化膜覆盖，在基极接合用开口部114处Si/Si1-XGeX层111的周边部和第1堆积氧化膜108的一部分暴露出来。其次、用在形成基极接合用开口部114时用过的抗蚀剂掩膜Rel进行硼(B)等P型杂质的离子注入形成跨越Si/Si1-XGeX层111及反向阱101表面部分的外部基极注入区Rii。这时、作为外部基极注入区域Rii的一部分，在反向阱101的表面部上形成了浓度为3×1017atoms·cm-3的结漏电防止层113。
再次，是图4(b)所示的工程，用CVD法在晶片上堆积1×1020atoms·cm-3以上高浓度掺杂、厚约150nm的P+多晶硅层115，接着、堆积厚约100nm的第3堆积氧化膜117。其次，用干法刻蚀法将第3堆积氧化膜117和P+多晶硅层115图形化，在第3堆积氧化膜117和P+多晶硅层115的中央部上形成到达第2堆积氧化膜112的基极开口部118。该基极开口部118比第2堆积氧化膜112的中央部小、基极开口部118不跨过基极接合用开口部114。由该工程形成由P+多晶硅层115和Si/Si1-XGeX层111除中央部外的其余部分构成的外部基极116。
再次、是图5(a)所示的工程，用CVD方法在晶片整个面上堆积厚约30nm的堆积氧化膜和厚约150nm的多晶硅膜。而且、用各向异性干法刻蚀将堆积氧化膜及多晶硅膜腐蚀，在P+多晶硅层115及第3堆积氧化膜117的侧面上形成侧壁121、侧壁121由挟持着第4堆积氧化膜120的多晶硅组成。其次、用氟酸等进行湿法腐蚀，除去第2堆积氧化膜112及第4堆积氧化膜120中暴露的部分。这时、在基极开口部118中、Si/Si1-XGeX层111上部的Si层暴露出来。还有、由于湿法腐蚀是各向同性腐蚀、第2堆积氧化膜112及第4堆积氧化膜120横向也被腐蚀，基极开口部118的尺寸就扩大了。也就是说、由这时湿法腐蚀的量决定基极开口的宽度。在该湿法腐蚀时、即使在第1堆积氧化膜108上付着有SiGe小岛111，由于Si衬底100中N+集电极引出层107等被P+多晶硅层115等覆盖、Si衬底100的表面并不暴露出来。
再次、是图5(b)所示的工程，堆积厚约250nm的N+多晶硅层129后、用干法刻蚀法将N+多晶硅层129图形化、形成发射极引出电极。这时、因为P+多晶硅层115的外侧未被图形化，在侧方上未形成由多晶硅组成的侧壁。还有、由于N+集电极引出层107等的表面没有因N+多晶硅129的过腐蚀而被腐蚀，所以在Si衬底100的表面上也没形成凹凸。
再次、是图6(a)所示工程，用干法刻蚀将第3堆积氧化膜117、P+多晶硅层115及第2堆积氧化膜112图形化，从而决定外部基极116的形状。
再次、是图6(b)所示的工程，在晶片上形成厚约120nm的堆积氧化膜后、进行干法刻蚀，在N+多晶硅层129和P+多晶硅层115的侧面上形成侧壁123。由这时的干法刻蚀(过腐蚀)将第1堆积氧化膜108暴露出的部分除去，使N+多晶硅层129、P+多晶硅层115及N+集电极引出层107的表面暴露出来。
进一步、为得到图1所示的结构，进行以下的处理。首先、用溅射法在晶片整个面上堆积厚约40nm的Ti膜，进行675℃、30秒的RTA(快速退火)，由此在N+多晶硅层129、P+多晶硅层115及N+集电极引出层107暴露部分的表面上形成Ti硅化物层124。然后、选择性的仅仅除去Ti膜未反应部分后，进行退火使Ti硅化物层124的晶体结构发生变化。
再次、在晶片整个面上形成层间绝缘膜125，贯通层间绝缘膜125形成到达N+多晶硅层129、P+多晶硅层115及N+集电极引出层107上的Ti硅化物层124的连接孔。而且、用W膜填埋各连接孔内形成W针形接点126后，在晶片整个面上堆积铝合金膜，将铝合金膜图形化，形成与各W针形接点126连接并延伸到层间绝缘膜125上的金属布线127。
由以上工程、就形成了具有图1所示结构的HBT，就是说、形成了具有由N型Si组成的集电极、由P+型Si1-XGeX组成的基极和由N+型Si组成的发射极的HBT。此外、Si/Si1-XGeX层111中的Si层由于从N+多晶硅层129的高浓度N型杂质(磷等)的扩散变成为N+型Si层。
再次、参照图7(a)、(b)就本实施方式中具有特点的Si/Si1-XGeX层111的形成工程作一说明。图7(a)、(b)是将所述制造工程中图3(b)所示工程的发射极·基极结区的结构放大的部分剖面图、以及沿其剖面硼的浓度分布图。
首先，用氨水和过氧化氢水的混合液处理Si衬底100暴露在集电极开口部中的部分，在这部分上形成厚约1nm左右的保护氧化膜，在这种状态下将晶片送入UHV-CVD装置的腔室内。而且、在将晶片送入腔室内后、在真空气氛下将晶片在850℃下加热2分钟，去除保护性氧化膜。其次、在腔室内使晶片温度降到550℃，乙硅烷(Si2H6)和锗烷(GeH4)的流量分别为0.02l/min和0.03l/min、压力为0.067Pa，在这种状态下维持2分40秒，在晶片上形成厚约40nm的未掺杂SiGe衬垫层151。这时、SiGe衬垫层151的生长速度约为15nm/min。
接着、继续维持腔室内的温度、压力以及乙硅烷(Si2H6)的流量、将浓度5％的氢稀释乙硼烷(B2H6)以流量4sccm导入腔室内。而且在4分钟内使锗烷(GeH4)的流量从0.03l/min连续变化到0l/min、外延生长厚度约40nm的倾斜SiGe基极层152、混晶Si1-XGeX中的Ge含量X从15％变到0％。这时，倾斜SiGe基极层152的平均生长速度是10nm/min、硼的浓度约为4×1018atoms·cm-3。
再次、维持腔室内的温度、压力及乙硅烷(Si2H6)的流量不变、不流通锗烷(GeH4)、停止氢稀释乙硼烷(B2H6)的供给，在这种状态下维持15分钟，外延生长厚约30nm的未掺杂Si层161。这时、未掺杂Si层161的生长速度约为2nm/min。
然后、再一次以流量0.001l/min向腔室内流通浓度5％的氢稀释乙硼烷(B2H6)，维持这种状态5分钟，外延生长厚约10nm的掺杂Si层162。这时、掺杂Si层162的生长速度约为2nm/min、硼浓度约为1×1018atom·cm-3。
所述工程完成后、由未掺杂Si层161和掺杂Si层162形成Si盖层153。还有、由SiGe衬垫底151、倾斜SiGe基极层152和Si盖层153形成Si/Si1-XGeX层111。
图7(b)示出在Si/Si1-XGeX层111刚形成后热处理前硼浓度的分布图。这种状态下、仅仅在倾斜SiGe基极层152和Si盖层153中的掺杂Si层162呈现出高浓度硼存在的陡峻的浓度分布图。
而且、由于以后各工程中有热处理加入，在倾斜SiGe基极层152和Si盖层153中的掺杂Si层162中掺杂的硼扩散，最终得到图2(b)所示的硼浓度分布图。
本实施方式中、在Si盖层形成时掺杂硼，它的特征是由in-situ掺杂进行CVD。而且、由于本实施方式中采用in-situ掺杂，能够以较高精度控制在Si盖层153上部掺杂的硼浓度。
第2实施方式
本实施方式中、基本的HBT制造工程的流程与第1实施方式中说明过的图2(a)～图6(b)所显示的一样。
本实施方式中、其特征是：图4(a)所示工程按以下方法进行。图8(a)、(b)是将所述制造工程中图4(a)所示工程中发射极·基极结区结构放大的部分剖面图、以及沿它的剖面硼的浓度分布图。
本实施方式中、按第1实施方式中已说明的方法进行处理，在集电极层102上形成厚约40nm的未掺杂SiGe衬垫层151和厚约40nm含硼浓度约为4×1018atoms·cm-3的倾斜SiGe基极层152。
其次、维持腔室内的温度、压力及乙硅烷(Si2H6)的流量与倾斜SiGe基极层152形成时一样，不再流通锗烷(GeH4)、停止氢稀释乙硼烷(B2H6)的供给，将这种状态维持20分钟，外延生长厚约40nm的Si盖层153。
再次、代替第1实施方式中的第2堆积氧化膜112、在Si盖层153上堆积由硼掺杂氧化硅膜(BSG膜)组成的第2堆积氧化膜171。这时、在常压CVD装置的腔室内，将晶片升温到400℃后、在常压下，通入流量为1.5l/min的四乙氧基硅烷(TEOS)、流量为1.5l/min的三乙氧基硼(TEB)、流量为7.5l/min的含85g/Nm3浓度臭氧的O2、流量为18.0l/min的N2，维持这种状态15秒，形成含3wt％硼的、厚约30nm的第2堆积氧化膜171。
图8(b)是显示这种情况下纵断面上硼的浓度分布图。这种状态下、虽然Si盖层153内没有掺杂硼，由于后工程中的热处理、第2堆积氧化膜171中的硼扩散到Si盖层153的上部，最终的得到图2(a)所示的硼浓度分布图。
然后、与图4(a)所示工程一样，在第2堆积氧化膜171上形成基极连接用开口部114，进行图4(b)～图6(b)所示工程，得到具有图1所示结构的HBT。
当然、在PNP双极晶体管中第2堆积氧化膜171应使用PSG膜。
采用本实施方式、能够用比较简单的工程在Si盖层153内掺杂硼。特别是它有可能降低Si盖层153的上端部中与第2堆积氧化膜112界面处的界面能级。
第3实施方式
本实施方式中基本的HBT制造工程的流程也与第1实施方式中已说明的与图2(a)～图6(b)所示一样。
本实施方式中的特点是图4(a)、(b)所示的工程按以下方法进行。图9(a)、(b)示出将所述制造工程中图4(a)、(b)所示的发射极·基极结区结构放大的部分剖面图、及沿剖面硼的浓度分布图。
本实施方式中、进行与第1实施方式说明的同样的处理，在集电极层102上形成厚约40nm的未掺杂SiGe衬垫层151，厚约40nm的含浓度4×1018atoms·cm-3硼的倾斜SiGe基极层152。
其次、维持腔室内的温度、压力及乙硅烷(Si2H6)的流量与形成倾斜SiGe基极层152时一样，不流通锗烷(GeH4)、停止氢稀释乙硼烷(B2H6)的供给、将这种状态维持20分钟，外延生长厚约40nm的Si盖层153。
再次、进行与第1实施方式几乎相同的处理，在晶片上形成第2堆积氧化膜112构成腐蚀停止层。这时、本实施方式中第2堆积氧化膜112的厚度为10nm。
再次、采用第1实施方式中说明过的处理、由第2堆积氧化膜112的图形化形成基极连接用开口部114，用在形成基极连接用开口部114时使用过的抗蚀剂掩膜进行硼(B)离子注入。
再次、如图4(b)所示工程中说明过的那样、用CVD法在晶片上堆积厚约150nm的P+多晶硅层115，本实施方式中P+多晶硅115中硼的浓度大于2×1020atoms·cm-3。这一硼浓度能够在堆积未掺杂多晶硅膜后，在加速电压约8keV、剂量约5×1015atoms s·cm-2的条件下在多晶硅膜上进行硼离子注入实现。但是，也可以在多晶硅膜堆积时进行in-situ掺杂。接着、进行与第1实施方式同样的处理、堆积第3堆积氧化硅膜117(参照图4(b))，由第3堆积氧化膜117和P+多晶硅层115的图形化进而形成基极开口部118，形成由P+多晶硅层115和除Si/Si1-XGeX层111中央部外的其它部分构成外部基极116(参照图4(b))。
图9(b)示出此时沿纵断面硼的浓度分布图。在这种状态下、虽然在Si盖层153内没有掺杂硼，仅仅在被第2堆积氧化膜112隔开的P+多晶硅层115(外部基极层116的一部分)内掺杂了高浓度硼，但是由于以后工程的热处理、P+多晶硅层115中的硼通过第2堆积氧化膜112扩散到Si盖层153的上部，最终得到图2(a)所示的硼浓度分布图。
然后、进行图5(a)～图6(b)所示的工程，得到具有图1结构的HBT。
采用本实施方式、由于是在形成了基极开口部118的状态下从P+多晶硅层115向Si盖层153的上部掺杂硼的，因而能够仅仅在除Si盖层153中基极开口部118正下方区域以外的区域导入硼，而基极开口部118正下方的区域正是发射极扩散层115a，这样、就不需要考虑与发射极扩散层153a内掺杂磷的浓度关系。因此、能够将Si盖层153上部硼的浓度调整到最理想的浓度，这是它的优点。
其他实施方式
在上述各实施方式中、我们就本发明适用于双多晶硅型HBT的情况作了说明，但是、本发明并不仅限于这样的实施方式，第1、第2实施方式也适用于单多晶硅型HBT。那种情况时、不设N+多晶硅层115，采用将Si/Si1-XGeX层111延伸到第1堆积氧化膜108上的结构，将第2堆积氧化膜112中包围基极开口部118部分以外的部分除去就可以。这时Si/Si1-XGeX层111中位在第1堆积氧化膜108上的部分不是单晶、而采用多晶结构，由于这一部分是作为外部基极功能的部分、简单的作为电阻的功能就可以，对作为HBT的工作和特性不产生不良的影响。
如图2(b)所示，通过扩散向Si盖层153的下部掺杂硼，在各实施方式中，也可通过in-situ掺杂向Si盖层153的下部掺杂硼。
此外、在所述各实施方式中，虽然是以NPN型HBT为例做了说明，本发明当然也适应于PNP型的HBT。那种情况时、HBT各部分的导电类型、HBT各部分掺杂杂质的导电类型需采用与所述各实施方式相反的导电类型。
还有、本发明的SiGe-HBT和Si-CMOS FET能够形成在同一Si衬底上，能够得到所谓的BiCMOS器件。
代替所述各实施方式中的SiGe衬垫层、倾斜SiGe基极层也可以设置SiGeC衬垫层、倾斜SiGeC基极层。
第1～第3实施方式中的Si/Si1-XGeX层111也可以延伸到第1堆积氧化膜108上。
结构的变形例
图1所示的结构中、用Si1-XGeX层(0≤X＜1＝构成基极层，也可以用Si1-X-yGeXCy层(0≤x，y＜1＝和Si1-yCy层(0≤y＜1＝代替Si1-XGeX层构成基极层。还有、发射极和集电极中至少某一个也可以由Si1-XGeX层、Si1-X-yGeXCy层或者Si1-yCy层构成。
图13是与用Si1-X-yGeXCy层代替基本结构中的Si1-XGeX层变形例相关的异质结双极晶体管(HBT)的剖面图。在这种变形例中HBT的结构与所述图1示出的HBT结构几乎相同，仅在以下几点不同。
在Si衬底100上面中暴露在集电极开口部110的部分上设有由掺杂P型杂质、厚约80nm的Si1-X-yGeXCy层和厚约40nm的Si膜叠层而成的Si/Si1-X-yGeXCy层211。该Si/Si1-X-yGeXCy层211用选择生长法仅仅形成在Si衬底100中暴露在集电极开口部110的部分上。而且、Si/Si1-X-yGeXCy层211的中央部(后面叙述的基极开口部118的下方区域)的下部起到内部基极219的功能。还有、Si/Si1-XGeXCy层211中央部的上部起到发射极层的功能。Si/Si1-XGeXCy层211的详细结构可以适用已经说明的第1～第3实施方式那样的杂质分布图。还有、用硼离子注入法形成跨越Si/Si1-XGeXCy层211及反向阱101表面部的外部基极注入区Rii。在Si/Si1-XGeXCy层211及第1堆积氧化膜108上设有厚约30nm的腐蚀停止用第2堆积氧化膜112，在第2堆积氧化膜112上形成基极连接用开口部114及基极开口部118。而且、设有填埋基极连接用开口部114并延伸到第2堆积氧化膜112上的厚约150nm的P+多晶硅层115和第3堆积氧化膜117。由所述Si/Si1-XGeXCy层211中除去基极开口部118下方区域的部分和P+多晶硅层115构成外部基极216。
图13中所示的其他部件因与图1所示的结构相同，付以与图1相同的符号、省略说明。制造工程中、代替第1～第3实施方式中Si1-XGeX层外延生长、进行Si/Si1-X-yGeXCy层的外延生长。
本发明的半导体装置被应用于搭载在电子机器上的双极晶体管等器件，特别是应用于处理高频信号的器件。

Claims (9)

1.(修改)一种双极晶体管，它具备：第1半导体层、第2半导体层、第3半导体层、绝缘膜、开口部和发射极引出电极；
所述第1半导体层设在衬底上、含有第1导电型杂质、构成集电极层，
所述第2半导体层设在所述第1半导体层上、含有第2导电型杂质、构成基极层，
所述第3半导体层设在所述第2半导体层上、由与所述第2半导体层禁带宽度不同的材料组成，
所述绝缘膜设置在所述第3半导体层上，开口部设置在所述绝缘膜上并到达所述第3半导体层，
发射极引出电极由导体材料构成、填埋所述绝缘膜开口部并与所述第3半导体层接触；
所述第3半导体层具有位于所述开口部下方的第1导电型发射极扩散层和位于该发射极扩散层侧方区域的周边层，
所述周边层包含第2导电型杂质，
包含在所述周边层的第2导电型杂质，以在所述周边层的上部为高浓度、在所述周边层的中央部为低浓度、在所述周边层的下部为高浓度的方式分布在所述周边层的内部。
2.根据权利要求1所述的双极晶体管、其特征在于：
所述绝缘膜由掺杂有第2导电型杂质的氧化硅膜构成，
所述第3半导体层上部中至少一部分上包含的第2导电型杂质是从所述绝缘膜扩散获得的。
3.(修改)根据权利要求1所述的双极晶体管、其特征在于：
该双极晶体管还具备多晶硅膜，它与位于所述第3半导体层中所述绝缘膜外方的部分相连接、而且、它设置得延伸到所述绝缘膜上、掺杂有第2导电型杂质、起到基极引出电极的功能。
至少在所述第3半导体层上部的一部分上含有的第2导电型杂质是从所述多晶硅膜通过所述绝缘膜扩散而得到的。
4.(修改)根据权利要求1所述双极晶体管，其特征在于：
所述第3半导体层的发射极扩散层中的第1导电型杂质是从所述发射极引出电极扩散得到的。
5.(修改)根据权利要求1所述双极晶体管，其特征在于：
所述衬底是硅衬底，
所述第1半导体层是Si层，
所述第2半导体层是SiGe层或者SiGeC层，
所述第3半导体层是Si层。
6.(修改)一种双极晶体管的制造方法，它包含以下工程：
(a)在第1半导体层上形成第2半导体层的工程，第1半导体层设在衬底上、含第1导电型杂质、构成集电极层，第2半导体层含第2导电型杂质、构成基极层；
(b)在所述第2半导体层上用外延生长法形成第3半导体层的工程，第3半导体层由与所述第2半导体层禁带宽度不同的材料构成、至少在它的上部含有第2导电型杂质；
(c)在所述工程(b)后、在衬底上堆积绝缘膜的工程；
(d)在所述绝缘膜上形成到达所述第3半导体层开口部的工程；
(e)在所述第3半导体层中位于所述开口部下方的区域内，导入第1导电型杂质、形成发射极扩散层的工程，
通过所述工程(c)之后的处理，在所述第3半导体层中所述发射极扩散层的侧方掺杂第2导电型杂质，而形成周边层，
包含在所述周边层的第2导电型杂质，以在所述周边层的上部为高浓度、在所述周边层的中央部为低浓度、在所述周边层的下部为高浓度的方式分布在所述周边层的内部。
7.(修改)一种双极晶体管的制造方法，其特征在于：
它包含以下工程：
(a)在第1半导体层上形成第2半导体层的工程，第1半导体层设在衬底上、包含第1导电型杂质、构成集电极层，第2半导体层含第2导电型杂质、构成基极层；
(b)在所述第2半导体层上用外延生长法形成第3半导体层的工程，第3半导体层由与所述第2半导体层禁带宽度不同的材料组成；
(c)在所述工程(b)后、在衬底上堆积含第2导电型杂质绝缘膜的工程；
(d)在所述绝缘膜上形成到达所述第3半导体层开口部的工程；
(e)在所述第3半导体层中位于所述开口部下方的区域内、导入第1导电型杂质形成发射极扩散层的工程；
由所述工程(c)后的处理，从所述绝缘膜在所述第3半导体层的上部掺杂第2导电型杂质，在所述发射极扩散层的侧方形成周边层，
包含在所述周边层的第2导电型杂质，以在所述周边层的上部为高浓度、在所述周边层的中央部为低浓度、在所述周边层的下部为高浓度的方式分布在所述周边层的内部。
8.(修改)一种双极晶体管的制造方法，其特征在于：
它包含以下工程：
(a)在第1半导体层上形成第2半导体层的工程，第1半导体层设在衬底上、包含第1导电型杂质、构成集电极层，第2半导体层含第2导电型杂质、构成基极层；
(b)在所述第2半导体层上用外延生长法形成第3半体导体层的工程，第3半导体层由与所述第2半导体层禁带宽度不同的材料组成；
(c)在所述工程(b)后、在衬底上堆积绝缘膜的工程；
(d)在衬底上堆积含第2导电型杂质导体膜后、在该导体膜上形成达到所述绝缘膜的开口部的工程；
(e)形成覆盖所述第1导体膜开口部的侧面、由绝缘材料组成的侧壁的工程；
(f)在所述工程(e)后、在所述绝缘膜上形成到达所述第3半导体层的开口部的工程；
(g)在所述第3半导体层中位于所述开口部下方的区域内导入第1导电型杂质、形成发射极扩散层的工程；
由所述工程(d)后的处理、通过所述绝缘膜从所述导电膜在所述第3半导体层的上部掺杂第2导电型杂质，在所述发射极扩散层的侧方形成周边层，
包含在所述周边层的第2导电型杂质，以在所述周边层的上部为高浓度、在所述周边层的中央部为低浓度、在所述周边层的下部为高浓度的方式分布在所述周边层的内部。
9.根据权利要求8所述的双极晶体管制造方法，其特征在于：
该方法还包括在所述工程(f)后、所述工程(g)前，在衬底上堆积与所述导体膜不同的导体膜后、将该不同的导体膜图形化、形成填埋所述绝缘膜开口部并延伸到所述绝缘膜上、含第1导电型杂质的发射极引出电极的工程。
CNB018013724A 2000-05-23 2001-05-23 双极晶体管及其制造方法 Expired - Fee Related CN1224109C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP151044/2000 2000-05-23
JP151044/00 2000-05-23
JP2000151044A JP2001332563A (ja) 2000-05-23 2000-05-23 バイポーラトランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
CN1398432A CN1398432A (zh) 2003-02-19
CN1224109C true CN1224109C (zh) 2005-10-19

Family

ID=18656664

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018013724A Expired - Fee Related CN1224109C (zh) 2000-05-23 2001-05-23 双极晶体管及其制造方法

Country Status (6)

Country Link
US (2) US6828602B2 (zh)
EP (1) EP1263052A2 (zh)
JP (1) JP2001332563A (zh)
KR (1) KR20020019560A (zh)
CN (1) CN1224109C (zh)
WO (1) WO2001091162A2 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10160511A1 (de) * 2001-11-30 2003-06-12 Ihp Gmbh Bipolarer Transistor
DE10164176B4 (de) 2001-12-27 2007-12-27 Austriamicrosystems Ag Bipolartransistor
US6670654B2 (en) 2002-01-09 2003-12-30 International Business Machines Corporation Silicon germanium heterojunction bipolar transistor with carbon incorporation
KR100460201B1 (ko) * 2002-04-08 2004-12-08 한국전자통신연구원 ＳｉＧｅ/Ｓｉ 이종 접합 전계 효과 트랜지스터 제조용 기판의 형성 방법
JP4391069B2 (ja) * 2002-04-30 2009-12-24 富士通マイクロエレクトロニクス株式会社 ヘテロバイポーラトランジスタおよびその製造方法
US6699765B1 (en) * 2002-08-29 2004-03-02 Micrel, Inc. Method of fabricating a bipolar transistor using selective epitaxially grown SiGe base layer
JP2004111852A (ja) * 2002-09-20 2004-04-08 Fujitsu Ltd 半導体装置及びその製造方法
JP3643100B2 (ja) 2002-10-04 2005-04-27 松下電器産業株式会社 半導体装置
JP3507830B1 (ja) 2002-10-04 2004-03-15 松下電器産業株式会社 半導体装置
JP3891299B2 (ja) * 2003-05-06 2007-03-14 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、半導体デバイス、電子機器
KR100546332B1 (ko) * 2003-06-13 2006-01-26 삼성전자주식회사 바이폴라 접합 트랜지스터 및 그 제조 방법
US7038298B2 (en) * 2003-06-24 2006-05-02 International Business Machines Corporation High fT and fmax bipolar transistor and method of making same
US6960820B2 (en) 2003-07-01 2005-11-01 International Business Machines Corporation Bipolar transistor self-alignment with raised extrinsic base extension and methods of forming same
US7262484B2 (en) * 2005-05-09 2007-08-28 International Business Machines Corporation Structure and method for performance improvement in vertical bipolar transistors
US7342293B2 (en) * 2005-12-05 2008-03-11 International Business Machines Corporation Bipolar junction transistors (BJTS) with second shallow trench isolation (STI) regions, and methods for forming same
US7585740B2 (en) * 2006-03-14 2009-09-08 International Business Machines Corporation Fully silicided extrinsic base transistor
JP2007250903A (ja) 2006-03-16 2007-09-27 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタおよびその製造方法
US7678667B2 (en) * 2007-06-20 2010-03-16 Silverbrook Research Pty Ltd Method of bonding MEMS integrated circuits
CN101459076B (zh) * 2007-12-13 2011-02-02 上海华虹Nec电子有限公司 SiGe HBT晶体管的制备方法
CN102064190B (zh) * 2009-11-18 2012-07-11 上海华虹Nec电子有限公司 SiGe BiCMOS工艺中的SiGe PNP双极晶体管
CN102087977B (zh) 2009-12-04 2012-04-18 无锡华润上华半导体有限公司 垂直npn晶体管及其制造方法
CN102097465B (zh) * 2009-12-15 2012-11-07 上海华虹Nec电子有限公司 BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
CN102110709B (zh) * 2009-12-24 2012-08-01 上海华虹Nec电子有限公司 BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
IT1401755B1 (it) * 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato a conduzione verticale e relativo metodo di fabbricazione.
IT1401756B1 (it) 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato con struttura di terminazione di bordo e relativo metodo di fabbricazione.
IT1401754B1 (it) 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato e relativo metodo di fabbricazione.
CN102403344B (zh) * 2010-09-10 2013-09-11 上海华虹Nec电子有限公司 锗硅BiCMOS工艺中的寄生PNP双极晶体管
US8492794B2 (en) * 2011-03-15 2013-07-23 International Business Machines Corporation Vertical polysilicon-germanium heterojunction bipolar transistor
DE102011108334B4 (de) 2011-07-25 2016-05-25 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren zum Erhöhen der Zuverlässigkeit von Bipolartransistoren unter Hochspannungsbedingungen
CN103107087B (zh) * 2011-11-09 2015-10-14 上海华虹宏力半导体制造有限公司 与锗硅异质结npn三极管集成的pnp三极管的制造方法
US8716096B2 (en) 2011-12-13 2014-05-06 International Business Machines Corporation Self-aligned emitter-base in advanced BiCMOS technology
CN102766908B (zh) * 2012-07-25 2016-02-24 苏州阿特斯阳光电力科技有限公司 晶体硅太阳能电池的硼扩散方法
US10006365B2 (en) 2015-06-30 2018-06-26 General Electric Company Air supply and conditioning system for a gas turbine
CN107887430A (zh) * 2017-11-09 2018-04-06 重庆邮电大学 衬底施加单轴应力的硅锗异质结双极晶体管及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761641A (en) * 1983-01-21 1988-08-02 Vidcom Rentservice B.V. Information display system
JP2600485B2 (ja) * 1990-11-28 1997-04-16 日本電気株式会社 半導体装置
JPH05102177A (ja) * 1991-10-02 1993-04-23 Hitachi Ltd 半導体集積回路装置及びこれを用いた電子計算機
JPH05182980A (ja) 1992-01-07 1993-07-23 Toshiba Corp ヘテロ接合バイポーラトランジスタ
JP2582519B2 (ja) * 1992-07-13 1997-02-19 インターナショナル・ビジネス・マシーンズ・コーポレイション バイポーラ・トランジスタおよびその製造方法
GB9315448D0 (en) * 1993-07-26 1993-09-08 Rank Xerox Ltd Recording and retrieval of information relevant to the activities of a user
JP2551364B2 (ja) * 1993-11-26 1996-11-06 日本電気株式会社 半導体装置
JP2746225B2 (ja) 1995-10-16 1998-05-06 日本電気株式会社 半導体装置及びその製造方法
EP0818829A1 (en) * 1996-07-12 1998-01-14 Hitachi, Ltd. Bipolar transistor and method of fabricating it
JPH11102177A (ja) 1997-09-25 1999-04-13 Canon Inc 書体データ作成装置と書体データの作成方法、及び記憶媒体
JP3301390B2 (ja) 1998-08-13 2002-07-15 日本電気株式会社 ヘテロ接合バイポーラトランジスタを備えた半導体装置およびその製造方法
US6954859B1 (en) * 1999-10-08 2005-10-11 Axcess, Inc. Networked digital security system and methods
US20030058111A1 (en) * 2001-09-27 2003-03-27 Koninklijke Philips Electronics N.V. Computer vision based elderly care monitoring system
US7436887B2 (en) * 2002-02-06 2008-10-14 Playtex Products, Inc. Method and apparatus for video frame sequence-based object tracking
US20080129495A1 (en) * 2002-10-28 2008-06-05 Hitt Dale K Wireless sensor system for environmental monitoring and control
US20060018516A1 (en) * 2004-07-22 2006-01-26 Masoud Osama T Monitoring activity using video information

Also Published As

Publication number Publication date
CN1398432A (zh) 2003-02-19
US6939772B2 (en) 2005-09-06
US20030006484A1 (en) 2003-01-09
US20040251473A1 (en) 2004-12-16
EP1263052A2 (en) 2002-12-04
WO2001091162A3 (fr) 2002-07-04
WO2001091162A2 (fr) 2001-11-29
US6828602B2 (en) 2004-12-07
KR20020019560A (ko) 2002-03-12
JP2001332563A (ja) 2001-11-30

Similar Documents

Publication Publication Date Title
CN1224109C (zh) 双极晶体管及其制造方法
CN1225797C (zh) 半导体器件及其制备方法
CN1215569C (zh) 半导体器件及其制造方法
CN102117827B (zh) BiCMOS工艺中的寄生垂直型PNP器件
CN1225796C (zh) 双载子晶体管及其制造方法
CN1222986C (zh) 半导体装置的制造方法和半导体装置
CN1159768C (zh) 横型异质结双极三极管及其制造方法
CN1240131C (zh) 半导体装置及其制造方法
CN1253946C (zh) 半导体装置及其制造方法
CN1161842C (zh) 带有微波双极晶体管的半导体器件
CN1717793A (zh) 用于生产双极晶体管的方法
CN1303696C (zh) Ac性能改进的高电压npn双极型器件的生产方法
CN1790636A (zh) 用于制造半导体对象的方法以及半导体对象
CN1435896A (zh) 半导体装置和半导体装置的制造方法
CN1012774B (zh) 利用cmos工艺制造双极型晶体管
CN1210813C (zh) 半导体器件和其制造方法
JP2005510867A (ja) 半導体デバイスおよび該半導体デバイスの製造方法
US7091578B2 (en) Bipolar junction transistors and methods of manufacturing the same
CN1828929A (zh) 双极性晶体管及相关的制造方法
US7368361B2 (en) Bipolar junction transistors and method of manufacturing the same
US6806159B2 (en) Method for manufacturing a semiconductor device with sinker contact region
CN1020026C (zh) 双极型晶体管的集成制造工艺
CN1122303C (zh) 半导体器件的制造方法
US6847063B2 (en) Semiconductor device
CN1601754A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051019

Termination date: 20100523