CN1161842C - 带有微波双极晶体管的半导体器件 - Google Patents

Abstract

带有双极晶体管的半导体器件，可减少基极连接层和集电区之间的寄生电容；包括：具有主表面的半导体衬底，形成在衬底中的集电区、基区和发射区，形成在衬底主表面上并与集电区重叠的第一介电层，形成在第一介电层上并施加有特定电势的导电层，形成以覆盖导电层的第二介电层，形成在第二介电层上并与基区电连接的基极连接层，以及与基极连接层电连接的基极。发射区、基区和集电区构成双极晶体管，导电层与发射区电连接。导电层作为屏蔽电极，利用法拉第屏蔽效应，防止了在集电区和基极连接层之间产生寄生电容。

Description

带有微波双极晶体管的半导体器件

技术领域

本发明涉及半导体器件，特别涉及带有能在微波区工作的双极晶体管的半导体器件，其晶体管寄生电容被减少。

背景技术

一般情况下，在频率f为几百MHz或更高的高频率(HF)工作的双极晶体管的功率增益|s_21e|²用下列等式(1)表示，其中这种双极晶体管被称为微波双极晶体管。

$|s_{21e}{|}^2=(\frac{{2Z}_0}{r_b^{\′}+r_e+Z_0}\·\frac{2\mathrm{\π}{f}_T}{2\mathrm{\πf}(1+2\mathrm{\π}{f}_T\·C_{\mathrm{CB}}\·Z_0)})---\left(1\right)$

在等式(1)中，Z₀是特性阻抗，f_T是截止或过渡频率，γ_b是基极电阻，γ_e是发射极电阻，C_CB是集电极—基极电容。

从等式(1)看出，功率增益|s_21e|²很大程序上依赖于集电极—基极电容C_CB。这样，借助于减少集电极—基极电容C_CB以增加功率增益|s_21e|²，已经研制了并公开了一些改进的晶体管结构。

图1表示常规被改进的晶体管结构的第一例子，它是日本未审查专利公报No.2-246223在1990年公开的。

如图1所示，在半导体衬底132上，选择形成场氧化物133，从而在衬底132的表面区域内确定器件区域。本征(intrinsic)基极区134形成在衬底132的器件区域内。发射区136形成在衬底132的器件区域内，并被本征基极区134包围。

发射极接触层146形成在二氧化硅(SiO₂)层140上，并与发射区136电气连接。发射极145形成在发射极接触层146上，并穿过发射极接触层146与发射区136电气连接。

非本征(extrinsic)基极区135形成在衬底132的器件区域内，从而与本征基极区134接触。从图1中看出，非本征基极区135只位于本征基极区134的一侧(即图1中的右侧)。非本征基极区135穿过形成在场氧化区133上的基极连接层139与基极144电气连接。

在相对非本征基极区135的本征基极区134的相对侧，高电阻率层141形成在场氧化区133上，从而与衬底132的器件区域接触。

SiO₂层140形成在场氧化区133上，从而与衬底132的器件区域接触。发射极接触层146和基极144形成在SiO₂层140上。

如上所述，如图1所示的常规双极晶体管具有所谓的“单基极结构”，因此，与在本征基极区134的两侧提供非本征基极区135的情况相比，基极—集电极结的电容减少了。

但是，在图1所示常规双极晶体管中，因为所形成的基极连接层139穿过氧化区133在作为集电区的衬底132的器件区域上延伸，所以在基极连接层139和衬底132之间依然存在寄生电容。这个寄生电容将会带来在HF区中功率增益|s_21e|²降低的问题。

图2表示常规被改进的晶体管结构的第二例子，它是日本未审查专利公报No.6-342801在1994年公开的。

如图2所示，在硅衬底151上选择形成场氧化区153，从而在衬底151的表面区域内确定器件区域。沟道截断区161形成在场氧化区153的下面。衬底151的器件区域作为集电区152a和集电极连接区152b。

基区154和发射区156形成在衬底151的器件区域内。基区154位于集电区152a上，而发射区156被基区154包围。

集电极连接区152b通过由多晶硅制成的集电极接触层168与集电极167电气相连。发射区156穿过由多晶硅制成的发射极接触层166与发射极165电气相连。基区154穿过由多晶硅制成的基极连接层159与基极164电气相连。基极连接层159形成在厚的场氧化区153上。

如图所述，在图2所示常规双极晶体管中，基区154与在厚氧化区153上延伸的基极连接层159横向接触和电连接，因此，基区154的尺寸能被减小。结果，在器件区域内的集电极—基极结的电容降低了。

但是，由于所形成的基极连接层159在集电区152a和连接区152b上延伸，因此在基极连接层159和集电区152a和集电极连接区152b之间会产生寄生电容。这个寄生电容将会引起上述同样的问题。

图3表示常规被改进的晶体管结构的第三例子，它是日本未审查专利公报No.5-136434在19934年公开的。

如图3所示，基区174形成在作为集电区的n-型外延层172中。发射区176形成在外延层172中，从而被基区174包围。集电极连接区177形成在外延层172中。

介电层173形成在外延层172上。集电极181形成在介电层173上，从而与集电极连接区177接触并电气连接。导电层178形成在介电层173上，从而与发射区176接触并电气连接。

层间介电层175形成在导电层178上。发射极182形成在层间介电层175上，从而与导电层178接触并电连接。这样，发射极182穿过导电层178与发射区16电连接。

用于一个或多个信号的布线层183形成在层间介电层175上，从而与其下面的导电层178叠置。

如上所述，在图3所示常规双极晶体管中，在基区174保持电开路时，该晶体管被用作集电极—发射极(C-E)二极管。与发射区176电连接的导电层178位于介电层173上，同时，布线层183通过层间介电层175与导电层178叠加在一起。这样，在布线层183和基区174之间就会产生寄生电容。

从上面说明清楚看出，图3所示常规双极晶体管不具有降低集电极—基极电容C_CB的结构。

图4表示常规被改进的晶体管结构的第四例子，它是日本未审查实用新型公报No.2-98632在1990年公开的。

如图4所示，n型集电区192形成在硅衬底191上。在集电区192中，形成p型基区194、p^-型区195、n型发射区196和n⁺型区189。基区194与p^-型区195接触。

SiO₂层193形成在集电区192上。导电层197形成在SiO₂层193上，从而与n⁺型区189接触并电连接。形成层间介电层198，以覆盖导电层197。

基极连接层199形成在层间介电层198上，从而与基区194接触并电连接。基极连接层199与其下的导电层197叠在一起，结果，在基极区和集电区194和192之间形成有意的寄生电容。

在图4所示常规晶体管结构中，由于所形成的导电层197穿过SiO₂层193在集电区192上延伸，所以在导电层197和集电区192之间将会产生寄生电容。这个寄生电容将引起上述同样的问题。

发明内容

因而，本发明的目的是提供带有双极晶体管的半导体器件，其在基极连接层和集电区之间的寄生电容降低了。

本发明的另一目的是提供带有双极晶体管的半导体器件，其增加了在HF频率范围内功率增益。

上述目的以及其它未具体说明的目的对本领域技术人员来说，从下面的描述中很易理解。

根据本发明的半导体器件是由下列部分构成：具有主表面的半导体衬底，形成在衬底中的集电区，形成在衬底中的基区，形成在衬底中的发射区，形成在衬底主表面上从而与集电区重叠在一起的第一介电层，形成在所述第一绝缘层上并施加有特定电势的导电层，所形成的覆盖导电层的第二介电层，形成在第二介电层上并与基区电连接的基极连接层，以及与基极连接层电连接的基极，其中，发射区、基区、和集电区构成双极晶体管，导电层与发射区电连接，导电层作为屏蔽电极，它利用法拉第屏蔽效应防止在集电区和基极连接层之间产生寄生电容，由此降低集电极—基极电容。

导电层与发射区电连接的优点是，不需要用于给导电层施加特定电势的布线。

根据本发明的半导体器件，由于法拉第屏蔽效应防止了集电区和基极连接层之间产生寄生电容。因此，在基极连接层和集电区之间的寄生电容降低了或消除了。这意味着，在HF频率范围内的双极晶体管的功率增益增加了。

在根据本发明半导体器件的优选实施例中，基区由作为本征基极的第一部分和作为非本征基极的第二部分构成。第二部分与第一部分的整个侧面接触。基极连接层与基区的第二部分电连接。基极连接层包围基区的第一部分。发射区和集电区与基区的第一部分接触。

这种情况下，本发明具有很多优点。

在根据本发明半导体器件的另一优选实施例中，所形成的基区的第二部分包围基区的第一部分。

此时，具有另一优点：基区的电阻降低了。

在根据本发明半导体器件的再一优选实施例中，基极连接层除了与基极/发射极窗口相邻部分(neighborhood)外，基极连接层完全叠加在导电层上。基极/发射极窗口是由基极连接层的内端面形成。基区的邻近部分包围基区。

此时，有效地利用了法拉第屏蔽效应。

基区的邻近部分最好宽度L等于或大于1μm。这是因为有效地利用法拉第屏蔽效应。

基极连接层最好是由多晶硅或金属硅化物制成，例如：钨(W)、钛(Ti)或铂—铑(Pt-Rh)合金的硅化物。

导电层最好是由多晶硅或金属硅化物制成，例如：钨(W)、钛(Ti)或铂—铑(Pt-Rh)合金的硅化物。

第一介电层是由硅氧化物(SiNx)、硅氮化物(SiNx)或硅氧化物(SiNx)和硅氮化物(SiNx)的组合物制成。

附图说明

为了表明本发明可以实施，下面参照附图说明本发明。

图1是第一常规半导体器件的部分截面图；

图2是第二常规半导体器件的部分截面图；

图3是第三常规半导体器件的部分截面图；

图4是第四常规半导体器件的部分截面图；

图5是根据本发明的半导体器件的部分截面图，示意地表示本发明的原理；

图6是根据本发明的第一实施例的半导体器件的部分平面图；

图7是根据本发明第一实施例的半导体器件沿着图6中线VII-VII截取的部分截面图；

图8是根据本发明第一实施例的半导体器件沿着图6中线VIII-VIII截取的部分截面图；

图9A到9G是分别表示根据图6到8的第一实施例半导体器件的制造方法的部分截面图；

图10是表示根据图6到8的第一实施例和常规半导体器件在HF范围内功率增益相对于集电极电流的关系曲线；

图11是根据本发明第二实施例的半导体器件沿着与图6中线VII-VII同样截取的部分截面图；

图12是根据本发明第二实施例的半导体器件沿着与图6中线VIII-VIII同样截取的部分截面图；

图13是根据本发明第三实施例半导体器件的部分平面图；

图14是根据图13的第三实施例的半导体器件沿着图13中线XIV-XIV截取的部分截面图；

图15是根据图13的第三实施例的半导体器件沿着图13中线XV-XV截取的部分截面图。

具体实施方式

下面参照附图，详细说明本发明的优选实施例。

如图5所示，在单晶硅衬底1的主表面上形成由SiO₂制成的隔离氧化物3。作为屏蔽电极的导电层7形成在衬底1的主表面上。由SiO₂构成的介电层8形成在导电层7上。在介电层8上形成基极连接层9。在介电层8上形成由SiO₂构成的介电层11，从而覆盖基极连接层9。在介电层11上形成发射极15。通过穿透介电层11和8的接触孔，发射极15与导电层或屏蔽电极7接触并电连接。

根据本发明的半导体器件，如上所述，导电层7与发射极15电连接，所以在发射极的电势总是施加给导电层7。这样，导电层7就作为提供在衬底1和基极连接层9之间的法拉第屏蔽或法拉第层。

结果，由于法拉第屏蔽效应，就防止了衬底1(作为集电区)和基极连接层9之间产生寄生电容。

图6到8表示根据本发明第一实施例的半导体器件。

如图7和8清晰所示，在n型单晶Si基底1A上形成n型单晶硅(Si)外延层2，由此形成n型单晶Si衬底1。用锑(Sb)以1×10¹⁸cm^-3的掺杂浓度掺杂n型基底1A。用磷(P)以1×10¹⁵cm^-3的掺杂浓度掺杂n型外延层2。

在Si基底1A上形成由SiO₂构成且厚度约为1μm的隔离氧化物3，从而构图的外延层2。厚度为1μm被构图的外延层2作为npn型双极晶体管的n型集电区2。集电区2完全被掩埋在隔离氧化物3中。

在n型外延层2中形成用砷(As)以1×10²⁰cm^-3掺杂浓度掺杂的n型发射区6，发射区6具有矩形平面形状，如图6所示。

具有最高掺杂浓度1×10¹⁸cm^-3的p型本征基区4形成在n型外延层2中。本征基区4与发射区6的底表面和侧表面接触。本征基区4具有比发射区6稍大的矩形平面形状，如图6所示。

在n型外延层2中形成P⁺型非本征基区5，从而包围本征基区4。非本征基区5具有矩形环状平面形，且与本征基区4的整个侧面接触。

选择形成P型掩埋多晶硅层12，以被掩埋在隔离氧化物3中，并位于非本征基区5上。多晶硅层12具有与非本征基区5同样的矩形环状平面形。换句话说，多晶硅层12完全与非本征基区5重叠在一起。

多晶硅层12的顶部与叠在上面的基极连接层9的内端接触，由此通过的多晶硅层12，使基极连接层9与非本征基区5电连接。基极连接层9的外端与基极14接触并电连接。

基极连接层9的厚度为200nm，且由用硼(B)以1×10¹⁹cm^-3的掺杂浓度掺杂的P型的多晶硅构成。基极连接层9具有矩形平面形状。基极连接层9的内端形成矩形基极/发射极窗口23，通过窗口23，发射区6和本征基区4显露出来。

作为屏蔽电极的导电层7形成在隔离氧化物3上，并位于基极连接层9下面。导电层7具有矩形平面形状，从而覆盖剩余外延层2。此外，导电层7具有矩形窗口7a，通过窗口7a，暴露发射区6和本征和非本征基区4。导电层7的厚度为100nm，且由用砷(AS)以1×10²⁰cm^-3的掺杂浓度掺杂的n型多晶硅构成。

在隔离氧化物3上形成厚度为100nm的SiO₂层，以覆盖导电层7。SiO₂层8电绝缘导电层7和基极连接层9。SiO₂可以是由硅氮化物(SiNx)构成，或者可以具有SiO₂分层和SiNx分层的两层结构。

用厚度为120nm的硅氮化物(SiNx)覆盖掩埋多晶硅层12和基极连接层9的内端。位于本征基区4上的SiNx层13使掩埋多晶硅层12和基极连接层9与发射极接触层16电绝缘。

发射极接触层16位于发射区6上并与之电连接。发射极接触层16由n型多晶硅构成。发射极接触层16通过厚度为100nm的SiNx层10与基极连接层9电绝缘。形成的SiNx层10覆盖基极连接层9。通过由SiNx层13形成的接触孔18，发射极接触层16与发射区6接触。

形成的SiO₂层覆盖SiNx层10，基极连接层9和发射极接触层16。SiO₂层11的厚度为400nm。

通过穿透SiO₂层11和SiNx层10的接触孔，基极14与基极连接层9接触并电连接。

通过穿透SiO₂层11的接触孔19，发射极15与发射极接触层16接触并电连接。发射极15的平面形状类似于字母“T”，如图6所示。这样，发射极15不仅与发射极接触层16而且与作为屏蔽电极的导电层7通过穿透SiO₂层11和8的接触孔20接触并电连接。

导电层7的矩形内端与基极连接层9横向隔开长度L，这里L是0.8到1μm。除了具有宽度L的矩形环状面积外，基极连接层9完全与导电层7叠在一起。换言之，除了与基极/发射极窗口23邻近的基极连接层9的邻近部分外，基极连接层9完全覆盖导电层7。

下面参照图9A到9G，说明根据第一实施例的半导体器件的制造方法。

首先，利用低压化学汽相淀积(LPCD)工艺在n型单晶Si基底1A上生长n型单晶硅Si外延层2，由此提供n型单晶Si衬底1，如图9A所示。

然后，利用LPCVD工艺在外延层2上形成厚度为120nm的SiNx层(未示出)。利用光刻和腐蚀处理构图SiNx层，由此选择去掉一部分SiNx层，此外确定器件区域。

再然后，使用已图形化的SiNx层作掩模，利用压力一氧化处理氧化外延层2。这样，如图9B所示，在基底1A上选择形成厚度约为1μm的SiO₂层3。剩余外延层2的顶部在此处理中稍微被氧化，结果，该层2的顶部也用SiO₂层3覆盖。这个阶段的状态，如图9B所示。剩余外延层2的厚度为1μm。

利用LPCCD处理在SiO₂层3上形成多晶硅层(未示出)，然后在30keV的加速能量条件下，利用离子注入工艺，用砷(As)以2×10¹⁶cm^-3的剂量掺杂多晶硅层。使用通过光刻处理的已构图的光刻胶膜21作掩模，利用干法腐蚀构图这样形成的n型多晶硅层，由此形成作为屏蔽电极的导电层7，如图9C所示。导电层7具有矩形窗口7a。然后去掉光刻胶膜21。

接下来，利用LPCVD工艺在SiO₂层上淀积厚度为100nm的SiO₂层8，从而覆盖导电层7。利用LPCVD工艺在SiO₂层8上淀积厚度为200nm的多晶硅层(未示出)，然后对其利用离子注入工艺，在20keV的加速能量下，用硼(B)以5×10¹⁵cm^-2的剂量掺杂，由此在SiO₂层8上形成P型多晶硅基极连接层9。利用LPCVD工艺在基极连接层9上形成厚度为100nm的SiNx层10。

在SiNx层10上形成光刻胶膜21，并利用光刻工艺构图。用已构图的光刻胶膜21作掩模，利用活性离子腐蚀(RIE)处理选择去掉SiNx层10、基极连接层9和SiO₂层8，从而形成穿透这些层10、9和8的基极/发射极窗口23。这个阶段的状态如图9D所示。然后去掉光刻胶膜22。

此外，通过基极/发射极窗口23，和位于下面的隔离氧化物3，在25kev的加速能量下，以5×10¹³cm^-2的剂量，将2氟化硼离子(BF₂ ⁺)选择注入到n型外延层2中。然后对离子注入外延层2进行用于激活的退火处理，由此在外延层2中形成形成本征(有源的)基区4，如图9E所示。

使用氟化氨(NH₄F)和氢氟酸(HF)的混合物，利用湿法腐蚀处理一定时间，选择去掉SiO₂层3和8。这样，SiO₂层3和8被横向腐蚀250nm的长度，由此在剩余外延层2上形成中空间隔或空间24，如图9F所示。

这之后，利用LPCVD工艺，在SiNx层10上生长厚度为70nm的多晶硅层(未示出)，以覆盖基极/发射极窗口23。这样生长的多晶硅层利用RIE处理深腐蚀，由此在间隔或空间24内形成掩埋多晶硅层12。这个阶段的状态如图9F所示。

利用LPCVD工艺在SiNx层10上形成SiNx层(未示出)，然后对其深蚀刻，由此形成覆盖基极/发射极窗口23的内壁的SiNx层13，如图9G所示。

在SiNx层10上生长厚度为200nm的多晶硅层(未示出)，然后利用离子注入处理，用砷(A3)掺杂。然后构图如此形成的n型多晶硅层，从而形成发射极接触层16，如图9G所示。

然后在100℃下对衬底1进行灯光退火处理10秒钟。这样，由于砷从发射极接触层16扩散进入外延层2，形成发射区6。同时，由于硼从掩埋多晶硅层12扩散进入外延层2，形成非本征基区5。这个阶段的状态如图9G所示。

这个处理之后，构图基极连接层9和SiNx层10，使其具有相同平面形状，由此确定基极连接层9和SiNx层10的形状。

生长厚度为400nm的SiO₂层，以覆盖基极连接层9和SiNx层10。然后，利用光刻和腐蚀处理构图SiO₂层11，从而形成接触孔17，19和20。

在SiO₂层11上形成由铝(Al)或引入铜(Cu)或硅(Si)的铝合金构成的厚度为1μm的金属层。然后构图此金属层，以形成发射极和基极15和14。分别通过接触孔19和20，发射极15与发射极接触层16和屏蔽电极7接触。基极14通过接触孔17与基极连接层9接触。

根据第一实施例的半导体器件，在集电区2(即：外延层)和基极连接区9之间提供作为屏蔽电极的导电层7。因此，由于法拉第屏蔽效应防止了集电区2和基极连接层9之间产生寄生电容。

这样，基极连接层9和集电区2之间的寄生电容降低了。这意味着在HF频率范围内双极晶体管的功率增益增加了。

为确认本发明的优点，本发明人在下列条件下进行了实验。

制造具有根据本发明第一实施例结构的两并联双极晶体管。同时，也制造具有常规结构的两并联双极晶体管，其中的常规结构是指除了没有提供屏蔽电极7之外，与第一实施例相同。每个晶体管都具有0.4μm×20μm的方形发射区。

结果，在具有常规结构的晶体管中，集电区2和基极连接层9之间的寄生电容为34fF，基极—集电极结的电容为36fF。因此，总的集电极—基极电容为70fF。

另一方面，在根据第一实施例的晶体管中，集电区2和基极连接层9之间的寄生电容约为零(0)fF，而基极—集电极结的电容为36fF。因此，总的集电极—基极电容限定为36fF。

由于总的集电极—基极电容的不同，发现在HF范围内功率增益相对于集电极电流I_C变化，如图10所示，其中集电极—基极电压Vce为2V，信号频率为2GHZ。

在图10中，曲线a表示根据第一实施例的半导体器件，而曲线b表示常规半导体器件。在Ic＝2mA的低集电极电流时，在HF范围内功率增益|s_21e|²上升2dB，而在最大集电极电流时，上升1dB。

虽然本发明中总的集电极—基极电容降低了，但是发射极—基极电容由于屏蔽电极7而增加了。但是，几乎所有的总的发射极—基极电容都是由于衬底1中发射极—基极结的电容产生的。因此，即使由于屏蔽电极7而增加了发射极—基极电容，晶体管的特性或运行性能几乎不受发射极—基极电容增加的影响，而它很大程度上受集电极—基极电容减少的影响。

如果根据第一实施例的半导体器件用于例如微波放大器的HF低噪声放大器，则可减少这个放大器所需的级数。

图11和12表示根据本发明第二实施例的半导体器件，除了用金属硅化物层7′代替作屏蔽电极的多晶硅层7和用掩埋金属硅化物层12′代替掩埋多晶硅层12之外，该半导体器件与第一实施例的相同。

因此，为了简化说明，删除了关于第二实施例的解释。

显然，根据第二实施例的半导体器件具有与第一实施例相同的优点。

最好是，金属硅化物7′和掩埋金属硅化物层12′具有大约100nm的厚度。

一般情况下，利用溅射工艺很容易形成金属硅化物层，而不需掺杂工艺。因此，另外的优点是，与第一实施例相比所需工艺步骤的数量减少了。

又一优点是，由于金属硅化物的较低电阻，而使电阻比第一实施例的低。

图13到15表示根据本发明第三实施例的半导体器件，除了作为屏蔽电极的导电层7没有与发射区6电连接而是通过布线25与电源线V_ss电连接外，它与第一实施例的结构相同。

因此，为简化说明，关于第三实施例的解释被删除了。

显然，根据第三实施例的半导体器件具有与第一实施例相同的优点。

虽然本发明用于具有附图中所示结构的双极晶体管，但是无需说明，本发明可以用于任何其它类型双极晶体管。

在已经描述了本发明的最佳形式的同时，应该明白，显然对于本领域技术人员来说，在不脱离本发明的精神情况下，是可以做出各种修改的，因此，本发明的范围由下面所附权利要求书确定。

Claims (10)

1.一种半导体器件包括：

具有主表面的半导体衬底；

形成在所述衬底内的集电区；

形成在所述衬底内的基区；

形成在所述衬底内的发射区；

形成在所述衬底的主表面上并与所述集电区叠在一起的第一介电层；

形成在所述第一介电层上并施加有特定电势的导电层；

所形成的覆盖所述导电层的第二介电层；

形成在所述第二介电层上并与所述基区电连接的基极连接层；和

与所述基极连接层电连接的基极；

其中，所述发射区、所述基区和所述集电区构成双极晶体管，所述导电层与所述发射区电连接；

而且其中所述导电层是作为屏蔽电极，利用法拉第效应，它可以防止在所述集电区和所述基极连接层之间产生寄生电容，由此降低集电极—基极电容。

2.如权利要求1的半导体器件，其中所述基区是由作为本征基极的第一部分和作为非本征基极的第二部分构成；

所述第二部分与所述第一部分的整个侧面接触；

而且，所述基极连接层与所述基区的所述第二部分电连接，所述基极连接层包围所述基区的所述第一部分，所述发射区和所述集电区与所述基区的所述第一部分接触。

3.如权利要求2的半导体器件，其中所形成的所述基区的所述第二部分包围所述基区的第一部分。

4.如权利要求3的半导体器件，其中所述基极连接层除了与基极/发射极窗口相邻部分外，所述基极连接层完全与所述导电层重叠在一起；

所述基极/发射极窗口是由所述基极连接层的内端面形成；

并且，所述基区的所述相邻部分包围所述基区。

5.如权利要求4的半导体器件，其中所述基区的所述相邻部分具有等于或大于1μm的宽度L。

6.如权利要求1的半导体器件，其中所述基极连接层是由多晶硅或金属硅化物制成。

7.如权利要求1的半导体器件，其中所述基极连接层是由选自下列一种材料制成：钨(W)、钛(Ti)和铂-铑合金(Pt-Rh)的硅化物。

8.如权利要求1的半导体器件，其中所述导电层是由多晶硅或金属硅化物制成。

9.如权利要求1的半导体器件，其中所述导电层是由选自下列一种材料制成：钨(W)、钛(Ti)和铂-铑(Pt-Rh)的硅化物。

10.如权利要求1的半导体器件，其中所述第一介电层是由选自下列一种材料制成：硅氧化物(SiOx)、硅氮化物(SiNx)、和硅氧化物(SiOx)和硅氮化物(SiNx)的组合物。

Images