DE10134089A1 - Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter - Google Patents

Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter

Info

Publication number
DE10134089A1
DE10134089A1 DE10134089A DE10134089A DE10134089A1 DE 10134089 A1 DE10134089 A1 DE 10134089A1 DE 10134089 A DE10134089 A DE 10134089A DE 10134089 A DE10134089 A DE 10134089A DE 10134089 A1 DE10134089 A1 DE 10134089A1
Authority
DE
Germany
Prior art keywords
layer
emitter
polysilicon
conductivity type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10134089A
Other languages
English (en)
Inventor
Martin Seck
Armin Tilke
Jakob Kriz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10134089A priority Critical patent/DE10134089A1/de
Priority to EP02753085A priority patent/EP1407484A2/de
Priority to KR10-2004-7000535A priority patent/KR20040013146A/ko
Priority to CNB028141016A priority patent/CN100362636C/zh
Priority to PCT/EP2002/008234 priority patent/WO2003007361A2/de
Priority to TW091115532A priority patent/TW554488B/zh
Publication of DE10134089A1 publication Critical patent/DE10134089A1/de
Priority to US10/757,360 priority patent/US7060583B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon

Abstract

Bei dem erfindungsgemäßen Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter wird zuerst eine Kollektorregion eines ersten Leitfähigkeitstyps und daran angrenzend eine Basisregion eines zweiten Leitfähigkeitstyps erzeugt. Nun wird zumindest eine Schicht aus einem isolierenden Material aufgebracht, wobei die zumindest eine Schicht strukturiert wird, so daß zumindest ein Abschnitt der Basisregion freigelegt ist. Als nächstes wird eine Schicht aus einem mit Dotierungsatomen hochdotierten polykristallinen Halbleitermaterial des ersten Leitfähigkeitstyps erzeugt, so daß im wesentlichen der freigelegte Abschnitt bedeckt ist. Nun wird eine zweite Schicht aus einem hochleitfähigen Material auf der Schicht aus dem polykristallinen Halbleitermaterial erzeugt, um mit derselben eine Emitterdoppelschicht zu bilden. Daraufhin wird bewirkt, daß zumindest ein Teil der Dotierungsatome des ersten Leitfähigkeitstyps der hochdotierten polykristallinen Halbleiterschicht in die Basisregion gelangt, um eine Emitterregion des ersten Leitfähigkeitstyps zu erzeugen.

Description

  • Die vorliegende Erfindung bezieht sich auf die Herstellung von Halbleiterbauelementen und insbesondere auf die Herstellung von Bipolartransistoren mit Polysiliziumemitter, die einen verringerten Emitterwiderstand aufweisen.
  • Bei bipolaren Transistoren, die für hohe Leistungen und Geschwindigkeiten ausgelegt sind, werden bereits Polysiliziumemitter verwendet. In diesem Zusammenhang wird hinsichtlich theoretischer und experimenteller Aspekte des Einsatzes von Bipolartransistoren mit Polysiliziumemitter auf den Artikel von C. R. Selvakumar "Theoretical and Experimental Aspects of Polysilicon Emitter Bipolar Transistors", in IEEE Press, 1988, Seiten 3-16, verwiesen.
  • Eine Ausführungsform eines Bipolartransistors mit Polysiliziumemitter weist dabei eine hochdotierte Polysiliziumschicht auf, die über der Basis liegt, und die sowohl als Diffusionsquelle für die Bildung eines flachen (Emitter/Basis-) Halbleiterübergangs als auch als eine Einrichtung zum Kontaktieren der flachen Emitterregion dient. Nach den herkömmlichen Prozeßschritten zur Herstellung der Basisregion und der Emitterfensteröffnungen wird entweder undotiertes oder dotiertes Polysilizium aufgebracht, in das nachfolgend, wenn das Polysilizium undotiert ist, eine genaue Menge von Arsenatomen implantiert wird. Daraufhin werden durch eine Wärmebehandlung (Tempern) Beschädigungen ausgeheilt und der Emitter/Basis- Halbleiterübergang gebildet.
  • Wie aus dem oben zitierten Artikel auf Seite 4 ersichtlich ist, besteht einer der kritischen Prozeßschritte bei der Herstellung von Bipolartransistoren mit Polysiliziumemitter in der Behandlung des Wafers genau vor der Aufbringung des Polysiliziums. Die vielen unterschiedlichen im Stand der Technik bekannten Behandlungen können dabei grob in zwei Kategorien unterteilt werden. Die erste Behandlung betrifft ein beabsichtigtes oder unbeabsichtigtes Aufwachsen einer dünnen Oxidschicht (0,2 bis 2 nm). Die zweite Behandlung betrifft das Aufwachsen einer dünnen thermischen Nitridschicht (etwa 1,0 bis 1,5 nm). Die "Grenzflächen"-Behandlung ist wichtig, da diese starke Auswirkungen auf die elektrischen Charakteristika von bipolaren Transistoren mit Polysiliziumemitter besitzt.
  • Wie oben bereits kurz erörtert wurde, wird versucht, bipolare Transistoren mit hohen Grenzfrequenzen und hohen Stromverstärkungen zu erreichen, indem der/die Emitter eines Bipolartransistors durch das Abscheiden einer hochdotierten Polysiliziumschicht gebildet werden. Der Dotierstoff in der Polysiliziumschicht diffundiert dann durch Tempern aus der Polysiliziumschicht in das darunter liegende Einkristall-Siliziumsubstrat und bildet dort den elektrisch aktiven Emitterbereich des bipolaren Transistors aus. Das verwendete Polysilizium dient dabei als Dotierstoffquelle, als Zuleitung und auch als Landefläche für die noch zu bildenden Kontaktanschlußlöcher. Die Verwendung von Polysilizium hat für die Betriebseigenschaften des Transistors folgenden entscheidenden Vorteil, daß die Grenzfläche zwischen der Polysiliziumschicht und dem Einkristall-Siliziumsubstrat als Diffusionsbarriere für Minoritätsträger dient, die aus der Basis injiziert werden, wodurch damit die Stromverstärkung und die Grenzfrequenz des Transistors deutlich erhöht werden.
  • Ein Nachteil des Polysiliziums ist jedoch der im Vergleich zu Metallen um Größenordnungen höhere spezifische Widerstand. Der daraus resultierende, relativ hohe Emitterwiderstand beeinträchtigt insbesondere die Hochfrequenzeigenschaften des bipolaren Transistors. Aufgrund dieser Probleme hat man versucht, eine möglichst dünne Polysiliziumschicht zu verwenden. Andererseits ist jedoch auch eine gewisse Mindestdicke von meist weit über 100 nm erforderlich, da eine Kontaktlochätzung für die Kontaktanschlußflächen auf dieser Polysiliziumschicht stoppen muß, um die Prozeßsicherheit bei der Herstellung der Bipolartransistoren zu gewährleisten. Das Problem bezüglich des Emitterwiderstands wird bei modernen Bipolartransistoren mit sehr schmalen Emitterfenstern noch verstärkt, da das verwendete Polysilizium das Emitterfenster in diesem Fall vollständig auffüllen kann, und damit die Höhe der Polysiliziumschicht über dem aktiven Emitter weiter zunimmt.
  • Es wird darauf hingewiesen, daß statt Polysilizium auch ein amorphes Silizium verwendet werden kann, das wiederum bei späteren Temperungen auskristallisieren kann.
  • Um die oben aufgezeigten Probleme bei der Herstellung von bipolaren Transistoren mit Polysiliziumemitter zu lösen, wurden Konzepte mit einer thermischen Silizidierung des Emitters nach Abscheidung einer Metallschicht aufgegriffen. Silizide sind Metall/Siliziumverbindungen, die in der Siliziumtechnologie als temperaturstabile niederohmige Leiterbahnen und Kontakte Verwendung finden. Die Silizidschichten sind typischerweise 0,1 bis 0,2 µm dick. Die so gebildete Silizidschicht ist jedoch in der Regel relativ unregelmäßig, wobei ferner ein Auffüllen des Emitterfensters mit dieser Schicht in der Praxis nicht möglich ist.
  • Als weitere Maßnahme wurde die Schichtdicke des Polysiliziums so niedrig wie möglich und die Dotierung derselben so hoch wie möglich gehalten. Ein Auffüllen des Emitterfensters mit Polysilizium wurde nach Möglichkeit vermieden, was jedoch bei älteren Technologien wegen der größeren Emitterabmessungen noch einfacher war. Falls nach der Abscheidung des Polysiliziums an dem Emitter ein sehr enger Spalt zurückbleibt, war je nach Technologie ein erhöhter Aufwand bei der Kontaktlochätzung notwendig, da dieser Spalt bei der Abscheidung weiterer Schichten mit einem unerwünschten Material, z. B. mit einer Nitridbarriere, aufgefüllt werden kann.
  • In vielen Fällen wurde jedoch der negative Einfluß des Emitterwiderstandes auf die Transistoreigenschaften einfach in Kauf genommen, bzw. es wurde versucht diesen negativen Einfluß schaltungstechnisch auszugleichen.
  • Ausgehend von diesem Stand der Technik besteht die Aufgabe der vorliegenden Erfindung darin, ein verbessertes Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter zu schaffen, dessen Emitterwiderstand deutlich reduziert ist, um die elektrischen Eigenschaften des Bipolartransistors zu verbessern.
  • Diese Aufgabe wird durch ein Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter gemäß Anspruch 1 gelöst.
  • Bei dem erfindungsgemäßen Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter wird zuerst eine Kollektorregion eines ersten Leitfähigkeitstyps und eine Basisregion eines zweiten Leitfähigkeitstyps erzeugt. Nun wird zumindest eine Schicht aus einem isolierenden Material aufgebracht, wobei die zumindest eine Schicht strukturiert wird, so daß zumindest ein Abschnitt der Basisregion freigelegt ist. Als nächstes wird eine Schicht aus einem mit Dotierungsatomen hochdotierten polykristallinen Halbleitermaterial des ersten Leitfähigkeitstyps erzeugt, so daß im wesentlichen der freigelegte Abschnitt bedeckt ist. Nun wird eine zweite Schicht aus einem hochleitfähigen Material auf der Schicht aus dem polykristallinen Halbleitermaterial erzeugt, um mit derselben eine Emitterdoppelschicht zu bilden. Daraufhin wird bewirkt, daß zumindest ein Teil der Dotierungsatome des ersten Leitfähigkeitstyps der hochdotierten polykristallinen Halbleiterschicht in die Basisregion gelangt, um eine Emitterregion des ersten Leitfähigkeitstyps zu erzeugen.
  • Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß durch die Ausbildung einer Emitterdoppelschicht bei der Herstellung eines bipolaren Transistors mit einem Polysiliziumemitter der spezifische Widerstand des Emitteranschlusses verringert und damit die elektrischen Charakteristika des Bauelements wesentlich verbessert werden können. Bei der vorliegenden Erfindung wird der Emitter des bipolaren Transistors zweistufig abgeschieden. Dabei besteht die erste Schicht aus einem üblichen, hochdotierten Polysiliziummaterial. Diese Polysiliziumschicht dient jetzt nur noch als Quelle für das Dotierungsmaterial und zur Erzeugung einer Polysilizium-Einkristall-Grenzfläche zwischen der Polysiliziumschicht und dem Einkristallhalbleitermaterial des Substrats. Damit kann die verwendete Polysiliziumschicht erheblich dünner als bisher gewählt werden. Die zweite aufgebrachte Schicht ist eine Schicht aus einem hochleitfähigen Material, durch die der Zuleitungswiderstand zu dem Emitter des bipolaren Transistors niedrig gehalten wird. Diese hochleitende Schicht dient ferner als eine Stoppschicht für die durchzuführende Kontaktlochätzung für die verschiedenen Kontaktanschlußflächen. Diese Schicht kann das Emitterfenster vollständig auffüllen, ohne daß der Emitterwiderstand wesentlich beeinträchtigt, d. h. erhöht wird.
  • Diese zweite hochleitfähige Schicht muß dabei den hohen Temperaturen des Emittertemperns (der Temperaturbehandlung) von typischerweise etwa 1000°C oder höher standhalten und sollte ferner aus fertigungstechnischen Gründen bei den verschiedenen Herstellungsprozessen, wie z. B. bei Trockenätzprozessen, ähnliche Eigenschaften wie das verwendete Siliziummaterial haben.
  • Durch das erfindungsgemäße Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter, bei dem eine zweischichtige Emitterabscheidung vorgesehen ist, um eine Emitterdoppelschicht zu bilden, die einen äußerst geringen Emitterwiderstand gewährleistet, können somit äußerst günstige elektrische Charakteristika des Transistors erreicht werden. Die durch die abgeschiedene Emitterdoppelschicht erreichte Verringerung des Emitterwiderstands wirkt sich dabei positiv auf die Grenzfrequenz und im allgemeinen auch auf die Spannungs- und Leistungsverstärkung in einer Schaltung aus.
  • Wie bereits angegeben besteht die erste, untere Schicht aus einem Polysiliziummaterial, die als Dotierstoffquelle für die aktive Transistorregion wirksam ist, wobei die zweite, obere Schicht aus einem hochleitfähigen Material besteht, die als Ätzstopp für die Kontaktlochätzung der Kontaktanschlußflächen sowie auch zum vertikalen Stromtransport zwischen den Kontaktanschlußflächen und dem Polysiliziumemitter dient.
  • Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung wird nachfolgend bezugnehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • Fig. 1 einen Zwischenzustand des Herstellungsverfahrens eines Bipolartransistors mit Polysiliziumemitter mit einem schmalen Emitterfenster nach der Abscheidung des Emitter-Polysiliziummaterials und der Silizidschicht; und
  • Fig. 2 den Zustand des Herstellungsverfahrens eines Bipolartransistors mit Polysiliziumemitter mit schmalem Emitterfenster nach der Strukturierung der Emitterdoppelschicht, nach dem Tempern und dem Kontaktieren.
  • Bezugnehmend auf die Fig. 1 und 2 wird nun ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung zur Herstellung eines Bipolartransistors mit einem Polysiliziumemitter detailliert erörtert.
  • Wie in Fig. 1 dargestellt ist, wird vorzugsweise ein einkristalliner Siliziumkörper verwendet, der als Substrat 10 für den Bipolartransistor dient. In dem Substrat 10 wird eine erste Region 12 eines ersten Leitfähigkeitstyps gebildet, wobei diese Region 12 im folgenden als Kollektorregion bezeichnet wird. In dem Substrat 10 wird ferner eine weitere Region 14 eines zweiten Leitfähigkeitstyps gebildet, die hierin im folgenden als Basisregion 14 bezeichnet wird.
  • Im Zusammenhang der vorliegenden Erfindung bezeichnet der erste Leitfähigkeitstyp eine sogenannte n-Typ-Dotierung, während der zweite Leitfähigkeitstyp eine sogenannte p-Typ-Dotierung bezeichnet. Eine Dotierung in einem Halbleitermaterial wird als n-Typ bezeichnet, wenn die Majoritätsladungsträger darin Elektronen sind, wobei eine Dotierung in einem Halbleitermaterial als p-Typ bezeichnet wird, wenn die Majoritätsladungsträger darin Löcher sind. Die Leitfähigkeitstypen der Dotierungen können bei der vorliegenden Erfindung jeweils auch umgekehrt gewählt werden.
  • Die Basisregion 14 grenzt an die Kollektorregion 12 an, wobei zumindest ein Abschnitt der Basisregion 14 zwischen der Oberfläche 15 des Substrats 10 und der Kollektorregion 12 gebildet ist. Auf der Oberfläche des Substrats 10 wird eine polykristalline Schicht 17, z. B. aus Polysilizium, geeignet aufgebracht, die den zweiten Leitfähigkeitstyp (p-Typ) aufweist, wobei die Basisregion 14 in dem Substrat 10 im wesentlichen freiliegend bleibt. Diese Schicht 17 dient im folgenden als p-dotierter Basisanschlußbereich für die Basisregion 14.
  • Auf der Oberfläche des Substrats 10 bzw. in demselben werden außerdem eine oder mehrere Schichten 16 aus einem Material, z. B. einem dielektrischen (isolierenden) Material, gebildet, wobei die dielektrischen Schichten derart strukturiert werden, daß zumindest ein Abschnitt der Basisregion 14 freiliegend ist.
  • Als nächstes wird eine Schicht 18 aus einem polykristallinen Halbmaterial, vorzugsweise Polysilizium, aufgebracht, so daß diese Polysiliziumschicht 18 im wesentlichen den freiliegenden Abschnitt der Basisregion 14 bedeckt.
  • Da undotierte Polysiliziumschichten sehr hochohmig sind (etwa 104 Ωcm), wird in dem vorliegenden Fall die Polysiliziumschicht 18, da diese in dem Transistor eine elektrisch leitende Funktion hat, mit Dotierstoffen, z. B. Bor, Phosphor oder Arsen, versehen, um den jeweiligen Dotierungstyp, die gewünschte Dotierungsstärke und damit die gewünschte elektrische Leitfähigkeit der Polysiliziumschicht zu erreichen. Um einen zusätzlichen Dotierungsschritt einzusparen, wird die Dotierung der Polysiliziumschicht 18 im allgemeinen während der Polysiliziumabscheidung durch Beimischung geeigneter Materialien erreicht. Im vorliegenden Fall weist die Polysiliziumschicht 18 den ersten Leitfähigkeitstyp (n-Typ) auf.
  • Bei der vorliegenden Erfindung wird vorzugsweise bereits ein hochdotiertes Polysiliziummaterial aufgebracht, da direkt auf die vorhandene Polysiliziumschicht 18 eine weitere, zweite Schicht 20 aus einem hochleitfähigen Material aufgebracht wird, um mit der Polysiliziumschicht 18 eine sogenannte Emitterdoppelschicht zu bilden. Die zweite Schicht 20 aus einem hochleitfähigen Material ist üblicherweise eine Silizidschicht. Silizide sind Metall/Siliziumverbindungen, die in der Siliziumtechnologie als temperaturstabile niederohmige Materialien Verwendung finden. Diese Silizidschichten sind typischerweise 0,1 bis 0,2 µm dick, wobei mit einer Dicke von 0,1 bis 0,2 µm die abgeschiedene Dicke auf ebenen Flächen gemeint ist. Im Emitterfenster kann daher die Dicke bzw. Höhe der Silizidschicht deutlich über 0,2 µm, z. B. bei 0,5 µm, liegen. Am häufigsten werden Silizide wie MoSi2 oder WSi2 verwendet.
  • Zur Erläuterung der weiteren Schritte des erfindungsgemäßen Verfahrens zur Herstellung eines Bipolartransistors mit Polysiliziumemitter wird nun auf Fig. 2 Bezug genommen. Die vorliegende Halbleiterstruktur wird nun einer Temperaturbehandlung (Tempern) unterzogen, so daß zumindest einige der Dotierungsstoffe aus der hochdotierten Polysiliziumschicht 18 in den einkristallinen Körper, d. h. in das Substrat 10, diffundieren. Dadurch bildet sich der aktive Emitterbereich 22 in dem Substrat, d. h. insbesondere angrenzend an den Basisbereich 14 aus. Es gelangt also zumindest ein Teil der Dotierungsatome des ersten Leitfähigkeitstyps der hochdotierten Polysiliziumschicht 18 in das Substrat, um angrenzend an die Basisregion 14 in dem Substrat 10 eine aktive Emitterregion 22 des ersten Leitfähigkeitstyps zu erzeugen. Die aktive Emitterregion 22 erstreckt sich dabei ausgehend von der Grenzfläche 15 zwischen der Polysiliziumschicht 18 und dem Substrat 10 in das Halbleitermaterial des Substrats 10.
  • Ferner gelangt bei der Temperaturbehandlung ein Teil der Dotierungsatome des zweiten Leitfähigkeitstyps der mit diesem zweiten Leitfähigkeitstyp dotierten Polysiliziumschicht 17, die für die Basisanschlüsse 15 vorgesehen ist, in das Substrat 10, wodurch sich eine großflächige Verbindung mit der Basisregion 14 in dem Substrat 10 ergibt.
  • Unter einer Temperaturbehandlung, bzw. Tempern, versteht man in der Siliziumtechnologie die Behandlung von Silizium bei erhöhten Temperaturen in einer inerten Atmosphäre, z. B. Stickstoff, Argon, Wasserstoff, Formiergas. Dabei wachsen zwar keine neuen Schichten auf, und es wird kein Material entfernt, aber die bereits vorhandenen Schichten und das Siliziumsubstrat selbst werden entscheidenden Veränderungen unterzogen. In dem vorliegenden Fall gelangen dadurch die Dotierungsstoffe des ersten bzw. zweiten Leitfähigkeitstyps der verschiedenen, unterschiedlich dotierten Polysiliziumschichten 17, 18 in das angrenzende Halbleitermaterial des Halbleitersubstrats 10.
  • Als nächstes wird die aus der Polysiliziumschicht 18 und der hochleitfähigen zweiten Schicht 20 bestehende Emitterdoppelschicht strukturiert, um einen Emitteranschlußbereich des Bipolartransistors zu erzeugen. Die Strukturierung erfolgt üblicherweise durch Trockenätzen der jeweiligen Schichten. Die Prozessführung wird vereinfacht, falls die obere, hochleitfähige Silizidschicht 20 im wesentlichen die gleichen bzw. vergleichbare Prozessierungseigenschaften, z. B. Ätzeigenschaften, wie die Polysiliziumschicht 18 aufweist.
  • Die freiliegenden Abschnitte auf der nunmehr vorliegenden Halbleiterstruktur werden nun üblicherweise mit einem abschließenden Isolationsmaterial 28 aufgefüllt. Ferner werden sogenannte Kontaktlöcher geätzt, um den Kontaktanschluß 24 für den Emitteranschlußbereich und die Kontaktanschlüsse 26 für den Basisanschlußbereich 17 vorzusehen. Bei dem Emitteranschlußbereich dient die Silizidschicht 20 als Ätzstopp für die Kontaktlochätzung.
  • Durch die im vorhergehenden beschriebene erfindungsgemäße Herstellung eines Bipolartransistors mit Polysiliziumemitter läßt sich der spezifische Widerstand des Emitteranschlußbereichs deutlich verringern, wodurch sich die elektrischen Charakteristika eines Bipolartransistors wesentlich verbessern lassen. Die durch die abgeschiedene Emitterdoppelschicht erreichte Verringerung des Emitterwiderstands wirkt sich dabei positiv auf die Grenzfrequenz und im allgemeinen auch auf die Spannungs- und Leistungsverstärkung in einer Schaltung aus.
  • Das erfindungsgemäße, vorteilhafte Konzept zur Herstellung eines Bipolartransistors mit Polysiliziumemitter besteht zusammengefaßt also darin, die Abscheidung des Emitteranschlußbereichs zweistufig vorzunehmen. Die erste Schicht 18 besteht dabei aus dem üblichen hochdotierten Polysiliziummaterial. Sie dient bei der vorliegenden Erfindung nur noch als Quelle für den Dotierstoff und zur Erzeugung der Polysilizium-Einkristall-Grenzfläche und kann daher dünner als bisher gewählt werden. Die zweite Schicht 20 ist eine Schicht aus einem hochleitfähigen Material, die den Zuleitungswiderstand niedrig hält und als Stoppschicht für die Kontaktlochätzung dient. Sie kann das Emitterfenster auffüllen, ohne den Emitterwiderstand wesentlich zu erhöhen. Diese zweite Schicht 20 muß bei der bevorzugten Prozeßführung den hohen Temperaturen des Emittertemperns standhalten, die typischerweise um 1000°C oder höher liegen, und kann zur Vereinfachung der Prozeßführung bei Trockenätzprozessen vergleichbare Eigenschaften wie das Siliziummaterial haben.
  • Prinzipiell ist aber auch eine Prozessführung denkbar, bei der die Emittertemperung vor der Abscheidung der zweiten Schicht erfolgt. Bei der Abscheidung der zweiten Schicht bieten sich sowohl reine Metalle wie auch Metall-Silizium-Verbindungen (Silizide) an, wobei insbesondere alle Silizide hochschmelzender Metalle, wie z. B. Wolframdisilizid und Molybdendisilizid, Anwendung finden. Für andere Materialien, z. B. Wolfram, kann eine zusätzliche Abscheidung einer Diffusionsbarriere nötig sein.
  • Bei dem erfindungsgemäßen Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter wird also erfindungsgemäß eine zweischichtige Emitterabscheidung durchgeführt, wobei die untere Schicht aus Polysilizium als Dotierstoffquelle für die aktive Transistorregion und die obere, hochleitfähige Schicht als Ätzstopp für die Kontaktlochätzung sowie zum vertikalen Stromtransport zwischen Kontaktloch und Polysiliziumemitter wirksam ist.
  • Ferner sollte beachtet werden, daß die vorliegende Erfindung auch auf abweichende Transistorarchitekturen, insbesondere mit epitaktisch gewachsenem Basisbereich, anwendbar ist. So gibt es Transistorarchitekturen, bei denen der Basisbereich und manchmal auch ein Teil des Kollektorbereichs auf dem Substrat epitaktisch aufgewachsen werden. Bei diesen Architekturen, die in Zukunft möglicherweise immer häufiger eingesetzt werden, kann die erfindungsgemäße Emitterdoppelschicht ebenfalls vorteilhaft eingesetzt werden. Bezugszeichenliste 10 Substrat
    12 Kollektorregion
    14 Basisregion
    15 Oberfläche des Substrats
    16 isolierende Schichten
    17 p-dotierte Polysiliziumschicht
    18 n-dotierte Polysiliziumschicht
    20 Silizidschicht
    22 aktive Emitterregion
    24 Emitterkontakt
    26 Basiskontakt
    28 Isolationsmaterial

Claims (7)

1. Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter, mit folgenden Schritten:
Erzeugen einer Kollektorregion (12) eines ersten Leitfähigkeitstyps und einer daran angrenzenden Basisregion (14) eines zweiten Leitfähigkeitstyps;
Aufbringen zumindest einer Schicht (16) aus einem isolierenden Material und Strukturieren der zumindest einen Schicht (16), so daß zumindest ein Abschnitt der Basisregion (14) freigelegt ist;
Erzeugen einer Schicht (18) aus einem mit Dotierungsatomen hochdotierten polykristallinen Halbleitermaterial des ersten Leitfähigkeitstyps, so daß im wesentlichen der freigelegte Abschnitt bedeckt ist, und Erzeugen einer zweiten Schicht (20) aus einem hochleitfähigen Material auf der ersten Schicht (18) aus dem polykristallinen Halbleitermaterial, um mit derselben eine Emitterdoppelschicht zu bilden; und
Bewirken, daß zumindest ein Teil der Dotierungsatome des ersten Leitfähigkeitstyps der hochdotierten polykristallinen Schicht (18) in die Basisregion (14) gelangen, um eine Emitterregion (22) des ersten Leitfähigkeitstyps zu erzeugen.
2. Verfahren nach Anspruch 1, das ferner einen Schritt des Strukturierens der Emitterdoppelschicht zum Erzeugen eines Emitteranschlußbereichs aufweist.
3. Verfahren nach einem der Ansprüche 1 oder 2, das ferner einen Schritt des Kontaktierens des Emitteranschlußbereichs mit einem Kontaktanschluß (24) aufweist.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Schritt des Bewirkens, daß zumindest ein Teil der Dotierungsatome des ersten Leitfähigkeitstyps der hochdotierten Polysiliziumschicht (18) in die Basisregion (14) gelangt, durch eine Temperung vorgenommen wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die zweite Schicht (20) als Stoppschicht für eine Kontaktlochätzung wirksam ist.
6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die zweite Schicht (20) aus einem Material besteht, das vergleichbare Prozessierungseigenschaften wie das Halbleitermaterial aufweist.
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Schritt des Bewirkens vor oder nach dem Schritt des Erzeugens der zweiten Schicht (20) durchgeführt wird.
DE10134089A 2001-07-13 2001-07-13 Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter Withdrawn DE10134089A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10134089A DE10134089A1 (de) 2001-07-13 2001-07-13 Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter
EP02753085A EP1407484A2 (de) 2001-07-13 2002-07-10 Verfahren zur herstellung eines bipolartransistors mit polysiliziumemitter
KR10-2004-7000535A KR20040013146A (ko) 2001-07-13 2002-07-10 폴리실리콘 에미터를 가진 바이폴라 트랜지스터의 제조 방법
CNB028141016A CN100362636C (zh) 2001-07-13 2002-07-10 具多晶硅发射极双极性晶体管的制造方法
PCT/EP2002/008234 WO2003007361A2 (de) 2001-07-13 2002-07-10 Verfahren zur herstellung eines bipolartransistors mit polysiliziumemitter
TW091115532A TW554488B (en) 2001-07-13 2002-07-12 Method for manufacturing a bipolar transistor having a polysilicon emitter
US10/757,360 US7060583B2 (en) 2001-07-13 2004-01-13 Method for manufacturing a bipolar transistor having a polysilicon emitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10134089A DE10134089A1 (de) 2001-07-13 2001-07-13 Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter

Publications (1)

Publication Number Publication Date
DE10134089A1 true DE10134089A1 (de) 2003-01-30

Family

ID=7691669

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10134089A Withdrawn DE10134089A1 (de) 2001-07-13 2001-07-13 Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter

Country Status (7)

Country Link
US (1) US7060583B2 (de)
EP (1) EP1407484A2 (de)
KR (1) KR20040013146A (de)
CN (1) CN100362636C (de)
DE (1) DE10134089A1 (de)
TW (1) TW554488B (de)
WO (1) WO2003007361A2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115965B2 (en) * 2004-09-01 2006-10-03 International Business Machines Corporation Vertical bipolar transistor with a majority carrier accumulation layer as a subcollector for SOI BiCMOS with reduced buried oxide thickness for low-substrate bias operation
CN100361281C (zh) * 2005-11-11 2008-01-09 中国电子科技集团公司第五十五研究所 半导体平台工艺
US7470594B1 (en) 2005-12-14 2008-12-30 National Semiconductor Corporation System and method for controlling the formation of an interfacial oxide layer in a polysilicon emitter transistor
KR101649004B1 (ko) * 2009-05-26 2016-08-17 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
CN103400764B (zh) * 2013-07-24 2016-12-28 上海华虹宏力半导体制造有限公司 双极型晶体管的形成方法
KR102220032B1 (ko) * 2018-08-20 2021-02-25 한국과학기술원 폴리 실리콘 이미터 층이 삽입된 2-단자 바이리스터 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3304642A1 (de) * 1983-02-10 1984-08-16 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit bipolartransistor-strukturen und verfahren zu ihrer herstellung
DE3940674A1 (de) * 1988-12-22 1990-06-28 Toshiba Kawasaki Kk Halbleiteranordnung und verfahren zu ihrer herstellung
US5587326A (en) * 1991-10-24 1996-12-24 Nec Corporation Method of forming bipolar junction transistor of epitaxial planar type
FR2795233A1 (fr) * 1999-06-18 2000-12-22 St Microelectronics Sa Procede de fabrication autoaligne de transistors bipolaires

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US518276A (en) * 1894-04-17 richards
JPS6146063A (ja) * 1984-08-10 1986-03-06 Hitachi Ltd 半導体装置の製造方法
DE3683054D1 (de) * 1986-12-12 1992-01-30 Itt Ind Gmbh Deutsche Verfahren zum herstellen einer monolithisch integrierten schaltung mit mindestens einem bipolaren planartransistor.
US6004855A (en) * 1988-04-11 1999-12-21 Synergy Semiconductor Corporation Process for producing a high performance bipolar structure
US5204276A (en) * 1988-12-06 1993-04-20 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5185276A (en) * 1990-01-31 1993-02-09 International Business Machines Corporation Method for improving low temperature current gain of bipolar transistors
JP2606141B2 (ja) * 1994-06-16 1997-04-30 日本電気株式会社 半導体装置およびその製造方法
FR2756100B1 (fr) * 1996-11-19 1999-02-12 Sgs Thomson Microelectronics Transistor bipolaire a emetteur inhomogene dans un circuit integre bicmos
US6414372B2 (en) * 1997-02-18 2002-07-02 Nec Corporation Bipolar transistor having lightly doped epitaxial collector region constant in dopant impurity and process of fabrication thereof
KR100248504B1 (ko) * 1997-04-01 2000-03-15 윤종용 바이폴라 트랜지스터 및 그의 제조 방법
JP3366919B2 (ja) * 1997-06-27 2003-01-14 エヌイーシー化合物デバイス株式会社 半導体装置
JP3186691B2 (ja) * 1998-04-07 2001-07-11 日本電気株式会社 半導体装置及びその形成方法
US6815303B2 (en) * 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
DE60040812D1 (de) * 1999-03-15 2008-12-24 Matsushita Electric Ind Co Ltd Herstellungsverfahren für einen Bipolar-Transistor und ein MISFET Halbleiter Bauelement
US6521974B1 (en) * 1999-10-14 2003-02-18 Hitachi, Ltd. Bipolar transistor and manufacturing method thereof
SE517833C2 (sv) * 1999-11-26 2002-07-23 Ericsson Telefon Ab L M Metod vid tillverkning av en bipolär kiseltransistor för att bilda basområden och öppna ett emitterfönster samt bipolär kiseltransistor tillverkad enligt metoden

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3304642A1 (de) * 1983-02-10 1984-08-16 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit bipolartransistor-strukturen und verfahren zu ihrer herstellung
DE3940674A1 (de) * 1988-12-22 1990-06-28 Toshiba Kawasaki Kk Halbleiteranordnung und verfahren zu ihrer herstellung
US5587326A (en) * 1991-10-24 1996-12-24 Nec Corporation Method of forming bipolar junction transistor of epitaxial planar type
FR2795233A1 (fr) * 1999-06-18 2000-12-22 St Microelectronics Sa Procede de fabrication autoaligne de transistors bipolaires

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Jean de Pontcharra et al.: "A 30-GHz Ft Quasi- Self-Aligned Single-Poly Bipolar Technology", in: "IEEE Transactions on Electron Devices", 44(1997)11, pp. 2091-2097 *
Joachim N. Burghartz et al.: "Novel In-Situ Doped Polysilicon Emitter Process with Buried Diffusion Sours (BDS)" in "IEEE Electron Device Letters", 12 (1991) 12, pp. 679-681 *
M. Sugiyama et al.: "A 40GH fT Si Bipolar Transistors LSI Technology" in "IEDM '89", 1989, pp. 221-223 *
T. Aoyama et al.: "Selective Polysilicon Deposition (SPD) by Hot-Wall LPCVD and Ist Application to High Speed Bipolar Devices" in: "Extended Abstracts of the 22nd (1990 International) Conference on Solid State Devices and Materials", Sendai, 1990, pp. 665-668 *

Also Published As

Publication number Publication date
CN100362636C (zh) 2008-01-16
KR20040013146A (ko) 2004-02-11
CN1528013A (zh) 2004-09-08
US20040185631A1 (en) 2004-09-23
TW554488B (en) 2003-09-21
EP1407484A2 (de) 2004-04-14
WO2003007361A3 (de) 2003-04-24
WO2003007361A2 (de) 2003-01-23
US7060583B2 (en) 2006-06-13

Similar Documents

Publication Publication Date Title
EP0022474B1 (de) Verfahren zum Herstellen von niederohmigen, diffundierten Bereichen bei der Silizium-Gate-Technologie
EP2377149B1 (de) Bipolartransistor mit selbstjustiertem emitterkontakt
EP0123309B1 (de) Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE3326534A1 (de) Schottkybarrieren-mos-bauelemente
DE4420052C2 (de) Verfahren zur Herstellung eines Silizid-Gates für MOS-Halbleitereinrichtungen
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE112010004205T5 (de) MOSFET mit hohem Betriebsstrom
DE10134089A1 (de) Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter
EP0239825B1 (de) Verfahren zur Herstellung einer Bipolartransistorstruktur für Höchstgeschwindigkeitsschaltung
WO2003015162A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
EP0396802B1 (de) Verfahren zur Herstellung einer integrierten Schaltungsstruktur mit einem lateralen Bipolartransistor
DE3915634A1 (de) Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik
EP1611615A1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
DE3408552A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE3940394C2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE10249897B4 (de) Selbstjustierendes Verfahren zur Herstellung eines Transistors
DE4200753A1 (de) Halbleitereinrichtung mit mos-feldeffekttransistor und herstellungsverfahren hierfuer
EP1474826B1 (de) Polysilizium-bipolartransistor und verfahren zur herstellung desselben
DE4137081A1 (de) Verfahren zum herstellen eines kondensators
DE10314505A1 (de) Verbesserte Diodenstruktur für Soi-Schaltungen
EP1196945B1 (de) Verfahren zur herstellung zweier unterschiedlich dotierter benachbarter gebiete in einem integrierten halbleiter
DE10329663B4 (de) Verfahren zur Herstellung einer vertikalen Isolation für ein elektronisches Bauelement
DE102022212657A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal