CN100362636C - 具多晶硅发射极双极性晶体管的制造方法 - Google Patents
具多晶硅发射极双极性晶体管的制造方法 Download PDFInfo
- Publication number
- CN100362636C CN100362636C CNB028141016A CN02814101A CN100362636C CN 100362636 C CN100362636 C CN 100362636C CN B028141016 A CNB028141016 A CN B028141016A CN 02814101 A CN02814101 A CN 02814101A CN 100362636 C CN100362636 C CN 100362636C
- Authority
- CN
- China
- Prior art keywords
- emitter
- layer
- conduction type
- polysilicon
- polycrystalline layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 78
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 17
- 239000011810 insulating material Substances 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 31
- 238000005496 tempering Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 5
- 230000008021 deposition Effects 0.000 description 13
- 229910021332 silicide Inorganic materials 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 11
- 239000002019 doping agent Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910021343 molybdenum disilicide Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
Abstract
在制造具多晶硅射极双极性晶体管的发明方法中，首先产生一第一导电类型的集电极区域、以及与其相毗连的一第二导电类型的基极区域。然后至少一绝缘材料层将被涂覆，其中该至少一绝缘材料层被图样化，使得该基极区域的至少一区段被暴露出。接着，产生以掺杂原子进行重度掺杂的第一导电类型的复晶半导体材料层，使得该暴露的区段被实际地覆盖。于是，在该复晶半导体材料层上产生第二高导电材料层，进而以其形成一发射极双层。于其上，引起该重度掺杂的复晶半导体层第一导电类型的至少部分掺杂原子进入该基极区域，以产生该第一导电类型的一发射极区域。
Description
技术领域
本案为与半导体装置的制造有关的发明，尤指与具多晶硅发射极的双极性晶体管的制造有关的发明，其中该多晶硅发射极具有被减少的发射极电阻。
背景技术
多晶硅发射极已被应用在被设计用来执行高功率与高速的双极性晶体管中。在关于具多晶硅发射极的双极性晶体管的理论与试验方面的关系可参考赛尔瓦库莫尔(C.R.selvakumar)先生于1988年发表在美国电子电机工程学会会刊(IEEE Press)第3-16页中的文章”多晶硅发射极双极性晶体管的理论与试验(Theoretical and Experimental Aspects ofPolysilicon Emitter Bipolar Transistors)”。
因此，一个具多晶硅发射极的双极性晶体管的实施例提供了一个位于基极(basis)上的重度掺杂多晶硅层，其可作为产生一平板(发射极(emitter)/基极(basis))半导体过渡态的扩散源(diffusion source)，并可作为与该平板发射极相接触的设备。在执行传统制造基极区域以及发射极窗开口的处理步骤之后，未被掺杂(non-doped)或是被掺杂的多晶硅将被使用，而假使使用的是非掺杂多晶硅，那么便需要施用数量精确的砷原子。因此，经过热处理(回火(tempering))，损害将被退火(anneal)而发射极/基极半导体过渡态便得以产生。
如上述参考文献第4页所述的内容，在制造具多晶硅发射极的双极性晶体管的限制处理步骤中的其中之一包含在施用多晶硅之前即先正确地处理晶片。因此，在已知技术状态中已知的许多不同处理方法可粗略地区分成两大类。第一种处理指的是一薄氧化层(0.2～2nm)蓄意或是非蓄意生成。第二种处理指的则是一薄的热氮化物层(thin thermal nitridelayer)(接近1.0～1.5nm)的晶膜生成。“接口”处理是很重要的，因为其同样对于具有多晶硅发射极的双极性晶体管的电性特性有很大的执行。
如已简述于上的内容，目前正尝试于透过沉积一重度掺杂多晶硅层来形成一双极性晶体管的发射极来实现具有高截止频率(cut-offfrequency)与高电流获取(current gains)的双极性晶体管。经由回火(tempering)，在多晶硅层中的掺杂剂接着便会自该多晶硅层扩散至下方的单一结晶硅基板，掺杂粒子在该处将会形成该双极性晶体管的电有效发射极区域(electrically-active emitter area)。于是，该多晶硅便被用作为一掺杂剂源、一进料器(feed)以及还未形成的接触端子孔(contactterminal hole)之一降落表面(landing surface)。至于晶体管的操作特性而言，多晶硅的使用具有下列已被确定的好处，其中在多晶硅层与单一结晶硅基板之间的接口被供作为自基极而注入的少数载体的扩散屏障，因此显著地增加了晶体管的电流获取与截止频率。
然而，多晶硅的一个好处在于其所具有的特殊电阻，其比相较的金属的电阻高了几个数量级。所造成的较高发射极电阻主要会执行双极性晶体管的高频率特性。鉴于这些问题，尽可能地尝试降低所使用的多晶硅层的厚度。另一方面，又所使用的多晶硅的厚度又需要是一个远大于100nm的特定厚度，因为在接触垫上的接触孔的蚀刻必须在此多晶硅层上停止进以确保在制造双极性晶体管过程中的处理安全性。对于发射极电阻的问题关注仍伴随着具有很窄的发射极窗的现代双极性晶体管而增加，因为多晶硅在此情况下可被用来将发射极窗完全填满，因此覆盖过有效发射极的多晶硅层的高度更为增加。
应被察知的是除了多晶硅以外，一个多孔性硅亦可被使用，其可在后续地加热处理中依序地保存而结晶。
为了解决上述关于制造具有多晶硅发射极的双极性晶体管的问题，在沉积一金属层之后进行发射极的热硅化作用的概念已被采行。硅化物为金属/硅的化合物，其在硅技术中被用作为温度稳定、低电阻的痕迹(trace)与触点。常提供的硅层厚度为0.1～0.2um。然而，此方式所形成的硅层通常是较无规则地，因此在实际应用时便无法利用此层来将发射极窗填满。
如同更进一步的测量，该多晶硅的层厚度必须维持越低越好，而该多晶硅的掺杂则必须维持越高越好，如果可能的话，应该避免以多晶硅填充该发射极窗，然而，在较早的技术中，由于发射极尺寸较大的关系使得这点变得较简单，在沉积该多晶硅于该发射极上之后，如果留下一非常窄的缝隙，其根据所选择的技术，当蚀刻该接触孔时，增加付出的努力是必须的，因为当沉积其它层时，该缝隙可能会被不需要的物质所填充，亦即氮化物阻障。
在很多的例子中，该发射极电阻器于该晶体管特性的负面执行简单地被接受，及/或其试着以电路技术来补偿该负面执行。
发明内容
从这项领域的这个状态开始，本发明的目的在于提供一种改良的方法，其用以制造一种具有一多晶硅发射极的双极性晶体管，其发射极电阻器明显地降低以便改善该双极性晶体管的电性。
通过以下的方法达成本发明的目的。
根据本发明的一种制造具有多晶硅发射极的双极性晶体管的方法，包括：在一半导体基板中产生一个第一导电类型的集电极区域，以及与其毗连的一个第二类型的基极区域；在所述基板上涂覆以第二导电类型的掺杂原子所重度掺杂的一个第二导电类型复晶半导体材料的复晶层，使得所述基极区域的一部份被暴露出；在所述复晶层上涂覆至少一个绝缘材料的绝缘层；图样化所述至少一个绝缘层，使得所述基极区域的至少一区段被暴露出；产生以所述第一导电类型的掺杂原子所重度掺杂的一个第一导电类型复晶半导体材料的另一个复晶层，使得所述暴露的区段被实际地覆盖，其中所述复晶层与所述另一个复晶层由所述绝缘层分隔；在所述另一个复晶层上产生一个高导电材料的高导电层，以通过所述高导电层和所述另一个复晶层形成一个发射极双层；利用温度处理使所述复晶层的第二导电类型的至少部分掺杂原子进入所述半导体基板，以将所述该基极区域电连接至所述复晶层；使所述重度掺杂的另一个复晶层的所述第一导电类型的至少部分掺杂原子进入所述基极区域，以产生所述第一导电类型的一个发射极区域；构造所述发射极双层，以产生一个发射极端子区域；以及，使该发射极端子区域与一接触端子接触，其中所述高导电层和所述接触端子不同，所述方法包括以下子步骤：在所述发射极端子区域上涂覆绝缘材料；以及经蚀刻进入所述绝缘材料而形成一接触孔，其中在所述发射极端子区域中的所述高度导电层有效地做为该蚀刻的一个停止层。
本发明基于一识别特征，其通过于一具有一多晶硅发射极的双极性晶体管制造期间形成一发射极双层，该发射极端子的特殊电阻将被降低，且因此该装置的电子特性将明显的改善。依照本发明，该双极性晶体管的该发射极将被沉积于二台上，在此，该第一层由一普通重度掺杂的多晶硅材质所组成，该多晶硅层现在仍仅作为该掺杂物质的来源及用以产生一多晶硅单一结晶接口，其介于一多晶硅层和该基板的该单一结晶半导体材质之间，因此，所使用的该多晶硅层明显地都选择较薄的，就如同至目前为止的例子一样。该涂覆的第二层为一高度导电材质层，其导致电阻至该双极性晶体管的该发射极维持在一低水平的状态，此高度导电层更作为该接触孔的蚀刻的一终止层，该孔执行用以不同的接触衬垫，该层也许完全地填满该发射极窗而不具有任何大量对该发射极电阻的负面执行，亦即该发射极电阻将不会增加。
该第二高度导电层必须承受该发射极加温(温度处理)的高温，其典型约1000℃或是更高，且基于制造技术的原因，更必须提供近四于使用于不同制程的硅材质的特性，例如在干蚀刻制程中。
经由用以制造一种具有一多晶硅发射极的一双极性晶体管的该发明方法，其提供一二层发射极沉积以便形成一发射极双层，其确保一极低的发射极电阻，该晶体管亦可因此完成极有利的电子特性，因此通过该沉积发射极双层所完成的该发射极电阻的降低，对切断频率具有一正面执行，且通常对在一电路中的电压和功率增益也是。
如同已经说明的，由一多晶硅材质组成的该第一、下层，其有效作为该活动晶体管区域的一掺杂剂来源，其中由一高度导电材质组成的该第二、上层，其作为蚀刻该接触衬垫的该接触孔的一蚀刻终止装置，且用以该接触衬垫和该硅发射极之间的垂直电流传输。
附图说明
本发明的一较佳实施例将通过附图做为参考而加以举例说明，其中：
图1：其显示沉积发射极多晶硅及硅化物层之后，具有一窄发射极窗的多晶硅发射极双极极性晶体管制程的过渡状态；以及
图2：其显示于回火(tempering)及接触后，已图样化该发射极双层的具有一窄发射极窗的多晶硅发射极双极极性晶体管制程的状态。
具体实施方式
以图1及图2做为参考，本发明用于制造具多晶硅发射极双极极性晶体管的一较佳实施例将会有更详细的解释。
如图1所示，较佳使用一单晶硅体，其作为双极性晶体管的一基板10。在该基板10中，一第一导电类型的一第一区域12加以形成，此区域12于之后将作为一集电极区域。在该基板10中，一第二导电类型的一更进一步区域14加以形成，其于之后作为一基极区域14。
与本案有关的，该第一导电类型表示为所谓的n-掺杂，同时该第二导电类型表示为所谓的p-掺杂，在半导体材料中的掺杂若是其中主要的电荷载子为电子时则为n型，其中在半导体材料中的掺杂若是其中主要的电荷载子为空穴时则为p型。在本发明中，该掺杂的导电类型可每一个加以选择，反之亦然。
该基极区域14毗邻该集电极区域12，其中该基极区域14的至少一区段形成于该基板10的表面15及该集电极区域12之间，在该基板10的表面上，将以一适当提供该第二导电类型(p型)的方式施加一复结晶层(polycrystalline layer)17，如多晶硅，其中，在该基板10中的该基极区域14维持必要的暴露。接下来，此层17将作为一该基极区域14的一p掺杂基极端子区域(p-doping basis terminal area)。
在该基板10的表面15或里面，如一介电(绝缘)材料的材料的一或多层16加以形成，其中该介电层加以图样化，因此，该基极区域14的至少一个区段加以暴露。
接着，复结晶半材料(polycrystalline semi-material)，较佳地是硅，的一层18则施加于其上，所以，此多晶硅层18会必要地覆盖该基极区域14的该暴露区段。
因为未掺杂的多晶硅层提供一非常高的电阻(大约104Ωcm)，因此，在此例子中，既然同样在晶体管中具有导电功能，为了达成个别的掺杂类型、所需的掺杂强度以及因此所需的多晶硅层的导电度，则该多晶硅层18将被提供以掺杂媒介(doping agent)，如硼、磷或砷。为了节省额外的掺杂步骤，该多晶硅层18的掺杂一般于该多晶硅沉积期间通过添加适合的材料而加以达成。在本发明中，该多晶硅层18包含该第一导电类型(n型)。
伴随着本发明，为了与该多晶硅层18一起形成所谓的发射极双层，则既然一高导电材料的一更进一步、第二层20将直接施加至该现存的多晶硅层18之上，一已经重度掺杂的多晶硅材料较佳地加以施加，而包括一高导电材料的该第二层20一般为一硅化物层。硅化物在硅科技中，可用作为温度稳定低电阻材料的金属/硅化合物，这些硅化物层一般提供以介于0.1至0.2μm间的厚度，其中介于0.1至0.2μm间的厚度表示沉积于一般表面上的厚度。因此，在该发射极窗中，该硅化物的厚度或高度清楚的大于0.2μm，如0.5μm，最常见地是使用如MoSi2或WSi2的硅化物。
为了解释根据本发明的制造具多晶硅发射极双极极性晶体管的方法的更进一步步骤，现在则指向图2做为参考。现在的半导体结构将被呈送至一温度处理(回火，tempering)，因此，原自该重度掺杂多晶硅层18的至少一些该掺杂媒介扩散进入该单晶体中，亦即进入该基板10中。结果是，有效发射极面积22形成于该基板10中，亦即特别相邻于该基极区域14。因此，该重度掺杂多晶硅层18的该第一导电类型的至少一些部分的该掺杂原子进入该基板中，以产生在基板中相邻于该基极区域14的第一导电类型的一有效发射极区域22。该有效发射极区域22延伸自该多晶硅层18以及该基板10之间间的接口15，并进入该基板10的半导体材料中。
更甚者，在温度处理期间，该多晶硅层17的第二导电类型的一些部分掺杂原子进入该基板10，并与该基极区域14在所得出的基板10中有大表面连接，其中，该多晶硅层17以此第二导电类型加以掺杂并提供作为该基极端子15。
温度处理或回火(tempering)这个词在硅科技中指在一惰性气体中对硅的温度增加之处理，如氮、氩、氢以及形成气体。结果，没有多的层会长成，也没有材料会被移除，但已经存在的层及硅基板本身会被呈送至已定的改变。在这个例子，各式不同掺杂的多晶硅层17、18的第一或第二导电类型的掺杂媒介进入该半导体基板10的毗邻半导体材料中。
接着，包括该多晶硅层18及该重度掺杂导电第二层20的该发射极双层将被图样化以产生该双极性晶体管的一发射极端子区域。图样化经常通过个别层的干蚀刻而产生效果，若该多晶硅层18的上部、重度掺杂的导电硅化物层20基本上包含相同或相对的处理特质，如蚀刻特性时，处理将较容易进行。
在剩余的半导体结构上的暴露区段接着以一密封绝缘材料(encapsulating insulating material)28加以填满，更进一步，为了提供基极端子区域的接触端子24以及基极端子区域17的接触端子26，蚀刻形成所谓的接触孔，在发射极端子区域中，该硅化物层20作为蚀刻该接触孔的一蚀刻停止装置。
通过上述具有多晶硅发射极双极晶体管的具发明性的制程，其使得清楚地减少该发射极端子区域的特定电阻成为可能，藉此，双极性晶体管的电特性可因此而获得相当的改善，所得到的效果是，通过所沉积的发射极双层所达成的在发射极电阻的减少对截止频率(cut-off frequency)以及，一般而言，亦对电路的电压及功率增益有正面效果。
制造具有多晶硅发射极双极极性晶体管的具发明性及优点的概念，包括以两阶段执行对发射极端子区域的沉积步骤，结果得到包括一般重度掺杂多晶硅材料的该第一层18。在本发明中，其仅作为掺杂媒介及产生多晶硅单晶接口的来源，并因此可以被选择为比以前更薄。该第二层2为一高导电材料的一层，而该高导电材料保持引导电阻在一低程度并作为蚀刻接触孔的停止层，其可以在没有重大增加该发射极电阻的情形下填满该发射极冲。在较佳的程序中，此第二层20必须禁得起发射极回火的高温，该温度通常约1000℃或更高，并且，为了简化该蚀刻制程的处理步骤，可以提供相对特性的如硅，的材料。
原则上，其亦可理解发射极回火在沉积该第二层之前发生的处理类型。当沉积该第二层时，纯金属及金属硅化合物(硅化物)皆为理想的，其中特别是所有高熔点金属，如二硅化钨(tungsten-disilicide)及二硅化钼(molybdenum-disilicide)加以使用。对其他材料而言，如钨，则需要额外沉积一扩散阻障层。
在本发明制造具多晶硅发射极双极极性晶体管的方法中，一两阶段发射极沉积将以与本案一致的方式加以执行，多晶硅的下部层作为有效晶体管区域的掺杂媒介来源，下部重度掺杂层作为蚀刻接触孔以及接触孔与多晶硅发射极间的垂直电流传输的蚀刻停止装置。
更进一步，要体验到的是，本发明亦可应用于脱离晶体管架构时，特别的是，那些具有侧向生长基极面积者。因此，晶体管架构，其中基极面积及有时亦有集电极的部分会侧向生长于基板之上，在这些架构中，其非常有可能在未来会被更频繁地使用，而本案的发射极双层亦可以一更好的方式而被应用。
附图标记说明
10 Substrate基板
12 Collector region集电极区域
14 Basis region基极区域
15 Surface of the substrate基板表面
16 Insulating layers绝缘层
17 p-doped polysilicon layer p-掺杂多晶硅层
18 n-doped polysilicon layer n-掺杂多晶硅层
20 Silicide layer硅化物层
22 Active emitter region有效发射极区域
24 Emitter contact发射极触点
26 Basis contact基极触点
28 Insulating material绝缘材料
Claims (4)
1.一种制造具有多晶硅发射极的双极性晶体管的方法，包括：
在一半导体基板(10)中产生一个第一导电类型的集电极区域(12)，以及与其毗连的一个第二类型的基极区域(14)；
在所述基板(10)上涂覆以第二导电类型的掺杂原子所重度掺杂的一个第二导电类型复晶半导体材料的复晶层(17)，使得所述基极区域(14)的一部份被暴露出；
在所述复晶层(17)上涂覆至少一个绝缘材料的绝缘层(16)；
图样化所述至少一个绝缘层(16)，使得所述基极区域(14)的至少一区段被暴露出；
产生以所述第一导电类型的掺杂原子所重度掺杂的一个第一导电类型复晶半导体材料的另一个复晶层(18)，使得所述暴露的区段被实际地覆盖，其中所述复晶层(17)与所述另一个复晶层(18)由所述绝缘层(16)分隔；
在所述另一个复晶层(18)上产生一个高导电材料的高导电层(20)，以通过所述高导电层(20)和所述另一个复晶层(18)形成一个发射极双层；
利用温度处理使所述复晶层的第二导电类型的至少部分掺杂原子进入所述半导体基板(10)，以将所述该基极区域(14)电连接至所述复晶层(17)；
使所述重度掺杂的另一个复晶层(18)的所述第一导电类型的至少部分掺杂原子进入所述基极区域(14)，以产生所述第一导电类型的一个发射极区域(22)；
构造所述发射极双层(18，20)，以产生一个发射极端子区域；以及
使该发射极端子区域与一接触端子(24)接触，其中所述高导电层(20)和所述接触端子(24)不同，所述方法包括以下子步骤：
在所述发射极端子区域上涂覆绝缘材料(28)；以及
经蚀刻进入所述绝缘材料而形成一接触孔，其中在所述发射极端子区域中的所述高度导电层(20)有效地做为该蚀刻的一个停止层。
2.如权利要求1所述的方法，其中使所述重度掺杂的另一个复晶层(18)的所述第一导电类型的至少部分掺杂原子进入所述基极区域(14)的步骤利用回火来执行。
3.如权利要求1或2所述的方法，其中所述高导电层(20)由包含做为半导体材料的具有相近处理特性的材料构成。
4.如权利要求1或2所述的方法，其中使所述重度掺杂的另一个复晶层(18)的所述第一导电类型的至少部分掺杂原子进入所述基极区域(14)的步骤可在该产生所述高导电层步骤之前或之后执行。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10134089A DE10134089A1 (de) | 2001-07-13 | 2001-07-13 | Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter |
| DE10134089.3 | 2001-07-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1528013A CN1528013A (zh) | 2004-09-08 |
| CN100362636C true CN100362636C (zh) | 2008-01-16 |
Family
ID=7691669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028141016A Expired - Fee Related CN100362636C (zh) | 2001-07-13 | 2002-07-10 | 具多晶硅发射极双极性晶体管的制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7060583B2 (zh) |
| EP (1) | EP1407484A2 (zh) |
| KR (1) | KR20040013146A (zh) |
| CN (1) | CN100362636C (zh) |
| DE (1) | DE10134089A1 (zh) |
| TW (1) | TW554488B (zh) |
| WO (1) | WO2003007361A2 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7115965B2 (en) * | 2004-09-01 | 2006-10-03 | International Business Machines Corporation | Vertical bipolar transistor with a majority carrier accumulation layer as a subcollector for SOI BiCMOS with reduced buried oxide thickness for low-substrate bias operation |
| CN100361281C (zh) * | 2005-11-11 | 2008-01-09 | 中国电子科技集团公司第五十五研究所 | 半导体平台工艺 |
| US7470594B1 (en) | 2005-12-14 | 2008-12-30 | National Semiconductor Corporation | System and method for controlling the formation of an interfacial oxide layer in a polysilicon emitter transistor |
| KR101649004B1 (ko) * | 2009-05-26 | 2016-08-17 | 스미또모 가가꾸 가부시키가이샤 | 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스 |
| CN103400764B (zh) * | 2013-07-24 | 2016-12-28 | 上海华虹宏力半导体制造有限公司 | 双极型晶体管的形成方法 |
| KR102220032B1 (ko) * | 2018-08-20 | 2021-02-25 | 한국과학기술원 | 폴리 실리콘 이미터 층이 삽입된 2-단자 바이리스터 및 그 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US518276A (en) * | 1894-04-17 | richards | ||
| CN87107362A (zh) * | 1986-12-12 | 1988-06-29 | 德国Itt工业有限公司 | 至少包括一个双极平面型晶体管的单块集成电路的制造方法 |
| US5204276A (en) * | 1988-12-06 | 1993-04-20 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| US6211029B1 (en) * | 1997-02-18 | 2001-04-03 | Nec Corporation | Process of fabricating a bipolar transistor having lightly doped epitaxial collector region constant in dopant impurity |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3304642A1 (de) * | 1983-02-10 | 1984-08-16 | Siemens AG, 1000 Berlin und 8000 München | Integrierte halbleiterschaltung mit bipolartransistor-strukturen und verfahren zu ihrer herstellung |
| JPS6146063A (ja) * | 1984-08-10 | 1986-03-06 | Hitachi Ltd | 半導体装置の製造方法 |
| US6004855A (en) * | 1988-04-11 | 1999-12-21 | Synergy Semiconductor Corporation | Process for producing a high performance bipolar structure |
| US5001533A (en) * | 1988-12-22 | 1991-03-19 | Kabushiki Kaisha Toshiba | Bipolar transistor with side wall base contacts |
| US5185276A (en) * | 1990-01-31 | 1993-02-09 | International Business Machines Corporation | Method for improving low temperature current gain of bipolar transistors |
| JP2855919B2 (ja) * | 1991-10-24 | 1999-02-10 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2606141B2 (ja) * | 1994-06-16 | 1997-04-30 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| FR2756100B1 (fr) * | 1996-11-19 | 1999-02-12 | Sgs Thomson Microelectronics | Transistor bipolaire a emetteur inhomogene dans un circuit integre bicmos |
| KR100248504B1 (ko) * | 1997-04-01 | 2000-03-15 | 윤종용 | 바이폴라 트랜지스터 및 그의 제조 방법 |
| JP3366919B2 (ja) * | 1997-06-27 | 2003-01-14 | エヌイーシー化合物デバイス株式会社 | 半導体装置 |
| JP3186691B2 (ja) * | 1998-04-07 | 2001-07-11 | 日本電気株式会社 | 半導体装置及びその形成方法 |
| US6815303B2 (en) * | 1998-04-29 | 2004-11-09 | Micron Technology, Inc. | Bipolar transistors with low-resistance emitter contacts |
| EP1037284A3 (en) * | 1999-03-15 | 2002-10-30 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor and method for fabricating the same |
| FR2795233B1 (fr) * | 1999-06-18 | 2001-08-24 | St Microelectronics Sa | Procede de fabrication autoaligne de transistors bipolaires |
| US6521974B1 (en) * | 1999-10-14 | 2003-02-18 | Hitachi, Ltd. | Bipolar transistor and manufacturing method thereof |
| SE517833C2 (sv) * | 1999-11-26 | 2002-07-23 | Ericsson Telefon Ab L M | Metod vid tillverkning av en bipolär kiseltransistor för att bilda basområden och öppna ett emitterfönster samt bipolär kiseltransistor tillverkad enligt metoden |
-
2001
- 2001-07-13 DE DE10134089A patent/DE10134089A1/de not_active Withdrawn
-
2002
- 2002-07-10 KR KR10-2004-7000535A patent/KR20040013146A/ko not_active Application Discontinuation
- 2002-07-10 CN CNB028141016A patent/CN100362636C/zh not_active Expired - Fee Related
- 2002-07-10 EP EP02753085A patent/EP1407484A2/de not_active Withdrawn
- 2002-07-10 WO PCT/EP2002/008234 patent/WO2003007361A2/de active Application Filing
- 2002-07-12 TW TW091115532A patent/TW554488B/zh not_active IP Right Cessation
-
2004
- 2004-01-13 US US10/757,360 patent/US7060583B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US518276A (en) * | 1894-04-17 | richards | ||
| CN87107362A (zh) * | 1986-12-12 | 1988-06-29 | 德国Itt工业有限公司 | 至少包括一个双极平面型晶体管的单块集成电路的制造方法 |
| US5204276A (en) * | 1988-12-06 | 1993-04-20 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| US6211029B1 (en) * | 1997-02-18 | 2001-04-03 | Nec Corporation | Process of fabricating a bipolar transistor having lightly doped epitaxial collector region constant in dopant impurity |
Non-Patent Citations (2)
| Title |
|---|
| A 30-GHz fT Quasi-Self-Aligned Single-Poly BipolarTechnology. Pontcharra DE J et al.IEEE Transactions on Electron Devices,Vol.44 No.11. 1997 * |
| A 40GHz fT Si Bipolar Transistor LSI Technology. Sugiyama M et al.Proceedings of the International Electron Devices Meeting, Washington. 1989 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003007361A3 (de) | 2003-04-24 |
| TW554488B (en) | 2003-09-21 |
| CN1528013A (zh) | 2004-09-08 |
| US7060583B2 (en) | 2006-06-13 |
| KR20040013146A (ko) | 2004-02-11 |
| DE10134089A1 (de) | 2003-01-30 |
| WO2003007361A2 (de) | 2003-01-23 |
| EP1407484A2 (de) | 2004-04-14 |
| US20040185631A1 (en) | 2004-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960013135B1 (ko) | 캡 산화물을 배치한 티탄 규화물 형성 방법 | |
| US4481706A (en) | Process for manufacturing integrated bi-polar transistors of very small dimensions | |
| EP0110211B1 (en) | Bipolar transistor integrated circuit and method for manufacturing | |
| EP0249780B1 (en) | Semiconductor device with a wiring layer having a good step coverage at contact holes | |
| EP0188291B1 (en) | Bipolar semiconductor device and method of manufacturing the same | |
| EP0033495B1 (en) | Process for fabricating a high speed bipolar transistor | |
| JPH06302542A (ja) | 半導体装置の低抵抗接触構造およびその形成方法 | |
| US5250837A (en) | Method for dielectrically isolating integrated circuits using doped oxide sidewalls | |
| GB2081507A (en) | High speed bipolar transistor and method of making same | |
| IE52791B1 (en) | Semiconductor devices | |
| US20030062575A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JP2799304B2 (ja) | 半導体素子のコンタクト導電層形成方法並に半導体素子のジャンクションおよびコンタクト導電層形成方法 | |
| CN100362636C (zh) | 具多晶硅发射极双极性晶体管的制造方法 | |
| US6326292B1 (en) | Semiconductor component and manufacturing method for semiconductor component | |
| JP2002524853A (ja) | バイポーラトランジスタを備える半導体デバイスの製造方法 | |
| GB2179792A (en) | Bipolar transistor | |
| US4888297A (en) | Process for making a contact structure including polysilicon and metal alloys | |
| US5116770A (en) | Method for fabricating bipolar semiconductor devices | |
| US5138425A (en) | Semiconductor integrated circuit device with nitride barrier layer ion implanted with resistivity decreasing elements | |
| US5236851A (en) | Method for fabricating semiconductor devices | |
| EP0104079B1 (en) | Integrated circuit contact structure | |
| KR100300892B1 (ko) | 반도체장치제조방법 | |
| US6229178B1 (en) | Vertical double diffused MOSFET and method for manufacturing same | |
| JPH1131665A (ja) | 半導体集積回路装置の製造方法 | |
| US6133122A (en) | Method of fabricating semiconductor device for preventing rising-up of siliside |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080116 Termination date: 20210710 |