KR960013135B1 - 캡 산화물을 배치한 티탄 규화물 형성 방법 - Google Patents

캡 산화물을 배치한 티탄 규화물 형성 방법 Download PDF

Info

Publication number
KR960013135B1
KR960013135B1 KR1019870001996A KR870001996A KR960013135B1 KR 960013135 B1 KR960013135 B1 KR 960013135B1 KR 1019870001996 A KR1019870001996 A KR 1019870001996A KR 870001996 A KR870001996 A KR 870001996A KR 960013135 B1 KR960013135 B1 KR 960013135B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
metal layer
layered structure
silicon oxide
titanium
Prior art date
Application number
KR1019870001996A
Other languages
English (en)
Other versions
KR870009462A (ko
Inventor
씨. 홀로웨이 토머스
이. 탱 토머스
웨이 췌-취아
에이. 하켄 로저
에이. 벨 데이비드
Original Assignee
텍사스 인스트루먼츠 인코포레이티드
엔. 라이스 머레트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/837,468 external-priority patent/US4657628A/en
Application filed by 텍사스 인스트루먼츠 인코포레이티드, 엔. 라이스 머레트 filed Critical 텍사스 인스트루먼츠 인코포레이티드
Publication of KR870009462A publication Critical patent/KR870009462A/ko
Application granted granted Critical
Publication of KR960013135B1 publication Critical patent/KR960013135B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

없음

Description

캡 산화물을 배치한 티탄 규화물 형성 방법
제1도는 규소상의 3000Å 두께의 열 산화물과 그 위의 1000Å 두께의 티탄과 또한 그 위에 있는 1000Å 두께의 플라즈마 산화물이 Ar+N2의 분위기 중에서 675℃로 30분 동안 반응한 구조물의 오거 조성도(Auger composition profile)[여기서, 삼각형은 탄소의 데이타점을 나타내고, 원형은 산소의 데이타점을 나타내며, 십자형은 규소의 데이타점을 나타내고, 사각형은 티탄의 데이타점을 나타낸다. 5% 이하로써 도시한 백분율 표는 잡음 레벨 내의 손실로 간주되고, 이 때, 처음의 2개 또는 3개의 데이타점들을 불순물 또는 주변 종(species)들에 의해 우세하게 된다].
제2도는 규소 상의 CVD TEOS 산화물과 그 위의 티탄과 또한 그 위에 있는 플라즈마 산화물이 Ar+N2분위기 중에서 675℃로 30분 동안 반응된 구조물의 오거 조성도(여기서, 삼각형은 탄소의 데이타점을 나타내고, 원형은 티탄의 데이타점을 나타내며, 십자형은 규소의 데이타점을 나타내고, 사각형은 산소의 데이타점을 나타낸다).
제3도는 CVD TEOS 산화물 상의 티탄과 그 위의 플라즈마 산화물이 675℃로 반응된 후 산화물은 스트립(stipped) 되고 나머지가 Ar+N2의 분위기 중에서 675℃로 조성도(여기서, 삼각형은 탄소의 데이타점을 나타내고, 원형은 질소의 데이타점을 나타내며, 십자형은 산소의 데이타점을 나타내고, 사각형은 티탄의 데이타점을 나타내며, 내부의 수직선을 갖고 있는 삼각형은 규소의 데이타점을 나타낸다. 이 도면에서, 도시한 다른 요소에 대한 질소의 비는 정확하지는 않지만 깊이에 따른 형태의 변화는 정확하게 도시되어 있다).
제4도는(붕소가 주입된) P+규소 상의 1000Å 두께의 티탄과 그 위에 있는 1000Å 두께의 플라즈마 산화물이 Ar+N2의 분위기 중에서 675Å로 30분 동안 반응한 구조물의 오거 조성도(여기서 삼각형은 탄소의 데이타점을 나타내고, 원형은 산소의 데이타점을 나타내며, 십자형은 규소의 데이타점을 나타내고, 사각형은 티탄의 데이타점을 나타낸다).
제5도는 4500Å 두께의 (POCl3가 도우프된) n+폴리실리콘 상의 1000Å 두께의 티탄과 그 위의 1000Å 두께의 플라즈마 산화물이 Ar+N2의 분위기 중에서 675℃로 30분 동안 반응한 구조물의 오거 조성도(여기서, 삼각형은 탄소의 데이타점을 나타내고, 원형은 산소의 데이타점을 나타내며, 십자형은 규소의 데이타점을 나타내고, 사각형은 티탄의 데이타점을 나타낸다).
제6A도는 5000Å의 SiO2상의 1500Å 두께의 티탄과 그 위에 1000Å의, 두께를 갖고 있는 구조물의 러더포드 역산란 분석(Rutherford Backscattering analysis, RBS 분석)으로부터 유도된 계수 대 2차 에너지의 원 자료(raw data)를 도시한 도면[산소, 규소 및 티탄에 대해 도시한 대쉬(dash)선은 이 요소들이 샘플(sample)의 표면에만 존재하는 경우에 예상되는 에너지 피크치를 나타낸다].
제6B도는 제1경계면(플라즈마 산화물/티탄)과 제2경계면(티탄/열 산화물) 사이에 산소 대 티탄의 원자비를 도시한 원 자료로부터 유도된 도면(도시한 정확한 깊이는 부정확할 수 있는 밀도에 대한 가정을 사용하여 계산하였기 때문에 부정확하지만, 깊이에 따른 상대 농도의 형태는 신뢰할 만하다).
제7A도는 약 700Å 두께의 열 SiO2상의 약 1/4 미크론의 폴리실리콘과 그 위의 약 2700Å 두께의 TiSi2또한 그 위에 1000Å 두께의 플라즈마-피착 SiO2를 갖고 있는 구조물의 러더포드 역산란-분석(RBS 분석)으로부터 유도된 계수 대 2차 이온 에너지의 원자료를 도시한 도면.
제7B도는 이 데이타로부터 유도된 규소 : 티탄 비를 깊이에 따라 도시한 도면.
제8A도는 결정 규소(crystalline silicon) 상의 약 2900Å 두께의 TiSi2와 그 위의 1000Å 두께의 플라즈마-피착 SiO2를 갖고 있는 러더포드 역산란 분포(RBS 분석)으로부터 유도된 계수 대 2차 이온 에너지의 원 자료를 도시한 도면.
제8B도는 이 데이타로부터 유도된 규소 : 티탄 비를 깊이에 따라 도시한 도면.
제9도는 규소가 노출된 곳에 규화 티탄 영역을 형성하고 그 이외의 곳에 질화 티탄(또는 기타 도전성 화합물)을 형성하기 위해 티탄이 피착되어 반응된 후의 소오스/드레인[모우트(moat)] 영역의 일부분을 도시한 도면.
제10도는 질화 티탄층이 바람직하게 국부 상호 접속부 및 접촉 패드(contact pads)를 제공하도록 패턴화된 본 발명에서의 후속단을 도시한 도면.
제11도는 본 발명에 따라 형성된 TiSi2-피복 소오스/드레인 확산 영역 및 게이트를 갖고 있는 능동 소자의 트랜지스터 특성을 도시한 도면[서브스레시홀드(subthreshold) 특성은 매우 적당하다].
* 도면의 주요부분에 대한 부호의 설명
10 : 기판12 : 소오스/드레인 영역
14 : 드레인 확장 영역16 : 채널 영역
18 : 측벽 산화물20 : 게이트
22 : 티탄층23 : 산화물층
26 : 필드 산화물28 : 트랜지스터 구조물
30 : 게이트 유전 영역
본 발명은 집적 회로 및 그 제조 방법에 관한 것이다. 자체 정렬(self-aligned) 내화성(refractory) 금속-규화물 기술은 소자가 소형화됨에 따라 집적 회로 내의 소자 성능을 양호하게 실현하기 위한 해결 방법중 하나로 인지되어 있다. 이 규소화 티탄(TiSi2)이 가장 관심을 끄는 규화 금속 중의 하나로 인지되어 있는데, 그 이유는 저 고유 저항(resistivity), 안정성, 및 자체 정렬 형성 능력 때문이다.
규화 티탄 기술의 주요 장점중 하나는 자체 정렬 VLSI 처리가 가능하다는 점에 있다. 즉, 티탄(Ti) 금속층을 전체적으로 피착시킨 다음 질소(N) 분위기 중에서 가열함으로써, (단결정성 또는 다결정성) 규소(Si)위 노출된 모든 영역들은 규화 티탄을 형성하도록 반응하고, 티탄 금속이 규소와 접촉하지 않는 곳에서 질화 티탄(TiN)이 우세한 조성물이 형성된다. 이것은 상당히 유용한데, 그 이유는, 폴리실리콘 게이트 레벨이 패턴화된 후에 이 단계를 실행함으로서, 노출된 소오스/드레인 영역의 표면(또는 기타의 노출된 기판 표면영역)과, 폴리실리콘 게이트 레벨의 표면에 규화물이 형성되고 다른 곳에는 형성되지 않기 때문이다. 이것은 허용가능할 정도로 낮은 시이트(sheet) 저항을 계속 유지하면서 소오스/드레인 확산이 얕게 될 수 있다는 것을 의미하고, 또한 폴리실리콘 게이트 레벨의 시이트 저항이 낮아질 수 있다는 것도 의미한다. 이 처리 공정시에 질소 분위기를 사용하는 것은 중요한데, 그 이유는 그렇게 하지 않으면 규소가 성장되는 규화물층을 통해 외부 확산(outdiffuse)되어 측방향으로 성장할 수 있게 되므로, 이 반응에 의해 형성된 규화 티탄은 예를 들어, VLSI 소자의 게이트와 소오스/드레인 사이에 1/2 미크론 내외의 간격(gap)을 연결시킬 수 있기 때문이다.
이러한 처리 공정은 예를 들어, 1985년 2월에 발행한 전자 장치에 관한 IEEE 해설집(IEEE TRANSACTIONS ON ELECTRON DEVICES)의 141 페이지에 엠. 앨퍼린(M. Alperin) 등이 쓴 VLSI 응용을 위한 자체 정렬 TiSi2처리 공정의 개발(Development of the Self-aligned TiSi2Process for VLSI Applications)에 기술되어 있는데, 이것은 본 명세서에 참고 문헌으로 사용하였다.
그러나, 이 자체 정렬 TiSi2기술은 규화물 반응 처리 공정용으로 사용된 질소 분위기에서 임의의 산소 오염에 의해 저하된다. 반응 처리 공정 중의 산소 오염은 2가지 문제점, 첫째, 규화물이 높은 고유저항을 갖고, 둘째, 반응되지 않은 티탄(또는, 질화 티탄과 같은 비규화 물질)을 스트립(strip) 하기가 어렵다는 문제점을 발생시킨다.
일반적으로, 이산화 티탄은 집적 회로 제조에 상당히 부적당한 소정의 화학적 성질을 갖고 있다. TiO2는 대단히 높은 생성열을 갖고 있으므로, 대단히 안정된 조성물이다. TiO2의 에칭은 매우 어렵고, 질화 단계 중에 존재하는 임의의 산소는 TiN보다 더욱 강력하게 TiO2를 형성하기가 더 쉽다. TiO2가 TiN 또는 TiSi2와는 달리 절연물이기 때문에, TiO2가 형성되면 전기적 성질이 심하게 저하되고, 쉽게 회복되지 않는다.
산소 오염의 가능성을 방지하기 위해, 제조 공정은 통상적으로(고순도의 N2를 공급하면서) 아르곤과 같은 고순도 세정 가스의 매우 높은 유속을 사용하거나 반응 분위기 중에서 저압을 사용한다. 이들 두가지 방법은 모두 생산비를 증가시켜, 실제로, 유지하기가 어렵다. TiSi2를 형성하기 위해 신속 열 처리 공법을 사용하면 소정의 오염 문제가 경감되지만, 개스 유속 및 순도는 균일한 규소화를 달성하는데 계속 중요한 역할을 한다.
본 발명은 규화물 반응 전에 티탄층의 상부에 캡(cap) 산화물를 배치시킴으로써 산소 오염의 문제점을 최소화시킨다. 반응 처리 공정 중에, 이 산화물은 인접 티탄 금속층에 의해 부분적으로 환원된다. 그러므로, 어떤 산소는 자유로와져서, 티탄층 내로 확산될 수 있다. 반응 처리 고정의 저온 단계에서, 산소는 티탄 금속의 입자 경계선에 게더링 되고(gettered) 입자 경계선을 가로지르는 외부 확산으로부터 규소 원자를 지연시킨다. 이 처리 공정 내에 유입된 산소 불순물은 전통적인 자체 정렬 TiSi2처리 공정에 사용되는 질소의 기능과 부분적으로 유사한 기능을 수행한다.
산화물층으로부터 유도된 산소가 유리 산소(free oxygen) 오염과 동일한 문제점(스트립핑이 곤란하여 규화물의 시이트 저항 특성이 좋지 않은 점)을 야기시키지 않는 이유는 완전히 이해되고 있지는 않다. 그런, TiO2을 형성하는 활성화 에너지가 중요한 역할을 하는 것으로 생각되고 및 티탄 및 이산화 규소로부터 이산화 티탄과 규소를 형성하는 산화 환원 반응은 산소 개스와 티탄의 반응보다 훨씬 작은 엔탈피(enthalpy)를 갖고, 또한 산화 환원 반응의 활성화 에너지도 더 높을 수 있다. 더우기, 이산화 티탄의 조성물들이 상이하게 된다. 즉, 유리(free) O2로 반응하는 티탄은 금홍석(rutile, TiO2의 매우 안정한 형태)을 전형적으로 형성하는 반면에, 티탄 금속의 입자 경계선을 따라, 확산하는 산소를 훨씬 더 약하게 결합된 화합물을 형성한다.
또한, 티탄 금속은 매우 높은 수소 친화력(affinity for hydrogen)을 갖고 있으므로, 규소 확산을 제한하기 위해 티탄의 입자 경계선에 이미 존재하는 수소는 캡 산화물로부터 하향 확산되는 산소와 소정의 형태로 상호 작용할 수 있다.
캡 산화물 하부의 티탄/산소 조성물은 규화 단계 중에 규소의 외부 확산을 차단시키고, 질소 분위기 아닐링(anneal) 중에 질화 티탄을 주로 포함하는 조성물로 변환될 수 있으며, 규소와 접촉해 있는 동안 가열되면 규화 티탄으로 변환될 수 있다는 것이 실험적으로 증명되어 있다. 그러므로, 이 위치 내의 산소는 금홍석(rutile) TiO2보다 덜 안정한 형태로 있게 된다.
본 발명의 선택적인 실시예에서는 또한 티탄층은 산화물/질화물 스택으로 씌워서(be capped with an oxide/nitride stack) 캡 산화물을 통한 산소의 내부 확산이 방지되는 것이 제시되어 있다.
규화 티탄 처리 공정의 한 가지 주요 장점은 국부 상호 접속부가 쉽게 형성될 수 있다는 점이다. 즉, 1985년 5월 1일자로 출원된 미합중국 출원 제729,318호(TI-11029)에 기술된 바와 같이, 질소 분위기의 직접 반응 처리 공정 중에, 규소와 접촉하지 않은 티탄 부분은 주로 질화 티탄(TiN)을 포함하는 조성물을 형성하나, 이 조성물은 전형적으로 완전히 화학량론적으로 되지 않는다. 국부 상호 접속부가 불필요하면, 이 TiN층은 간단히 스트립 될 수 있지만, 소망스러운 경우 TiN 층은 매우 얇은 낮은 시이트 저항의 국부 상호 접속부를 제공하도록 패턴화 되어 에칭될 수 있다.
1986년 3월 7자로 출원된 미합중국 출원 제837,468호(TI-11770)에는, 그 외의 다른 실시예들 중, 피착된 티탄층 상에 캡 산화물을 패턴화시킴으로써 질화 티탄층이 패턴화되는 한 실시예가 기술되어 있다. 패턴화된 캡 산화물이 제 위치에 있는 구조물은 규화물을 형성하기 위해 질소 내에서 가열되었고, 노출된 TiN은 모두 스트립 되었으며, 그 다음에는 캡 산화물이 스트립 되었고(캡 산화물에 의해 보호된) 나머지 티탄은 TiN 국부 상호 접속부를 형성하기 위해 질소 내에서 다시 가열되었다. 이 응용은 이 처리 공정을 할 수 있게 하는 캡 산화물과 티탄 사이의 경이로운 화학적 상호 작용에 대해 기술하였고, 또한 결과적인 국부 상호 접속부의 조성물에 대해 기술하였다. 일반적으로, 본 발명은(국부 상호 접속부 패턴을 정하는) 캡 산화물층이 규소화 반응 전이 아니라 반응 후에 패턴화되고 에칭되는 것을 제외하고는, 이 처리 공정과 호환될 수 있다.
또한, 질소 분위기 처리 공정의 다른 특징은 경쟁 반응이 규소 상에서 발생한다는 것이다. 즉 질화 티탄은 규화 티탄이 규소 경계면으로부터 상향 성장될 때 개스 상(gas phase)으로부터 햐향 성장된다. 이들 경쟁 반응이 동일하지 않는 활성화 에너지를 갖기 때문에, TiN/TiSi2두께비는 온도에 민감한 함수이다. TiN이 국부 상호 접속부 위치를 제외하고는 제거되기 때문에, TiN 형성에 의해 소모된 Ti는 규화물층의 시이트 저항을 낮춘다. 이것은 시이트 저항이 바람직하지 못하게 반응 온도에 민감한 함수라는 것을 의미한다.
그러므로, 본 발명은 이 응용시에 언급한 것들 이외에 적어도 다음의 장점을 제공한다.
1. 처리 공정이 티탄과 질소와 같은 주변 개스 사이의 상호 작용을 필요로 하지 않기 때문에, 질화물/산화물 스택에 캡 물질을 형성함으로써, 산소 오염에 용이하게 면역될 수 있다. 그러므로, 반응 환경에 특별한 필요 조건을 부과될 필요가 없다. 이것은 처리 공정 비용을 크게 감소시키고 박막질의 재 생상성을 향상시킨다.
2. 반응 중에 형성된 질화 티탄이 없기 때문에, TiSi2층의 시이트 저항은 질소 분위기 처리 공정시보다 반응 온도에 적게 의존된다.
3. 질환 티탄 국부 상호 접속을 할 수 있는 가능성은 이 방법에 의해 영향을 받지 않는다. 질환 티탄 접속부는 반응되지 않는 티탄을 선택적으로 에칭시켜 제거한 다음 비임계(noncritical) 질소 분위기 중에서 다른 열 질화를 실행함으로써 쉽게 제조될 수 있다.
4. TiSi2의 최종 아닐링은 적층된 질화 티탄/TiSi2층을 발생하기 위해 질소 분위기 중에서 실행될 수 있는데, 이 경우에는 질화 티탄이 양호한 알루미늄 확산장벽으로 사용될 수 있다. 이 방법은 규화물층 상의 티탄 물질이 아닐링 전에 스트립 되지 않기 때문에, TiSi2의 시이트 저항을 희생시키지 않고서 질소 분위기 처리 공정보다 두꺼운 질화 티탄을 발생시킨다.
본 발명에 따르면, 규소를 필수적으로 포함하는 노출을 포함하고, 자신의 위에 부분적으로 제조된 집적 회로 구조물을 갖는 기판을 제공하는 단계, 주로 티탄으로 구성되는 금속층을 전체적으로 피착시키는 단계, 금속층의 적어도 선정된 부분의 바로 위에 놓여 있고 주로 산화물로 구성되는 유전층(dielectric layer)을 제공하는 단계 및 상기 금속층의 일부분이 상기 노출된 규소의 일부분과 반응하여 규화 티탄을 형성할 때까지 열을 가하는 단계를 포함하여, 상기 유전층이 이 유전층 하부의 상기 금속층 부분을 통한 규소 외부 확산을 억제하도록 하는 집적 회로 소자 제조 방법이 제공된다.
또한, 본 발명에 따르면, 규소를 필수적으로 포함하는 노출을 포함하고, 자신의 위에 부분적으로 제조된 집적 회로 구조물을 갖는 기판을 제공하는 단계, 주로 티탄으로 구성되는 금속층을 전체적으로 피착시키는 단계, 상기 금속층의 적어도 성정된 부분의 바로 위에 놓여 있고 주로 산화물로 구성되는 유전층(deilectric layer)을 제공하는 상기 금속층의 일부분이 상기 노출된 규소의 일부분과 반응하여 규화 티탄을 형성할 때까지 열을 가하는 단계를 포함하여, 상기 유전층이 이 유전층 하부의 상기 금속층 부분을 통한 규소 외부 확산을 억제하도록 하고, 국부 상호 접속부를 정의하기 위해 선정된 패턴으로 상기 유전층 및 상기 금속층의 나머지 부분의 선정된 부분들을 제거하는 단계 및 주로 질화 티탄으로 구성되는 도전성 물질로 상기 금속층의 나머지 부분을 변환시키기 위해 질소 분위기 중에서 열을 가하는 단계를 포함하는 직접 회로 소자 제조 방법도 제공된다.
또한, 본 발명에 따르면, 규소를 필사적으로 포함하는 노출을 포함하고, 자신의 위에 부분적으로 제조된 집적 회로 구조물을 갖는 기판을 제공하는 단계, 주로 티탄으로 구성되는 금속층을 전체적으로 피착시키는 단계, 상기 금속층의 적어도 선정된 부분의 바로 위에 놓여 있고, 주로 산화물로 구성되는 유전층(dielectric layer)을 제공하는 단계 및 상기 금속층의 일부분이 상기 노출된 규소의 일부분과 반응하여 규화 티탄을 형성할 때까지 열을 가하는 단계를 포함하여, 상기 유전층이 이 유전층 하부의 상기 금속층 부분을 통한 규소 외부 확산을 억제하도록 하고, 상기 유전층을 제거하는 단계, 주로 질화 티탄으로 구성되는 도전성 물질로 상기 금속층의 나머지 부분을 변환시키기 위해 질소 분위기 중에서 열을 가하는 단계, 및 국부 상호 접속선을 제공하기 위해 선정된 패턴으로 상기 도전성 물질을 에칭하는 단계를 포함하는 집적 회로 소자 제조 방법을 제공한다.
이하 첨부 도면을 참조하여 본 발명의 양호한 실시예에 대하여 상세하게 설명한다.
본 발명의 양호한 실시예의 제조 및 사용 방법에 대해서 상세하게 기술하겠다. 그런, 본 발명은 매우 다양한 특정 환경에서 실시될 수 있는 광범위하게 응용 가능한 발명 개념을 제공한다. 즉, 기술한 특정한 실시예는 단지 본 발명을 제조하고 사용하기 위한 특정한 방법을 예시한 것이고, 발명의 범위를 제한하지 않는다.
제9도는 본 발명의 소정의 실시예의 단(stage)을 도시한 것으로, 이 경우에[이 예에서, 기판(10), 채널 영역(16), 약하게 도우프된 드레인 확장 영역(14)를 갖고 있는 소오스/드레인 영역(12), 게이트 유전체(gate dielectric)(30), 게이트(20), 측벽 산화물(18), 및 필드 산화물(26)을 포함하는] 트랜지스터 구조물(28)은 티탄층(22)로 피막되어 규화 티탄 영역(20)을 발생시키도록 가열되었다.
TiSi2처리 공정의 산화물 캡 변형은 반응 처리 공정 전에 두께 1000Å의 Ti 층(22)의 상부에 두께 500-1000Å의 산화물층(23)을 피착시키는 단계를 포함한다. 그 다음에는 정상 분위기의 675℃에서 반응 처리 공정이 취해지지만, 반응 분위기가 O2에 의해 오염되는 것을 염려할 필요가 없다.
반응 처리 공정 중에, Ti/SiO2경계면에서, 산화물(23)은 Ti층(22) 내로 확산되는 산소 원자의 소오스를 제공한다. 저온(예를 들어, 600-675℃ 범위 내)에서, O2는 Ti 입자 경계선에서 게더링(gettered)되는데, 이는 규소 원자의 외부 확산을 지연시킨다. Ti(22)의 상부에 산화물층(23)이 존재하면 처리 공정이 반응 개스 분위기 내의 오염 물질에 둔감하게 된다. 이것은 의도적으로 오염된 로(furnace) 내의 산화물 캡형(oxide capped) TiSi2처리를 통해 소정의 CMOS 논리 집적 회로(1 미크론 최소 지오메트리(geometry)를 처리함으로써 검증되었다.
PSG-오염된 TiSi2반응로가 이 실험용으로 사용되었고 정제된 아르곤(Ar) 라인은 차단되었다. 튜브(tube)의 소오스 단부로부터의 질소 흐름은 표준 분당 10 리터에서 분당 2리터로 감소되었다. 또한, 로의 부하 단부에서 퍼지 개스(purge gas)가 차단되었다. 퍼지 시간, 즉, 푸시 및 풀 비(push and pull rates)는 모두 표준이었고, 반응 조건은 적당한 표준 레벨, 즉, 625, 650 및 675℃에서의 30분으로(다수의 진행시에) 설정되었다.
반응 주변 오염을 감시하기 위해 각각의 롯(lot)으로 통상적으로 처리되는 산화물 파일롯트 슬라이스(pilot slice) 상의 2개의 티탄층을 따라 9개의 소자 웨이퍼가 처리되었다. 4개의 롯 웨이퍼는 1000Å의 티탄상에 피착된 1000Å의 PECVD 산화물(300℃)의 갖고 있고, 다른 5개의 웨이퍼는 800Å의 PECVD 산화물에 부가된 400Å의 질화 플라즈마로 결합되었다.
반응 처리 공정 후에, 소오스 단부에서의 산화물 파일롯트 슬라이드 상의 Ti는 슬라이스 영역의 2/3의 걸쳐 어두운 청색/갈색으로 변환되어, 심한 주변 오염을 나타낸다. 이 롯 슬라이스는 단부 포인트 검출법을 사용하여 에칭 전체에 30%의 일정한 플라즈마 산화물 에칭을 통해 처리되었다. 건식 에칭 후에는, 9개의 롯 슬라이스가 메가소닉(Megasonic) Ti/TiN2스트립 처리 공정(H2O2/NH4OH 용액, 낮은 듀티 사이클(duty cycle)의 초음파 출력)을 가진다.
정규 브리징(bridging) 구조물의 프로빙(probing), 즉, 모우트(moat)들 사이와 게이트로부터 모우트까지의 규화물 부족 검사는 p-채널 또는 n-채널 소자에 대해 브리징이 없다는 것을 나타내었다. 모우트 및 게이트 시이트 저항은 정상적으로 약 1Ω/□이었다. 외관 검사는 TiSi2의 외부 확산이 없다는 것을 나타내었고, 규화물 특성은 정상적으로 보였다.
신속 열 처리(RTP) 규화물 형성과 관련하여(700℃에서 15초 동안) 산화물 캡형 구조물을 사용한 다른 검사도 또한 정상적인 결과를 나타내었다.
캡 산화물 방법은 MOSFET 구조물의 제조시에 입증되었다. TiSi2를 형성하는 규소의 외부 확산은 관찰되지 않았다. 서브 미크론 범위의 게이트 길이와 3000Å의 측벽 산화물(18)을 갖고 있는 트랜지스터(16)이 성공적으로 제조되었다. 오염시키는 산소 원자는 최종 아닐링 중에 배제되었으므로, TiSi2층의 박막 특성에 영향을 미치지 않았다. 아닐링 후에, TiSi2(20)의 시이트 저항은 종래의 자체 정렬 TiSi2층과 동일하였다. 본 발명의 처리 공정 흐름은 다음에 기술되어 있다.
샘플 처리 공정 흐름은 다음과 같다.
· S/D 아닐링 후에, 순수 티탄(1000Å) 피착.
· 저온 질화 규소/이산화 규소층(400Å/800Å) 피착.
· 규화물 반응(675Å, 30분)
· 질화물/산화물층 플라즈마 에칭.
· 습식 화학 에칭으로 반응하지 않은 티탄(및 질화물/산화물 필라멘트)를 선택적으로 스트립.
·규화물 아닐링(800℃, 30분)
다른 샘플 처리 공정 흐름은 다음과 같다.
· S/D 아닐링 후에, 0.1㎛의 진성 티탄 피착.
· 저온(300℃)에서 SiO2피착.
· N2내에서 675℃로 30분 동안, 규화물 반응.
· 산화물층을 마스크 되지 않은 플라즈마 에칭(산화물/질화물 에칭을 위해 공통적으로 사용된 바와 같은 표준 불화물 에칭 화학물(fluoro-etch chemistry)을 사용)
·산화물 영역 상의 Ti 반응 생성물을 선택적으로 습식 스트립(H2O2/H2SO4또는 초음파 교반과 함께 H2O2/NH4OH)
· 규화물 아닐링.
다른 샘플 처리 공정 흐름은 다음과 같다.
· S/D 아닐링 후에, 0.1㎛의 순수 티탄 피착.
· 저온(300℃)에서 SiO2피착.
· N2내에서 700℃로 15초(일시적인 가열) 동안 규화물 반응.
· 산화물층을 마스크되지 않은 플라즈마 불화물 에칭.
· 산화물 영역 상의 Ti 반응 생성물을 선택적으로 습식 스트립(H2O2/H2SO4, 또는 초음파 교반과 함께 H2O2/NH4OH).
· 규화물 아닐링.
처리 공정 비용은 부가적인 0.1㎛ 산화 플라즈마 피착 및 마스크 되지 않은 건식 에칭 단계에서 소요된다. 그러나, 주변 개스 오염에 대한 처리 공정의 민감도를 제거할 수 있고, 그에 따라 처리 공정 재생성이 개선되어 단점보다 장점이 많다.
이 공정에 의해 가공된 소자 구조물의 소정의 전기 측정치는 제11도 내에 도시되어 있다.(본 발명에 의해 형성된 소오스/드레인 피복물을 갖고 있는) 검사된 트랜지스터 구조물은 허용가능한 서브스레시홀드 누설(subthreshold leakage)을 갖고 있다.
본 발명으로 국부 상호 접속부를 실현하기 위하여, 최소한 3가지를 선택할 수 있다. 즉,
가장 양호한 처리 공정 흐름은 다음과 같다.
· Ti(22) 및 캡 산화물(23)을 전체적으로 인가.
· 저온 직접 반응
· 국부 상호 접속부(22')의 위치 상에만 캡 산화물(23)을 남기기 위해 캡 산화물(23)을 패턴화하고 에칭.
· 규화물 상의 티탄 금속을 선택적으로 제거하는 화학제[예를 들어 메가소닉 클린업(H2O2/NH4OH/H2O) 또는 피라나(Piranha)]를 사용하여 습식 에칭 또는 건식 에칭
· 캡 산화물(23)을 스트립
· 규화물(20)을 아닐링 시키고 TiN 국부 상호 접속부(22')를 형성하기 위해 질소 분위기 중에서 고온 반응 실행.
다른 대안은 TiN 에칭을 사용하여 질화 단계 후에 국부 상호 접속부를 패턴화 하는 것이다. 이 대안의 한 장점은 질화 단계가 티탄층으로부터 소정의 산소를 제거하고 스트립을 쉽게 한다는 것이다.
제3(가장 적게 양호한) 대안은 다음과 같다.
· Ti 및 캡 산화물을 전체적으로 인가.
· 저온 직접 반응.
· 캡 산화물을 스트립.
· 국부 상호 접속부의 위치를 덮도록 포토레지스트를 패턴화.
· 규화물 상에서 티탄 금속을 선택적으로 제거하는 화학제를 사용하여 습식 에칭 또는 건식 에칭.
· 포토레지스트를 스트립.
· 규화물을 아닐링 하고 TiN 국부 상호 접속부를 형성하기 위해 질소 분위기 중에서 고온 반응 실행.
본 발명을 사용하여 실제로 시행한 소정의 검사 결과를 다음과 같다.
아닐링 전의 시이트 저항아닐링 후의 시이트 저항
신속 열 처리 공정 사용
소오스/드레인 확산
1.07±0.4Ω/□1.03±0.278Ω/□
1.12±0.06Ω/□1.09±0.0566Ω/□
폴리실리콘 라인
1.04±0.05Ω/□1.02±0.0197Ω/□
1.02±0.015Ω/□1.00±0.00761Ω/□
로(furnace) 아닐링 사용
소오스/드레인 확산
1.31±0.1Ω/□0.995±0.0272Ω/□
1.25±0.12Ω/□0.985±0.0251Ω/□
폴리실리콘 라인
1.91±0.2Ω/□0.902±0.0196Ω/□
1.86±0.2Ω/□0.892±0.224Ω/□
또한, 캡 산화물을 패턴화 및 에칭하고 노출된 금속을 습식 에칭한 다음 나머지 금속을 질화함으로써 형성된 TiN의 국부 상호 접속 라인 상에서 데이타를 취하였다. 이렇게 하여 얻어진 저항 측정치는 (1) 형성된 국부 상호 접속부가 약 10Ω/□의 시이트 저항을 갖고, (2) 티탄이 측면 당 약 1/2 미크론만큼 하부 절단되는 것을 나타냈다. 이 하부 절단이 불가능한 경우에는, 그 대신에 반응하지 않은 금속이 플라즈마 에칭에 의해 스트립 될 수 있다.
모 출원에서 제시된 바와 같이, 패턴화된 국부 상호 접속층을 얻기 위한 한 방법은 질소 분위기 중에서 티탄(22)를 반응시키는 단계 전에 얇은 경질 마스크(hardmask, 23)을 피착시켜 패턴화 하는 것이다. 예를 들어, 1000Å의 산화 플라즈마층(23)(즉, 예를 들어 300℃의 저온에서 플라즈마 반응기 내에 피착된 산화 규소는 상당히 낮은 밀도의 산화물을 발생시킨다)은 티탄 금속(22) 상에 피착되어, [티탄에 대해 선택적인 CHF3+C2F6+O2+H2와 같은 산화물 에칭을 사용하므로, 산화 플라즈마(23) 하부의 티탄층(22)가 에칭 정지를 제공하는] 바람직한 패턴으로 국부 상호 접속부를 마스크하기 위해 에칭될 수 있고, TiN 및 TiSi2화합물을 발생시키는 반응 중에 제 위치에 위치할 수 있다. 티탄 금속과 산화 플라즈마 사이에 상당한 반응이 있으므로, (신속 열 아닐링을 사용한 한 예에서)러더 포드 역산란 분석은 산화 플라즈마층 하부의 티탄 금속이 0.69 : 1의 산소 : 티탄 원자비를 갖는 것을 나타낸다(필드 산화물 상에 놓여서 반응 중에 질소 분위기에 노출되는 티탄의 경우의 약 0.25 : 1의 산소 : 대 티탄 원소비에 비교할만 함). 이 고 산소 용량은 티탄의 금속성 전도 특성을 파괴할 만큼 충분하지는 않지만, 에칭하여 충분한 저항을 부여한다(TiO2는 에칭하기가 매우 어려운 극히 안정한 화합물이다). 나머지 금속성 티탄은 후속 반응 단계에 의해 질화 티탄 및/또는 규화물로 변환될 수 있다. 이 처리 공정이 전도성, 에칭 정지 능력을 포함하고, 측방 확산에 대한 장벽을 제공하는 중요한 특성을 국부 상호 접속부에 제공하지만, 이렇게 제공된 상호 접속부는 적어도 신속 아닐링이 규소화에 사용되는 경우에 처음에는 순수 TiN이 아니라는 것이 실험적으로 발견되었다.(질소의 원자 분율(atomic fraction)은 산화 플라즈마 마스크의 모서리를 제외하고는 1% 이하이다). 산화 플라즈마 마스크는 에칭 단계를 통해 제위치로 유지된다는 점을 주목하여야 한다.
이 선택적인 실시예에 의해 유입된 추가적인 산소의 분율은 최소한 2가지 방법으로 대단히 유리하다. 첫째, TiO2가 화학적으로 매우 불활성이기 때문에, 이것은 접촉 홀(hole) 위치에서 에칭 정지에 의해 국부 상호 접속층의 내구력(durability)이 증가된다. 둘째, TiN 층의 에칭이 간단해진다. 즉, 경질 마스크 하부의 층 내 산소의 높은 분율은 경질 마스크 패턴화된 상호 접속부를 너무 많이 하부 절단하지 않고서 TiN을 습식 에칭할 수 있게 한다. 이 목적을 위한 샘플 습식 에칭은 실온의 물(water) 내에서 NH2OH+H2O2로 되지만, 그 외의 다른 습식 에칭 화학제들이 사용될 수 있다.
즉, 규화 티탄은 전형적으로 거친 표면을 제공하므로, 산화물 마스크(23) 하부의 티탄은 표면 밀봉제로서 산화 티탄을 형성하기 위해 산화물 마스크(23)과 반응한다. TiO2가 풍부한 이 표면층은 습식 에칭 중에 식각제(etchant)의 무-이동(in-migration)을 방지시키므로, 설명된 간단한 습식 에칭 처리 공정을 실행할 수 있게 한다.
이 실시예의 선택적인 변형에서, 산화 플라즈마 경징 마스크는 규소화 가열 단계(예를 들어, 675℃ 단계) 후 및 아닐링 단계(예를 들어, 800℃ 단계)전에 스트립 된다. 질소 분위기를 고온 단계 전에 존재하게 함으로써, 규소 및 도펀트 외부 확산 가능성은 억제되고, 제1가열 단계로부터 산화물 마스크가 보호되게 하는 나머지 금속성 티탄은 거의 모든 질화물로 변화되어, 상술한 바와 같은 부수적인 확산장벽의 장점을 제공한다. 패턴화된 티탄을 안정한 도전체로 변환시키기 위한(2가지 형태의 폴리실리콘을 갖고 있는 NMOS 처리 공정 또는 소정의 CMOS 처리 공정 경우의) 다른(덜 양호한) 선택적인 방법은 질소를 포함하지 않은 분위기 내에서 고온 아닐링을 실행하는 것이므로, 규소의 외부 확산은 국부 상호 접속 스트랩(local interconnect straps) 내의 티탄 금속을 규화 티탄으로 변화시킬 수 있다.
산화물 경질 마스크(23)은 엄밀하게 모두 스트립 될 필요가 없고, 임의적으로 처리 공정의 나머지 모든 공정을 통해 제 위치로 유지될 수 있다.
이 실시예의 매우 중요한 장점은 TiN 에칭이 필요없고 그 대신 TiN이 표준 세척액을 사용하면 간단하게 제거된다는 것이다. 그러므로, 이 실시예는 제조 분위기 내로 이동시키기에 가장 적합하게 될 수 있다.
이 실시예의 또 다른 장점은 기하학적으로 정하는 단계가 산화물 에칭이기 때문에 상당히 용이하게 제거할 수 있다(scalable)는 것이다.
TiN층(22)를 바람직하게 패턴화 시킨 후에는, 제10도의 구조를 제공하기 위하여, 1Ω/□ 이하로 규화물층(20)의 시이트 저항을 낮추도록 제2아닐링 단계가 양호하게 사용된다. 이 제2열처리 단계는 대기압의 아르곤 분위기 내에서 800℃로 30분 동안 양호하게 실행되지만, 이 파라메터들은 변할 수 있다. 예를 들어, 아닐링 온도가 750℃ 내지 875℃의 범위 또는 더욱 넓은 범위로 될 수 있고, 이 단계의 다른 처리 공정 파라메터들도 광범위하게 변화될 수 있다.
실제로, 규소화는 플래시(flash) 램프 또는 레이저 가열 또는 그 외의 다른 과도 가열 방법을 사용하여 과도 가열 단계로서 임의적으로 실행될 수 있다. 이것은 질화 티탄층 내에 반응하지 않은 티탄의 높은 원자 분율을 남게 하여, 주지한 바와 같이 패터닝을 용이하게 하고, 나중의 아닐링시에 배치될 수 있게 한다.
규화물의 시이트 저항을 낮추는 최종 아닐링이 실행된 후에는, 종래의 형태로 처리 공정이 진행된다. 예를 들어, 소정의 미크론의 보로포스포실리케이트(borophosphosilicate) 유리가 후속되는 1000Å의 저압 CVD 패드(pad) 산화물과 같은 레벨 사이의 유전체가 피착될 수 있다. 그 다음에 바람직한 전기 접속 패턴을 형성하도록 패턴화된 금속층과 상호 레벨 사이의 유전체 내에서 접촉 홀이 절단된다.
양호하게 사용되는 후속 처리 공정의 유일한 변형은 레벨 사이의 유전체를 관통하는 접촉 에칭이 양호하게 질화 티탄 상에 정지되는 에칭 화학제라는 것이다. 이것은 질화 티탄층(22)가 접촉부의 하부에서 확산장벽으로 사용될 수 있고, 또한 질화 티탄층(22)가 접촉 에칭 층에 필드 산화물(26)의 노출부의 하부 절단을 방지하기 때문에, 모우트의 접촉부가 필드 산화물 영역(26)상에 중첩될 수 있다는 것을 의미한다. CF4+5%O2와 같은 표준 불소-기초 산화물 에칭 화학물은 TiN에 대해 합리적으로 선택적이다.
물론, 본 출원서에서 종종 언급한 바와 같은 폴리실리콘 게이트 층은 엄밀히 폴리실리콘으로 되지 않으나, 사실상 다결정성 또는 비결정성이고 규소를 큰 분율로 포함하는 다른 물질로 될 수도 있다. 즉, 이 관용법으로, 규화물 및 폴리실리콘/규화물 샌드위치 구조물이 확실히 이해되고, 현재 처리 공정시의 폴리실리콘 위치에 대한 차후의 처리 공정시의 유사한 피착 및 전기적 특성들을 갖고 있는 다른 샌드위치 구조물도 이해될 것이다.
이와 마찬가지로, 종종 언급한 바와 같이 캡 산화물(23)으로 부르는 유전층은 순서 이산화 규소로 될 필요는 없고, 또한 엄밀히 산화 규소로 될 필요는 없으나 그 대신 TiO2보다 상당히 적은 형성 열을 갖고 있는 산화물층이 최저 유전층으로 있으면, 기술된 다수의 실시예에 의해 도시된 바와 같이 층으로 된 유전구조물을 포함할 수 있다. 이 산화물층은 양호하게 산화 규소층이지만, 본 발명의 제안은 다른 화합물에도 양호하게 적합하도록 될 수 있다. 다소 떨어지지만, 확산에 대한 입자 경계선을 표면 안정화시킬 수 있는 산화물 종류를 방출시키기 위해 티탄과 반응하는 다른 유전체가 산화 규소 대신에 사용될 수 있다.
이와 마찬가지로, 종종 언급한 산화물(23)이라 부르는 유전층은 산소에 대한 확산장벽을 제공하도록 한개 이상의 부수적인 층으로 자체적으로 덮히는 경우에, 이 층들은 대부분의 양호한 실시예에서와 같이 엄격히 질화 규소로 될 필요는 없으나 그 대신에 동일한 목적을 제공하는(질화 티탄과 같은) 소정의 다른 물질로 될 수 있다.
이와 마찬가지로, 종종 언급한 티탄이라 부르는 금속층(22)는 완전히 순수 티탄으로 될 필요는 없으나, 티탄의 화학적 성질이 우세한 한, 그 대신에 광범위한 티탄 함금 또는 의사(pseudo) 합금 중의 임의의 합금으로 될 수 있으며, 이들은 이를 테면 50% 이상의 티탄 원자를 포함할 수 있다. 여기에서 티탄 : 바나듐(V) 및 티탄 : 알루미늄 합금들이 물론 포함되며, 이를 테면 티탄 : 이트륨(Y) 또는 티탄 : 텅스텐과 같은 기타의 금속 조성물도 사용될 수 있다.
본 발명의 제안은 티탄 이외의 다른 금속으로 확장될 수 있다. 일반적으로,
1. 전도성 규화물을 형성하고
2. 금속이 산소로 안정화 되는 경우에,(규화물 형성에 적합한 온도에서) 규소 확산을 할 수 없게 하며,
3. (규화물 형성에 적합한 온도에서)산화 규소를 환원시키는 임의의 금속이 본 발명에 사용될 수 있다. 비록 티탄이 이들 필요 조건을 중족시키는 지금까지 공지된 유일한 금속이며, 티탄(또는 티탄 합금)을 사용할 때 본 발명이 많은 장점을 제공하지만, 본 발명은 다른 적합한 금속에도 적용될 수 있다.
본 발명이 광범위하게 변경 및 변화될 수 있다는 것을 본 분야에 숙련된 기술자들은 알 수 있으며, 본 발명의 범위는 첨부된 특허 청구 범위에 의해서만 제안된다.

Claims (55)

  1. (a) 규소를 필수적으로 포함하는 노출부를 포함하고, 자신의 위에 부분적으로 제조된 집적 회로 구조물을 갖는 기판을 제공하는 단계, (b) 주로 티탄으로 구성되는 금속층을 전체적을 피착시키는 단계, (c) 상기 금속층의 적어도 선정된 부분의 바로 위에 놓여 있고 주로 산화물로 구성되는 유전층(dielectric layer)을 제공하는 단계 및 (d) 상기 금속층의 일부분이 상기 노출된 규소의 일부분과 반응하여 규화 티탄을 형성할 때까지 열을 가지는 단계를 포함하여, 상기 유전층이 이 유전층 하부의 상기 금속층 부분을 통한 규소외부 확산을 억제하도록 하는 집적 회로 소자 제조 방법.
  2. 제1항에 있어서, (e) 국부 상호 접속부를 정의하기 위해 선정된 패턴으로 상기 유전층 및 상기 금속층의 나머지 부분의 선정된 부분들을 제거하는 단계 및 (f)주로 질화 티탄으로 구성되는 도전성 물질로 상기 금속층의 나머지 부분을 변화시키기 위해 질소 분위기 중에서 열을 가하는 단계를 상기 (d)단계에 후속하여 더 포함하는 집적 회로 소자 제조 방법.
  3. 제1항에 있어서, (e) 상기 유전층을 제거하는 단계, (f) 즈로 질화 티탄으로 구성되는 도전성 물질로 상기 금속층의 나머지 부분을 변환시키기 위해 질소 분위기 중에서 열을 가하는 단계, 및 (g) 국부 상호 접속선을 제공하기 위해 선정된 패턴으로 상기 도전성 물질을 에칭하는 단계를 상기 (d)단계에 후속하여 더 포함하는 집적 회로 소자 제조 방법.
  4. 제1항에 있어서, (e) 상기 유전층을 제거하는 단계, (f) 국부 상호 접속선의 위치에 대응하는 선정된 패턴으로 상기 금속층의 나머지 부분을 에칭하는 단계, 및 (g) 주로 질화 티탄으로 구성되는 도전성 물질로 상기 금속층의 나머지 부분을 변환시키도록 질소 분위기 중에서 열을 가하는 단계를 상기 (d)단계에 후속하여 더 포함하는 집적 회로 소자 제조 방법.
  5. (a) 규소를 필수적으로 포함하는 노출부를 포함하며 자신의 위에 부분적으로 제조된 집적 회로 구조를 갖고 있는 기판을 제공하는 단계, (b) 금속층을 전체적으로 피착하는 단계로서, 상기 금속은 열 반응에 의해 도전성 규화물을 형성할 수 있으며, 상기 금속이 산소로 안정화(passivate)된 경우에(상기 규화물 형성에 적합한 온도에서) 상기 금속을 통해 실리콘이 확산하지 못하게 하며, (상기 규화물 형성에 적합한 온도에서) SiO2를 환원시킬 수 있는 금속인 단계, (c) 상기 금속층의 적어도 선정된 부분의 바로 위에 놓여있고 주로 산화물로 구성되는 유전층을 제공하는 단계, 및 (d) 상기 금속층의 일부분이 상기 노출된 규소의 일부분과 반응하여 규화 티탄을 형성할 때까지 열을 가하는 단계를 포함하여, 상기 유전층이 이 유전층 하부에 상기 금속층 부분을 통한 규소 외부 확산을 억제하도록 하는 집적 회로 소자 제조 방법.
  6. 제1항에 있어서, 상기 (b)단계의 금속층은 50% 이상의 티탄 원자를 포함하는 집적 회로 소자 제조 방법.
  7. 제1항에 있어서, 상기 금속층이 티탄을 필수적으로 포함하는 집적 회로 소자 제조 방법.
  8. 제1항에 있어서, 상기 금속층이 2000Å보다 작은 두께로 피착되는 집적 회로 소자 제조 방법.
  9. 제1항에 있어서, 상기 유전층이 산화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  10. 제1항에 있어서, 상기 유전층이 층으로 된 구조물을 형성하고, 상기 금속층에 근접한 상기 유전층 부분이 산화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  11. 제1항에 있어서, 상기 유전층이 층으로 된 구조물을 형성하고, 상기 금속층에 근접한 상기 유전층 부분이 TiO2보다 실질적으로 적은 형성 열을 갖고 있는 산화물을 필수적으로 포함하는 집적 회로 소자 제조 방법.
  12. 제1항에 있어서, 상기 유전층이 저밀도 산화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  13. 제1항에 있어서, 상기 유전층이 큰 분핵의 수소를 갖는 저밀도 산화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  14. 제1항에 있어서, 상기 유전층이 층으로 된 구조물로 형성되고, 상기 금속층에 근접한 상기 유전층 부분이 주로 산화 규소로 구성되며, 상기 층으로 된 구조물 중 그 밖의 최소한 한개의 부분은 질화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  15. 제1항에 있어서, 상기 유전층이 층으로 된 구조물로 형성되고, 상기 금속층에 근접한 상기 유전층 부분이 주로 산화 규소로 구성되며, 상기 층으로 된 구조물 중 그 밖의 최소한 한개의 부분은 산소에 대해 확산장벽을 제공하는 물질을 필수적으로 포함하는 집적 회로 소자 제조 방법.
  16. 제2항에 있어서, 상기 (b)단계의 금속층은 50% 이상의 티탄 원자를 포함하는 집적 회로 소자 제조 방법.
  17. 제2항에 있어서, 상기 금속층은 티탄을 필수적으로 포함하는 집적 회로 소자 제조 방법.
  18. 제2항에 있어서, 상기 금속층이 2000Å보다 작은 두께로 피착되는 집적 회로 소자 제조 방법.
  19. 제2항에 있어서, 상기 유전층이 산화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  20. 제2항에 있어서, 상기 유전층이 층으로 된 구조물로 형성되고, 상기 금속층에 근접하나 상기 유전층 부분이 산화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  21. 제2항에 있어서, 상기 유전층이 층으로 된 구조물을 형성되고, 상기 금속층에 근접한 상기 유전층 부분이 TiO2보다 실질적으로 적은 형성 열을 갖고 있는 산화물을 필수적으로 포함하는 집적 회로 소자 제조 방법.
  22. 제2항에 있어서, 상기 유전층이 저밀도 산화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  23. 제2항에 있어서, 상기 유전층이 큰 분핵의 수소를 갖는 저밀도 산화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  24. 제2항에 있어서, 상기 유전층이 층으로 된 구조물로 형성되고, 상기 금속층에 근접한 상기 유전층 부분이 주로 산화 규소로 구성되며, 상기 층으로된 구조물 중 그 밖의 최소한 하나의 부분은 질화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  25. 제2항에 있어서, 상기 유전층이 층으로 된 구조물로 형성되고, 상기 금속층에 근접한 상기 유전층 부분이 주로 산화 규소로 구성되며, 상기 층으로 된 구조물 중 그 밖의 최소한 한개의 부분은 산소에 대해 확산장벽을 제공하는 물질을 필수적으로 포함하는 집적 회로 소자 제조 방법.
  26. 제3항에 있어서, 상기 (b)단계의 금속층은 50% 이상의 티탄 원자를 포함하는 지적 회로 소자 제조 방법.
  27. 제3항에 있어서, 상기 금속층은 티탄을 필수적으로 포함하는 집적 회로 소자 제조 방법.
  28. 제3항에 있어서, 상기 금속층이 2000Å보다 작은 두께로 피착되는 집적 회로 소자 제조 방법.
  29. 제3항에 있어서, 상기 유전층이 산화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  30. 제3항에 있어서, 상기 유전층이 층으로 된 구조물로 형성되고, 상기 금속층에 근접한 상기 유전층 부분이 산화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  31. 제3항에 있어서, 상기 유전층이 층으로 된 구조물로 형성되고, 상기 금속층에 근접한 상기 유전층 부분이 TiO2보다 실질적으로 적은 형성 열을 갖고 있는 산화물을 필수적으로 포함하는 집적 회로 소자 제조방법.
  32. 제3항에 있어서, 상기 유전층이 저밀도 산화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  33. 제3항에 있어서, 상기 유전층이 큰 분핵의 수소를 갖는 저밀도 산화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  34. 제3항에 있어서, 상기 유전층이 층으로 된 구조물로 형성되고, 상기 금속층에 근접한 상기 유전층 부분이 주로 산화 규소로 구성되며, 상기 층으로 된 구조물 중 그 밖의 최소한 한개의 부분은 질화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  35. 제3항에 있어서, 상기 유전층이 층으로 된 구조물로 형성되고, 상기 금속층에 근접한 상기 유전층 부분이 주로 산화 규소로 구성되며, 상기 층으로 된 구조물 중 그 밖의 최소한 한개의 부분은 산소에 대해 확산장벽을 제공하는 물질을 필수적으로 포함하는 집적 회로 소자 제조 방법.
  36. 제4항에 있어서, 상기 (b)단계의 금속층은 50% 이상의 티탄 원자를 포함하는 집적 회로 소자 제조 방법.
  37. 제4항에 있어서, 상기 금속층은 티탄을 필수적으로 포함하는 집적 회로 소자 제조 방법.
  38. 제4항에 있어서, 상기 금속층이 2000Å보다 작은 두께로 피착되는 집적 회로 소자 제조 방법.
  39. 제4항에 있어서, 상기 유전층이 산화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  40. 제4항에 있어서, 상기 유전층이 층으로 된 구조물로 형성되고, 상기 금속층에 근접한 상기 유전층 부분이 산화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  41. 제4항에 있어서, 상기 유전층이 층으로 된 구조물로 형성되고, 상기 금속층에 근접한 상기 유전층 부분이 TiO2보다 실질적으로 적은 형성 열을 갖고 있는 산화물을 필수적으로 포함하는 집적 회로 소자 제조 방법.
  42. 제4항에 있어서, 상기 유전층이 저밀도 산화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  43. 제4항에 있어서, 상기 유전층이 큰 분핵의 수소를 갖는 저밀도 산화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  44. 제4항에 있어서, 상기 유전층이 층으로 된 구조물로 형성되고, 상기 금속층에 근접한 상기 유전층 부분이 주로 산화 규소로 구성되며, 상기 층으로 된 구조물 중 그 밖의 최소한 한개의 부분은 질화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  45. 제4항에 있어서, 상기 유전층이 층으로 된 구조물로 형성되고, 상기 금속층에 근접한 상기 유전층 부분이 주로 산화 규소로 구성되며, 상기 층으로 된 구조물 중 그 밖의 최소한 한개의 부분은 산소에 대해 확산장벽을 제공하는 물질을 필수적으로 포함하는 집적 회로 소자 제조 방법.
  46. 제5항에 있어서, 상기 (b)단계의 금속층은 50% 이상의 티탄 원자를 포함하는 집적 회로 소자 제조 방법.
  47. 제5항에 있어서, 상기 금속층은 티탄을 필수적으로 포함하는 집적 회로 소자 제조 방법.
  48. 제5항에 있어서, 상기 금속층이 2000Å보다 작은 두께로 피착되는 집적 회로 소자 제조 방법.
  49. 제5항에 있어서, 상기 유전층이 산화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  50. 제5항에 있어서, 상기 유전층이 층으로 된 구조물로 형성되고, 상기 금속층에 근접한 상기 유전층 부분이 산화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  51. 제5항에 있어서, 상기 유전층이 층으로 된 구조물로 형성되고, 상기 금속층에 근접한 상기 유전층 부분이 TiO2보다 실질적으로 적은 형성 열을 갖고 있는 산화물을 필수적으로 포함하는 집적 회로 소자 제조 방법.
  52. 제5항에 있어서, 상기 유전층이 저밀도 산화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  53. 제5항에 있어서, 상기 유전층이 큰 분핵의 수소를 갖는 저밀도 산화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  54. 제5항에 있어서, 상기 유전층이 층으로 된 구조물로 형성되고, 상기 금속층에 근접한 상기 유전층 부분이 주로 산화 규소로 구성되며, 상기 층으로 된 구조물 중 그 밖의 최소한 한개의 부분은 질화 규소를 필수적으로 포함하는 집적 회로 소자 제조 방법.
  55. 제5항에 있어서, 상기 유전층이 층으로 된 구조물로 형성되고, 상기 금속층에 근접한 상기 유전층 부분이 주로 산화 규소로 구성되며, 상기 층으로 된 구조물 중 그 밖의 최소한 한개의 부분은 산소에 대해 확산장벽을 제공하는 물질을 필수적으로 포함하는 집적 회로 소자 제조방법.
KR1019870001996A 1986-03-07 1987-03-06 캡 산화물을 배치한 티탄 규화물 형성 방법 KR960013135B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US06/837,468 US4657628A (en) 1985-05-01 1986-03-07 Process for patterning local interconnects
US837,468 1986-03-07
US837468 1986-03-07
US06/876,947 US4690730A (en) 1986-03-07 1986-06-20 Oxide-capped titanium silicide formation
US876,947 1986-06-20
US876947 1997-06-16

Publications (2)

Publication Number Publication Date
KR870009462A KR870009462A (ko) 1987-10-26
KR960013135B1 true KR960013135B1 (ko) 1996-09-30

Family

ID=27125942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870001996A KR960013135B1 (ko) 1986-03-07 1987-03-06 캡 산화물을 배치한 티탄 규화물 형성 방법

Country Status (3)

Country Link
US (1) US4690730A (ko)
JP (2) JPH065669B2 (ko)
KR (1) KR960013135B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150015641A (ko) * 2013-07-31 2015-02-11 엘지디스플레이 주식회사 구리 합금층의 표면 안정화 방법

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227316A (en) * 1985-01-22 1993-07-13 National Semiconductor Corporation Method of forming self aligned extended base contact for a bipolar transistor having reduced cell size
US5061986A (en) * 1985-01-22 1991-10-29 National Semiconductor Corporation Self-aligned extended base contact for a bipolar transistor having reduced cell size and improved electrical characteristics
US5045916A (en) * 1985-01-22 1991-09-03 Fairchild Semiconductor Corporation Extended silicide and external contact technology
US5221423A (en) * 1986-05-20 1993-06-22 Fujitsu Limited Process for cleaning surface of semiconductor substrate
FR2624304B1 (fr) * 1987-12-04 1990-05-04 Philips Nv Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium
US4957590A (en) * 1988-02-22 1990-09-18 Texas Instruments Incorporated Method for forming local interconnects using selective anisotropy
US4793896C1 (en) * 1988-02-22 2001-10-23 Texas Instruments Inc Method for forming local interconnects using chlorine bearing agents
US4940509A (en) * 1988-03-25 1990-07-10 Texas Instruments, Incorporated Isotropic etchant for capped silicide processes
US4957777A (en) * 1988-07-28 1990-09-18 Massachusetts Institute Of Technology Very low pressure chemical vapor deposition process for deposition of titanium silicide films
US4921813A (en) * 1988-10-17 1990-05-01 Motorola, Inc. Method for making a polysilicon transistor
JP2551127B2 (ja) * 1989-01-07 1996-11-06 三菱電機株式会社 Ｍｉｓ型半導体装置およびその製造方法
US5217923A (en) * 1989-02-13 1993-06-08 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device having silicided source/drain regions
JP2528962B2 (ja) * 1989-02-27 1996-08-28 株式会社日立製作所 試料処理方法及び装置
ES2063262T3 (es) * 1989-04-11 1995-01-01 At & T Corp Metodo para fabricar circuitos integrados de siliciuro.
US4920073A (en) * 1989-05-11 1990-04-24 Texas Instruments, Incorporated Selective silicidation process using a titanium nitride protective layer
US4923822A (en) * 1989-05-22 1990-05-08 Hewlett-Packard Company Method of fabricating a semiconductor device by capping a conductive layer with a nitride layer
US4978637A (en) * 1989-05-31 1990-12-18 Sgs-Thomson Microelectronics, Inc. Local interconnect process for integrated circuits
JP2616034B2 (ja) * 1989-08-23 1997-06-04 日本電気株式会社 半導体集積回路装置
JP2660072B2 (ja) * 1989-11-10 1997-10-08 株式会社東芝 コンタクトの形成方法
US5443996A (en) * 1990-05-14 1995-08-22 At&T Global Information Solutions Company Process for forming titanium silicide local interconnect
JP3039967B2 (ja) * 1990-08-03 2000-05-08 株式会社日立製作所 半導体装置
US5034348A (en) * 1990-08-16 1991-07-23 International Business Machines Corp. Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit
US5089432A (en) * 1990-08-17 1992-02-18 Taiwan Semiconductor Manufacturing Company Polycide gate MOSFET process for integrated circuits
US5130266A (en) * 1990-08-28 1992-07-14 United Microelectronics Corporation Polycide gate MOSFET process for integrated circuits
US5214305A (en) * 1990-08-28 1993-05-25 United Microelectronics Corporation Polycide gate MOSFET for integrated circuits
US5234850A (en) * 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
US5154946A (en) * 1990-09-27 1992-10-13 Motorola, Inc. CMOS structure fabrication
US5541131A (en) * 1991-02-01 1996-07-30 Taiwan Semiconductor Manufacturing Co. Peeling free metal silicide films using ion implantation
US5389575A (en) * 1991-07-12 1995-02-14 Hughes Aircraft Company Self-aligned contact diffusion barrier method
US5395798A (en) * 1991-12-19 1995-03-07 Texas Instruments Incorporated Refractory metal silicide deposition process
US5326724A (en) * 1991-12-27 1994-07-05 Texas Instruments Incorporated Oxide-capped titanium silicide formation
US5313084A (en) * 1992-05-29 1994-05-17 Sgs-Thomson Microelectronics, Inc. Interconnect structure for an integrated circuit
US5393685A (en) * 1992-08-10 1995-02-28 Taiwan Semiconductor Manufacturing Company Peeling free metal silicide films using rapid thermal anneal
US5411907A (en) * 1992-09-01 1995-05-02 Taiwan Semiconductor Manufacturing Company Capping free metal silicide integrated process
US5268330A (en) * 1992-12-11 1993-12-07 International Business Machines Corporation Process for improving sheet resistance of an integrated circuit device gate
JP2677168B2 (ja) * 1993-09-17 1997-11-17 日本電気株式会社 半導体装置の製造方法
TW297142B (ko) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
US5610099A (en) * 1994-06-28 1997-03-11 Ramtron International Corporation Process for fabricating transistors using composite nitride structure
US5686748A (en) * 1995-02-27 1997-11-11 Micron Technology, Inc. Dielectric material and process to create same
JP2792467B2 (ja) * 1995-06-13 1998-09-03 日本電気株式会社 半導体装置の製造方法
DE19534784C1 (de) * 1995-09-19 1997-04-24 Siemens Ag Halbleiter-Schaltungselement und Verfahren zu seiner Herstellung
US20020197838A1 (en) * 1996-01-16 2002-12-26 Sailesh Chittipeddi Transistor fabrication method
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US6054387A (en) * 1996-09-13 2000-04-25 Texas Instruments Incorporated Method for forming a silicide region
GB2319658B (en) * 1996-09-21 2001-08-22 United Microelectronics Corp Method of fabricating a word line
US6251720B1 (en) 1996-09-27 2001-06-26 Randhir P. S. Thakur High pressure reoxidation/anneal of high dielectric constant materials
US5888888A (en) * 1997-01-29 1999-03-30 Ultratech Stepper, Inc. Method for forming a silicide region on a silicon body
JP4101901B2 (ja) * 1997-04-25 2008-06-18 シャープ株式会社 半導体装置の製造方法
US5933741A (en) * 1997-08-18 1999-08-03 Vanguard International Semiconductor Corporation Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors
US6057220A (en) * 1997-09-23 2000-05-02 International Business Machines Corporation Titanium polycide stabilization with a porous barrier
US6127276A (en) * 1998-06-02 2000-10-03 United Microelectronics Corp Method of formation for a via opening
TW400561B (en) * 1998-06-08 2000-08-01 United Microelectronics Corp The manufacturing method of the self-aligned salicide
US6555455B1 (en) * 1998-09-03 2003-04-29 Micron Technology, Inc. Methods of passivating an oxide surface subjected to a conductive material anneal
US6500759B1 (en) 1998-10-05 2002-12-31 Seiko Epson Corporation Protective layer having compression stress on titanium layer in method of making a semiconductor device
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
KR100683852B1 (ko) * 2004-07-02 2007-02-15 삼성전자주식회사 반도체 소자의 마스크롬 소자 및 그 형성 방법
US7528028B2 (en) * 2005-06-17 2009-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Super anneal for process induced strain modulation
US9147779B2 (en) * 2013-05-01 2015-09-29 The Boeing Company Solar cell by-pass diode with improved metal contacts

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125640A (ja) * 1982-12-28 1984-07-20 Fujitsu Ltd 半導体装置の製造方法
FR2555365B1 (fr) * 1983-11-22 1986-08-29 Efcis Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede
JPS60182133A (ja) * 1984-02-29 1985-09-17 Fujitsu Ltd 半導体装置の製造方法
JPS61168266A (ja) * 1985-01-21 1986-07-29 Toshiba Corp Ｍｉｓ型半導体装置の製造方法
US4635347A (en) * 1985-03-29 1987-01-13 Advanced Micro Devices, Inc. Method of fabricating titanium silicide gate electrodes and interconnections

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150015641A (ko) * 2013-07-31 2015-02-11 엘지디스플레이 주식회사 구리 합금층의 표면 안정화 방법

Also Published As

Publication number Publication date
US4690730A (en) 1987-09-01
JPS6393110A (ja) 1988-04-23
KR870009462A (ko) 1987-10-26
JPH065669B2 (ja) 1994-01-19
JPH04211122A (ja) 1992-08-03

Similar Documents

Publication Publication Date Title
KR960013135B1 (ko) 캡 산화물을 배치한 티탄 규화물 형성 방법
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
US5610099A (en) Process for fabricating transistors using composite nitride structure
US4470189A (en) Process for making polycide structures
EP0332833B1 (en) Improved method for forming local interconnects using chlorine bearing agents
EP0391562B1 (en) Semiconductor devices incorporating a tungsten contact and fabrication thereof
US20050130380A1 (en) Semiconductor device structures including metal silicide interconnects and dielectric layers at substantially the same fabrication level
JP3152428B2 (ja) 選択的異方性を用いて局部相互接続を形成する改良方法
US5552340A (en) Nitridation of titanium, for use with tungsten filled contact holes
US4743564A (en) Method for manufacturing a complementary MOS type semiconductor device
US6140230A (en) Methods of forming metal nitride and silicide structures
US6204170B1 (en) Method for manufacturing semiconductor device having metal silicide film and metal film in which metal film can be selectively removed
JPH06302542A (ja) 半導体装置の低抵抗接触構造およびその形成方法
JP3626773B2 (ja) 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法
GB2077993A (en) Low sheet resistivity composite conductor gate MOS device
US5518960A (en) Method of manufacturing a wiring layer including amorphous silicon and refractory metal silicide
KR100281887B1 (ko) 반도체장치의 제조방법
US6329277B1 (en) Method of forming cobalt silicide
KR960000177B1 (ko) 반도체 장치 및 그 제조방법
EP0769808B1 (en) Wet etching process with high selectivity between Cu and Cu3Ge
US6635938B1 (en) Semiconductor device and manufacturing method thereof
US4888297A (en) Process for making a contact structure including polysilicon and metal alloys
KR950002180B1 (ko) 반도체장치의 제조방법
JP3231645B2 (ja) 半導体装置およびその製造方法
KR100206683B1 (ko) 실리사이드 영역상의 보호 장벽 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050722

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee