KR20150015641A - 구리 합금층의 표면 안정화 방법 - Google Patents

구리 합금층의 표면 안정화 방법 Download PDF

Info

Publication number
KR20150015641A
KR20150015641A KR1020130091046A KR20130091046A KR20150015641A KR 20150015641 A KR20150015641 A KR 20150015641A KR 1020130091046 A KR1020130091046 A KR 1020130091046A KR 20130091046 A KR20130091046 A KR 20130091046A KR 20150015641 A KR20150015641 A KR 20150015641A
Authority
KR
South Korea
Prior art keywords
layer
wiring
metal material
alloy layer
electrode
Prior art date
Application number
KR1020130091046A
Other languages
English (en)
Other versions
KR102123038B1 (ko
Inventor
양희정
한규원
호원준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130091046A priority Critical patent/KR102123038B1/ko
Publication of KR20150015641A publication Critical patent/KR20150015641A/ko
Application granted granted Critical
Publication of KR102123038B1 publication Critical patent/KR102123038B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C12/00—Solid state diffusion of at least one non-metal element other than silicon and at least one metal element or silicon into metallic material surfaces

Abstract

본 발명은 반도체 및 표시장치 소자 제작에 있어서, 구리 합금 배선층 접촉 특성을 개선하기 위해 표면을 안정화하는 방법에 관한 것이다. 본 발명에 의한 구리 합금층의 표면 안정화 방법은, 기판 위에 주 금속 물질과 첨가 금속물질을 포함하는 합금층을 형성하는 단계; 상기 합금층을 열 처리하여, 상기 합금층의 상부에 상기 첨가 금속물질을 주성분으로 하는 산화층을 형성하는 단계; 상기 산화층을 환원하여 상기 첨가 금속물질을 주성분으로 하는 환원층을 형성하는 단계; 그리고 상기 환원층을 규화하여 상기 첨가 금속물질을 주성분으로 하는 규화 금속층을 형성하는 단계를 포함한다.

Description

구리 합금층의 표면 안정화 방법 {Method For Stabilizaing Surface Of Copper Alloy Layer}
본 발명은 구리 합금층의 표면을 안정화하는 방법에 관한 것이다. 특히, 본 발명은 반도체 및 표시장치 소자 제작에 있어서, 구리 합금 배선층 접촉 특성을 개선하기 위해 표면을 안정화하는 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 발전해 왔다. 평판 표시장치에는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광 표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동 표시장치(Electrophoretic Display Device: ED)와 같은 다양한 평판표시장치가 개발되어 활용되고 있다.
평판표시장치는 표시패널의 게이트 라인들에 스캔 신호를 공급하는 게이트 구동회로와 데이터 라인들에 데이터 전압을 공급하는 데이터 구동회로를 이용하여 영상을 표시한다. 예를 들어, 게이트 구동회로는 다수의 게이트 드라이브 집적회로(Integrated Circuit)를 실장한 인쇄회로보드(Printed Circuit Board)를 표시패널에 부착하는 TAB(Tape Automated Bonding) 방식으로 형성된다.
평판표시장치를 구성하는 표시패널(DP)은 매트릭스 방식으로 배열된 화소 영역 내에 할당된 박막 트랜지스터가 배치된 박막 트랜지스터 기판을 포함한다. 예를 들어, 액정표시장치(Liquid Crystal Display Device: LCD)는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이러한 액정표시장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 구분한다.
수직 전계형 액정표시장치는 상 하부 기판에 대향하게 배치된 화소 전극과 공통전극 사이에 형성되는 수직 전계에 의해 TN(Twistred Nematic) 모드의 액정을 구동한다. 이러한 수직전계형 액정표시장치는 개구율이 큰 장점을 가지는 반면, 시야각이 90도 정도로 좁은 단점이 있다.
수평 전계형 액정표시장치는 하부 기판에 평행하게 배치된 화소 전극과 공통전극 사이에 수평 전계를 형성하여 인 플레인 스위치(In Plane Switching: IPS) 모드의 액정을 구동한다. 이러한 IPS 모드의 액정표시장치는 시야각이 160도 정도로 넓은 장점이 있으나, 개구율 및 투과율이 낮은 단점이 있다. 구체적으로 IPS 모드의 액정표시장치는 인 플레인 필드(In Plane Field)를 형성하기 위해서 공통전극과 화소전극간의 간격을 상 하부 기판의 간격보다 넓게 형성하고, 적정한 세기의 전계를 얻기 위해서 공통전극과 화소 전극을 일정한 너비를 갖는 띠 형태로 형성한다. 이와 같은 IPS 모드의 화소 전극 및 공통전극 사이에는 기판과 거의 평행한 전계가 형성되지만, 너비를 갖는 화소 전극 및 공통전극들 상부의 액정에는 전계가 형성되지 않는다. 즉, 화소 전극 및 공통전극 상부에 놓인 액정분자들은 구동되지 않고 초기 배열 상태를 유지한다. 초기상태를 유지하는 액정은 광을 투과시키지 못하여 개구율 및 투과율을 저하하는 요인이 된다.
이러한 IPS 모드의 액정표시장치의 단점을 개선하기 위해 프린지 필드(Fringe Field)에 의해 동작하는 프린지 필드 스위칭(Fringe Field Switching: FFS) 방식의 액정표시장치가 제안되었다. FFS 타입의 액정표시장치는 각 화소 영역에 절연막을 사이에 둔 공통전극과 화소 전극을 구비하고, 그 공통전극과 화소 전극의 간격을 상 하부 기판의 간격보다 좁게 형성하여 공통전극과 화소 전극 상부에 포물선 형태의 프린지 필드를 형성하도록 만든다. 프린지 필드에 의해 상 하부 기판 사이에 개재된 액정 분자들은 모두 동작함으로써 개구율 및 투과율이 향상된 결과를 얻을 수 있다.
도 1은 종래의 프린지 필드 방식의 액정표시장치에 포함된 산화물 반도체 층을 갖는 평판형 표시패널을 구성하는 박막 트랜지스터(Thin Film Transistor: TFT) 기판을 나타내는 평면도이다. 도 2은 도 1에 도시한 평판표시장치의 박막 트랜지스터 기판에서 절취선 I-I'선을 따라 자른 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 기판은 하부 기판(SUB) 위에 게이트 절연막(GI)을 사이에 두고 교차하는 게이트 배선(GL) 및 데이터 배선(DL)과, 그 교차부마다 형성된 박막 트랜지스터(T)를 구비한다. 그리고 게이트 배선(GL)과 데이터 배선(DL)의 교차 구조에 의해 화소 영역이 정의된다. 이 화소 영역에는 프린지 필드를 형성하도록 보호막(PAS)을 사이에 두고 형성된 화소 전극(PXL)과 공통전극(COM)을 구비한다. 화소 전극(PXL)은 화소 영역에 대응하는 대략 장방형의 모양을 갖고, 공통전극(COM)은 평행한 다수 개의 띠 모양으로 형성한다.
공통전극(COM)은 게이트 배선과 나란하게 배열된 공통 배선(CL)과 접속된다. 공통전극(COM)은 공통 배선(CL)을 통해 액정 구동을 위한 기준 전압(혹은 공통 전압)을 공급받는다.
박막 트랜지스터(T)는 게이트 배선(GL)의 게이트 신호에 응답하여 데이터 배선(DL)의 화소 신호가 화소전극(PXL)에 충전되어 유지하도록 한다. 이를 위해, 박막 트랜지스터(T)는 게이트 배선(GL)에서 분기한 게이트 전극(G), 데이터 배선(DL)에서 분기된 소스 전극(S), 소스 전극(S)과 대향하며 화소전극(PXL)과 접속된 드레인 전극(D), 그리고 게이트 절연막(GI) 위에서 게이트 전극(G)과 중첩하며 소스 전극(S)과 드레인 전극(D) 사이에 채널을 형성하는 반도체 층(A)을 포함한다. 반도체 층(A)과 소스 전극(S) 사이에 그리고 반도체 층(A)과 드레인 전극(D) 사이에는 오믹 접촉을 위한 오믹 접촉층을 더 포함할 수도 있다.
특히, 반도체 층(A)을 산화물 반도체 물질로 형성하는 경우, 높은 전하 이동도 특성에 의해 충전 용량이 큰 대면적 박막 트랜지스터 기판에 유리하다. 그러나 산화물 반도체 물질은 소자의 안정성을 확보하기 위해 상부 표면에 식각액으로부터 보호를 위한 에치 스토퍼(ES)를 더 포함하는 것이 바람직하다. 구체적으로 설명하면, 소스 전극(S)과 드레인 전극(D) 사이를 식각공정으로 분리하는 과정에서 이 부분을 통해 유입되는 식각액으로부터 반도체 층(A)을 보호하도록 에치 스토퍼(ES)를 형성하는 것이 바람직하다.
게이트 배선(GL)의 일측 단부에는 외부로부터 게이트 신호를 인가받기 위한 게이트 패드(GP)를 포함한다. 게이트 패드(GP)는 게이트 절연막(GI)과 보호막(PAS)을 관통하는 게이트 패드 콘택홀(GPH)을 통해 게이트 패드 단자(GPT)와 접촉한다. 한편, 데이터 배선(DL)의 일측 단부에는 외부로부터 화소 신호를 인가받기 위한 데이터 패드(DP)를 포함한다. 데이터 패드(DP)는 보호막(PAS)을 관통하는 데이터 패드 콘택홀(DPH)을 통해 데이터 패드 단자(DPT)와 접촉한다.
화소전극(PXL)은 게이트 절연막(GI) 위에서 드레인 전극(D)과 접속한다. 한편, 공통전극(COM)은 화소전극(PXL)을 덮는 보호막(PAS)을 사이에 두고 화소전극(PXL)과 중첩되게 형성된다. 이와 같은 화소전극(PXL)과 공통전극(COM) 사이에서 전계가 형성되어 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전한다. 그리고 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라져 계조를 구현한다.
이와 같은 표시장치를 개발함에 있어서, 대화면, 고 해상도 및 고 휘도를 갖는 고품질의 제품을 개발하기 위해서는 배선의 저항을 낮추는 것이 중요하다. 배선의 저항을 낮추기 위해서는, 상대적으로 가격이 저렴하고, 저 저항 특성을 갖는 구리를 사용한다. 하지만, 구리는 계면 특성이 좋지 않아서, 배선 재질로 사용하는 데 어려움이 많다. 이를 극복하기 위해 많은 기술들이 개발/제안 되었지만, 아직도 해결해야 할 문제점이 많다.
이하, 도 3a 내지 3c를 참조하여, 구리 금속층 위에 산화 금속막 혹은 규화 금속막을 증착한 구리 합금 배선을 화소 전극과 접촉할 때 발생하는 접촉 불량에 대해서 설명한다. 도 3a 내지 도 3c는 종래 기술에서 산화/규화 금속막을 형성한 구리 금속층과 화소 전극을 접촉하는 공정을 나타내는 단면도들이다.
기판(SUB) 위에 구리(Cu)를 포함하는 주 금속층(ⓜ)과 규화 구리(Cu3Si)를 포함하는 실리사이드 층(ⓢ)을 순차적으로 연속 증착한다. 제1 마스크 공정으로 주 금속층(ⓜ)과 실리사이드 층(ⓢ)을 동시에 패턴하여 배선(혹은 '전극')(LIN)을 형성한다. (도 3a)
배선(LIN) 위에 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)을 포함하는 절연막(SIO)을 도포한다. 제2 마스크 공정으로 절연막(SIO)을 패턴하여 배선(LIN)의 일부를 노출하는 콘택홀(CH)을 형성한다. 이때, 노출된 배선(LIN)의 상부층인 실리사이드 층(ⓢ)의 표면이 산화되어 손상될(Damaged) 수 있다. 특히, 절연막(SIO)이 산화 실리콘(SiOx)을 사용하는 경우, 산화 가능성이 더 증가하여 손상 정도는 심각할 수 있다. (도 3b)
콘택홀(CH)이 형성된 기판(SUB) 표면 위에 인듐-주석 산화물(Indium-Tin Oxide) 혹은 인듐-아연산화물(Indium-Zinc Oxide)와 같은 투명 도전물질을 도포한다. 제3 마스크 공정으로 투명 도전물질을 패턴하여 배선(LIN)과 접촉하는 화소 전극(PXL)을 형성한다. 이때, 투명 도전 물질을 증착하는 과정에서, 노출된 배선(LIN)의 상부층인 실리사이드 층(ⓢ)의 표면이 산소와 반응할 기회가 많아진다. 즉, 화소 전극(PXL)과 배선(LIN)이 접촉하도록 형성하는 과정에서, 배선(LIN)의 접촉 표면이 산화됨으로 인해, 접촉 불량(Contact Failure)이 발생할 가능성이 매우 높다. (도 3c)
이와 같이, 구리를 포함하는 배선 및/또는 전극의 접촉 안정성을 높이기 위해 규화 금속층을 이용하더라도, 산소가 다량 발생하는 공정을 진행할 경우 규화 금속층이 산화되어 손상되어 접촉 안정성이 저하되는 문제가 발생한다.
본 발명의 목적은 상기 문제점들을 극복하기 위해 고안된 것으로, 구리 및/또는 구리 합금을 포함하는 배선 및/또는 전극의 표면을 안정화하여 다른 배선 및/또는 전극과 접촉 안정성을 확보한 구리 합금층의 표면 안정화 방법을 제공하는 데 있다. 본 발명의 다른 목적은 구리 및/또는 구리 합금을 포함하는 배선 및/또는 전극의 표면에 내 산화성이 강한 규화 금속층을 형성함으로써 구리 합금층의 표면을 안정화하는 방법을 제공하는 데 있다.
상기 본 발명의 목적을 달성하기 위해, 본 발명에 의한 구리 합금층의 표면 안정화 방법은, 기판 위에 주 금속 물질과 첨가 금속물질을 포함하는 합금층을 형성하는 단계; 상기 합금층을 열 처리하여, 상기 합금층의 상부에 상기 첨가 금속물질을 주성분으로 하는 산화층을 형성하는 단계; 상기 산화층을 환원하여 상기 첨가 금속물질을 주성분으로 하는 환원층을 형성하는 단계; 그리고 상기 환원층을 규화하여 상기 첨가 금속물질을 주성분으로 하는 규화 금속층을 형성하는 단계를 포함한다.
상기 주 금속 물질은, 구리(Cu), 알루미늄(Al), 은(Ag), 티타늄(Ti) 및 몰리브덴(Mo) 중 어느 하나를 포함하는 것을 특징으로 한다.
상기 첨가 금속 물질은, 칼슘(Ca), 마그네슘(Mg), 아연(Zn), 망간(Mn), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 금(Au), 은(Ag), 코발트(Co), 철(Fe), 로듐(Rh), 인듐(In), 탄탈륨(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
상기 환원층을 형성하는 단계는, 상기 산화층을 NH3 및 H2 중 적어도 어느 하나를 포함하는 환원 가스를 이용하여 환원하는 것을 특징으로 한다.
상기 규화 금속층을 형성하는 단계는, 상기 환원층을 실란(SiH4) 가스를 이용하여 규화하는 것을 특징으로 한다.
본 발명에 의한 구리 합금층의 표면 안정화 방법에 의하면, 및/또는 구리 합금을 포함하는 배선 및/또는 전극의 표면에 내 산화성이 강한 규화 금속층을 형성함으로써 구리 합금층의 표면의 안정성을 향상할 수 있다. 따라서, 구리 합금을 포함하는 배선 및/또는 전극을 다른 배선 및/또는 전극과 접촉하고자 할 때, 접촉 불량이 발생하는 것을 완전히 방지할 수 있다. 본 발명에 의한 구리 합금층의 표면 안정화 방법은 구리와 첨가 금속의 합금을 열처리하여, 표면에 첨가 금속을 포함하는 규화물질을 형성하기 때문에, 제조 공정을 단순하게 할 수 있다.
도 1은 종래의 프린지 필드 방식의 액정표시장치에 포함된 산화물 반도체 층을 갖는 평판형 표시패널을 구성하는 박막 트랜지스터 기판을 나타내는 평면도.
도 2는 도 1에 도시한 평판표시장치의 박막 트랜지스터 기판에서 절취선 I-I'선을 따라 자른 단면도.
도 3a 내지 도 3c는 종래 기술에서 산화/규화 금속막을 형성한 구리 금속층과 화소 전극을 접촉하는 공정을 나타내는 단면도들.
도 4a 내지 4f는 본 발명에 의한 구리 합금층을 이용한 배선 및/또는 전극과 화소 전극을 접촉하는 공정을 나타내는 단면도들.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
이하, 도 4a 내지 4f를 참조하여, 본 발명에서 구리 합금층을 포함하는 배선 및/또는 전극의 표면 안정성을 향상시킨 후, 화소 전극과 접촉하는 공정을 설명한다. 도 4a 내지 4f는 본 발명에 의한 구리 합금층을 이용한 배선 및/또는 전극과 화소 전극을 접촉하는 공정을 나타내는 단면도들이다.
기판(SUB) 위에 합금(Ay)을 도포하고, 제1 마스크 공정으로 패턴하여 배선(혹은, '전극')(LIN)을 형성한다. 합금은 주 금속물질(ⓜ)과 첨가 금속물질(ⓐ)이 혼합된 금속물질이다. 여기서, 주 금속물질(ⓜ)은 저 저항 금속 물질로, 구리(Cu), 알루미늄(Al), 은(Ag), 티타늄(Ti) 및 몰리브덴(Mo) 중 어느 하나를 포함한다. 첨가 금속물질(ⓐ)은 칼슘(Ca), 마그네슘(Mg), 아연(Zn), 망간(Mn), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 금(Au), 은(Ag), 코발트(Co), 철(Fe), 로듐(Rh), 인듐(In), 탄탈륨(Ta), 하프늄(Hf), 텅스텐(W), 크롬(Cr) 등 중에 적어도 어느 하나를 포함한다. (도 4a)
배선(LIN)이 형성된 기판(SUB)을 열 처리(Heating Treatment)한다. 그 결과, 합금(Ay) 내에 포함된 첨가 금속물질(ⓐ)이 상부로 확산되어 배선(LIN)의 표면에 집중적으로 분포된다. 이와 동시에, 열 처리 환경에 놓이므로, 첨가 금속물질(ⓐ)이 산소와 반응하여, 배선(LIN)의 표면에 산화층(ⓐOxide)를 형성한다. (도 4b)
기판(SUB)을, NH3 혹은 H2와 같은 환원 가스 상태의 챔버 내에 일정 시간 반응을 수행한다. 그러면, 배선(LIN)의 표면에 형성된 산화층(ⓐOxide)이 환원되어, 첨가 금속물질(ⓐ)만 남는다. 즉, 배선(LIN)은 주 금속물질(ⓜ)로 이루어진 하부층과 첨가 금속물질(ⓐ)로 이루어진 상부층이 적층된 구조가 된다. 경우에 따라서, 상부층은 첨가 금속물질(ⓐ)이 고 농도로 포함된 합금 상태이고, 하부층은 첨가 금속물질(ⓐ)이 소량 포함된 합금 상태일 수 있다. (도 4c)
기판(SUB)을, 실란(SiH4) 가스 상태의 챔버 내에서 규화 처리한다. 그 결과, 배선(LIN)의 표면으로 집중된 첨가 금속물질(ⓐ)이 규화되어, 배선(LIN)의 상부층에는 규화 금속층(ⓐSilicide)이 형성된다. 이와 같이 형성된 규화 금속층(ⓐSilicide)은 표면의 안정성이 매우 높다. (도 4d)
이후, 배선(LIN) 위에 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)을 포함하는 절연막(SIO)을 도포한다. 제2 마스크 공정으로 절연막(SIO)을 패턴하여 배선(LIN)의 일부를 노출하는 콘택홀(CH)을 형성한다. 이때, 콘택홀(CH)을 통해서 배선(LIN)의 상부층인 규화 금속층(ⓐSilicide)이 노출된 상태이다. 절연막(SIO)이 산소를 많이 포함하고 있는 산화 실리콘일 경우, 산소가 다량 발생 되더라도, 배선(LIN)의 상부층인 규화 금속층(ⓐSilicide)은 산소와 반응하지 않아 손상이 없는(No Damaged) 안정된 상태를 유지할 수 있다. (도 4e)
콘택홀(CH)이 형성된 기판(SUB) 표면 위에 인듐-주석 산화물(Indium-Tin Oxide) 혹은 인듐-아연산화물(Indium-Zinc Oxide)와 같은 투명 도전물질을 도포한다. 제3 마스크 공정으로 투명 도전물질을 패턴하여 배선(LIN)과 접촉하는 화소 전극(PXL)을 형성한다. 이때, 투명 도전 물질을 증착하는 과정에서, 콘택홀(CH)을 통해 노출된 배선(LIN)이 산소와 반응할 기회가 많아진다. 그러나 노출된 배선(LIN)의 표면은 규화 금속층(ⓐSilicide)이 형성되어 있으므로, 산소에 의한 손상이 발생하지 않는다. 즉, 화소 전극(PXL)과 배선(LIN)은 안정된 상태에서 접촉되므로, 접촉 불량(Contact Failure)이 발생하지 않는다. (도 4f)
본 발명에서는, 하부 층에는 주 금속물질이 다량 포함되고, 상부 층에는 첨가 금속물질이 규화된 규화 금속층이 적층된 배선 및/또는 전극을 형성하였다. 특히, 별도의 증착 공정 없이 합금을 이용하여 한 번의 증착공정만 사용하고, 후속 공정으로, 반응 가스만 교환하면 되는, 비교적 단순한 공정들인, 열 처리 공정, 환원 공정 및 규화 공정을 수행하였다. 따라서, 공정이 단순하고, 비용이 저렴하다. 즉, 저 저항 금속층과 규화 금속층이 적층된 배선 및/도는 전극 구조를 단순한 공정으로 얻을 수 있다. 그리고 이와 같이 형성된 배선 및/또는 전극은 그 표면의 안정도가 확보되어 다른 도전층과 접촉할 때 우수한 접촉 안정성을 보장할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.
T: 박막 트랜지스터 SUB: 기판
GL: 게이트 배선 CL: 공통 배선
DL: 데이터 배선 PXL: 화소 전극
COM: 공통 전극 GP: 게이트 패드
DP: 데이터 패드 GPT: 게이트 패드 단자
DPT: 데이터 패드 단자 GPH: 게이트 패드 콘택홀
DPH: 데이터 패드 콘택홀
LIN: 배선 및/또는 전극 ⓜ: 주 금속물질
ⓐ: 첨가 금속물질 Ay: 합금
ⓐSilicide, ⓢ: 규화 금속층 SIO: 절연막
CH: 콘택홀

Claims (5)

  1. 기판 위에 주 금속 물질과 첨가 금속물질을 포함하는 합금층을 형성하는 단계;
    상기 합금층을 열 처리하여, 상기 합금층의 상부에 상기 첨가 금속물질을 주성분으로 하는 산화층을 형성하는 단계;
    상기 산화층을 환원하여 상기 첨가 금속물질을 주성분으로 하는 환원층을 형성하는 단계;
    상기 환원층을 규화하여 상기 첨가 금속물질을 주성분으로 하는 규화 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 합금층 표면 안정화 방법.
  2. 제 1 항에 있어서,
    상기 주 금속 물질은, 구리(Cu), 알루미늄(Al), 은(Ag), 티타늄(Ti) 및 몰리브덴(Mo) 중 어느 하나를 포함하는 것을 특징으로 하는 합금층 표면 안정화 방법.
  3. 제 1 항에 있어서,
    상기 첨가 금속 물질은, 칼슘(Ca), 마그네슘(Mg), 아연(Zn), 망간(Mn), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 금(Au), 은(Ag), 코발트(Co), 철(Fe), 로듐(Rh), 인듐(In), 탄탈륨(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 합금층 표면 안정화 방법.
  4. 제 1 항에 있어서,
    상기 환원층을 형성하는 단계는,
    상기 산화층을 NH3 및 H2 중 적어도 어느 하나를 포함하는 환원 가스를 이용하여 환원하는 것을 특징으로 하는 합금층 표면 안정화 방법.
  5. 제 1 항에 있어서,
    상기 규화 금속층을 형성하는 단계는,
    상기 환원층을 실란(SiH4) 가스를 이용하여 규화하는 것을 특징으로 하는 합금층 표면 안정화 방법.
KR1020130091046A 2013-07-31 2013-07-31 구리 합금층의 표면 안정화 방법 KR102123038B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130091046A KR102123038B1 (ko) 2013-07-31 2013-07-31 구리 합금층의 표면 안정화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130091046A KR102123038B1 (ko) 2013-07-31 2013-07-31 구리 합금층의 표면 안정화 방법

Publications (2)

Publication Number Publication Date
KR20150015641A true KR20150015641A (ko) 2015-02-11
KR102123038B1 KR102123038B1 (ko) 2020-06-16

Family

ID=52572836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130091046A KR102123038B1 (ko) 2013-07-31 2013-07-31 구리 합금층의 표면 안정화 방법

Country Status (1)

Country Link
KR (1) KR102123038B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160148459A (ko) * 2015-06-16 2016-12-26 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자 부품의 제조 방법 및 세라믹 전자 부품
KR20180068865A (ko) * 2016-12-14 2018-06-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자 부품 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960013135B1 (ko) * 1986-03-07 1996-09-30 텍사스 인스트루먼츠 인코포레이티드 캡 산화물을 배치한 티탄 규화물 형성 방법
JPH1041201A (ja) * 1996-07-24 1998-02-13 Hitachi Ltd 電子回路基板とその製造方法
KR19990063190A (ko) * 1997-12-19 1999-07-26 포만 제프리 엘 규화물 박막상에서 화학 기상 증착을 실행하는 장치와 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960013135B1 (ko) * 1986-03-07 1996-09-30 텍사스 인스트루먼츠 인코포레이티드 캡 산화물을 배치한 티탄 규화물 형성 방법
JPH1041201A (ja) * 1996-07-24 1998-02-13 Hitachi Ltd 電子回路基板とその製造方法
KR19990063190A (ko) * 1997-12-19 1999-07-26 포만 제프리 엘 규화물 박막상에서 화학 기상 증착을 실행하는 장치와 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160148459A (ko) * 2015-06-16 2016-12-26 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자 부품의 제조 방법 및 세라믹 전자 부품
US10242789B2 (en) 2015-06-16 2019-03-26 Murata Manufacturing Co., Ltd. Method for manufacturing ceramic electronic component, and ceramic electronic component
US11322293B2 (en) 2015-06-16 2022-05-03 Murata Manufacturing Co., Ltd. Method for manufacturing ceramic electronic component, and ceramic electronic component
KR20180068865A (ko) * 2016-12-14 2018-06-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자 부품 및 그 제조 방법

Also Published As

Publication number Publication date
KR102123038B1 (ko) 2020-06-16

Similar Documents

Publication Publication Date Title
US9001299B2 (en) Low resistance wiring structure and liquid crystal display device using the same
TWI489635B (zh) 含有金氧半導體的薄膜電晶體基板及其製造方法
TWI307803B (en) Transflective liquid crystal display
US20050250260A1 (en) Method of fabricating liquid crystal display device
KR101472849B1 (ko) 박막트랜지스터 기판, 이의 제조 방법 및 이를 갖는액정표시패널
US10761390B2 (en) Liquid crystal display device and method for fabricating the same
JPH1048670A (ja) アクティブマトリクス基板とその製法および液晶表示装置
JP6676416B2 (ja) 液晶表示装置
US7773168B2 (en) Liquid crystal display wherein the data line overlaps the source region in a direction parallel with the gate line and also overlaps the drain region
US9360695B2 (en) Liquid crystal display
JP2006222431A (ja) 表示装置用薄膜トランジスタ、同トランジスタを用いた基板及び表示装置とその製造方法
JP2006114907A (ja) 薄膜保護膜及びこれを有する表示基板
US7700952B2 (en) Contact pad for thin film transistor substrate and liquid crystal display
US7521298B2 (en) Thin film transistor array panel of active liquid crystal display and fabrication method thereof
KR20160148765A (ko) 표시 장치
KR101136165B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR102123038B1 (ko) 구리 합금층의 표면 안정화 방법
JP2020096095A (ja) 薄膜トランジスタ基板、表示装置および液晶表示装置
KR20170077914A (ko) 프린지 필드 스위칭 방식의 액정 표시장치
CN106292109B (zh) 阵列基板、显示面板及其制造方法、显示装置
KR101974609B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR101338739B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조 방법
JP2015220387A (ja) 表示用パネル基板、表示パネル、表示装置、および表示用パネル基板の製造方法
JP2019153811A (ja) 表示用パネル基板、表示パネル、および表示装置
KR101950822B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant