JP2015220387A - 表示用パネル基板、表示パネル、表示装置、および表示用パネル基板の製造方法 - Google Patents

Abstract

【課題】より高い開口率を有する表示用パネル基板を提供すること。
【解決手段】酸化物半導体層９１は、チャネル領域９１ｃと、チャネル領域９１ｃに隣り合う第１の隣接領域９１ｓと、チャネル領域９１ｃに隣り合いチャネル領域９１ｃによって第１の隣接領域９１ｓから隔てられた第２の隣接領域９１ｐとを有する。絶縁層９４はチャネル領域９１ｃおよび２の隣接領域９１ｐの上に設けられている。金属電極６２は、酸化物半導体層９１の第１の隣接領域９１ｓに接しており、第２の隣接領域９１ｐから離れている。第２の隣接領域９１ｐは、チャネル領域９１ｃが有する導電性よりも高い導電性を有する。
【選択図】図９

Description

本発明は、表示用パネル基板、表示パネル、表示装置、および表示用パネル基板の製造方法に関するものである。

表示装置として、近年、ＣＲＴ（Cathode Ray Tube）に代わり、フラットパネルディスプレイが広く用いられており、特に液晶表示装置（Liquid Crystal Display：ＬＣＤ）は広く普及している。ＬＣＤは一般に液晶表示パネルを有する。液晶表示パネルは、表示用パネル基板と対向基板との間に液晶層が設けられた構造を有する。表示用パネル基板としては一般にＴＦＴ（Thin Film Transistor：薄膜トランジスタ）基板が用いられる。ＴＦＴ基板および対向基板の外側にはそれぞれ偏光板が設けられる。またカラー表示のＬＣＤでは、たとえば対向基板に１色または２色以上のカラーフィルタが設けられる。また透過型および半透過型のＬＣＤではＴＦＴ基板または対向基板の外側にバックライトユニットが設けられる。

ＴＦＴ基板には画素毎にスイッチング素子としてのＴＦＴが設けられる。ＴＦＴ基板はＴＦＴアレイ基板またはＴＦＴアクティブ基板と呼ばれる場合もある。また、ＴＦＴがマトリックス状に配列されたＴＦＴ基板は、ＴＦＴマトリックス基板またはＴＦＴアクティブマトリックス基板と呼ばれる場合もある。

たとえば特開平１０−２６８３５３号公報（特許文献１）によれば、ＬＣＤ用のＴＦＴ基板の代表的な構造が開示されている。当該ＴＦＴ基板はボトムゲートのバックチャネル型ＴＦＴを有する。またＴＦＴと電気的に接続された画素電極が最上層に形成されている。

ＴＦＴが有するチャネル層（「活性層」とも呼ばれる）の材料としてはアモルファスシリコンが一般的であるが、近年、新たな材料として酸化物半導体が盛んに検討されている。酸化物半導体はアモルファスシリコンよりも高い移動度を有するため、これを用いて小型で高性能なＴＦＴを実現することができる。酸化物半導体としては、たとえば酸化亜鉛（ＺｎＯ）系材料がある。また、酸化亜鉛に酸化ガリウム（Ｇａ₂Ｏ₃）、酸化インジウム（Ｉｎ₂Ｏ₃）、酸化すず（ＳｎＯ₂）などを添加した材料も、酸化物半導体として利用される。酸化物半導体をチャネル層に用いる技術は、たとえば特許文献２、３および非特許文献１に開示されている。

特開平１０−２６８３５３号公報 特開２００５−７７８２２号公報 特開２００７−２８１４０９号公報

Kenji Nomura et al., "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors", Nature (2004), Vol. 432, pp. 488-492

ＴＦＴは、通常、ソース電極およびドレイン電極の２つの電極を有する。これらの材料としては、通常、導電性を考慮して、純金属または合金（本明細書においては、純金属および合金の両者を総称して「金属」と称する）が用いられる。すなわち、１対の金属電極であるソース電極およびドレイン電極が形成される。しかしながら、ＴＦＴが設けられる装置によっては、このような電極構造が好ましくない場合があり、より多様な電極構造の選択肢が望まれる。

特に、ＴＦＴが表示用パネル基板に設けられる場合、上記１対の金属電極が光の進行を妨げることで開口率が低下してしまう。表示の高解像度化に伴い各画素の大きさが小さくなると、ＴＦＴが各画素を占める面積が相対的に大きくなることから、この問題はより深刻となる。

本発明は以上のような課題を解決するためになされたものであり、その一の目的は、より高い開口率を有する表示用パネル基板を提供することである。

本発明の表示用パネル基板は、支持基板と、支持基板に支持された薄膜トランジスタとを有する。薄膜トランジスタは酸化物半導体層と絶縁層と金属電極とを有する。酸化物半導体層は、チャネル領域と、チャネル領域に隣り合う第１の隣接領域と、チャネル領域に隣り合いチャネル領域によって第１の隣接領域から隔てられた第２の隣接領域とを有する。絶縁層はチャネル領域および２の隣接領域の上に設けられている。金属電極は、酸化物半導体層の第１の隣接領域に接しており、第２の隣接領域から離れている。第２の隣接領域は、チャネル領域が有する導電性よりも高い導電性を有する。

本発明によれば、酸化物半導体層のうち高い導電性を有する第２の隣接領域が、薄膜トランジスタのソース電極またはドレイン電極として利用される。よってソース電極またはドレイン電極を、金属層ではなく、透光性を確保しやすい材料である酸化物半導体層によって構成することができる。これにより表示パネル基板の開口率を高めることができる。

本発明の実施の形態１におけるＬＣＤの構成を概略的に示す分解斜視図である。 図１のＴＦＴ基板の構成を概略的に示す平面図である。 図２のＴＦＴ基板における各画素の構成を概略的に示す回路図である。 図１のＴＦＴ基板における各画素の構成を、配向膜の図示を省略して示した概略部分平面図である。 図４の共通電極の図示を省略した概略部分平面図である。 図５の保護膜の図示を省略した概略部分平面図である。 図６のソース配線およびソース電極の図示を省略した概略部分平面図である。 図５〜図７の酸化物半導体層の各々を構成する複数の領域の配置を、図４〜図７の各々と同様の視野で概略的に示す部分平面図である。 図４〜図８の各々の線ＩＸ−ＩＸに沿う概略部分断面図である。 図１のＴＦＴ基板におけるゲート端子近傍の構成を概略的に示す部分平面図である。 図１のＴＦＴ基板におけるソース端子近傍の構成を概略的に示す部分平面図である。 図９のＴＦＴ基板の製造方法の第１工程を概略的に示す部分断面図である。 図９のＴＦＴ基板の製造方法の第２工程を概略的に示す部分断面図である。 図９のＴＦＴ基板の製造方法の第３工程を概略的に示す部分断面図である。 図９のＴＦＴ基板の製造方法の第４工程を概略的に示す部分断面図である。 図９のＴＦＴ基板の製造方法の第５工程を概略的に示す部分断面図である。 図９のＴＦＴ基板の製造方法の第６工程を概略的に示す部分断面図である。 図９のＴＦＴ基板の製造方法の第７工程を概略的に示す部分断面図である。 図９のＴＦＴ基板の製造方法の第８工程を概略的に示す部分断面図である。 図９のＴＦＴ基板の製造方法の第９工程を概略的に示す部分断面図である。 本発明の実施の形態２におけるＴＦＴ基板の構成を概略的に示す図であり、図９と同様の視野による概略部分断面図である。 図２１のＴＦＴ基板の製造方法の第１工程を概略的に示す部分断面図である。 図２１のＴＦＴ基板の製造方法の第２工程を概略的に示す部分断面図である。 図２１のＴＦＴ基板の製造方法の第３工程を概略的に示す部分断面図である。

以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。

（実施の形態１）
下記において、まず図１〜図３を参照してＬＣＤおよびそれに含まれる部材について、主に一般的内容について説明する。その後、図４以降の図面を参照して、本実施の形態におけるＴＦＴ基板（表示用パネル基板）の具体的構成について詳しく説明する。

＜ＬＣＤ＞
図１を参照して、本実施の形態のＬＣＤ１（表示装置）は液晶パネル１０（表示パネル）およびバックライトユニット２０を有する。液晶パネル１０は、画素がマトリックス状に配列されている表示領域１１と、表示領域１１の外側に位置し表示領域１１を取り囲む額縁領域（「周辺領域」とも呼ばれる）１２とに大別される。バックライトユニット２０は、液晶パネル１０の液晶層３５（変調層）に光を供給するために液晶パネル１０の背面に設けられた面状光源装置である。

なお、液晶パネル１０において、ユーザが表示内容を視認する側の主面が前面（図中、左下の面）であり、前面とは反対側の主面が背面である。液晶パネル１０およびバックライトユニット２０は、筐体（図示せず）内に収容されている。また必要に応じて液晶パネル１０用の外付装置が設けられる。バックライトユニット２０用の外付装置についても同様である。外付装置は、たとえば電源回路、信号処理回路などである。

＜液晶パネル＞
液晶パネル１０は、ＴＦＴ基板３０（表示用パネル基板）と、液晶層３５と、対向基板４０とを有する。ＴＦＴ基板３０および対向基板４０は、一定の間隙（「セルギャップ」とも呼ばれる）を介して互いに貼り合わされている。両者の間には、液晶が閉じ込められることで液晶層３５が設けられている。対向基板４０は、たとえば、カラーフィルタ、ブラックマトリックス、配向膜などを有するカラーフィルタ基板である。またＴＦＴ基板３０および対向基板４０の各々の外面上には、偏光板、位相差板などが配置されている。

ＴＦＴ基板３０は、詳しくは後述するが、各画素における液晶の配向状態を制御するための構造を有している。概略として、ＴＦＴ基板３０には画素ごとに、画素電極、当該画素電極に接続されたスイッチング素子としてのＴＦＴ（画素ＴＦＴ）、配向膜などが設けられている。

液晶層３５（変調層）は、ＴＦＴ基板３０からの制御により光を変調するものである。具体的には液晶層３５は、ＴＦＴ基板３０に設けられた画素の各々から発生する電界に応じて光を変調するものである。具体的には、液晶層３５において液晶の配向状態が制御されることによって、表示動作が行なわれる。配向状態の制御は、各々から発生する電界が調整可能に構成された複数の画素によって行なわれる。

液晶の配向状態を制御する方式として、本実施の形態においてはＦＦＳ（Fringe Field Switching）方式が用いられる。ＦＦＳ方式のＴＦＴ基板３０は電極間絶縁膜を介して対向する２種類の電極を有している。電極間絶縁膜の上層に配置された電極である上層電極（すなわち、液晶層に近い側に配置された電極）には、スリット状の開口が設けられている。他方、電極間絶縁膜の下層に配置された電極である下層電極は、上層電極の開口に対向する領域にも延在している。上層電極と下層電極との間に電圧を与えると、液晶層３５にも及ぶ電界（いわゆるフリンジ電界）が発生する。このフリンジ電界によって液晶層３５の配向制御が行なわれる。

上層電極および下層電極のうち、画素ごとの表示電圧が印加される方が画素電極と呼ばれ、画素に拠らず共通の電圧が印加される方が共通電極と呼ばれる。ＦＦＳ方式における共通電極はＴＮ方式（Twisted Nematic）における補助容量電極を兼ねており、画素電極と共通電極との重畳領域によって補助容量が形成される。

＜ＴＦＴ基板の概略的構成＞
図２を参照して、ＴＦＴ基板３０は透明基板５０（支持基板）を有する。透明基板５０の一方の主面（すなわち液晶層に向く主面）上に各種の要素が配置されている。透明基板５０はガラスなどの透明かつ絶縁性の材料で構成されている。

ＴＦＴ基板３０は複数のゲート配線５１と複数のソース配線５２とを有する。またＴＦＴ基板３０は複数の共通配線５３を有してもよい。

ゲート配線５１は互いに平行に延在している。図２の例では、ゲート配線５１の各々は透明基板５０の長辺と平行に延在しており、複数のゲート配線５１の各々は透明基板５０の短辺と平行に延在している。ゲート配線５１は、表示領域１１内の全体に渡って延在しているとともに、ゲート配線５１の少なくとも一端が額縁領域１２に引き出されている。

ソース配線５２は互いに平行に延在している。図２の例では、ソース配線５２の各々は透明基板５０の短辺と平行に、換言すればゲート配線５１と直交する方向に延在している。また複数のソース配線５２は透明基板５０の長辺と平行な方向に、換言すればゲート配線５１の延在方向に並んでいる。ソース配線５２は表示領域１１内の全体に渡って延在しているとともに、ソース配線５２の少なくとも一端が額縁領域１２に引き出されている。

共通配線５３は、図２の例では、ゲート配線５１と交互に配置されている。すなわち、共通配線５３は、隣接する２本ゲート配線５１の間に延在している。このため共通配線５３の各々は、ゲート配線５１と平行に延在しており、ゲート配線５１の配列方向と同じ方向に並んでいる。共通配線５３は表示領域１１内の全体に渡って延在しているとともに、共通配線５３の少なくとも一端が額縁領域１２に引き出されている。複数の共通配線５３は額縁領域１２において電気的に接続されている。

隣接する２本のゲート配線５１と隣接する２本のソース配線５２とで囲まれた領域によって１つの画素ＰＸが規定されている。このため複数の画素ＰＸがマトリックス状に配置されている。

図３を参照して、各画素ＰＸには少なくとも１つの画素ＴＦＴ６０が設けられている。画素ＴＦＴ６０はゲート配線５１とソース配線５２との交差点近傍に配置されている。画素ＴＦＴ６０のゲート電極６１はゲート配線５１に接続されており、画素ＴＦＴ６０のソース電極６２はソース配線５２に接続されている。

画素ＴＦＴ６０のドレイン電極６３は画素電極７３に接続されている。画素電極７３は共通電極７４との組み合わせによって、いわゆる液晶容量７０および補助容量８０を構成している。共通電極７４は共通配線５３に接続されている。

再び図２を参照して、ＴＦＴ基板３０は額縁領域１２において、走査信号駆動回路５５と、表示信号駆動回路５６と、接続基板５７，５８とを含んでいる。

走査信号駆動回路５５は、ゲート配線５１が額縁領域１２に引き出されている側に配置されており、ゲート配線５１と接続されている。表示信号駆動回路５６は、ソース配線５２が額縁領域１２に引き出されている側に配置されており、ソース配線５２と接続されている。なお、図面の煩雑化を避けるため、図２では、走査信号駆動回路５５とゲート配線５１との接続の様子、および、表示信号駆動回路５６とソース配線５２との接続の様子については、図示を省略している。

接続基板５７，５８は、ＴＦＴ基板３０を外部と接続するための部材であり、ＦＰＣ（Flexible Printed Circuit）などの配線基板によって構成されている。接続基板５７は、走査信号駆動回路５５の近傍に配置され、走査信号駆動回路５５に接続されている。接続基板５８は、表示信号駆動回路５６の近傍に配置されており、表示信号駆動回路５６に接続されている。

＜表示動作＞
接続基板５７，５８を介して走査信号駆動回路５５および表示信号駆動回路５６に外部からの各種信号が供給される。走査信号駆動回路５５は、外部から入力される制御信号に基づいてゲート信号（「走査信号」とも呼ばれる）をゲート配線５１に供給する。このゲート信号によってゲート配線５１が順次選択される。表示信号駆動回路５６は、外部から入力される、制御信号、表示データなどに基づいて、表示信号をソース配線５２に供給する。これにより、表示データに応じた表示電圧が各画素ＰＸに供給される。

ＴＦＴ６０は、画素電極７３に表示電圧を供給するためのスイッチング素子として機能する。ＴＦＴ６０のオンおよびオフは、ゲート配線５１から入力されるゲート信号によって制御される。

ゲート配線５１に所定の電圧が印加されてＴＦＴ６０がオンされ、またソース配線５２に電流が流されると、ソース配線５２から、ＴＦＴ６０のドレイン電極６３に接続された画素電極７３に表示電圧が印加される。それにより、画素電極７３と共通電極７４との間に、印加された表示電圧に応じた電界が生じる。画素電極７３に表示電圧が印加されると液晶容量７０および補助容量８０が充電され、それにより、その画素ＰＸにおいて表示電圧が一定期間保持される。

画素電極７３と共通電極７４とによって生じる電界によって液晶が駆動される。すなわち、液晶の配向方向が変化する。これにより、液晶層３５（図１）を通過する光の偏光状態が変化する。具体的には、バックライトユニット２０の出力光は、ＴＦＴ基板３０側の偏光板によって直線偏光になる。そして、この直線偏光が液晶層を通過することによって、偏光状態が変化する。液晶層を通過した光の偏光状態によって、対向基板４０側の偏光板を通過する光量が変化する。すなわち、液晶パネル１０を通過した光のうちで視認側の偏光板を通過できた光によって、視認される光量が決まる。

液晶の配向方向は、印加される表示電圧によって変化する。したがって、表示電圧を制御することによって、視認される光量を変化させることができる。すなわち、画素ＰＸごとに表示電圧を変えることによって、所望の画像を表示することができる。

＜ＴＦＴ基板の具体的構成＞
図４は、ＴＦＴ基板３０の構成を、配向膜９８（図９）の図示を省略して示した概略部分平面図である。図５は、図４の共通電極７４の図示を省略したものである。図６は、図５の保護膜９２の図示を省略したものである。図７は、図６のソース配線５２およびソース電極６２の図示を省略したものである。図８は、図５〜図７の酸化物半導体層９１の各々を構成する複数の領域の配置を、図４〜図７の各々と同様の視野で概略的に示す部分平面図である。図９は、図４〜図８の線ＩＸ−ＩＸに沿う概略部分断面図である。

はじめにＴＦＴ６０の構成の要部について、以下に説明する。

ＴＦＴ基板３０は、透明基板５０（図９）と、透明基板５０に支持され、かつ画素ＰＸ（図２）の各々に設けられたＴＦＴ６０（図３）とを有する。ＴＦＴ６０（図９）は、ゲート電極６１（図５〜図７および図９）と、ソース電極６２（金属電極）（図５、図６および図９、）とゲート絶縁膜９０（図９）と、酸化物半導体層９１（図５〜図９）と、絶縁層９４（図９）とを有する。透明基板５０上には、ゲート電極６１、ゲート絶縁膜９０、酸化物半導体層９１がこの順に積層されている。つまりＴＦＴ６０はボトムゲート構造を有する。

酸化物半導体層９１（図９）は、下面Ｓ１（第１の面）と上面Ｓ２（第１の面と反対の第２の面）とを有する。下面Ｓ１はゲート絶縁膜９０に面しており、またゲート絶縁膜９０を介して透明基板５０に面している。上面Ｓ２は絶縁層９４に面している。また酸化物半導体層９１は、透明材料、すなわち透光性の高い材料、から作られており、ソース電極６２の金属材料と比して顕著に高い透光性を有する。酸化物半導体層９１は上面Ｓ２上において、図８に示すように、チャネル領域９１ｃと、隣接領域９１ｓ（第１の隣接領域）と、高導電性隣接領域９１ｐ（第２の隣接領域）とを有する。隣接領域９１ｓはチャネル領域９１ｃに隣り合っている。高導電性隣接領域９１ｐは、チャネル領域９１ｃに隣り合っており、チャネル領域９１ｃによって隣接領域９１ｓから隔てられている。なお図８の例のように酸化物半導体層９１はさらに高導電性領域９１ｘおよび９１ｙを有してもよい。また、本実施の形態１においては、隣接領域９１ｓ（第１の隣接領域）は実質的にはチャネル領域９１ｃと同じであり、ソース電極６２との接続部を示す便宜上の呼称として扱っている。しかし、この形態に追加して、高導電性隣接領域９１ｐ（第２の隣接領域）と同様に高導電化した部位としてもかまわない。

高導電性隣接領域９１ｐは、下面Ｓ１の側に位置する主部９１Ｍと、上面Ｓ２の側に位置する還元部９１Ｒとを有する。還元部９１Ｒは、主部９１Ｍの酸素欠陥濃度に比して高い酸素欠陥濃度を有する。言い換えれば、高導電性隣接領域９１ｐの酸素欠陥濃度は下面Ｓ１上に比して上面Ｓ２上において、より高い。よって厚さ方向について平均化して考えれば、高導電性隣接領域９１ｐの酸素欠陥濃度はチャネル領域９１ｃの酸素欠陥濃度よりも高い。これにより高導電性隣接領域９１ｐは、チャネル領域９１ｃが有するキャリア濃度よりも高いキャリア濃度を有する。よって高導電性隣接領域９１ｐは、チャネル領域９１ｃが有する導電性よりも高い導電性を有する。言いかえれば、高導電性隣接領域９１ｐはチャネル領域９１ｃよりも低いシート抵抗を有する。

高導電性隣接領域９１ｐは、チャネル領域９１ｃに直接隣接した高導電性の領域である。これにより高導電性隣接領域９１ｐはドレイン電極６３（図３）としての機能を有する。また高導電性隣接領域９１ｐはさらに画素ＰＸ内において広範囲に広がっていることで、画素電極７３（図３）としての機能を有する。

高導電性隣接領域９１ｐの水素原子濃度はチャネル領域９１ｃの水素原子濃度よりも高くされ得る。この場合、水素の還元作用によって高導電性隣接領域９１ｐの酸素欠陥濃度をチャネル領域９１ｃの酸素欠陥濃度よりも高くすることができる。

なお下面Ｓ１における酸素欠陥濃度は、高導電性隣接領域９１ｐおよびチャネル領域９１ｃの間で同程度であってもよく、あるいは、高導電性隣接領域９１ｐにおいて相対的に高くチャネル領域９１ｃにおいて相対的に低くてもよい。

隣接領域９１ｓの酸素欠陥濃度および導電性はチャネル領域９１ｃと同様であってよい。高導電性領域９１ｘおよび９１ｙ（図８）が設けられる場合、酸素欠陥濃度および導電性は高導電性隣接領域９１ｐと同様である。

ソース電極６２（図９）は、酸化物半導体層９１の隣接領域９１ｓに接しており、高導電性隣接領域９１ｐから離れている。ソース電極６２は金属から作られている。

絶縁層９４はチャネル領域９１ｃおよび高導電性隣接領域９１ｐの上に設けられている。絶縁層９４は保護膜９２（図５および図９）および層間絶縁膜９３（図９）を有する。保護膜９２は、酸化物半導体層９１の上面Ｓ２（図９）上においてチャネル領域９１ｃを覆っており、高導電性隣接領域９１ｐを露出している。層間絶縁膜９３は上面Ｓ２上において高導電性隣接領域９１ｐを覆っている。

本実施の形態においては、酸化物半導体層９１上において、ソース電極６２および保護膜９２がこの順に積層されている部分が設けられている。すなわち保護膜９２は、ソース電極６２上に位置する縁を有する。

層間絶縁膜９３の水素原子濃度は保護膜９２の水素原子濃度よりも高いことが好ましい。保護膜９２は、酸化シリコンなどの絶縁材料によって構成されている。層間絶縁膜９３は、窒化シリコン、酸化シリコンなどの絶縁材料によって構成されている。また層間絶縁膜９３を複数の絶縁膜の積層膜によって構成してもよい。保護膜９２の厚さは、たとえば１００ｎｍ程度である。層間絶縁膜９３の厚さは、たとえば３００ｎｍ程度である。

次にＴＦＴ基板３０の構成の細部について、以下に説明する。

透明基板５０の一方の主面（図９における上面であり、以下「素子配置面」と呼ぶ場合もある）上に、ゲート配線５１と、ゲート電極６１とが配置されている。

具体的には、ゲート配線５１は一方向（図５〜図７における横方向）に直線状に延在している。ゲート配線５１は自身の延在方向に直交する方向に突出した部分を有しており（特に図７参照）、その突出部分がゲート電極６１を構成している。

ゲート配線５１およびゲート電極６１は、たとえば、Ｃｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ、または、これらを主成分とする合金で構成されている。またこれらの材料のうちの２つ以上で構成された積層膜によってゲート配線５１およびゲート電極６１を構成してもよい。

ゲート配線５１およびゲート電極６１の上にゲート絶縁膜９０（図９）が配置されている。具体的にはゲート絶縁膜９０はゲート配線５１およびゲート電極６１を覆って透明基板５０の素子配置面上に配置されている。ゲート絶縁膜９０は、ここでは透明基板５０の素子配置面の全体に広がっている。

ゲート絶縁膜９０は、窒化シリコン、酸化シリコンなどの絶縁材料によって構成されている。また、複数の絶縁膜の積層膜によってゲート絶縁膜９０を構成してもよい。

ゲート絶縁膜９０上には酸化物半導体層９１が配置されている（図９参照）。具体的には、酸化物半導体層９１は、ゲート絶縁膜９０を介してゲート電極６１に対向するように配置されている。また、酸化物半導体層９１は、平面視（図６参照）において、ゲート配線５１およびソース配線５２で囲まれた各領域に、言いかえれば各画素ＰＸに、配置されている。

酸化物半導体層９１とゲート絶縁膜９０とゲート電極６１との積層構造（図９）によって、酸化物半導体層９１のチャネル領域９１ｃをチャネルとするＭＩＳ（Metal Insulator Semiconductor）構造が構成されている。

酸化物半導体層９１の材料は、たとえば、酸化インジウム（Ｉｎ₂Ｏ₃）および酸化すず（ＳｎＯ₂）が添加された酸化亜鉛（ＺｎＯ）、つまりＩｎ―Ｚｎ−Ｓｎ−Ｏ系の酸化半導体、または、酸化ガリウム（Ｇａ₂Ｏ₃）および酸化インジウム（Ｉｎ₂Ｏ₃）が添加された酸化亜鉛（ＺｎＯ）、つまりＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化半導体、が挙げられる。

酸化物半導体層９１上にはソース電極６２および保護膜９２が配置されている（図９参照）。具体的には保護膜９２は、酸化物半導体層９１の上面の一部を覆うようにゲート電極６１の領域内に島状に配置されており（図５参照）、酸化物半導体層９１のチャネル領域９１ｃに接している（図８参照）。ソース電極６２は、酸化物半導体層９１の上面のうちで保護膜９２に覆われていない隣接領域９１ｓ（図８）に配置されており、それによりソース電極６２と酸化物半導体層９１とが接続されている。

保護膜９２は、酸化物半導体層９１上から酸化物半導体層９１近傍のゲート絶縁膜９０上にも広がっており、酸化物半導体層９１の側面の一部も覆っている（図５参照）。また、ソース電極６２は、酸化物半導体層９１上から酸化物半導体層９１近傍のゲート絶縁膜９０上にも広がっており、酸化物半導体層９１の側面の一部も覆っている（図６参照）。

また、酸化物半導体層９１において、ソース電極６２と保護膜９２によって覆われていない部分の表面（図８においてハッチングを付した領域）は、還元されることによって導電性が高められている。この表面のうち高導電性隣接領域９１ｐからなる領域、言い換えれば還元部９１Ｒ（図９）、はＴＦＴ基板３０の画素電極７３（図３）としての機能を有する。

ソース電極６２は、図６に示すように、ソース配線５２の一部を使って構成されている。具体的にはソース配線５２は、酸化物半導体層９１上に乗り上げる部分を有しており、その部分がソース電極６２を構成している（図９参照）。本実施の形態にいおいては、図５に示すように、ソース配線５２のうちでソース電極６２を構成する部分は、ソース配線５２の延在方向に直交する方向かつ保護膜９２に近づく方向（図中、右方向）に突出している。

ソース配線５２およびソース電極６２は、金属から作られており、好ましくは合金から作られている。たとえば、ソース配線５２およびソース電極６２は、Ｃｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ、または、これらを主成分とする合金で構成されている。また、これらの材料のうちの２つ以上で構成された積層膜によって、ソース配線５２およびソース電極６２を構成してもよい。

ソース配線５２とソース電極６２と保護膜９２との上には層間絶縁膜９３（図９）が配置されている。具体的には、層間絶縁膜９３は、ソース配線５２とソース電極６２と保護膜９２とを覆ってゲート絶縁膜９０上に配置されている。層間絶縁膜９３はゲート絶縁膜９０の全体に広がっている。

画素電極７３（図３）としての高導電性隣接領域９１ｐ（図８）は、平面視（図４参照）において共通電極７４と重なる領域を有している。この領域において共通電極７４は、ＦＦＳ方式に必要なスリットＳＬ（図４）を有する。また上記重なりが層間絶縁膜９３を介して設けられることで、補助容量８０（図３参照）が構成されている。

額縁領域１２（図２）では、走査信号駆動回路５５とゲート配線５１とを接続するためのゲート端子１０３（図１０）がゲート配線５１と同じ層に形成されており、当該ゲート端子用のコンタクトホール１０１が設けられている。また表示信号駆動回路５６とソース配線５２とを接続するためのソース端子１０４（図１１）がソース配線５２と同じ層に形成されており、当該ソース端子用のコンタクトホール１０２が設けられている。

なおＴＦＴ基板３０は配向膜９８（図９）を有しない部品として構成されてもよい。この場合、配向膜９８は必要時に付加されればよい。

＜製造方法＞
図１２〜図２０は、ＴＦＴ基板３０の製造方法を工程順に、図９と同じ視野で概略的に示す部分断面図である。

図１２を参照して、透明基板５０の素子配置面上の全面に導電膜を堆積し、当該導電膜をパターニングすることによって、ゲート電極６１およびゲート配線５１（図１２おいて図示せず）が形成される。

上記導電膜は、たとえば、Ｃｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ、または、これらを主成分とする合金で構成されている。また、これらの材料のうちの２つ以上で構成された積層膜によって、上記導電膜を構成してもよい。上記導電膜の成膜には、スパッタ法、蒸着法などが用いられる。たとえばスパッタ法でＭｏ合金膜を２００ｎｍの厚さで形成することによって、上記導電膜が形成される。

上記導電膜のパターニングは、写真製版技術および微細加工技術によって行なわれる。すなわち、パターニング対象である上記導電膜上にフォトレジストを塗布し、塗布したフォトレジストをフォトマスク越しに露光してレジストを感光し、感光したフォトレジストを現像してフォトレジストをパターニングする。これら一連の工程が写真製版技術である。その後、フォトレジストパターンをマスクにして上記導電膜をエッチングし、その後、フォトレジストパターンを除去する。これらの一連の工程が微細加工技術である。

図１３を参照して、ゲート配線５１とゲート電極６１とを覆うように、透明基板５０の素子配置面上の全面に、ゲート絶縁膜９０が形成される。ゲート絶縁膜９０は、上記のように、窒化シリコン、酸化シリコンなどの絶縁材料によって構成されている。また複数の絶縁膜の積層膜によってゲート絶縁膜９０を構成してもよい。ゲート絶縁膜９０の成膜には、プラズマＣＶＤ、常圧ＣＶＤ、減圧ＣＶＤなどが用いられる。なお、ピンホールなどの膜欠陥（短絡の原因になる）を防止するため、複数回の成膜によってゲート絶縁膜９０を形成することが好ましい。たとえば、プラズマＣＶＤ法で窒化シリコン膜を２００ｎｍの厚さで形成し、その上にプラズマＣＶＤ法で酸化シリコン膜を１００ｎｍの厚さで形成することで得られた積層膜をゲート絶縁膜９０として用いてもよい。

図１４を参照して、ゲート絶縁膜９０上の全面に酸化物半導体層を堆積し、当該酸化物半導体層をパターニングすることによって、酸化物半導体層９１が形成される。酸化物半導体層の堆積には、スパッタ法、蒸着法、ミストＣＶＤ法、塗布法などが用いられる。たとえば、スパッタ法でＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体（原子組成比に関してＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４）が４０ｎｍの厚さで形成される。パターニングには、写真製版技術および微細加工技術を用い得る。たとえば酸化物半導体層９１の材料としてＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体が用いられる場合、カルボン酸（シュウ酸など）を含むエッチング薬液を用いてのエッチングが可能である。

図１５を参照して、酸化物半導体層９１が設けられたゲート絶縁膜９０の上の全面に導電膜を堆積し、当該導電膜をパターニングすることによって、ソース電極６２およびソース配線５２（図１５において図示せず）が形成される。上記導電膜は、Ｃｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ、または、これらを主成分とする合金で構成されている。また、これらの材料のうちの２つ以上で構成された積層膜によって、上記導電膜を構成してもよい。上記導電膜の堆積には、スパッタ法、蒸着法などが用いられる。たとえば、スパッタ法でＭｏ合金膜が１００ｎｍの厚さで堆積される。

図１６および図１７を参照して、酸化物半導体層９１、ソース電極６２およびソース配線５２（図１６において図示せず）が設けられたゲート絶縁膜９０の上の全面に絶縁膜を堆積し、当該絶縁膜をパターニングすることによって、保護膜９２が形成される。保護膜９２用の上記絶縁膜は、前述のように酸化シリコンなどの絶縁材料によって構成されている。また、複数の絶縁膜の積層膜によって当該絶縁膜を構成してもよい。当該絶縁膜の堆積には、プラズマＣＶＤ、常圧ＣＶＤ、減圧ＣＶＤなどが用いられる。たとえばプラズマＣＶＤ法で酸化シリコン膜が１００ｎｍの厚さで堆積される。

図１８を参照して、ソース電極６２とソース配線５２（図１８において図示せす）と保護膜９２とを覆うように、ゲート絶縁膜９０上の全面に層間絶縁膜９３が堆積される。層間絶縁膜９３は、前述のように、窒化シリコン、酸化シリコンなどの絶縁材料によって構成されている。

本実施の形態においては、後述するアニール処理によって層間絶縁膜９３中の水素をドレイン電極および画素電極の機能を担う酸化物半導体層９１の表面へ拡散させるため、堆積される層間絶縁膜９３は保護膜９２に比して高い水素原子濃度を有するものとされる。たとえば、プラズマＣＶＤ法で２００℃〜２７０℃で、水素を含有する窒化シリコン膜が堆積される。

図１９を参照して、層間絶縁膜９３を覆うようにＩＴＯ、ＩＺＯなどの透明導電膜をスパッタ法などによって基板全面に堆積し、当該透明導電膜をパターニングすることで、共通電極７４が形成される。

なお、額縁領域１２では、走査信号駆動回路５５（図２）と接続するためのゲート端子１０３がゲート配線５１と同じ層に形成され、ゲート端子１０３用のコンタクトホール１０１が形成される（図１０参照）。同様に、表示信号駆動回路５６（図２）と接続するためのソース端子１０４がソース配線５２と同じ層に形成され、ソース端子１０４用のコンタクトホール１０２が形成される（図１１参照）。

図２０を参照して、酸化物半導体層９１および層間絶縁膜９３に対するアニールが行なわれる。これにより酸化物半導体層９１の上面Ｓ２のうち層間絶縁膜９３に接する部分が、層間絶縁膜９３からの水素の拡散を受けることで還元される。この結果、還元部９１Ｒを有する高導電性隣接領域９１ｐが形成される。アニールは、たとえば、２５０〜３５０℃の間で大気中または窒素雰囲気中で３０〜６０分程度で行なわれる。酸化物半導体層９１が還元される際、酸化物半導体層９１のうちチャネル領域９１ｃは保護膜９２によって覆われている。これによりチャネル領域９１ｃが還元されることが防止される。

以上によりＴＦＴ基板３０が得られる。その後の工程において、ＴＦＴ基板３０上に配向膜９８（図９）が形成される。また、別途製造された対向基板４０上にも配向膜が形成される。これらの配向膜には、配向処理（「ラビング処理」とも呼ばれる）によって、その表面（すなわち、液晶との接触面）に一方向にミクロな傷がつけられる。

次に、シール材が塗布され、ＴＦＴ基板３０と対向基板４０とが貼り合わされる。そして、真空注入法などを用いて液晶注入口から液晶が注入され、注入終了後に液晶注入口が封止される。その後、ＴＦＴ基板３０および対向基板４０に偏光板が貼り付けられる。駆動回路およびバックライトユニット２０を取り付けることによって、液晶表示装置１（図１）が完成される。

＜効果＞
本実施の形態のＴＦＴ６０によれば、高い導電性を有する高導電性隣接領域９１ｐをＴＦＴ６０のドレイン電極および画素電極として利用することができる。よって酸化物半導体層９１を用いて、チャネル領域だけでなく、ドレイン電極および画素電極を構成することができる。また本実施の形態のＴＦＴ基板３０によれば、各画素ＰＸに上述したＴＦＴ６０が用いられることにより、ドレイン電極としての機能を有する部分を、ソース電極６２の材料のような金属層ではなく、透光性を確保しやすい材料である酸化物半導体層９１からなる高導電性隣接領域９１ｐによって構成することができる。これによりＴＦＴ基板３０の開口率を高めることができる。また本実施の形態の液晶パネル１０（図１）によれば、開口率の高いＴＦＴ基板３０を用いることで、液晶層３５のうち実際に表示に寄与することができる面積を高めることができる。また本実施の形態のＬＣＤ１（図１）によれば、開口率の高いＴＦＴ基板３０を用いることで、バックライトユニット２０の光をより効率的に用いることができる。よって消費電力を削減することができる。

また画素電極が酸化物半導体層９１の高導電性隣接領域９１ｐによって構成されるので、画素電極のパターニングのためのマスクを必要としない。これによりマスク数をより少なくすることができる。

またソース電極６２と、ドレインの機能を有する高導電性隣接領域９１ｐとが別レイヤーのため、両者は異なる写真製版工程においてパターニングされる。このため、ソースおよびドレインの間の距離、すなわちチャネル長、は、ソース電極６２のパターニング工程と酸化物半導体層９１のパターニング工程との組み合わせによって調整可能である。よってチャネル長を小さくすることも容易に行い得る。なお、従来から広く用いられている、ソース電極とドレイン電極とが一の金属膜のパターニングによって同時に形成される方法によると、チャネル長は、たとえば、パターン解像度、重ね合わせ精度、両電極のサイドエッチング量によって制限される。

上記のようにチャネル長が小さくされることにより、ＴＦＴの大きさを小さくしたり、ＴＦＴのゲートがオンしたときの電流を大きくしたりすることができる。これにより、ゲート電極６１へ出力される電気信号を小さくしてもＴＦＴを動作させることができる。また、ＴＦＴ６０は表示領域１１内に設けられていることに鑑みると、ＴＦＴ６０が小さくなることによって、画素開口率が向上する。

高導電性隣接領域９１ｐの酸素欠陥濃度はチャネル領域９１ｃの酸素欠陥濃度よりも高い。これにより、高導電性隣接領域９１ｐの導電性を酸素欠陥を用いて高めることができる。

高導電性隣接領域９１ｐの水素原子濃度はチャネル領域の水素原子濃度よりも高い。これにより高導電性隣接領域９１ｐの導電性を、水素による還元作用を用いて高めることができる。

高導電性隣接領域９１ｐの酸素欠陥濃度は下面Ｓ１上に比して上面Ｓ２上においてより高い。これにより、上面Ｓ２における酸素欠陥を用いて高導電性隣接領域９１ｐの導電性を高めつつ、下面Ｓ１まで酸素欠陥濃度が高められる場合に比して高導電性隣接領域９１ｐの透過性の低下を抑えることができる。

絶縁層９４は、上面Ｓ２上においてチャネル領域９１ｃを覆い高導電性隣接領域９１ｐを露出する保護膜９２を含む。これにより、チャネル領域９１ｃが還元されることを防ぎつつ、高導電性隣接領域９１ｐを還元することができる。よってチャネル領域９１ｃへの影響を抑えつつ、高導電性隣接領域９１ｐの導電性を高めることができる。

層間絶縁膜９３の水素原子濃度は保護膜９２の水素原子濃度よりも高い。これにより、高導電性隣接領域９１ｐに接し、かつ保護膜９２によってチャネル領域９１ｃから隔てられた層間絶縁膜９３中の水素を利用して、チャネル領域９１ｃへの影響を抑えつつ高導電性隣接領域９１ｐを選択的に還元することができる。

ＴＦＴ６０がボトムゲート構造を有することにより、トップゲート構造を有する場合に比して、バックライトユニット２０からの光が透明基板５０のを通って酸化物半導体層９１へ入射するのを抑えることができる。これにより、ＴＦＴを長時間動作させたときの閾値シフトを抑制することができる。

＜変形例＞
上述した本実施の形態によれば、高導電性隣接領域９１ｐを形成するための酸化物半導体層９１の部分的な還元が、層間絶縁膜９３が含有する水素を用いて行なわれる（図１９および図２０参照）。しかしながら、酸化物半導体層９１を部分的に還元する方法は、この方法に限定されるものではない。たとえば、図１７に示す構成が得られた時点で、つまり層間絶縁膜９３が形成される前に、酸化物半導体層９１の上面Ｓ２のうち露出された領域を還元する処理が行なわれてもよい。具体的には、保護膜９２およびソース電極６２をマスクとして用いて、酸化物半導体層９１の上面Ｓ２に対して還元処理が行なわれてもよい。還元処理としては、たとえば、２５０℃、ガス圧２Ｐａ、ＲＦ(Radio Frequency)出力１００Ｗ程度で、水素プラズマ処理が行なわれ得る。この場合、層間絶縁膜９３が水素を含んでいる必要はない。

（実施の形態２）
上記実施の形態１においては、ソース電極６２のパターニングのためのエッチング工程（図１５）において、チャネル領域９１ｃがエッチングによる影響を受ける。つまり実施の形態１のＴＦＴ基板３０は、バックチャネルエッチ型のＴＦＴを有する。本実施の形態においては、バックチャネルエッチ型ではなくエッチングストッパ型のＴＦＴを有するＴＦＴ基板について説明する。

図２１は、本実施の形態におけるＴＦＴ基板３０Ｖ（表示用パネル基板）の構成を概略的に示す図であり、実施の形態１の図９と同様の視野による概略部分断面図である。その平面図は、図４とおおよそ同様であるため省略する。

実施の形態１のＴＦＴ基板３０（図９）と異なり、ＴＦＴ基板３０Ｖにおいては、酸化物半導体層９１上において、保護膜９２およびソース電極６２がこの順に積層されている部分が設けられている。つまりソース電極６２は、保護膜９２上に位置する縁ＥＧを有する。このため、チャネル領域９１ｃの上面および側面は、部分的に、保護膜９２およびソース電極６２によってこの順で覆われている。

なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。

図２２〜図２４は、ＴＦＴ基板３０Ｖの製造方法を工程順に、図２１と同じ視野で概略的に示す部分断面図である。なお図１４の工程までは実施の形態１と本実施の形態とで共通である。

図２２を参照して、酸化物半導体層９１が設けられたゲート絶縁膜９０の上の全面に絶縁膜を堆積し、当該絶縁膜をパターニングすることによって、保護膜９２が形成される。

図２３を参照して、酸化物半導体層９１および保護膜９２が設けられたゲート絶縁膜９０の上の全面に導電膜４２が堆積される。導電膜４２は、後述するエッチングによってその一部がソース配線５２およびソース電極６２（図６参照）となるものである。次に、導電膜４２上にフォトレジストパターン７２が形成される。次に、フォトレジストパターン７２をエッチングマスクとして用いて導電膜４２がエッチングされる。エッチングは、たとえばウェットエッチングによって行なわれる。

図２４を参照して、上記エッチングにより、上述した導電膜４２からソース電極６２およびソース配線５２（図２４において図示せず）が形成される。このエッチングの際に、酸化物半導体層９１のチャネル領域９１ｃはエッチングストッパとしての保護膜９２によって保護されている。

導電膜４２が、たとえば、Ａｌ、Ｍｏ、ＡｇまたはＣｕ系の材料から作られている場合、そのエッチングに、リン酸を含むエッチング液、たとえばリン酸と硝酸と酢酸の混酸（Phosphoric acid，Acetic acid，Nitric acid）、を用い得る。その場合、酸化物半導体層９１が、たとえばＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体から作られていると、酸化物半導体層９１のうちエッチング液にさらされた部分はダメージを受けやすい。保護膜９２は、このようなダメージからチャネル領域９１ｃを保護する。

次にフォトレジストパターン７２が除去される。その後、実施の形態１の図１８以降とほぼ同様の工程が行なわれることで、ＴＦＴ基板３０Ｖ（図２１）が得られる。なお還元部９１Ｒを形成する方法としては、実施の形態１およびその変形例と同様、層間絶縁膜９３の水素を利用する方法、および層間絶縁膜９３の形成前に還元処理を行なう方法のいずれも利用可能である。

本実施の形態によれば、実施の形態１と同様の効果が得られる。さらに、上述したように、ソース電極６２のエッチングの際にチャネル領域９１ｃが保護される。よってエッチングダメージに起因したＴＦＴ性能の低下が防止される。

（付記）
ＬＣＤは直視型（図１：ＬＣＤ１）に限定されるものではなく投写型であってもよい。またＬＣＤは、透過型または半透過型のものに限定されるものではなく、たとえば、バックライトユニット２０（図１）を有しない反射型のものであってもよい。液晶パネルは、平坦なもの（図１：ＬＣＤ１）に限定されるものではなく、湾曲したものであってもよい。

バックライトユニットは、液晶パネルの前面から見て液晶パネルと同じ寸法および形状のもの（図１：バックライトユニット２０）に限定されるものではなく、液晶パネル１０の表示領域１１に照明光を供給可能なものであればよい。またバックライトユニットは、液晶パネル１０のＴＦＴ基板３０の側に配置されたもの（図１：バックライト２０）に限定されるものではなく、対向基板４０の側に配置されてもよい。

ＦＦＳ方式における共通電極は、上層電極として設けられるもの（図９：共通電極７４）に限定されるものではなく、下層電極として設けられてもよい。この場合、酸化物半導体層９１の高導電性隣接領域９１ｐが、スリットを有する上層電極として配置され得る。液晶パネルにおいて液晶の配向状態を制御する方式は、上述したＦＦＳ方式に限定されるものではなく、たとえば、ＴＮ方式、ＩＰＳ（In-Plane Switching）方式、またはＶＡ（Vertical Alignment）方式であってもよい。共通電極が設けられる基板は、ＦＦＳ方式、ＩＰＳ方式などにおいては上述したようにＴＦＴ基板であるが、たとえばＴＮ方式では、ＴＦＴ基板ではなく対向基板である。また、本実施の形態においては逆スタガ型薄膜トランジスタを例にとって説明したが、トップゲート型でもコプラナー型でも本発明の形態を適用することは可能である。

表示用パネル基板において、画素の配列はマトリックス状のもの（図２：画素ＰＸ）に限定されるものではない。ＴＦＴにおけるソースおよびドレインが入れ替えられた構成が用いられてもよい。走査信号駆動回路および表示信号駆動回路は、ＴＦＴ基板上に設けられたもの（図２：走査信号駆動回路５５および表示信号駆動回路５６）に限定されるものではなく、たとえばＴＣＰ（Tape Carrier Package）によって提供してもよい。支持基板は、透明基板５０（図２）のように長方形の基板に限定されるものではなく、他の形状の基板であってもよい。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１ ＬＣＤ（表示装置）、１０ 液晶パネル（表示パネル）、２０ バックライトユニット、３０，３０Ｖ ＴＦＴ基板（表示用パネル基板）、３５ 液晶層（変調層）、４０ 対向基板、４２ 導電膜、５０ 透明基板（支持基板）、５１ ゲート配線、５２ ソース配線、５３ 共通配線、５５ 走査信号駆動回路、５６ 表示信号駆動回路、６０ ＴＦＴ（薄膜トランジスタ）、６１ ゲート電極、６２ ソース電極（金属電極）、７３ 画素電極、７４ 共通電極、８０ 補助容量、９０ ゲート絶縁膜、９１ 酸化物半導体層、９１Ｍ 主部、９１Ｒ 還元部、９１ｃ チャネル領域、９１ｐ 高導電性隣接領域（第２の隣接領域）、９１ｓ 隣接領域（第１の隣接領域）、９２ 保護膜、９３ 層間絶縁膜、９４ 絶縁層、９８ 配向膜。

Claims (12)

1. 支持基板と、
   前記支持基板に支持された薄膜トランジスタとを備え、前記薄膜トランジスタは、
   チャネル領域と、前記チャネル領域に隣り合う第１の隣接領域と、前記チャネル領域に隣り合い前記チャネル領域によって前記第１の隣接領域から隔てられた第２の隣接領域とを有する酸化物半導体層と、
   前記チャネル領域および前記２の隣接領域の上に設けられた絶縁層と、
   前記酸化物半導体層の前記第１の隣接領域に接し前記第２の隣接領域から離れた金属電極とを含み、
   前記第２の隣接領域は、前記チャネル領域が有する導電性よりも高い導電性を有する、
   表示用パネル基板。
2. 前記第２の隣接領域の酸素欠陥濃度は前記チャネル領域の酸素欠陥濃度よりも高い、請求項１に記載の表示用パネル基板。
3. 前記第２の隣接領域の水素原子濃度は前記チャネル領域の水素原子濃度よりも高い、請求項２に記載の表示用パネル基板。
4. 前記酸化物半導体層は第１の面と前記第１の面と反対の第２の面とを有し、前記第２の面は前記絶縁層に面しており、
   前記第２の隣接領域の酸素欠陥濃度は前記第１の面上に比して前記第２の面上においてより高い、請求項２または３に記載の表示用パネル基板。
5. 前記絶縁層は、前記チャネル領域を覆い第２の隣接領域を露出する保護膜を含む、請求項２から４のいずれか１項に記載の表示用パネル基板。
6. 前記金属電極は、前記保護膜上に位置する縁を有する、請求項５に記載の表示用パネル基板。
7. 前記絶縁層は、前記第２の面上において前記第２の隣接領域を覆う層間絶縁膜を含み、
   前記層間絶縁膜の水素原子濃度は前記保護膜の水素原子濃度よりも高い、請求項５または６に記載の表示用パネル基板。
8. 前記表示用パネル基板には複数の画素が設けられており、
   前記薄膜トランジスタは前記複数の画素の各々に設けられている、請求項１から７のいずれか１項に記載の表示用パネル基板。
9. 前記第２の隣接領域は画素電極として機能することを特徴とする、請求項１から８のいずれか１項に記載の表示用パネル基板。
10. 請求項１から９のいずれか１項に記載の表示用パネル基板と、
    前記表示用パネル基板からの制御により光を変調する変調層とを備える、
    表示パネル。
11. 請求項１０に記載の表示パネルと、
    前記変調層に光を供給する光源とを備える、
    表示装置。
12. 支持基板と、前記支持基板に支持された薄膜トランジスタとを有する表示用パネルの製造方法であって、
    チャネル領域と、前記チャネル領域に隣り合う第１の隣接領域と、前記チャネル領域に隣り合い前記チャネル領域によって前記第１の隣接領域から隔てられた第２の隣接領域とを有する酸化物半導体層を前記支持基板上に形成する工程と、
    前記酸化物半導体層の前記第１の隣接領域に接し、かつ前記酸化物半導体層の前記第２の隣接領域から離れた金属電極を形成する工程と、
    前記酸化物半導体層の前記チャネル領域を覆い、かつ前記酸化物半導体層の前記第２の隣接領域を露出する保護膜を形成する工程と、
    前記酸化物半導体層を還元する工程とを備え、前記酸化物半導体層を還元する工程において前記酸化物半導体層の前記チャネル領域は前記保護膜によって覆われている、
    表示用パネル基板の製造方法。

Images