WO2013151002A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2013151002A1
WO2013151002A1 PCT/JP2013/059885 JP2013059885W WO2013151002A1 WO 2013151002 A1 WO2013151002 A1 WO 2013151002A1 JP 2013059885 W JP2013059885 W JP 2013059885W WO 2013151002 A1 WO2013151002 A1 WO 2013151002A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
insulating layer
gate
semiconductor
Prior art date
Application number
PCT/JP2013/059885
Other languages
English (en)
French (fr)
Inventor
宮本　忠芳
一篤 伊東
光伸 宮本
泰 高丸
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN201380018493.5A priority Critical patent/CN104205310B/zh
Priority to US14/389,810 priority patent/US9035303B2/en
Publication of WO2013151002A1 publication Critical patent/WO2013151002A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Definitions

  • the present invention relates to a semiconductor device formed using an oxide semiconductor and a manufacturing method thereof, and more particularly to an active matrix substrate of a liquid crystal display device or an organic EL display device and a manufacturing method thereof.
  • the semiconductor device includes an active matrix substrate and a display device including the active matrix substrate.
  • An active matrix substrate used in a liquid crystal display device or the like includes a switching element such as a thin film transistor (hereinafter referred to as “TFT”) for each pixel.
  • TFT thin film transistor
  • An active matrix substrate including TFTs as switching elements is called a TFT substrate.
  • amorphous silicon TFT amorphous silicon film as an active layer
  • polycrystalline silicon TFT amorphous silicon film as an active layer
  • oxide semiconductor TFT in place of amorphous silicon or polycrystalline silicon as a material for the active layer of a TFT.
  • a TFT is referred to as an “oxide semiconductor TFT”.
  • An oxide semiconductor has higher mobility than amorphous silicon. For this reason, the oxide semiconductor TFT can operate at a higher speed than the amorphous silicon TFT.
  • the oxide semiconductor film can be formed by a simpler process than the polycrystalline silicon film.
  • Patent Document 1 discloses a method for manufacturing a TFT substrate including an oxide semiconductor TFT. According to the manufacturing method described in Patent Document 1, the number of manufacturing steps of the TFT substrate can be reduced by forming the pixel electrode by reducing the resistance of a part of the oxide semiconductor layer.
  • the pixel aperture ratio refers to an area ratio of pixels occupying the display region (for example, a region that transmits light contributing to display in a transmissive liquid crystal display device), and is simply referred to as “aperture ratio” below.
  • a small-sized transmissive liquid crystal display device for mobile use has a small display area. Therefore, the area of each pixel is naturally small, and the aperture ratio is significantly reduced due to high definition. Moreover, when the aperture ratio of a liquid crystal display device for mobile use decreases, it is necessary to increase the luminance of the backlight in order to obtain a desired luminance, which causes a problem of increasing power consumption.
  • the area occupied by an element formed of an opaque material such as a TFT and an auxiliary capacitor provided for each pixel may be reduced, but the TFT and the auxiliary capacitor naturally have their functions.
  • the TFT can be reduced in size as compared with the case where an amorphous silicon TFT is used.
  • the auxiliary capacitor is a capacitor provided in parallel with the liquid crystal capacitor in order to hold a voltage applied to the liquid crystal layer of the pixel (electrically referred to as “liquid crystal capacitor”). In general, at least a part of the auxiliary capacitor is formed so as to overlap with the pixel.
  • the main object of the present invention is to provide a TFT substrate that can be manufactured by a simple process, or that can realize a display device having a higher definition and a higher aperture ratio than conventional ones, and a manufacturing method thereof. Objective.
  • a semiconductor device includes a substrate, a gate electrode formed on the substrate, a gate insulating layer formed on the gate electrode, and formed on the gate insulating layer.
  • the portion overlaps the conductor region through the protective layer, and the upper surface of the conductor region is in contact with a reduction insulating layer having a property of reducing the oxide semiconductor contained in the oxide layer, Serial reduction insulating layer is not in contact with the channel region of the semiconductor region.
  • the source electrode and the drain electrode are formed on the semiconductor region, and a part of the drain electrode is formed on the reduction insulating layer.
  • the source electrode and the drain electrode are formed under the semiconductor region.
  • the above-described semiconductor device further includes a source-gate connection portion, and the source-gate connection portion includes a gate connection layer formed from the same conductive film as the gate electrode, and the same conductivity as the source electrode.
  • a source connection layer formed from a film and a transparent connection layer formed from the same transparent conductive film as the transparent electrode, wherein the source connection layer and the gate connection layer are electrically connected via the transparent connection layer. It is connected.
  • the oxide layer includes In, Ga, and Zn.
  • a method for manufacturing a semiconductor device includes (A) a step of preparing a substrate, (B) a step of forming a gate electrode and the gate insulating layer on the substrate, and (C) the gate insulation.
  • An oxide semiconductor film is formed over the layer, and a reduction insulating film having a property of reducing the oxide semiconductor contained in the oxide semiconductor film is formed over the oxide semiconductor film.
  • a reduction insulating film having a property of reducing the oxide semiconductor contained in the oxide semiconductor film is formed over the oxide semiconductor film.
  • the step (D) is performed after the step (C), the source electrode and the drain electrode are formed on the semiconductor region, and a part of the drain electrode is formed by the reduction insulation. Formed on the layer.
  • the step (D) is performed before the step (C), and the oxide semiconductor layer is formed on the source electrode and the drain electrode.
  • a TFT substrate that can be manufactured by a simple process or that can realize a display device with higher definition and a higher aperture ratio than the conventional one and a manufacturing method thereof are provided.
  • (A) is a schematic plan view of a TFT substrate 100A in an embodiment according to the present invention
  • (b) is a schematic cross-sectional view of the TFT substrate 100A along the line AA ′ of (a)
  • (C) is a schematic cross-sectional view of the TFT substrate 100A along the line BB ′ in (a).
  • (A) is a graph showing a gate voltage (Vg) -drain current (Id) curve of an oxide semiconductor TFT in which an oxide insulating layer is in contact with the oxide semiconductor layer
  • (b) is a graph showing a reduction to the oxide semiconductor layer.
  • FIG. 5 is a graph showing a gate voltage (Vg) -drain current (Id) curve of an oxide semiconductor TFT in contact with an insulating layer 61. It is typical sectional drawing of the liquid crystal display device 500 by embodiment of this invention.
  • (A)-(h) is typical sectional drawing explaining an example of the manufacturing process of TFT substrate 100A in embodiment by this invention.
  • (A) is a typical top view of TFT substrate 100B in other embodiments by the present invention
  • (b) is a typical sectional view of TFT substrate 100B along an AA 'line of (a).
  • FIG. 6C is a schematic cross-sectional view of the TFT substrate 100B along the line BB ′ in FIG.
  • (A)-(f) is typical sectional drawing explaining an example of the manufacturing process of TFT substrate 100B in other embodiment of this invention.
  • the semiconductor device of this embodiment includes a thin film transistor (oxide semiconductor TFT) having an active layer made of an oxide semiconductor.
  • the semiconductor device of this embodiment should just be provided with the oxide semiconductor TFT, and includes an active matrix substrate, various display apparatuses, an electronic device, etc. widely.
  • a semiconductor device according to an embodiment of the present invention will be described by taking an oxide semiconductor TFT used for a liquid crystal display device as an example.
  • FIG. 1A is a schematic plan view of the TFT substrate 100A according to the present embodiment.
  • FIG. 1B is a schematic cross-sectional view of the semiconductor device (TFT substrate) 100A taken along the line A-A ′ of FIG.
  • FIG. 1C is a schematic cross-sectional view of the semiconductor device (TFT substrate) 100A taken along line B-B ′ of FIG.
  • the TFT substrate 100A includes a substrate 2, a gate electrode 3 formed on the substrate 2, a gate insulating layer 4 formed on the gate electrode 3, and a semiconductor region formed on the gate insulating layer 4. 51 and an oxide layer 50 including a conductor region 55, and at least a part of the semiconductor region 51 overlaps with the gate electrode 3 with the gate insulating layer 4 interposed therebetween (sometimes referred to as an oxide semiconductor layer). 50). Furthermore, the TFT substrate 100A includes a source electrode 6s and a drain electrode 6d electrically connected to the semiconductor region 51, a protective layer 11 formed on the source electrode 6s and the drain electrode 6d, and a protective layer 11 on the protective layer 11. And the formed transparent electrode 9.
  • At least a part of the transparent electrode 9 overlaps the conductor region 55 with the protective layer 11 interposed therebetween. As shown in FIG. 1B, at least a part of the transparent electrode 9 may overlap the conductor region 55 with the protective layer 11 and the reduction insulating layer 61 interposed therebetween.
  • the upper surface of the conductor region 55 is in contact with the reduction insulating layer 61 having a property of reducing the oxide semiconductor included in the semiconductor region 51.
  • the reduced insulating layer 61 is not in contact with the channel region of the semiconductor region 51.
  • the protective layer 11 is formed on the reduction insulating layer 61.
  • the TFT substrate 100A In the TFT substrate 100A, at least a part of the transparent electrode 9 overlaps the conductor region 55 with the protective layer 11 therebetween, thereby forming an auxiliary capacitor. Therefore, since the auxiliary capacitance of the TFT substrate 100A is transparent (transmits visible light), the aperture ratio is not lowered. Therefore, the TFT substrate 100A can have a higher aperture ratio than a TFT substrate including an auxiliary capacitor having an opaque electrode formed using a metal film (gate metal layer or source metal layer) as in the prior art. Further, since the aperture ratio is not lowered by the auxiliary capacitor, there is an advantage that the capacity value of the auxiliary capacitor (the area of the auxiliary capacitor) can be increased as necessary.
  • the source electrode 6s and the drain electrode 6d are formed on the semiconductor region 51.
  • a part of the drain electrode 6 d is preferably on the reduction insulating layer 61.
  • the conductor region 55 can be formed up to substantially the end of the drain electrode 6d on the semiconductor region 51. Therefore, the TFT substrate 100A is a TFT substrate described in Patent Document 1. May have a higher aperture ratio.
  • the inventor forms, for example, metal wirings such as the source electrode 6s and the drain electrode 6d so as to be in contact with the oxide semiconductor layer, the adhesion between the metal wiring and the oxide semiconductor layer is poor, and the oxide semiconductor layer It has been found that the larger the contact area with the metal wiring, the easier it is for the metal wiring to peel off from the oxide semiconductor layer. Details of this problem are described in, for example, PCT / JP2013 / 059615.
  • the TFT substrate 100A can be manufactured by a manufacturing method described later. However, according to the manufacturing method described later, the contact area between the semiconductor region 51 of the oxide layer 50 and the source electrode 6s and the drain electrode 6d can be reduced as much as possible. There is an advantage that 6s and the drain electrode 6d are hardly peeled off from the semiconductor region 51.
  • the electric conductor region 55 has an electric resistance smaller than that of the semiconductor region 51.
  • the electric resistance of the conductor region 55 is, for example, 100 k ⁇ / ⁇ or less, preferably 10 k ⁇ / ⁇ or less.
  • the conductor region 55 is formed by reducing the resistance of a part of the oxide film that can form the semiconductor region 51.
  • the conductor region 55 may contain impurities (for example, boron) at a higher concentration than the semiconductor region 51.
  • the TFT substrate 100A has a source / connection for connecting a part of the source wiring layer formed of the same conductive film as the gate electrode 3 and a part of the wiring layer formed of the same conductive film as the source electrode 6s.
  • a gate connection may be provided.
  • the source-gate connection portion includes a gate connection layer 31 formed from the same conductive film as the gate electrode 3 and a source connection layer formed from the same conductive film as the source electrode 6s. 32 and a transparent connection layer 33 formed of the same transparent conductive film as the transparent electrode 9.
  • the source connection layer 32 and the gate connection layer 31 are electrically connected by a transparent connection layer 33.
  • the transparent connection layer 33 is used as a lead wiring for electrically connecting the source connection layer 32 and the gate connection layer 31, for example, a TFT substrate in which a drive circuit is integrally formed can be formed.
  • a display device can be manufactured.
  • the gate insulating layer 4 is extended on the gate connection layer 31.
  • the transparent connection layer 33 is disposed so as to be in contact with the gate connection layer 31 in the openings provided in the protective layer 11, the source connection layer 32, and the gate insulating layer 4.
  • the substrate 2 is typically a transparent substrate, for example, a glass substrate.
  • a plastic substrate can also be used.
  • the plastic substrate includes a substrate formed of a thermosetting resin or a thermoplastic resin, and a composite substrate of these resins and inorganic fibers (for example, glass fibers or glass fiber nonwoven fabrics).
  • the heat-resistant resin material include polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), acrylic resin, and polyimide resin.
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • PES polyethersulfone
  • acrylic resin acrylic resin
  • polyimide resin polyimide resin
  • the gate electrode 3 is electrically connected to a gate wiring (not shown).
  • the gate electrode 3, the gate connection layer 31, and the gate wiring have, for example, a stacked structure in which an upper layer is a W (tungsten) layer and a lower layer is a TaN (tantalum nitride) layer.
  • the gate electrode 3 and the gate wiring may have a laminated structure formed of Mo (molybdenum) / Al (aluminum) / Mo, and have a single-layer structure, a two-layer structure, and a laminated structure of four or more layers. You may have.
  • the gate electrode 3a is made of an element selected from Cu (copper), Al, Cr (chromium), Ta (tantalum), Ti (titanium), Mo and W, or an alloy or metal nitride containing these elements as components. It may be formed from an object.
  • the thickness of the gate electrode 3 is about 420 nm, for example.
  • the thickness of the gate electrode 3 is preferably in the range of about 50 nm to about 600 nm, for example.
  • the gate insulating layer 4 has a lower gate insulating layer 4a and an upper gate insulating layer 4b.
  • the upper gate insulating layer 4b in contact with the semiconductor region 51 preferably includes an oxide insulating layer.
  • the upper gate insulating layer 4b is, for example, a SiO 2 (silicon oxide) layer.
  • the lower gate insulating layer 4a is, for example, a SiN x (silicon nitride) layer.
  • the lower gate insulating layer 4a has a thickness of about 325 nm
  • the upper gate insulating layer 4b has a thickness of about 50 nm
  • the gate insulating layer 4 has a thickness of about 375 nm.
  • the gate insulating layer 4 for example, SiO 2 (silicon oxide), SiN x (silicon nitride), SiO x N y (silicon oxynitride, x> y), SiN x O y (silicon nitride oxide, x> y) ), Al 2 O 3 (aluminum oxide) or tantalum oxide (Ta 2 O 5 ) can be used.
  • the thickness of the gate insulating layer 4 is preferably about 50 nm or more and about 600 nm or less, for example.
  • the lower gate insulating layer 4a is preferably formed of SiN x or SiN x O y (silicon nitride oxide, x> y).
  • the upper gate insulating layer 4b is preferably formed of SiO 2 or SiO x N y (silicon oxynitride, x> y) from the viewpoint of preventing deterioration of the semiconductor characteristics of the semiconductor region 51.
  • the gate insulating layer 4 is preferably formed using a rare gas such as Ar (argon).
  • the oxide layer 50 is an In—Ga—Zn—O based semiconductor layer containing In (indium), Ga (gallium), and Zn (zinc) at a ratio of 1: 1: 1.
  • the ratio of In, G, and Zn can be selected as appropriate.
  • a TFT having an In—Ga—Zn—O-based semiconductor layer has high mobility (more than 20 times that of an a-Si TFT) and low leakage current (less than one hundredth of that of an a-Si TFT).
  • the oxide layer 50 may be formed using another oxide semiconductor film instead of the In—Ga—Zn—O-based semiconductor layer.
  • an amorphous ZnO film to which one or a plurality of impurity elements among Group 1 element, Group 13 element, Group 14 element, Group 15 element and Group 17 element is added.
  • a state, a polycrystalline state, a microcrystalline state in which an amorphous state and a polycrystalline state are mixed, or a state in which no impurity element is added can be used.
  • an amorphous oxide semiconductor layer is preferably used. This is because it can be manufactured at a low temperature and high mobility can be realized.
  • the thickness of the oxide layer 50 is about 50 nm, for example.
  • the thickness of the oxide layer 50 is preferably about 30 nm or more and about 100 nm or less, for example.
  • a crystalline In—Ga—Zn—O-based semiconductor film It is also preferable to use a crystalline In—Ga—Zn—O-based semiconductor film.
  • a crystalline In—Ga—Zn—O-based semiconductor a semiconductor in which the c-axis is oriented substantially perpendicular to the layer surface is preferable.
  • Such a crystal structure of an In—Ga—Zn—O-based semiconductor is disclosed in, for example, Japanese Patent Laid-Open No. 2012-134475. For reference, the entire disclosure of Japanese Patent Application Laid-Open No. 2012-134475 is incorporated herein by reference.
  • the source electrode 6s is electrically connected to the source wiring 6 '.
  • the source wiring 6 ′, the source electrode 6 s, and the drain electrode 6 d have a laminated structure made of, for example, Ti / Al / Ti.
  • the source wiring 6 ′, the source electrode 6s, and the drain electrode 6d may have a stacked structure formed of Mo / Al / Mo, and have a single-layer structure, a two-layer structure, or a stacked structure of four or more layers. You may have.
  • the source wiring 6 ′, the source electrode 6s, and the drain electrode 6d are formed of an element selected from Al, Cr, Ta, Ti, Mo, and W, or an alloy or metal nitride containing these elements as components. May be.
  • the thickness of the source wiring 6 ', the source electrode 6s, and the drain electrode 6d is, for example, about 350 nm.
  • the thicknesses of the source wiring 6 ', the source electrode 6s, and the drain electrode 6d are preferably about 50 nm or more and about 600 nm or less, respectively.
  • the protective layer 11 is formed between the conductor region 55 and the transparent electrode 9 and forms an auxiliary capacitance. As described above, when the auxiliary capacitance is formed from the transparent electrode 9, the transparent conductor region 55, and the transparent protective layer 11, a display panel having a high aperture ratio can be manufactured when the TFT substrate 100A is used for the display panel.
  • FIG. 2A shows a gate voltage (Vg) -drain of an oxide semiconductor TFT having a configuration in which an oxide insulating layer (for example, SiO 2 ) is formed so as to be in contact with the entire lower surface of the oxide semiconductor layer (active layer).
  • FIG. 2B is a graph showing a current (Id) curve, and FIG. 2B shows an oxide semiconductor having a configuration in which a reduction insulating layer (for example, SiN x ) is formed so as to be in contact with the entire lower surface of the oxide semiconductor layer (active layer). It is a graph showing the gate voltage (Vg) -drain current (Id) curve of TFT.
  • the oxide semiconductor TFT in which the oxide insulating layer is in contact with the oxide semiconductor layer has good TFT characteristics.
  • FIG. 2B shows that the oxide semiconductor TFT in which the reduced insulating layer is in contact with the oxide semiconductor layer does not have TFT characteristics, and the reduced insulating layer makes the oxide semiconductor layer conductive. .
  • the reduced insulating layer 61 when the reduced insulating layer 61 is in contact with the oxide semiconductor layer, the electrical resistance of the oxide semiconductor layer is reduced. This is probably because the reduction insulating layer 61 contains a large amount of hydrogen, for example, and the reduction insulating layer 61 is in contact with the semiconductor region 51 to reduce the semiconductor region 51, thereby reducing the resistance of the oxide semiconductor film. Therefore, when such a reduced insulating layer 61 is formed so as to be in contact with the semiconductor region 51, the resistance of the semiconductor region 51 can be reduced without performing a special resistance reduction process (for example, a hydrogen plasma process). The resistance of the semiconductor region 51 can be reduced.
  • a special resistance reduction process for example, a hydrogen plasma process
  • the oxide semiconductor film can be partially reduced in resistance to form an electrode.
  • a portion of the oxide semiconductor film that has not been reduced in resistance can be used as an active layer of a TFT. Therefore, the manufacturing process can be simplified and the manufacturing cost can be reduced.
  • the reduction insulating layer 61 is made of, for example, SiN x .
  • the substrate temperature is about 100 ° C. or more and about 250 ° C. or less (for example, 220 ° C.), and the flow rate (unit: sscm) ratio of mixed gas of SiH 4 and NH 3 (SiH 4 flow rate / NH 3 flow rate) is 4 or more.
  • the SiN x film as the reduction insulating layer 61 can be formed.
  • the thickness of the reduction insulating layer 61 is, for example, about 100 nm.
  • the thickness of the reduction insulating layer 61 is preferably about 50 nm or more and about 300 nm or less, for example.
  • the conductor region 55 and the semiconductor region 51 are formed of the same oxide film (for example, an In—Ga—Zn—O-based semiconductor film).
  • the manufacturing process can be simplified and the manufacturing cost can be reduced.
  • the transparent electrode 9 is made of a transparent conductive film (for example, ITO (Indium Tin Oxide) or IZO (registered trademark) film).
  • the thickness of the transparent electrode 9 is about 100 nm, for example.
  • the thickness of the transparent electrode 9 is preferably about 20 nm or more and about 200 nm or less, for example.
  • the TFT substrate 100A is used in, for example, a fringe field switching (FFS) mode liquid crystal display device 500.
  • the lower conductor region 55 is used as a pixel electrode (a display signal voltage is supplied), and the upper transparent electrode 9 is used as a common electrode (a common voltage or a counter voltage is supplied).
  • the transparent electrode 9 is provided with at least one slit.
  • An FFS mode liquid crystal display device 500 having such a structure is disclosed in, for example, Japanese Patent Application Laid-Open No. 2011-53443. The entire disclosure of JP 2011-53443 is incorporated herein by reference.
  • the liquid crystal display device 500 includes a TFT substrate 100A and a counter substrate 200, and a liquid crystal layer 150 formed between the TFT substrate 100A and the counter substrate 200.
  • the counter electrode that can be formed from a transparent electrode (for example, ITO) is not provided on the liquid crystal layer 150 side of the counter substrate 200.
  • the orientation of the liquid crystal molecules in the liquid crystal layer 150 is controlled and displayed by a horizontal electric field generated by the conductor region (pixel electrode) 55 and the transparent electrode (common electrode) 9 formed on the TFT substrate 100A. Yes.
  • the manufacturing method of the semiconductor device 100A in the embodiment of the present invention includes (A) a step of preparing the substrate 2, (B) a step of forming the gate electrode 3 and the gate insulating layer 4 on the substrate 2, and (C ) An oxide semiconductor film is formed on the gate insulating layer 4, and a reduction insulating film having a property of reducing an oxide semiconductor contained in the oxide semiconductor film is formed on the oxide semiconductor film, and one photomask is formed By patterning the oxide semiconductor film and the reduction insulating film, the oxide semiconductor layer 50 and the reduction insulating layer 61 in contact with part of the upper surface of the oxide semiconductor layer 50 are formed.
  • the step (D) is performed after the step (C), the source electrode 6s and the drain electrode 6d are formed on the semiconductor region 51, and a part of the drain electrode 6d is formed on the reduction insulating layer 61. It may be formed.
  • step (D) may be performed before the step (C), and the oxide semiconductor layer 50 may be formed on the source electrode 6s and the drain electrode 6d.
  • FIGS. 4A to 4H are schematic cross-sectional views for explaining an example of a manufacturing method of the TFT substrate 100A.
  • 4 (a) to 4 (d) are schematic cross-sectional views for explaining an example of a TFT manufacturing method.
  • FIGS. 4 (e) to 4 (h) show source / gate connection portions. It is typical sectional drawing for demonstrating an example of the formation method of this.
  • a gate electrode 3 and a gate connection layer 31 formed of the same conductive film as the gate electrode 3 are formed on the substrate 2.
  • the substrate 2 for example, a transparent insulating substrate such as a glass substrate can be used.
  • the gate electrode 3 and the gate connection layer 31 can be formed by forming a conductive film on the substrate 2 by sputtering and then patterning the conductive film by photolithography.
  • a laminated film having a two-layer structure having a TaN film (thickness: about 50 nm) and a W film (thickness: about 370 nm) in this order from the substrate 2 side is used as the conductive film.
  • the conductive film for example, a single layer film such as Ti, Mo, Ta, W, Cu, Al, or Cr, a laminated film including them, an alloy film, or a metal nitride film thereof may be used.
  • the lower gate insulating layer 4a and the upper gate insulating layer are formed so as to cover the gate electrode 3 and the gate connection layer 31 by a CVD (Chemical Vapor deposition) method.
  • 4b is formed.
  • the lower gate insulating layer 4a is formed from a SiN x film (thickness: about 325 nm)
  • the upper gate insulating layer 4b is formed from a SiO 2 film (thickness: about 50 nm).
  • Upper gate insulating layer 4b is, for example made of SiO 2, SiO x N y (silicon oxynitride, x> y), SiN x O y ( silicon nitride oxide, x> y), Al 2 O 3 or Ta 2 O 5 Can be done.
  • Lower gate insulating layer 4a is, for example SiN x, SiO 2, SiO x N y ( silicon oxynitride, x> y), SiN x O y ( silicon nitride oxide, x> y), Al 2 O 3 or Ta 2 O 5 can be formed.
  • an oxide semiconductor film (not shown) is formed on the gate insulating layer 4 by a sputtering method.
  • an In—Ga—Zn—O-based semiconductor film is used as the oxide semiconductor film.
  • the thickness of the oxide semiconductor film is about 50 nm.
  • a reduction insulating film (not shown) having a property of reducing the oxide semiconductor contained in the oxide semiconductor film is formed on the oxide semiconductor film by a CVD method or the like.
  • a SiNx film is used as the reduction insulating film.
  • the thickness of the reduction insulating film is about 100 nm.
  • the flow rate ratio of the mixed gas of SiH 4 and NH 3 (the flow rate of SiH 4 / NH 3 is about 100 ° C. to about 250 ° C. (for example, about 220 ° C.)).
  • the conditions were such that the flow rate was 4 or more and 20 or less.
  • resist films (not shown) having different thicknesses are formed on the reduction insulating film from one photomask by halftone exposure. Thereafter, the reduction insulating film and the oxide semiconductor film are formed in desired patterns by dry etching, ashing, or the like, and the oxide semiconductor layer 50 and the reduction insulating layer 61 are formed.
  • the reduction insulating layer 61 is formed so as not to be in contact with a region to be a channel region in the oxide semiconductor layer 50.
  • the oxide semiconductor layer 50 and the reduced insulating layer 61 can be formed from one photomask by halftone exposure, the oxide semiconductor layer 50 and the reduced insulating layer 61 are formed using separate photomasks. Even manufacturing costs are reduced. In the region shown in FIG. 4F, the oxide semiconductor layer 50 and the reduction insulating layer 61 are not formed.
  • the conductor region 55 can be formed without performing a special resistance reduction process (for example, a hydrogen plasma process), so that the manufacturing cost is reduced.
  • a portion of the oxide semiconductor layer 50 located below the drain electrode 6d described later may be reduced in resistance to become a part of the conductor region 55.
  • the source electrode 6s and the drain electrode 6d are formed on the semiconductor region 51 by sputtering or the like. A part of the drain electrode 6s may be formed on the reduction insulating layer 61 in some cases.
  • the source connection layer 32 is formed on the upper gate insulating layer 4b. The source connection layer 32 is formed with an opening 32 u that overlaps with the gate connection layer 32 when viewed from the normal direction of the substrate 2.
  • the source electrode 6s, the drain electrode 6d, and the source connection layer 32 have a laminated structure of Ti / Al / Ti, for example.
  • the thickness of the lower Ti layer is about 50 nm
  • the thickness of the Al layer is about 200 nm
  • the thickness of the upper Ti layer is about 100 nm.
  • the protective layer 11 is formed on the source electrode 6s, the drain electrode 6d, the source connection layer 32, and the reduction insulating layer 61 by a CVD method.
  • the protective layer 11 is made of, for example, SiO 2 .
  • the thickness of the protective layer 11 is about 265 nm.
  • an opening overlapping the opening 32u is formed, and a contact hole CH to the gate connection layer 31 is formed. .
  • heat treatment may be performed at a temperature equal to or higher than the film formation temperature for forming the protective layer 11 (for example, about 300 ° C.).
  • annealing may be performed at a temperature equal to or higher than the film formation temperature for forming the protective layer 11 (for example, about 300 ° C.).
  • a transparent conductive film is formed on the protective layer 11 by sputtering or the like, and the transparent electrode 9 is formed by patterning the transparent conductive film. At least a part of the transparent electrode 9 overlaps the conductor region 55 through the protective layer 11.
  • a transparent connection layer 33 is formed from the same conductive film as the transparent electrode 9, and the transparent connection layer 33 is formed in the contact hole CH by the source connection layer 32 and the gate connection layer 31. The source connection layer 32 and the gate connection layer 31 are electrically connected.
  • the transparent electrode 9 and the transparent connection layer 33 are made of, for example, ITO and have a thickness of about 100 nm.
  • FIG. 5A is a schematic plan view of the TFT substrate 100B.
  • FIG. 5B is a schematic cross-sectional view of the TFT substrate 100B along the line A-A ′ of FIG.
  • FIG. 5C is a schematic cross-sectional view of the TFT substrate 100B along the line B-B ′ of FIG.
  • Constituent elements common to the TFT substrate 100A are denoted by the same reference numerals to avoid duplication of description.
  • the TFT substrate 100B shown in FIGS. 5A to 5C is different from the TFT substrate 100A in that the upper surfaces of the source electrode 6s and the drain electrode 6d are in contact with the semiconductor region 51 (oxide semiconductor layer 50).
  • the TFT substrate 100B is used in the liquid crystal display device 500 shown in FIG. 3, for example, similarly to the TFT substrate 100A.
  • the TFT substrate 100B is formed by a manufacturing method described later. Although details of the manufacturing method of the TFT substrate 100B will be described later, since the oxide semiconductor layer 50 is formed after the source electrode 6s and the drain electrode 6d are formed, the oxide semiconductor layer 50 accompanying the formation of the source electrode 6s and the drain electrode 6d. There is an advantage that damage to (especially the semiconductor region 51) can be reduced.
  • FIG. 6A to FIG. 6F are schematic cross-sectional views for explaining a manufacturing method of the TFT substrate 100B.
  • FIG. 6A to FIG. 6C are schematic cross-sectional views for explaining a TFT manufacturing method.
  • 6 (d) to 6 (f) are schematic cross-sectional views illustrating a method for forming the source / gate connection portion.
  • the gate electrode 3, the gate connection layer 31 and the gate insulating layer 4 are formed on the substrate 2.
  • the source electrode 6s and the drain electrode 6d are formed on the gate insulating layer 4 by the method described above. Further, the source connection layer 32 having the opening 32u is formed in the region shown in FIG.
  • an oxide semiconductor film (not shown) is formed on the source electrode 6s and the drain electrode 6d by the method described above.
  • a reduction insulating film (not shown) is formed on the oxide semiconductor film by the method described above.
  • resist films (not shown) having different thicknesses are formed on the reduction insulating film from one photomask by halftone exposure. Thereafter, the reduction insulating film and the oxide semiconductor film are formed in desired patterns by dry etching, ashing, or the like, and the oxide semiconductor layer 50 and the reduction insulating layer 61 are formed.
  • the reduction insulating layer 61 is formed so as not to be in contact with a region to be a channel region in the oxide semiconductor layer 50.
  • the oxide semiconductor layer 50 and the reduced insulating layer 61 can be formed from one photomask by halftone exposure, the oxide semiconductor layer 50 and the reduced insulating layer 61 are formed using separate photomasks. Even manufacturing costs are reduced. In the region shown in FIG. 6E, the oxide semiconductor layer 50 and the reduction insulating layer 61 are not formed.
  • the conductor region 55 can be formed without performing a special resistance reduction process (for example, a hydrogen plasma process), so that the manufacturing cost is reduced.
  • the portion of the oxide semiconductor layer 50 located above the drain electrode 6d may be reduced in resistance to become a part of the conductor region 55.
  • the protective layer 11 is formed on the semiconductor region 51 and the reduction insulating layer 61 by the CVD method.
  • the protective layer 11 is made of, for example, SiO 2 .
  • the thickness of the protective layer 11 is about 265 nm.
  • an opening overlapping the opening 32u is formed, and a contact hole CH to the gate connection layer 31 is formed. .
  • a transparent conductive film is formed on the protective layer 11 by sputtering or the like, and the transparent electrode 9 is formed by patterning the transparent conductive film. At least a part of the transparent electrode 9 overlaps the conductor region 55 through the protective layer 11.
  • the transparent connection layer 33 is formed from the same conductive film as the transparent electrode 9, and the transparent connection layer 33 is formed in the contact hole CH by the source connection layer 32 and the gate connection layer 31. The source connection layer 32 and the gate connection layer 31 are electrically connected.
  • a semiconductor device capable of manufacturing a display panel with high display quality while suppressing manufacturing cost and a method for manufacturing the semiconductor device are provided.
  • the present invention relates to a circuit substrate such as an active matrix substrate, a liquid crystal display device, a display device such as an organic electroluminescence (EL) display device and an inorganic electroluminescence display device, an imaging device such as an image sensor device, an image input device, and a fingerprint.
  • a circuit substrate such as an active matrix substrate, a liquid crystal display device, a display device such as an organic electroluminescence (EL) display device and an inorganic electroluminescence display device, an imaging device such as an image sensor device, an image input device, and a fingerprint.
  • EL organic electroluminescence
  • an imaging device such as an image sensor device
  • an image input device an image input device
  • a fingerprint a fingerprint detection device
  • the present invention can be widely applied to an apparatus including a thin film transistor such as an electronic apparatus such as a reading apparatus.
  • Gate electrode 4 Gate insulating layer 4a Lower gate insulating layer 4b Upper gate insulating layer 6s Source electrode 6d Drain electrode 9 Transparent electrode 50 Oxide layer 51 Semiconductor region 55 Conductor region 11 Protective layer 31 Gate connection layer 32 Source Connection layer 61 Reduction insulating layer 100A Semiconductor device (TFT substrate) CH Contact hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

　半導体装置（１００Ａ）は、基板（２）の上に形成されたゲート電極（３）と、ゲート電極の上に形成されたゲート絶縁層（４）と、ゲート絶縁層の上に形成された、半導体領域（５１）と導電体領域（５５）とを含む酸化物層（５０）と、半導体領域に電気的に接続されたソース電極（６ｓ）およびドレイン電極（６ｄ）と、ソース電極およびドレイン電極の上に形成された保護層（１１）と、保護層の上に形成された透明電極（９）とを有する。透明電極の少なくとも一部は、保護層を介して導電体領域と重なっており、導電体領域の上面は、酸化物層に含まれる酸化物半導体を還元する性質を有する還元絶縁層（６１）と接している。還元絶縁層は、半導体領域のチャネル領域に接していない。

Description

半導体装置およびその製造方法
　本発明は、酸化物半導体を用いて形成された半導体装置およびその製造方法に関し、特に、液晶表示装置や有機ＥＬ表示装置のアクティブマトリクス基板およびその製造方法に関する。ここで、半導体装置は、アクティブマトリクス基板やそれを備える表示装置を含む。
　液晶表示装置等に用いられるアクティブマトリクス基板は、画素毎に薄膜トランジスタ（Thin Film Transistor；以下、「ＴＦＴ」）などのスイッチング素子を備えている。スイッチング素子としてＴＦＴを備えるアクティブマトリクス基板はＴＦＴ基板と呼ばれる。
　ＴＦＴとしては、従来から、アモルファスシリコン膜を活性層とするＴＦＴ（以下、「アモルファスシリコンＴＦＴ」）や多結晶シリコン膜を活性層とするＴＦＴ（以下、「多結晶シリコンＴＦＴ」）が広く用いられている。
　近年、ＴＦＴの活性層の材料として、アモルファスシリコンや多結晶シリコンに代わって、酸化物半導体を用いることが提案されている。このようなＴＦＴを「酸化物半導体ＴＦＴ」と称する。酸化物半導体は、アモルファスシリコンよりも高い移動度を有している。このため、酸化物半導体ＴＦＴは、アモルファスシリコンＴＦＴよりも高速で動作することが可能である。また、酸化物半導体膜は、多結晶シリコン膜よりも簡便なプロセスで形成できる。
　特許文献１には、酸化物半導体ＴＦＴを備えるＴＦＴ基板の製造方法が開示されている。特許文献１に記載の製造方法によると、酸化物半導体層の一部を低抵抗化して画素電極を形成することにより、ＴＦＴ基板の製造工程数を削減することができる。
　近年、液晶表示装置等の高精細化が進むに連れて、画素開口率の低下が問題となっている。なお、画素開口率とは、表示領域に占める画素（例えば、透過型液晶表示装置において、表示に寄与する光を透過する領域）の面積比率をいい、以下では、単に、「開口率」という。
　特に、モバイル用途の中小型の透過型液晶表示装置は、表示領域の面積が小さいので、当然に個々の画素の面積も小さく、高精細化による開口率の低下が顕著になる。また、モバイル用途の液晶表示装置の開口率が低下すると、所望の輝度を得るために、バックライトの輝度を増大させる必要があり、消費電力の増大を招くという問題も起こる。
　高い開口率を得るためには、画素毎に設けられるＴＦＴや補助容量などの不透明な材料で形成される素子の占める面積を小さくすればよいが、ＴＦＴや補助容量は、当然に、その機能を果たすために最低限必要なサイズがある。ＴＦＴとして酸化物半導体ＴＦＴを用いると、アモルファスシリコンＴＦＴを用いる場合よりも、ＴＦＴを小型化できるという利点が得られる。なお、補助容量は、画素の液晶層（電気的には、「液晶容量」と呼ばれる）に印加された電圧を保持するために、液晶容量に対して電気的に並列に設けられる容量であり、一般に、補助容量の少なくとも一部は画素と重なるように形成される。
特開２０１１－９１２７９号公報
　しかしながら、高開口率化に対する要求は強く、酸化物半導体ＴＦＴを用いるだけでは、その要求に応えられない。また、表示装置の低価格化も進んでおり、高精細で高開口率の表示装置を安価に製造する技術の開発も求められている。
　そこで、本発明は、簡便なプロセスで製造することができ、または、従来よりも高精細で高開口率の表示装置を実現することが可能なＴＦＴ基板およびその製造方法を提供することを主な目的とする。
　本発明の実施形態による半導体装置は、基板と、前記基板の上に形成されたゲート電極と、前記ゲート電極の上に形成されたゲート絶縁層と、前記ゲート絶縁層の上に形成された、半導体領域と導電体領域とを含む酸化物層であって、前記半導体領域の少なくとも一部は前記ゲート絶縁層を介して前記ゲート電極と重なっている、酸化物層と、前記半導体領域に電気的に接続されたソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極の上に形成された保護層と、前記保護層の上に形成された透明電極とを有し、前記透明電極の少なくとも一部は、前記保護層を介して前記導電体領域と重なっており、前記導電体領域の上面は、前記酸化物層に含まれる酸化物半導体を還元する性質を有する還元絶縁層と接しており、前記還元絶縁層は、前記半導体領域のチャネル領域に接していない。
　ある実施形態において、前記ソース電極および前記ドレイン電極は、前記半導体領域の上に形成され、前記ドレイン電極の一部は前記還元絶縁層の上に形成されている。
　ある実施形態において、前記ソース電極および前記ドレイン電極は、前記半導体領域の下に形成されている。
　ある実施形態において、上述の半導体装置は、ソース・ゲート接続部をさらに備え、前記ソース・ゲート接続部は、前記ゲート電極と同じ導電膜から形成されたゲート接続層と、前記ソース電極と同じ導電膜から形成されたソース接続層と、前記透明電極と同じ透明導電膜から形成された透明接続層とを備え、前記ソース接続層と前記ゲート接続層とは前記透明接続層を介して電気的に接続されている。
　ある実施形態において、前記酸化物層は、Ｉｎ、ＧａおよびＺｎを含む。
　本発明の実施形態による半導体装置の製造方法は、（Ａ）基板を用意する工程と、（Ｂ）前記基板の上にゲート電極および前記ゲート絶縁層を形成する工程と、（Ｃ）前記ゲート絶縁層上に酸化物半導体膜と、前記酸化物半導体膜の上に、前記酸化物半導体膜に含まれる酸化物半導体を還元する性質を有する還元絶縁膜とを形成し、１枚のフォトマスクから前記酸化物半導体膜および前記還元絶縁膜をパターニングすることにより、酸化物半導体層と、前記酸化物半導体層の上面の一部と接する還元絶縁層とを形成し、前記酸化物半導体層のうち前記還元絶縁層と接する部分が低抵抗化されて導電体領域となり、低抵抗化されなかった部分が半導体領域となる工程と、（Ｄ）前記工程（Ｃ）の前または後に、前記半導体領域と電気的に接続するソース電極およびドレイン電極を形成する工程とを包含する。
　ある実施形態において、前記工程（Ｄ）は、前記工程（Ｃ）の後に行われ、前記ソース電極およびドレイン電極は、前記半導体領域の上に形成され、前記ドレイン電極の一部は、前記還元絶縁層の上に形成される。
　ある実施形態において、前記工程（Ｄ）は、前記工程（Ｃ）の前に行われ、前記酸化物半導体層は、前記ソース電極および前記ドレイン電極の上に形成される。
　本発明の実施形態によると、簡便なプロセスで製造することができ、または、従来よりも高精細で高開口率の表示装置を実現することが可能なＴＦＴ基板およびその製造方法が提供される。
（ａ）は本発明による実施形態におけるＴＦＴ基板１００Ａの模式的な平面図であり、（ｂ）は（ａ）のＡ－Ａ’線に沿ったＴＦＴ基板１００Ａの模式的な断面図であり、（ｃ）は（ａ）のＢ－Ｂ’線に沿ったＴＦＴ基板１００Ａの模式的な断面図である。 （ａ）は酸化物半導体層に酸化物絶縁層が接している酸化物半導体ＴＦＴのゲート電圧（Ｖｇ）－ドレイン電流（Ｉｄ）曲線を示すグラフであり、（ｂ）は酸化物半導体層に還元絶縁層６１が接している酸化物半導体ＴＦＴのゲート電圧（Ｖｇ）－ドレイン電流（Ｉｄ）曲線を示すグラフである。 本発明の実施形態による液晶表示装置５００の模式的な断面図である。 （ａ）～（ｈ）は、本発明による実施形態におけるＴＦＴ基板１００Ａの製造工程の一例を説明する模式的な断面図である。 （ａ）は本発明による他の実施形態におけるＴＦＴ基板１００Ｂの模式的な平面図であり、（ｂ）は（ａ）のＡ－Ａ’線に沿ったＴＦＴ基板１００Ｂの模式的な断面図であり、（ｃ）は（ａ）のＢ－Ｂ’線に沿ったＴＦＴ基板１００Ｂの模式的な断面図である。 （ａ）～（ｆ）は、本発明の他の実施形態におけるＴＦＴ基板１００Ｂの製造工程の一例を説明する模式的な断面図である。
　以下、図面を参照しながら、本発明による実施形態の半導体装置を説明する。本実施形態の半導体装置は、酸化物半導体からなる活性層を有する薄膜トランジスタ（酸化物半導体ＴＦＴ）を備える。なお、本実施形態の半導体装置は、酸化物半導体ＴＦＴを備えていればよく、アクティブマトリクス基板、各種表示装置、電子機器などを広く含む。
　ここでは、液晶表示装置に用いられる酸化物半導体ＴＦＴを例に本発明による実施形態の半導体装置を説明する。
　図１（ａ）は本実施形態によるＴＦＴ基板１００Ａの模式的な平面図である。図１（ｂ）は図１（ａ）のＡ－Ａ’線に沿った半導体装置（ＴＦＴ基板）１００Ａの模式的な断面図である。図１（ｃ）は、図１（ａ）のＢ－Ｂ’線に沿った半導体装置（ＴＦＴ基板）１００Ａの模式的な断面図である。
　ＴＦＴ基板１００Ａは、基板２と、基板２の上に形成されたゲート電極３と、ゲート電極３の上に形成されたゲート絶縁層４と、ゲート絶縁層４の上に形成された、半導体領域５１と導電体領域５５とを含む酸化物層５０であって、半導体領域５１の少なくとも一部はゲート絶縁層４を介してゲート電極３と重なっている酸化物層（酸化物半導体層という場合もある）５０とを有する。さらに、ＴＦＴ基板１００Ａは、半導体領域５１に電気的に接続されたソース電極６ｓおよびドレイン電極６ｄと、ソース電極６ｓおよびドレイン電極６ｄの上に形成された保護層１１と、保護層１１の上に形成された透明電極９とを有する。透明電極９の少なくとも一部は、保護層１１を介して導電体領域５５と重なっている。図１（ｂ）に示したように、透明電極９の少なくとも一部は、保護層１１および還元絶縁層６１を介して導電体領域５５と重なっていてもよい。導電体領域５５の上面は、半導体領域５１に含まれる酸化物半導体を還元する性質を有する還元絶縁層６１と接している。還元絶縁層６１は、半導体領域５１のチャネル領域とは接していない。なお、保護層１１は、還元絶縁層６１の上に形成されている。
　ＴＦＴ基板１００Ａでは、透明電極９の少なくとも一部が保護層１１を介して導電体領域５５と重なっていることにより補助容量を形成している。従って、ＴＦＴ基板１００Ａが有する補助容量は透明なので（可視光を透過するので）、開口率を低下させることがない。従って、ＴＦＴ基板１００Ａは、従来のように金属膜（ゲートメタル層またはソースメタル層）を用いて形成された不透明な電極を有する補助容量を備えるＴＦＴ基板よりも、高い開口率を有し得る。また、補助容量によって開口率が低下することがないので、補助容量の容量値（補助容量の面積）を必要に応じて、大きくできるという利点も得られる。
　また、ＴＦＴ基板１００Ａでは、半導体領域５１の上に、ソース電極６ｓおよびドレイン電極６ｄが形成されている。ドレイン電極６ｄの一部は、還元絶縁層６１の上にあることが好ましい。このような構造を採用すると、導体領域５５を、半導体領域５１の上にあるドレイン電極６ｄの略端部まで形成することができるので、ＴＦＴ基板１００Ａは、特許文献１に記載されているＴＦＴ基板よりも高い開口率を有し得る。
　発明者は、例えばソース電極６ｓおよびドレイン電極６ｄのような金属配線を酸化物半導体層に接触させるように形成した場合、金属配線と酸化物半導体層との密着性が悪く、酸化物半導体層と金属配線との接触面積が大きいほど金属配線が酸化物半導体層から剥がれやすくなるという問題を見出している。なお、この問題の詳細は、例えばＰＣＴ／ＪＰ２０１３／０５９６１５号に記載されている。ＴＦＴ基板１００Ａは後述する製造方法により製造され得るが、後述する製造方法によると、酸化物層５０の半導体領域５１とソース電極６ｓおよびドレイン電極６ｄとの接触面積を可能な限り小さくでき、ソース電極６ｓおよびドレイン電極６ｄが半導体領域５１から剥がれにくくなるという利点が得られる。
　導電体領域５５は、半導体領域５１よりも電気抵抗が小さい。導電体領域５５の電気抵抗は、例えば１００ｋΩ／□以下、好ましくは１０ｋΩ／□以下である。詳細は後述するが、導電体領域５５は、半導体領域５１を形成し得る酸化物膜の一部を低抵抗化させて形成されている。低抵抗化させるための処理方法にもよるが、例えば導電体領域５５には、半導体領域５１よりも高い濃度で不純物（例えば、ボロン）を含んでいてもよい。
　ＴＦＴ基板１００Ａは、ゲート電極３と同一の導電膜から形成されたソース配線層の一部とソース電極６ｓと同一の導電膜から形成された配線層の一部とを、接続するためのソース・ゲート接続部を備えていてもよい。
　ソース・ゲート接続部は、図１（ｃ）に示すように、ゲート電極３と同一の導電膜から形成されたゲート接続層３１と、ソース電極６ｓと同一の導電膜から形成されたソース接続層３２と、透明電極９と同一の透明導電膜から形成された透明接続層３３とを備えている。ソース接続層３２とゲート接続層３１とは、透明接続層３３によって電気的に接続されている。透明接続層３３をソース接続層３２とゲート接続層３１とを電気的に接続する引き出し配線として利用すると、例えば駆動回路を一体的に形成したＴＦＴ基板を形成することができ、これにより高品位な表示装置を製造することが可能となる。
　図示する例では、ゲート接続層３１の上には、ゲート絶縁層４が延設されている。透明接続層３３は、保護層１１、ソース接続層３２およびゲート絶縁層４に設けられた開口部内で、ゲート接続層３１と接するように配置されている。
　次に、ＴＦＴ基板１００Ａの各構成要素を詳細に説明する。
　基板２は、典型的には透明基板であり、例えばガラス基板である。ガラス基板の他、プラスチック基板を用いることもできる。プラスチック基板は、熱硬化性樹脂または熱可塑性樹脂で形成された基板、さらには、これらの樹脂と無機繊維（例えば、ガラス繊維、ガラス繊維の不織布）との複合基板を含む。耐熱性を有する樹脂材料としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル樹脂、ポリイミド樹脂を例示することがきる。また、反射型液晶表示装置に用いる場合には、基板２として、シリコン基板を用いることもできる。
　ゲート電極３は、ゲート配線（不図示）に電気的に接続されている。ゲート電極３、ゲート接続層３１およびゲート配線は、例えば、上層がＷ（タングステン）層であり、下層がＴａＮ（窒化タンタル）層である積層構造を有する。このほか、ゲート電極３およびゲート配線は、Ｍｏ（モリブデン）／Ａｌ（アルミニウム）／Ｍｏから形成された積層構造を有してもよく、単層構造、２層構造、４層以上の積層構造を有してもよい。さらに、ゲート電極３ａは、Ｃｕ（銅）、Ａｌ、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｔｉ（チタン）、ＭｏおよびＷから選ばれた元素、またはこれらの元素を成分とする合金もしくは金属窒化物などから形成されてもよい。ゲート電極３の厚さは例えば約４２０ｎｍである。ゲート電極３の厚さは例えば約５０ｎｍ以上約６００ｎｍ以下の範囲が好ましい。
　ゲート絶縁層４は、下部ゲート絶縁層４ａと上部ゲート絶縁層４ｂとを有する。半導体領域５１と接する上部ゲート絶縁層４ｂは酸化物絶縁層を含むことが好ましい。酸化物絶縁層が半導体領域５１と接すると、酸化物絶縁層に含まれる酸素が半導体領域５１に供給され、半導体領域５１の酸素欠損による半導体特性の劣化を防ぐことができる。上部ゲート絶縁層４ｂは例えばＳｉＯ2（酸化シリコン）層である。下部ゲート絶縁層４ａは例えばＳｉＮx（窒化シリコン）層である。本実施形態において、下部ゲート絶縁層４ａの厚さは約３２５ｎｍであり、上部ゲート絶縁層４ｂの厚さは約５０ｎｍであり、ゲート絶縁層４の厚さは約３７５ｎｍである。このほかゲート絶縁層４としては、例えばＳｉＯ2（酸化シリコン）、ＳｉＮx（窒化シリコン）、ＳｉＯxＮy（酸化窒化シリコン、ｘ＞ｙ）、ＳｉＮxＯy（窒化酸化シリコン、ｘ＞ｙ）、Ａｌ2Ｏ3（酸化アルミニウム）または酸化タンタル（Ｔａ2Ｏ5）から形成された単層または積層を用いることができる。ゲート絶縁層４の厚さは、例えば約５０ｎｍ以上約６００ｎｍ以下が好ましい。なお、基板２からの不純物などの拡散防止のため、下部ゲート絶縁層４ａはＳｉＮx、またはＳｉＮxＯy（窒化酸化シリコン、ｘ＞ｙ）から形成されることが好ましい。上部ゲート絶縁層４ｂは半導体領域５１の半導体特性の劣化防止の観点から、ＳｉＯ2またはＳｉＯxＮy（酸化窒化シリコン、ｘ＞ｙ）から形成されることが好ましい。さらに、低い温度でゲートリーク電流の少ない緻密なゲート絶縁層４を形成するには、Ａｒ（アルゴン）などの希ガスを用いながらゲート絶縁層４を形成するとよい。
　酸化物層５０は、Ｉｎ（インジウム）、Ｇａ（ガリウム）およびＺｎ（亜鉛）を１：１：１の割合で含むＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体層である。Ｉｎ、ＧおよびＺｎの割合は適宜選択され得る。Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体層を有するＴＦＴは、高い移動度（ａ－ＳｉＴＦＴに比べ２０倍超）および低いリーク電流（ａ－ＳｉＴＦＴに比べ１００分の１未満）を有している。
　Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体層の代わりに、他の酸化物半導体膜を用いて酸化物層５０を形成してもよい。例えばＺｎ－Ｏ系半導体（ＺｎＯ）膜、Ｉｎ－Ｚｎ－Ｏ系半導体（ＩＺＯ（登録商標））膜、Ｚｎ－Ｔｉ－Ｏ系半導体（ＺＴＯ）膜、Ｃｄ－Ｇｅ－Ｏ系半導体膜、Ｃｄ－Ｐｂ－Ｏ系半導体膜、ＣｄＯ（酸化カドニウム）膜、Ｍｇ－Ｚｎ－Ｏ系半導体膜、Ｉｎ―Ｓｎ―Ｚｎ―Ｏ系半導体（例えばＩｎ2Ｏ3－ＳｎＯ2－ＺｎＯ）膜、Ｉｎ－Ｇａ－Ｓｎ－Ｏ系半導体膜などを用いてもよい。
　さらに、酸化物層５０として、１族元素、１３族元素、１４族元素、１５族元素および１７族元素等のうち一種、又は複数種の不純物元素が添加されたＺｎＯの非晶質（アモルファス）状態、多結晶状態又は非晶質状態と多結晶状態が混在する微結晶状態のもの、又は何も不純物元素が添加されていないものを用いることができる。酸化物層５０として、アモルファス酸化物半導体層を用いることが好ましい。低温で製造でき、かつ、高い移動度を実現できるからである。酸化物層５０の厚さは例えば約５０ｎｍである。酸化物層５０の厚さは、例えば約３０ｎｍ以上約１００ｎｍ以下が好ましい。
　また、結晶質のＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体膜を用いることも好ましい。結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体としては、ｃ軸が層面に概ね垂直に配向したものが好ましい。このようなＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体の結晶構造は、例えば、特開２０１２－１３４４７５号公報に開示されている。参考のために、特開２０１２－１３４４７５号公報の開示内容の全てを本明細書に援用する。
　ソース電極６ｓはソース配線６’に電気的に接続されている。ソース配線６’、ソース電極６ｓおよびドレイン電極６ｄは、例えば、Ｔｉ／Ａｌ／Ｔｉから形成された積層構造を有する。このほか、ソース配線６’、ソース電極６ｓおよびドレイン電極６ｄは、Ｍｏ／Ａｌ／Ｍｏから形成された積層構造を有してもよく、単層構造、２層構造または４層以上の積層構造を有してもよい。さらに、ソース配線６’、ソース電極６ｓおよびドレイン電極６ｄは、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、ＭｏおよびＷから選ばれた元素、またはこれらの元素を成分とする合金もしくは金属窒化物などから形成されてもよい。ソース配線６’、ソース電極６ｓおよびドレイン電極６ｄの厚さは例えば約３５０ｎｍである。ソース配線６’、ソース電極６ｓおよびドレイン電極６ｄの厚さは、それぞれ例えば約５０ｎｍ以上約６００ｎｍ以下が好ましい。
　保護層１１は、導電体領域５５と透明電極９との間に形成され、補助容量を形成している。このように、透明電極９および透明な導電体領域５５ならびに透明な保護層１１から補助容量を形成すると、ＴＦＴ基板１００Ａを表示パネルに用いたとき、高い開口率を有する表示パネルを製造できる。
　次に、図２を参照しながら還元絶縁層６１を説明する。還元絶縁層６１は、酸化物半導体層に接すると、その電気的抵抗を低下させる機能を有する。図２（ａ）は、酸化物半導体層（活性層）の下面全体に接するように酸化物絶縁層（例えばＳｉＯ2）が形成された構成を有する酸化物半導体ＴＦＴのゲート電圧（Ｖｇ）－ドレイン電流（Ｉｄ）曲線を表すグラフあり、図２（ｂ）は、酸化物半導体層（活性層）の下面全体に接するように還元絶縁層（例えばＳｉＮx）が形成された構成を有する酸化物半導体ＴＦＴのゲート電圧（Ｖｇ）－ドレイン電流（Ｉｄ）曲線を表すグラフである。
　図２（ａ）から分かるように、酸化物絶縁層が酸化物半導体層に接している酸化物半導体ＴＦＴは、良好なＴＦＴ特性を有する。
　一方、図２（ｂ）から、還元絶縁層が酸化物半導体層に接している酸化物半導体ＴＦＴは、ＴＦＴ特性を有さず、還元絶縁層により酸化物半導体層が導体化されることが分かる。
　以上のことから分かるように、酸化物半導体層に還元絶縁層６１が接すると、酸化物半導体層の電気抵抗が小さくなる。これは、還元絶縁層６１が例えば水素を多く含み、還元絶縁層６１が半導体領域５１と接して半導体領域５１を還元させることにより、酸化物半導体膜が低抵抗化されると考えられる。従って、このような還元絶縁層６１を半導体領域５１に接するように形成すると、半導体領域５１を低抵抗化させるのに、特別な低抵抗化処理（例えば、水素プラズマ処理等）を行わなくとも、半導体領域５１を低抵抗化できる。本実施形態のＴＦＴ基板１００Ａの製造プロセスにおいて、酸化物半導体膜の一部と接するように還元絶縁層６１を配置することにより、酸化物半導体膜を部分的に低抵抗化して電極を形成できる。酸化物半導体膜のうち低抵抗化されなかった部分は、ＴＦＴの活性層として用いることができる。従って、製造プロセスが簡略化でき製造コストが削減される。
　還元絶縁層６１は例えばＳｉＮxから形成されている。基板温度が約１００℃以上約２５０℃以下（例えば、２２０℃）で、ＳｉＨ4とＮＨ3との混合ガスの流量（単位：ｓｓｃｍ）比（ＳｉＨ4の流量／ＮＨ3の流量）が４以上２０以下となるように流量が調整された条件で、還元絶縁層６１としてのＳｉＮx膜を成膜し得る。また、還元絶縁層６１の厚さは、例えば約１００ｎｍである。還元絶縁層６１の厚さは、例えば約５０ｎｍ以上約３００ｎｍ以下が好ましい。
　導電体領域５５と半導体領域５１とは同じ酸化物膜（例えばＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体膜）から形成されている。導電体領域５５と半導体領域５１を同一の酸化物膜から形成すると、製造プロセスが簡略化でき製造コストを削減し得る。
　透明電極９は、透明導電膜（例えばＩＴＯ（Indium Tin Oxide）、またはＩＺＯ（登録商標）膜）から形成されている。透明電極９の厚さは例えば約１００ｎｍである。透明電極９の厚さは、例えば約２０ｎｍ以上約２００ｎｍ以下が好ましい。
　図３に示すように、ＴＦＴ基板１００Ａは、例えば、Fringe Field Switching（ＦＦＳ）モードの液晶表示装置５００に用いられる。このとき、下層の導電体領域５５を画素電極（表示信号電圧が供給される）とし、上層の透明電極９を共通電極（共通電圧または対向電圧が供給される）として用いる。透明電極９には、少なくとも１以上のスリットが設けられる。このような構造のＦＦＳモードの液晶表示装置５００は、例えば、特開２０１１－５３４４３号公報に開示されている。特開２０１１－５３４４３号公報の開示内容の全てを参考のために本明細書に援用する。
　液晶表示装置５００は、ＴＦＴ基板１００Ａおよび対向基板２００と、ＴＦＴ基板１００Ａと対向基板２００との間に形成された液晶層１５０とを有する。液晶表示装置５００において、対向基板２００の液晶層１５０側には、透明電極（例えばＩＴＯ）などから形成され得た対向電極が設けられていない。ＴＦＴ基板１００Ａに形成された導電体領域（画素電極）５５と透明電極（共通電極）９とにより生じた横方向の電界により、液晶層１５０中の液晶分子の配向を制御して、表示させている。
　次に、ＴＦＴ基板１００Ａの製造方法を説明する。
　本発明の実施形態における半導体装置１００Ａの製造方法は、（Ａ）基板２を用意する工程と、（Ｂ）基板２の上に、ゲート電極３およびゲート絶縁層４を形成する工程と、（Ｃ）ゲート絶縁層４上に酸化物半導体膜と、酸化物半導体膜の上に、酸化物半導体膜に含まれる酸化物半導体を還元する性質を有する還元絶縁膜とを形成し、１枚のフォトマスクから酸化物半導体膜および還元絶縁膜をパターニングすることにより、酸化物半導体層５０と、酸化物半導体層５０の上面の一部と接する還元絶縁層６１とを形成し、酸化物半導体層５０のうち還元絶縁層６１と接する部分が低抵抗化されて導電体領域５５となり、低抵抗化されなかった部分が半導体領域５１となる工程と、（Ｄ）工程（Ｃ）の前または後に、半導体領域５１と電気的に接続するソース電極６ｓおよびドレイン電極６ｄを形成する工程を包含する。
　このような半導体装置の製造方法は、簡略化された半導体装置の製造方法であるので、製造コストを削減し得る。
　また、工程（Ｄ）は、工程（Ｃ）の後に行われ、ソース電極６ｓおよびドレイン電極６ｄは、半導体領域５１の上に形成され、ドレイン電極６ｄの一部は、還元絶縁層６１の上に形成されてもよい。
　さらに、工程（Ｄ）は、工程（Ｃ）の前に行われ、酸化物半導体層５０は、ソース電極６ｓおよびドレイン電極６ｄの上に形成されてもよい。
　次に、図４を参照しながら、ＴＦＴ基板１００Ａの製造方法の一例を詳細に説明する。
　図４（ａ）～図４（ｈ）は、ＴＦＴ基板１００Ａの製造方法の一例を説明するための模式的な断面図である。図４（ａ）～図４（ｄ）は、ＴＦＴの製造方法の一例を説明するための模式的な断面図であり、図４（ｅ）～図４（ｈ）は、ソース・ゲート接続部の形成方法の一例を説明するための模式的な断面図である。
　まず、図４（ａ）および図４（ｅ）に示すように、基板２上にゲート電極３およびゲート電極３と同一の導電膜から形成されたゲート接続層３１とを形成する。基板２としては、例えばガラス基板などの透明絶縁性の基板を用いることができる。ゲート電極３およびゲート接続層３１はスパッタ法で基板２上に導電膜を形成した後、フォトリソグラフィ法により導電膜のパターニングを行うことによって形成できる。ここでは、導電膜として、基板２側からＴａＮ膜（厚さ：約５０ｎｍ）およびＷ膜（厚さ：約３７０ｎｍ）をこの順で有する２層構造の積層膜を用いる。なお、導電膜として、例えば、Ｔｉ、Ｍｏ、Ｔａ、Ｗ、Ｃｕ、ＡｌまたはＣｒなどの単層膜、それらを含む積層膜、合金膜またはこれらの窒化金属膜などを用いてもよい。
　続いて、図４（ｂ）および図４（ｆ）に示すように、ＣＶＤ（Chemical Vapor deposition）法により、ゲート電極３およびゲート接続層３１を覆うように下部ゲート絶縁層４ａおよび上部ゲート絶縁層４ｂを形成する。ここでは、下部ゲート絶縁層４ａはＳｉＮx膜（厚さ：約３２５ｎｍ）から形成され、上部ゲート絶縁層４ｂはＳｉＯ2膜（厚さ：約５０ｎｍ）から形成される。上部ゲート絶縁層４ｂは、例えばＳｉＯ2、ＳｉＯxＮy（酸化窒化シリコン、ｘ＞ｙ）、ＳｉＮxＯy（窒化酸化シリコン、ｘ＞ｙ）、Ａｌ2Ｏ3またはＴａ2Ｏ5から形成され得る。下部ゲート絶縁層４ａは、例えばＳｉＮx、ＳｉＯ2、ＳｉＯxＮy（酸化窒化シリコン、ｘ＞ｙ）、ＳｉＮxＯy（窒化酸化シリコン、ｘ＞ｙ）、Ａｌ2Ｏ3またはＴａ2Ｏ5から形成され得る。
　続いて、ゲート絶縁層４上に酸化物半導体膜（不図示）をスパッタ法にて形成する。酸化物半導体膜として例えばＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体膜を用いる。酸化物半導体膜の厚さは約５０ｎｍである。
　続いて、酸化物半導体膜の上に、酸化物半導体膜に含まれる酸化物半導体を還元する性質を有する還元絶縁膜（不図示）をＣＶＤ法などにより形成する。還元絶縁膜として例えばＳｉＮｘ膜を用いる。還元絶縁膜の厚さは約１００ｎｍである。
　還元絶縁膜を成膜する条件として、基板温度約１００℃以上約２５０℃以下（例えば、約２２０℃）で、ＳｉＨ4とＮＨ3との混合ガスの流量比（ＳｉＨ4の流量／ＮＨ3の流量）が４以上２０以下となるような条件を用いた。
　この後、ハーフトーン露光により、１枚のフォトマスクから厚さの異なるレジスト膜（不図示）を還元絶縁膜の上に形成する。その後、ドライエッチングやアッシングなどにより、還元絶縁膜および酸化物半導体膜をそれぞれ所望のパターンに形成し、酸化物半導体層５０と還元絶縁層６１とを形成する。還元絶縁層６１は、酸化物半導体層５０のうちのチャネル領域となる領域と接しないように形成される。
　ハーフトーン露光により、１枚のフォトマスクから、酸化物半導体層５０と還元絶縁層６１とを形成できるので、酸化物半導体層５０と還元絶縁層６１とを別々のフォトマスクを用いて形成するよりも製造コストが削減される。図４（ｆ）に示された領域には、酸化物半導体層５０および還元絶縁層６１は形成されない。
　さらに、酸化物半導体層５０のうち還元絶縁層６１と接する部分は、還元絶縁層６１に含まれる例えば水素によって還元されて導電体領域５５となり、低抵抗化されなかった部分は半導体領域５１となる。これにより、特別な低抵抗化処理（例えば、水素プラズマ処理）を行わなくとも、導電体領域５５を形成できるので、製造コストが削減される。
　また、水素の拡散により、酸化物半導体層５０のうち後述するドレイン電極６ｄの下に位置する部分も低抵抗化されて、導電体領域５５の一部となる場合もある。
　この後、図４（ｃ）に示すように、半導体領域５１の上に、スパッタ法などによりソース電極６ｓおよびドレイン電極６ｄを形成する。ドレイン電極６ｓの一部は、還元絶縁層６１の上に形成される場合もある。また、図４（ｇ）に示した領域において、上部ゲート絶縁層４ｂの上にソース接続層３２を形成する。ソース接続層３２には、基板２の法線方向から見たとき、ゲート接続層３２と重なる開口部３２ｕが形成される。ソース電極６ｓ、ドレイン電極６ｄおよびソース接続層３２は、例えばＴｉ／Ａｌ／Ｔｉの積層構造を有する。下層のＴｉ層の厚さは約５０ｎｍであり、Ａｌ層の厚さは約２００ｎｍであり、上層のＴｉ層の厚さは約１００ｎｍである。
　続いて、図４（ｄ）および図４（ｈ）に示すように、ソース電極６ｓ、ドレイン電極６ｄ、ソース接続層３２および還元絶縁層６１の上に、保護層１１をＣＶＤ法で形成する。保護層１１は例えばＳｉＯ2から形成されている。保護層１１の厚さは約２６５ｎｍである。図４（ｈ）に示した領域における保護層１１には、基板の法線方向から見たとき、開口部３２ｕと重なる開口部が形成され、ゲート接続層３１へのコンタクトホールＣＨが形成される。
　また、保護層１１を形成した後に、保護層１１を成膜する成膜温度以上の温度（例えば約３００℃）で、熱処理（アニール処理）してもよい。これにより、還元絶縁層６１に含まれる水素を、酸化物層５０のうち還元絶縁層６１と接する部分により拡散することができ、上述の導電体領域５５の電気抵抗をより小さくし得る。
　続いて、図１（ｂ）に示したように、保護層１１の上にスパッタ法などで透明導電膜を形成し、これをパターニングすることにより透明電極９を形成する。透明電極９の少なくとも一部は、保護層１１を介して導電体領域５５と重なる。また、図１（ｃ）に示したように、透明電極９と同一の導電膜から透明接続層３３が形成され、コンタクトホールＣＨ内で透明接続層３３は、ソース接続層３２およびゲート接続層３１と接し、ソース接続層３２とゲート接続層３１とを電気的に接続している。透明電極９および透明接続層３３は例えばＩＴＯから形成され、その厚さは約１００ｎｍである。
　次に、図５を参照しながら本発明による他の実施形態におけるＴＦＴ基板１００Ｂを説明する。図５（ａ）は、ＴＦＴ基板１００Ｂの模式的な平面図である。図５（ｂ）は、図５（ａ）のＡ－Ａ’線に沿ったＴＦＴ基板１００Ｂの模式的な断面図である。図５（ｃ）は、図５（ａ）のＢ－Ｂ’線に沿ったＴＦＴ基板１００Ｂの模式的な断面図である。ＴＦＴ基板１００Ａと共通する構成要素には同じ参照符号を付し、説明の重複を避ける。
　図５（ａ）～図５（ｃ）に示すＴＦＴ基板１００Ｂは、ソース電極６ｓおよびドレイン電極６ｄの上面が半導体領域５１（酸化物半導体層５０）と接している点でＴＦＴ基板１００Ａと異なる。ＴＦＴ基板１００ＢもＴＦＴ基板１００Ａと同様に、例えば図３に示した液晶表示装置５００に用いられる。
　ＴＦＴ基板１００Ｂは、後述する製造方法により形成される。ＴＦＴ基板１００Ｂの製造方法の詳細は後述するが、ソース電極６ｓおよびドレイン電極６ｄを形成した後に酸化物半導体層５０が形成されるので、ソース電極６ｓおよびドレイン電極６ｄ形成に伴う酸化物半導体層５０（特に、半導体領域５１）へのダメージを低減できる利点が得られる。
　次に、図６を参照しながらＴＦＴ基板１００Ｂの製造方法の一例を説明する。図６（ａ）～図６（ｆ）は、ＴＦＴ基板１００Ｂの製造方法を説明する模式的な断面図である。図６（ａ）～図６（ｃ）は、ＴＦＴの製造方法を説明する模式的な断面図である。図６（ｄ）～図６（ｆ）は、ソース・ゲート接続部の形成方法を説明する模式的な断面図である。
　上述したように、ゲート電極３、ゲート接続層３１およびゲート絶縁層４を基板２上に形成する。
　次に、図６（ａ）に示すように、ゲート絶縁層４上に、上述した方法でソース電極６ｓおよびドレイン電極６ｄを形成する。また、図６（ｄ）に示す領域に、開口部３２ｕを有するソース接続層３２を上述した方法で形成する。
　続いて、ソース電極６ｓおよびドレイン電極６ｄの上に酸化物半導体膜（不図示）を、上述した方法で形成する。
　続いて、酸化物半導体膜の上に還元絶縁膜（不図示）を、上述した方法でより形成する。
　この後、ハーフトーン露光により、１枚のフォトマスクから厚さの異なるレジスト膜（不図示）を還元絶縁膜の上に形成する。その後、ドライエッチングやアッシングなどにより、還元絶縁膜および酸化物半導体膜をそれぞれ所望のパターンに形成し、酸化物半導体層５０と還元絶縁層６１とを形成する。還元絶縁層６１は、酸化物半導体層５０のうちのチャネル領域となる領域と接しないように形成される。
　ハーフトーン露光により、１枚のフォトマスクから、酸化物半導体層５０と還元絶縁層６１とを形成できるので、酸化物半導体層５０と還元絶縁層６１とを別々のフォトマスクを用いて形成するよりも製造コストが削減される。図６（ｅ）に示された領域には、酸化物半導体層５０および還元絶縁層６１は形成されない。
　さらに、酸化物半導体層５０のうち還元絶縁層６１と接する部分は、還元絶縁層６１に含まれる例えば水素によって還元されて導電体領域５５となり、低抵抗化されなかった部分は半導体領域５１となる。これにより、特別な低抵抗化処理（例えば、水素プラズマ処理）を行わなくとも、導電体領域５５を形成できるので、製造コストが削減される。
　また、水素の拡散により、酸化物半導体層５０のうちドレイン電極６ｄの上に位置する部分も低抵抗化されて、導電体領域５５の一部となる場合もある。
　続いて、図６（ｃ）および図６（ｆ）に示すように、半導体領域５１および還元絶縁層６１の上に、保護層１１をＣＶＤ法で形成する。保護層１１は例えばＳｉＯ2から形成されている。保護層１１の厚さは約２６５ｎｍである。図６（ｆ）に示した領域における保護層１１には、基板の法線方向から見たとき、開口部３２ｕと重なる開口部が形成され、ゲート接続層３１へのコンタクトホールＣＨが形成される。
　続いて、図５（ｂ）に示したように、保護層１１の上にスパッタ法などで透明導電膜を形成し、これをパターニングすることにより透明電極９を形成する。透明電極９の少なくとも一部は、保護層１１を介して導電体領域５５と重なる。また、図５（ｃ）に示したように、透明電極９と同一の導電膜から透明接続層３３が形成され、コンタクトホールＣＨ内で透明接続層３３は、ソース接続層３２およびゲート接続層３１と接し、ソース接続層３２とゲート接続層３１とを電気的に接続している。
　以上、本発明の実施形態によると、製造コストを抑えつつ、表示品位の高い表示パネルを製造し得る半導体装置およびその半導体装置の製造方法が提供される。
　本発明は、アクティブマトリクス基板等の回路基板、液晶表示装置、有機エレクトロルミネセンス（ＥＬ）表示装置および無機エレクトロルミネセンス表示装置等の表示装置、イメージセンサー装置等の撮像装置、画像入力装置や指紋読み取り装置等の電子装置などの薄膜トランジスタを備えた装置に広く適用できる。
　２　　　基板
　３　　　ゲート電極
　４　　　ゲート絶縁層
　４ａ　　　下部のゲート絶縁層
　４ｂ　　　上部のゲート絶縁層
　６ｓ　　　ソース電極
　６ｄ　　　ドレイン電極
　９　　　透明電極
　５０　　　酸化物層
　５１　　　半導体領域
　５５　　　導電体領域
　１１　　　保護層
　３１　　　ゲート接続層
　３２　　　ソース接続層
　６１　　　還元絶縁層
　１００Ａ　　　半導体装置（ＴＦＴ基板）
　ＣＨ　　　コンタクトホール

Claims (8)

  1. 　基板と、
    　前記基板の上に形成されたゲート電極と、
    　前記ゲート電極の上に形成されたゲート絶縁層と、
    　前記ゲート絶縁層の上に形成された、半導体領域と導電体領域とを含む酸化物層であって、前記半導体領域の少なくとも一部は前記ゲート絶縁層を介して前記ゲート電極と重なっている、酸化物層と、
    　前記半導体領域に電気的に接続されたソース電極およびドレイン電極と、
    　前記ソース電極および前記ドレイン電極の上に形成された保護層と、
    　前記保護層の上に形成された透明電極とを有し、
    　前記透明電極の少なくとも一部は、前記保護層を介して前記導電体領域と重なっており、
    　前記導電体領域の上面は、前記酸化物層に含まれる酸化物半導体を還元する性質を有する還元絶縁層と接しており、
    　前記還元絶縁層は、前記半導体領域のチャネル領域に接していない、半導体装置。
  2. 　前記ソース電極および前記ドレイン電極は、前記半導体領域の上に形成され、
    　前記ドレイン電極の一部は前記還元絶縁層の上に形成されている、請求項１に記載の半導体装置。
  3. 　前記ソース電極および前記ドレイン電極は、前記半導体領域の下に形成されている、請求項１に記載の半導体装置。
  4. 　ソース・ゲート接続部をさらに備え、
    　前記ソース・ゲート接続部は、
    　　前記ゲート電極と同じ導電膜から形成されたゲート接続層と、
    　　前記ソース電極と同じ導電膜から形成されたソース接続層と、
    　　前記透明電極と同じ透明導電膜から形成された透明接続層と
    を備え、
    　前記ソース接続層と前記ゲート接続層とは前記透明接続層を介して電気的に接続されている、請求項１から３のいずれかに記載の半導体装置。
  5. 　前記酸化物層は、Ｉｎ、ＧａおよびＺｎを含む、請求項１から４のいずれかに記載の半導体装置。
  6. 　（Ａ）基板を用意する工程と、
    　（Ｂ）前記基板の上にゲート電極および前記ゲート絶縁層を形成する工程と、
    　（Ｃ）前記ゲート絶縁層上に酸化物半導体膜と、前記酸化物半導体膜の上に、前記酸化物半導体膜に含まれる酸化物半導体を還元する性質を有する還元絶縁膜とを形成し、
    　１枚のフォトマスクから前記酸化物半導体膜および前記還元絶縁膜をパターニングすることにより、酸化物半導体層と、前記酸化物半導体層の上面の一部と接する還元絶縁層とを形成し、
    　前記酸化物半導体層のうち、前記還元絶縁層と接する部分は低抵抗化されて導電体領域となり、低抵抗化されなかった部分は半導体領域となる工程と、
    　（Ｄ）前記工程（Ｃ）の前または後に、前記半導体領域と電気的に接続するソース電極およびドレイン電極を形成する工程とを包含する、半導体装置の製造方法。
  7. 　前記工程（Ｄ）は、前記工程（Ｃ）の後に行われ、
    　前記ソース電極およびドレイン電極は、前記半導体領域の上に形成され、
    　前記ドレイン電極の一部は、前記還元絶縁層の上に形成される、請求項６に記載の半導体装置の製造方法。
  8. 　前記工程（Ｄ）は、前記工程（Ｃ）の前に行われ、
    　前記酸化物半導体層は、前記ソース電極および前記ドレイン電極の上に形成される、請求項６に記載の半導体装置の製造方法。
PCT/JP2013/059885 2012-04-06 2013-04-01 半導体装置およびその製造方法 WO2013151002A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201380018493.5A CN104205310B (zh) 2012-04-06 2013-04-01 半导体装置及其制造方法
US14/389,810 US9035303B2 (en) 2012-04-06 2013-04-01 Semiconductor device and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012087023 2012-04-06
JP2012-087023 2012-04-06

Publications (1)

Publication Number Publication Date
WO2013151002A1 true WO2013151002A1 (ja) 2013-10-10

Family

ID=49300485

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/059885 WO2013151002A1 (ja) 2012-04-06 2013-04-01 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US9035303B2 (ja)
CN (1) CN104205310B (ja)
TW (1) TWI546965B (ja)
WO (1) WO2013151002A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220387A (ja) * 2014-05-20 2015-12-07 三菱電機株式会社 表示用パネル基板、表示パネル、表示装置、および表示用パネル基板の製造方法
WO2016027758A1 (ja) * 2014-08-20 2016-02-25 シャープ株式会社 半導体装置及び液晶表示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104247031B (zh) * 2012-04-23 2016-12-07 夏普株式会社 半导体装置及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
WO2011010415A1 (ja) * 2009-07-24 2011-01-27 シャープ株式会社 薄膜トランジスタ基板の製造方法
JP2011053443A (ja) * 2009-09-02 2011-03-17 Sony Corp 液晶表示パネル

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101610606B1 (ko) * 2009-07-03 2016-04-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5599026B2 (ja) * 2009-10-23 2014-10-01 キヤノン株式会社 薄膜トランジスタの製造方法
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101623961B1 (ko) * 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2011108374A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101132119B1 (ko) * 2010-03-10 2012-04-05 삼성모바일디스플레이주식회사 액정표시장치 어레이 기판 및 그 제조방법
CN105336791B (zh) * 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
WO2013150981A1 (ja) 2012-04-04 2013-10-10 シャープ株式会社 半導体装置およびその製造方法
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
WO2011010415A1 (ja) * 2009-07-24 2011-01-27 シャープ株式会社 薄膜トランジスタ基板の製造方法
JP2011053443A (ja) * 2009-09-02 2011-03-17 Sony Corp 液晶表示パネル

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220387A (ja) * 2014-05-20 2015-12-07 三菱電機株式会社 表示用パネル基板、表示パネル、表示装置、および表示用パネル基板の製造方法
WO2016027758A1 (ja) * 2014-08-20 2016-02-25 シャープ株式会社 半導体装置及び液晶表示装置
US9989828B2 (en) 2014-08-20 2018-06-05 Sharp Kabushiki Kaisha Semiconductor device and liquid crystal display device

Also Published As

Publication number Publication date
CN104205310A (zh) 2014-12-10
US9035303B2 (en) 2015-05-19
CN104205310B (zh) 2017-03-01
TWI546965B (zh) 2016-08-21
TW201349507A (zh) 2013-12-01
US20150069381A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
JP5824534B2 (ja) 半導体装置およびその製造方法
JP5824536B2 (ja) 半導体装置およびその製造方法
TWI623101B (zh) 半導體裝置及其製造方法
TWI538210B (zh) 半導體裝置及其製造方法
US9613990B2 (en) Semiconductor device and method for manufacturing same
WO2017065199A1 (ja) 半導体装置およびその製造方法
WO2013172185A1 (ja) 半導体装置およびその製造方法
JP5824535B2 (ja) 半導体装置およびその製造方法
WO2014038482A1 (ja) 半導体装置およびその製造方法
WO2013161738A1 (ja) 半導体装置およびその製造方法
WO2013151002A1 (ja) 半導体装置およびその製造方法
WO2013183495A1 (ja) 半導体装置およびその製造方法
TWI559554B (zh) 半導體裝置及其製造方法
TWI532188B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13773040

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14389810

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13773040

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP