CN104205310B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN104205310B
CN104205310B CN201380018493.5A CN201380018493A CN104205310B CN 104205310 B CN104205310 B CN 104205310B CN 201380018493 A CN201380018493 A CN 201380018493A CN 104205310 B CN104205310 B CN 104205310B
Authority
CN
China
Prior art keywords
electrode
semiconductor
oxide semiconductor
insulating barrier
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380018493.5A
Other languages
English (en)
Other versions
CN104205310A (zh
Inventor
宫本忠芳
伊东笃
伊东一笃
宫本光伸
高丸泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104205310A publication Critical patent/CN104205310A/zh
Application granted granted Critical
Publication of CN104205310B publication Critical patent/CN104205310B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Abstract

半导体装置(100A)具有:在基板(2)之上形成的栅极电极(3);在栅极电极之上形成的栅极绝缘层(4);氧化物层(50),该氧化物层(50)形成在栅极绝缘层之上,包含半导体区域(51)和导电体区域(55);与半导体区域电连接的源极电极(6s)和漏极电极(6d);在源极电极和漏极电极之上形成的保护层(11);和在保护层之上形成的透明电极(9)。透明电极的至少一部分隔着保护层与导电体区域重叠,导电体区域的上表面与具有使氧化物层中包含的氧化物半导体还原的性质的还原绝缘层(61)接触。还原绝缘层不与半导体区域的沟道区域接触。

Description

半导体装置及其制造方法
技术领域
本发明涉及使用氧化物半导体形成的半导体装置及其制造方法,特别涉及液晶显示装置和有机EL显示装置的有源矩阵基板及其制造方法。在此,半导体装置包括有源矩阵基板和具备该有源矩阵基板的显示装置。
背景技术
液晶显示装置等中使用的有源矩阵基板,按每个像素具备薄膜晶体管(Thin FilmTransistor,以下称为“TFT”)等开关元件。具备TFT作为开关元件的有源矩阵基板被称为TFT基板。
作为TFT,一直以来广泛使用将非晶硅膜作为有源层(活性层)的TFT(以下称为“非晶硅TFT”)和将多晶硅膜作为有源层的TFT(以下称为“多晶硅TFT”)。
近年来,提出了使用氧化物半导体代替非晶硅和多晶硅作为TFT的有源层的材料。将这样的TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此,氧化物半导体TFT能够比非晶硅TFT更高速地进行动作。另外,氧化物半导体膜与多晶硅膜相比能够通过更简便的工艺形成。
专利文献1中公开了具备氧化物半导体TFT的TFT基板的制造方法。根据专利文献1中记载的制造方法,通过使氧化物半导体层的一部分低电阻化来形成像素电极,能够削减TFT基板的制造工序数。
近年来,随着液晶显示装置等的高精细化不断发展,像素开口率的降低成为问题。其中,像素开口率是指像素(例如,在透射型液晶显示装置中,为使有助于显示的光透射的区域)占显示区域的面积比率,以下简称为“开口率”。
特别地,便携式用途的中小型的透射型液晶显示装置,显示区域的面积小,因此,当然各个像素的面积也小,由高精细化引起的开口率的降低变得显著。另外,当便携式用途的液晶显示装置的开口率降低时,为了得到期望的亮度,需要使背光源的亮度增大,还会产生导致耗电增大的问题。
为了得到高开口率,只要使按每个像素设置的TFT和辅助电容等由不透明材料形成的元件所占的面积减小即可,但是,TFT和辅助电容当然存在为了实现其功能所需要的最低限度的尺寸。作为TFT,当使用氧化物半导体TFT时,与使用非晶硅TFT的情况相比,能得到能够使TFT小型化的优点。此外,辅助电容是为了保持被施加至像素的液晶层(在电学上被称为“液晶电容”)的电压而与液晶电容电并联地设置的电容,通常,辅助电容的至少一部分以与像素重叠的方式形成。现有技术文献
专利文献
专利文献1:日本特开2011-91279号公报
发明内容
发明要解决的技术问题
但是,对高开口率化的要求强烈,仅通过使用氧化物半导体TFT,不能满足该要求。另外,显示装置的低价格化也在不断发展,也要求开发廉价地制造高精细并且高开口率的显示装置的技术。
因此,本发明的主要目的是,提供能够通过简便的工艺来制造,并且能够实现与以往相比高精细并且高开口率的显示装置的TFT基板及其制造方法。
用于解决技术问题的手段
本发明的实施方式的半导体装置具有:基板;在上述基板之上形成的栅极电极;在上述栅极电极之上形成的栅极绝缘层;氧化物层,该氧化物层形成在上述栅极绝缘层之上,包含半导体区域和导电体区域,上述半导体区域的至少一部分隔着上述栅极绝缘层与上述栅极电极重叠;与上述半导体区域电连接的源极电极和漏极电极;在上述源极电极和上述漏极电极之上形成的保护层;和在上述保护层之上形成的透明电极,上述透明电极的至少一部分隔着上述保护层与上述导电体区域重叠,上述导电体区域的上表面与具有使上述氧化物层中包含的氧化物半导体还原的性质的还原绝缘层接触,上述还原绝缘层不与上述半导体区域的沟道区域接触。
在一个实施方式中,上述源极电极和上述漏极电极形成在上述半导体区域之上,上述漏极电极的一部分形成在上述还原绝缘层之上。
在一个实施方式中,上述源极电极和上述漏极电极形成在上述半导体区域之下。
在一个实施方式中,上述半导体装置还具备源极-栅极连接部,上述源极-栅极连接部具备:与上述栅极电极由相同的导电膜形成的栅极连接层;与上述源极电极由相同的导电膜形成的源极连接层;和与上述透明电极由相同的透明导电膜形成的透明连接层,上述源极连接层与上述栅极连接层通过上述透明连接层电连接。
在一个实施方式中,上述氧化物层包含In、Ga和Zn。
本发明的实施方式的半导体装置的制造方法包括:工序(A),准备基板;工序(B),在上述基板之上形成栅极电极和上述栅极绝缘层;工序(C),在上述栅极绝缘层上形成氧化物半导体膜,在上述氧化物半导体膜之上,形成具有使上述氧化物半导体膜中包含的氧化物半导体还原的性质的还原绝缘膜,利用1块光掩模对上述氧化物半导体膜和上述还原绝缘膜进行图案化,由此形成氧化物半导体层和与上述氧化物半导体层的上表面的一部分接触的还原绝缘层,上述氧化物半导体层中,与上述还原绝缘层接触的部分被低电阻化而成为导电体区域,没有被低电阻化的部分成为半导体区域;和工序(D),在上述工序(C)之前或之后,形成与上述半导体区域电连接的源极电极和漏极电极。
在一个实施方式中,上述工序(D)在上述工序(C)之后进行,上述源极电极和漏极电极形成在上述半导体区域之上,上述漏极电极的一部分形成在上述还原绝缘层之上。
在一个实施方式中,上述工序(D)在上述工序(C)之前进行,上述氧化物半导体层形成在上述源极电极和上述漏极电极之上。
发明效果
根据本发明的实施方式,能够提供能够通过简便的工艺制造,并且能够实现与以往相比高精细并且高开口率的显示装置的TFT基板及其制造方法。
附图说明
图1的(a)是本发明的实施方式的TFT基板100A的示意性俯视图,(b)是沿着(a)的A-A’线的TFT基板100A的示意性剖面图,(c)是沿着(a)的B-B’线的TFT基板100A的示意性剖面图。
图2的(a)是表示氧化物绝缘层与氧化物半导体层接触的氧化物半导体TFT的栅极电压(Vg)-漏极电流(Id)曲线的曲线图,(b)是表示还原绝缘层61与氧化物半导体层接触的氧化物半导体TFT的栅极电压(Vg)-漏极电流(Id)曲线的曲线图。
图3是本发明的实施方式的液晶显示装置500的示意性剖面图。
图4的(a)~(h)是对本发明的实施方式的TFT基板100A的制造工序的一个例子进行说明的示意性剖面图。
图5的(a)是本发明的另一个实施方式的TFT基板100B的示意性俯视图,(b)是沿着(a)的A-A’线的TFT基板100B的示意性剖面图,(c)是沿着(a)的B-B’线的TFT基板100B的示意性剖面图。
图6的(a)~(f)是对本发明的另一个实施方式的TFT基板100B的制造工序的一个例子进行说明的示意性剖面图。
具体实施方式
以下,参照附图对本发明的实施方式的半导体装置进行说明。本实施方式的半导体装置具备具有由氧化物半导体构成的有源层的薄膜晶体管(氧化物半导体TFT)。此外,本实施方式的半导体装置,只要具备氧化物半导体TFT即可,广泛地包括有源矩阵基板、各种显示装置、电子设备等。
在此,以液晶显示装置中使用的氧化物半导体TFT为例对本发明的实施方式的半导体装置进行说明。
图1的(a)是本实施方式的TFT基板100A的示意性俯视图。图1的(b)是沿着图1的(a)的A-A’线的半导体装置(TFT基板)100A的示意性剖面图。图1的(c)是沿着图1的(a)的B-B’线的半导体装置(TFT基板)100A的示意性剖面图。
TFT基板100A具有:基板2;在基板2之上形成的栅极电极3;在栅极电极3之上形成的栅极绝缘层4;和氧化物层(有时也称为氧化物半导体层)50,该氧化物层50形成在栅极绝缘层4之上,包含半导体区域51和导电体区域55,半导体区域51的至少一部分隔着栅极绝缘层4与栅极电极3重叠。TFT基板100A还具有:与半导体区域51电连接的源极电极6s和漏极电极6d;在源极电极6s和漏极电极6d之上形成的保护层11;和在保护层11之上形成的透明电极9。透明电极9的至少一部分隔着保护层11与导电体区域55重叠。如图1的(b)所示,透明电极9的至少一部分也可以隔着保护层11以及还原绝缘层61与导电体区域55重叠。导电体区域55的上表面与具有使半导体区域51中包含的氧化物半导体还原的性质的还原绝缘层61接触。还原绝缘层61不与半导体区域51的沟道区域接触。此外,保护层11形成在还原绝缘层61之上。
在TFT基板100A中,透明电极9的至少一部分隔着保护层11与导电体区域55重叠,由此形成辅助电容。因此,TFT基板100A具有的辅助电容是透明的(使可见光透射),因此不会使开口率降低。因而,TFT基板100A,与如以往那样具备具有使用金属膜(栅极金属层或源极金属层)形成的不透明电极的辅助电容的TFT基板相比,能够具有高开口率。另外,开口率不会因辅助电容而降低,因此,也能得到能够根据需要使辅助电容的电容值(辅助电容的面积)增大的优点。
另外,在TFT基板100A中,在半导体区域51之上,形成有源极电极6s和漏极电极6d。优选漏极电极6d的一部分位于还原绝缘层61之上。当采用这样的结构时,能够将导体区域55形成至位于半导体区域51之上的漏极电极6d的大致端部,因此,TFT基板100A能够具有比专利文献1中记载的TFT基板高的开口率。
本发明人发现了如下问题:在以与氧化物半导体层接触的方式形成例如源极电极6s和漏极电极6d那样的金属配线的情况下,金属配线与氧化物半导体层的密合性差,氧化物半导体层与金属配线的接触面积越大,金属配线越容易从氧化物半导体层剥离。此外,该问题的详细情况在例如PCT/JP2013/059615号中有记载。TFT基板100A能够通过后述的制造方法来制造,根据后述的制造方法,能够得到以下优点:能够使氧化物层50的半导体区域51与源极电极6s以及漏极电极6d的接触面积尽可能减小,使得源极电极6s和漏极电极6d变得难以从半导体区域51剥离。
导电体区域55与半导体区域51相比电阻小。导电体区域55的电阻例如为100kΩ/□以下,优选为10kΩ/□以下。导电体区域55通过使能够形成半导体区域51的氧化物膜的一部分低电阻化而形成,详细情况将在后面说明。虽然也根据用于使氧化物膜低电阻化的处理方法而不同,但是,例如导电体区域55可以以比半导体区域51高的浓度含有杂质(例如硼)。
TFT基板100A可以具备用于将与栅极电极3由相同的导电膜形成的源极配线层的一部分和与源极电极6s由相同的导电膜形成的配线层的一部分连接起来的源极-栅极连接部。
源极-栅极连接部,如图1的(c)所示,具备:与栅极电极3由相同的导电膜形成的栅极连接层31;与源极电极6s由相同的导电膜形成的源极连接层32;和与透明电极9由相同的透明导电膜形成的透明连接层33。源极连接层32与栅极连接层31通过透明连接层33电连接。当利用透明连接层33作为将源极连接层32与栅极连接层31电连接的引出配线时,能够形成例如一体地形成有驱动电路的TFT基板,由此,能够制造高品质的显示装置。
在图示的例子中,栅极绝缘层4延伸设置在栅极连接层31之上。透明连接层33配置成在设置于保护层11、源极连接层32和栅极绝缘层4中的开口部内与栅极连接层31接触。
接着,对TFT基板100A的各构成要素进行详细说明。
基板2典型地为透明基板,例如为玻璃基板。除了玻璃基板以外,也能够使用塑料基板。塑料基板包括由热固性树脂或热塑性树脂形成的基板,以及这些树脂与无机纤维(例如玻璃纤维、玻璃纤维的无纺布)的复合基板。作为具有耐热性的树脂材料,能够例示聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯酸树脂、聚酰亚胺树脂。另外,在用于反射型液晶显示装置的情况下,作为基板2也能够使用硅基板。
栅极电极3与栅极配线(未图示)电连接。栅极电极3、栅极连接层31和栅极配线具有例如上层为W(钨)层、下层为TaN(氮化钽)层的叠层结构。此外,栅极电极3和栅极配线也可以具有由Mo(钼)/Al(铝)/Mo形成的叠层结构,也可以具有单层结构、2层结构、4层以上的叠层结构。另外,栅极电极3a也可以由选自Cu(铜)、Al、Cr(铬)、Ta(钽)、Ti(钛)、Mo和W中的元素、或者以这些元素为成分的合金或金属氮化物等形成。栅极电极3的厚度例如为约420nm。栅极电极3的厚度例如优选为约50nm以上约600nm以下的范围。
栅极绝缘层4具有下部栅极绝缘层4a和上部栅极绝缘层4b。与半导体区域51接触的上部栅极绝缘层4b优选包含氧化物绝缘层。当氧化物绝缘层与半导体区域51接触时,氧化物绝缘层中包含的氧被供给至半导体区域51,能够防止由半导体区域51的氧缺损引起的半导体特性的劣化。上部栅极绝缘层4b例如为SiO2(氧化硅)层。下部栅极绝缘层4a例如为SiNx(氮化硅)层。在本实施方式中,下部栅极绝缘层4a的厚度为约325nm,上部栅极绝缘层4b的厚度为约50nm,栅极绝缘层4的厚度为约375nm。此外,作为栅极绝缘层4,能够使用由例如SiO2(氧化硅)、SiNx(氮化硅)、SiOxNy(氧氮化硅,x>y)、SiNxOy(氮氧化硅,x>y)、Al2O3(氧化铝)或氧化钽(Ta2O5)形成的单层或叠层。栅极绝缘层4的厚度例如优选为约50nm以上约600nm以下。此外,为了防止来自基板2的杂质等的扩散,优选下部栅极绝缘层4a由SiNx或SiNxOy(氮氧化硅,x>y)形成。从防止半导体区域51的半导体特性劣化的观点出发,优选上部栅极绝缘层4b由SiO2或SiOxNy(氧氮化硅,x>y)形成。另外,为了在低的温度形成栅极泄漏电流少的致密的栅极绝缘层4,最好在使用Ar(氩)等稀有气体的同时形成栅极绝缘层4。
氧化物层50为以1:1:1的比例含有In(铟)、Ga(镓)和Zn(锌)的In-Ga-Zn-O类半导体层。In、G和Zn的比例可以适当选择。具有In-Ga-Zn-O类半导体层的TFT具有高迁移率(与a-SiTFT相比大于20倍)和低泄漏电流(与a-SiTFT相比小于100分之1)。
也可以使用其他的氧化物半导体膜代替In-Ga-Zn-O类半导体层来形成氧化物层50。例如也可以使用Zn-O类半导体(ZnO)膜、In-Zn-O类半导体(IZO(注册商标))膜、Zn-Ti-O类半导体(ZTO)膜、Cd-Ge-O类半导体膜、Cd-Pb-O类半导体膜、CdO(氧化镉)膜、Mg-Zn-O类半导体膜、In-Sn-Zn-O类半导体(例如In2O3-SnO2-ZnO)膜、In-Ga-Sn-O类半导体膜等。
另外,作为氧化物层50,能够使用添加有1族元素、13族元素、14族元素、15族元素和17族元素等中的一种或多种杂质元素的非晶(无定形)状态、多晶状态或非晶状态与多晶状态混合存在的微晶状态的ZnO,或者没有添加任何杂质元素的ZnO。作为氧化物层50,优选使用非晶氧化物半导体层。这是因为能够在低温制造,并且能够实现高迁移率。氧化物层50的厚度例如为约50nm。氧化物层50的厚度例如优选为约30nm以上约100nm以下。
另外,也优选使用结晶的In-Ga-Zn-O类半导体膜。作为结晶In-Ga-Zn-O类半导体,优选c轴与层面大致垂直地取向的结晶In-Ga-Zn-O类半导体。这样的In-Ga-Zn-O类半导体的结晶结构,例如在日本特开2012-134475号公报中公开。为了参考,在本说明书中援用日本特开2012-134475号公报的全部公开内容。
源极电极6s与源极配线6’电连接。源极配线6’、源极电极6s和漏极电极6d具有例如由Ti/Al/Ti形成的叠层结构。此外,源极配线6’、源极电极6s和漏极电极6d也可以具有由Mo/Al/Mo形成的叠层结构,也可以具有单层结构、2层结构或4层以上的叠层结构。另外,源极配线6’、源极电极6s和漏极电极6d也可以由选自Al、Cr、Ta、Ti、Mo和W中的元素、或者以这些元素为成分的合金或金属氮化物等形成。源极配线6’、源极电极6s和漏极电极6d的厚度例如为约350nm。源极配线6’、源极电极6s和漏极电极6d的厚度分别例如优选为约50nm以上约600nm以下。
保护层11形成在导电体区域55与透明电极9之间,形成辅助电容。当这样由透明电极9和透明的导电体区域55以及透明的保护层11形成辅助电容时,在将TFT基板100A用于显示面板时,能够制造具有高开口率的显示面板。
接着,参照图2对还原绝缘层61进行说明。还原绝缘层61,当与氧化物半导体层接触时,具有使其电阻下降的功能。图2的(a)是表示具有以与氧化物半导体层(有源层)的整个下表面接触的方式形成有氧化物绝缘层(例如SiO2)的结构的氧化物半导体TFT的栅极电压(Vg)-漏极电流(Id)曲线的曲线图,图2的(b)是表示具有以与氧化物半导体层(有源层)的整个下表面接触的方式形成有还原绝缘层(例如SiNx)的结构的氧化物半导体TFT的栅极电压(Vg)-漏极电流(Id)曲线的曲线图。
由图2的(a)可知,氧化物绝缘层与氧化物半导体层接触的氧化物半导体TFT,具有良好的TFT特性。
另一方面,由图2的(b)可知,还原绝缘层与氧化物半导体层接触的氧化物半导体TFT,不具有TFT特性,氧化物半导体层被还原绝缘层导体化。
由以上内容可知,当还原绝缘层61与氧化物半导体层接触时,氧化物半导体层的电阻变小。这可以认为,还原绝缘层61含有例如大量的氢,还原绝缘层61与半导体区域51接触使半导体区域51还原,由此使氧化物半导体膜低电阻化。因此,当以与半导体区域51接触的方式形成这样的还原绝缘层61时,即使不进行特别的低电阻化处理(例如氢等离子体处理等)以使半导体区域51低电阻化,也能够使半导体区域51低电阻化。在本实施方式的TFT基板100A的制造工艺中,通过以与氧化物半导体膜的一部分接触的方式配置还原绝缘层61,能够使氧化物半导体膜局部地低电阻化而形成电极。氧化物半导体膜中的没有被低电阻化的部分能够作为TFT的有源层使用。因此,能够简化制造工艺,能够削减制造成本。
还原绝缘层61例如由SiNx形成。能够在基板温度为约100℃以上约250℃以下(例如220℃)、并调整流量使得SiH4与NH3的混合气体的流量(单位:sscm)比(SiH4的流量/NH3的流量)为4以上20以下的条件下,形成作为还原绝缘层61的SiNx膜。另外,还原绝缘层61的厚度例如为约100nm。还原绝缘层61的厚度例如优选为约50nm以上约300nm以下。
导电体区域55与半导体区域51由相同的氧化物膜(例如In-Ga-Zn-O类半导体膜)形成。当由相同的氧化物膜形成导电体区域55和半导体区域51时,能够简化制造工艺,能够削减制造成本。
透明电极9由透明导电膜(例如ITO(Indium Tin Oxide:氧化铟锡)或IZO(注册商标)膜)形成。透明电极9的厚度例如为约100nm。透明电极9的厚度例如优选为约20nm以上约200nm以下。
如图3所示,TFT基板100A被用于例如边缘场开关(Fringe Field Switching)(FFS)模式的液晶显示装置500。此时,将下层的导电体区域55用作像素电极(被供给显示信号电压),将上层的透明电极9用作共用电极(被供给共用电压或对置电压)。透明电极9设置有至少1个以上的狭缝。这样的结构的FFS模式的液晶显示装置500例如在日本特开2011-53443号公报中公开。为了参考,在本说明书中援用日本特开2011-53443号公报的全部公开内容。
液晶显示装置500具有:TFT基板100A和对置基板200;和在TFT基板100A与对置基板200之间形成的液晶层150。在液晶显示装置500中,在对置基板200的液晶层150侧,没有设置可以由透明电极(例如ITO)等形成的对置电极。利用由在TFT基板100A形成的导电体区域(像素电极)55与透明电极(共用电极)9产生的横向的电场,对液晶层150中的液晶分子的取向进行控制,以进行显示。
接着,对TFT基板100A的制造方法进行说明。
本发明的实施方式中的半导体装置100A的制造方法包括:工序(A),准备基板2;工序(B),在基板2之上,形成栅极电极3和栅极绝缘层4;工序(C),在栅极绝缘层4上形成氧化物半导体膜,在氧化物半导体膜之上,形成具有使氧化物半导体膜中包含的氧化物半导体还原的性质的还原绝缘膜,利用1块光掩模对氧化物半导体膜和还原绝缘膜进行图案化,由此形成氧化物半导体层50和与氧化物半导体层50的上表面的一部分接触的还原绝缘层61,氧化物半导体层50中,与还原绝缘层61接触的部分被低电阻化而成为导电体区域55,没有被低电阻化的部分成为半导体区域51;工序(D),在工序(C)之前或之后,形成与半导体区域51电连接的源极电极6s和漏极电极6d。
这样的半导体装置的制造方法是简化的半导体装置的制造方法,因此,能够削减制造成本。
另外,可以:工序(D)在工序(C)之后进行,源极电极6s和漏极电极6d形成在半导体区域51之上,漏极电极6d的一部分形成在还原绝缘层61之上。
另外,可以:工序(D)在工序(C)之前进行,氧化物半导体层50形成在源极电极6s和漏极电极6d之上。
接着,参照图4对TFT基板100A的制造方法的一个例子进行详细说明。
图4的(a)~图4的(h)是用于对TFT基板100A的制造方法的一个例子进行说明的示意性剖面图。图4的(a)~图4的(d)是用于对TFT的制造方法的一个例子进行说明的示意性剖面图,图4的(e)~图4的(h)是用于对源极-栅极连接部的形成方法的一个例子进行说明的示意性剖面图。
首先,如图4的(a)和图4的(e)所示,在基板2上形成栅极电极3和与栅极电极3由相同的导电膜形成的栅极连接层31。作为基板2,能够使用例如玻璃基板等透明绝缘性的基板。栅极电极3和栅极连接层31能够通过利用溅射法在基板2上形成导电膜后,利用光刻法进行导电膜的图案化而形成。在此,作为导电膜,使用从基板2侧起依次具有TaN膜(厚度:约50nm)和W膜(厚度:约370nm)的2层结构的叠层膜。此外,作为导电膜,也可以使用例如Ti、Mo、Ta、W、Cu、Al或Cr等的单层膜、包含这些的叠层膜、合金膜或它们的氮化金属膜等。
接下来,如图4的(b)和图4的(f)所示,利用CVD(Chemical Vapor deposition:化学气相沉积)法,以覆盖栅极电极3和栅极连接层31的方式形成下部栅极绝缘层4a和上部栅极绝缘层4b。在此,下部栅极绝缘层4a由SiNx膜(厚度:约325nm)形成,上部栅极绝缘层4b由SiO2膜(厚度:约50nm)形成。上部栅极绝缘层4b能够由例如SiO2、SiOxNy(氧氮化硅,x>y)、SiNxOy(氮氧化硅,x>y)、Al2O3或Ta2O5形成。下部栅极绝缘层4a能够由例如SiNx、SiO2、SiOxNy(氧氮化硅,x>y)、SiNxOy(氮氧化硅,x>y)、Al2O3或Ta2O5形成。
接下来,利用溅射法在栅极绝缘层4上形成氧化物半导体膜(未图示)。作为氧化物半导体膜,使用例如In-Ga-Zn-O类半导体膜。氧化物半导体膜的厚度为约50nm。
接下来,在氧化物半导体膜之上,利用CVD法等形成具有使氧化物半导体膜中包含的氧化物半导体还原的性质的还原绝缘膜(未图示)。作为还原绝缘膜,使用例如SiNx膜。还原绝缘膜的厚度为约100nm。
作为形成还原绝缘膜的条件,使用基板温度为约100℃以上约250℃以下(例如,约220℃),SiH4与NH3的混合气体的流量比(SiH4的流量/NH3的流量)为4以上20以下的条件。
然后,通过中间色调曝光,利用1块光掩模在还原绝缘膜之上形成厚度不同的抗蚀剂膜(未图示)。然后,通过干式蚀刻、灰化等,分别将还原绝缘膜和氧化物半导体膜形成为期望的图案,形成氧化物半导体层50和还原绝缘层61。还原绝缘层61以不与氧化物半导体层50中的成为沟道区域的区域接触的方式形成。
能够通过中间色调曝光,利用1块光掩模形成氧化物半导体层50和还原绝缘层61,因此,与使用不同的光掩模形成氧化物半导体层50和还原绝缘层61相比,能够削减制造成本。在图4的(f)所示的区域,不形成氧化物半导体层50和还原绝缘层61。
进一步,氧化物半导体层50中,与还原绝缘层61接触的部分被还原绝缘层61中包含的例如氢还原而成为导电体区域55,没有被低电阻化的部分成为半导体区域51。由此,即使不进行特别的低电阻化处理(例如氢等离子体处理),也能够形成导电体区域55,因此,能够削减制造成本。
另外,也存在如下情况:由于氢的扩散,氧化物半导体层50中的位于后述的漏极电极6d之下的部分也被低电阻化,而成为导电体区域55的一部分。
然后,如图4的(c)所示,在半导体区域51之上,利用溅射法等形成源极电极6s和漏极电极6d。也有漏极电极6s的一部分形成在还原绝缘层61之上的情况。另外,在图4的(g)所示的区域中,在上部栅极绝缘层4b之上形成源极连接层32。源极连接层32形成有当从基板2的法线方向看时,与栅极连接层32重叠的开口部32u。源极电极6s、漏极电极6d和源极连接层32具有例如Ti/Al/Ti的叠层结构。下层的Ti层的厚度为约50nm,Al层的厚度为约200nm,上层的Ti层的厚度为约100nm。
接下来,如图4的(d)和图4的(h)所示,在源极电极6s、漏极电极6d、源极连接层32和还原绝缘层61之上,利用CVD法形成保护层11。保护层11由例如SiO2形成。保护层11的厚度为约265nm。图4的(h)所示的区域的保护层11形成有当从基板的法线方向看时,与开口部32u重叠的开口部,并形成有通向栅极连接层31的接触孔CH。
另外,可以在形成保护层11后,在形成保护层11的成膜温度以上的温度(例如约300℃)进行热处理(退火处理)。由此,能够利用氧化物层50中的与还原绝缘层61接触的部分使还原绝缘层61中包含的氢扩散,能够使上述的导电体区域55的电阻更小。
接下来,如图1的(b)所示,利用溅射法等在保护层11之上形成透明导电膜,并对其进行图案化,由此形成透明电极9。透明电极9的至少一部分隔着保护层11与导电体区域55重叠。另外,如图1的(c)所示,由与透明电极9相同的导电膜形成透明连接层33,在接触孔CH内,透明连接层33与源极连接层32以及栅极连接层31接触,将源极连接层32与栅极连接层31电连接。透明电极9和透明连接层33由例如ITO形成,其厚度为约100nm。
接着,参照图5对本发明的另一个实施方式的TFT基板100B进行说明。图5的(a)为TFT基板100B的示意性俯视图。图5的(b)是沿着图5的(a)的A-A’线的TFT基板100B的示意性剖面图。图5的(c)是沿着图5的(a)的B-B’线的TFT基板100B的示意性剖面图。对于与TFT基板100A相同的构成要素,标注相同的参照符号,省略重复的说明。
图5的(a)~图5的(c)所示的TFT基板100B,在源极电极6s和漏极电极6d的上表面与半导体区域51(氧化物半导体层50)接触这一点上与TFT基板100A不同。TFT基板100B也与TFT基板100A同样,被用于例如图3所示的液晶显示装置500。
TFT基板100B通过后述的制造方法形成。TFT基板100B的制造方法的详细情况将在后面说明,在形成源极电极6s和漏极电极6d后形成氧化物半导体层50,因此,能得到能够使与源极电极6s和漏极电极6d的形成相伴的对氧化物半导体层50(尤其是半导体区域51)的损伤减少的优点。
接着,参照图6对TFT基板100B的制造方法的一个例子进行说明。图6的(a)~图6的(f)是对TFT基板100B的制造方法进行说明的示意性剖面图。图6的(a)~图6的(c)是对TFT的制造方法进行说明的示意性剖面图。图6的(d)~图6的(f)是对源极-栅极连接部的形成方法进行说明的示意性剖面图。
如上述那样,在基板2上形成栅极电极3、栅极连接层31和栅极绝缘层4。
接着,如图6的(a)所示,在栅极绝缘层4上,利用上述的方法形成源极电极6s和漏极电极6d。另外,在图6的(d)所示的区域,利用上述的方法形成具有开口部32u的源极连接层32。
接下来,利用上述的方法在源极电极6s和漏极电极6d之上形成氧化物半导体膜(未图示)。
接下来,利用上述的方法在氧化物半导体膜之上形成还原绝缘膜(未图示)。
然后,通过中间色调曝光,利用1块光掩模在还原绝缘膜之上形成厚度不同的抗蚀剂膜(未图示)。然后,通过干式蚀刻、灰化等,分别将还原绝缘膜和氧化物半导体膜形成为期望的图案,形成氧化物半导体层50和还原绝缘层61。还原绝缘层61以不与氧化物半导体层50中的成为沟道区域的区域接触的方式形成。
能够通过中间色调曝光,利用1块光掩模形成氧化物半导体层50和还原绝缘层61,因此,与使用不同的光掩模形成氧化物半导体层50和还原绝缘层61相比,能够削减制造成本。在图6的(e)所示的区域,不形成氧化物半导体层50和还原绝缘层61。
进一步,氧化物半导体层50中,与还原绝缘层61接触的部分被还原绝缘层61中包含的例如氢还原而成为导电体区域55,没有被低电阻化的部分成为半导体区域51。由此,即使不进行特别的低电阻化处理(例如氢等离子体处理),也能够形成导电体区域55,因此,能够削减制造成本。
另外,也存在如下情况:由于氢的扩散,氧化物半导体层50中的位于漏极电极6d之上的部分也被低电阻化而成为导电体区域55的一部分。
接下来,如图6的(c)和图6的(f)所示,在半导体区域51和还原绝缘层61之上,利用CVD法形成保护层11。保护层11由例如SiO2形成。保护层11的厚度为约265nm。图6的(f)所示的区域的保护层11形成有当从基板的法线方向看时,与开口部32u重叠的开口部,并形成有通向栅极连接层31的接触孔CH。
接下来,如图5的(b)所示,利用溅射法等在保护层11之上形成透明导电膜,并对其进行图案化,由此形成透明电极9。透明电极9的至少一部分隔着保护层11与导电体区域55重叠。另外,如图5的(c)所示,由与透明电极9相同的导电膜形成透明连接层33,在接触孔CH内,透明连接层33与源极连接层32以及栅极连接层31接触,将源极连接层32与栅极连接层31电连接。
由以上可知,根据本发明的实施方式,能够提供能够在抑制制造成本的同时制造显示品质高的显示面板的半导体装置和该半导体装置的制造方法。
产业上的可利用性
本发明能够广泛地应用于有源矩阵基板等电路基板、液晶显示装置、有机电致发光(EL)显示装置和无机电致发光显示装置等显示装置、图像传感器装置等摄像装置、图像输入装置和指纹读取装置等电子装置等具备薄膜晶体管的装置。
符号说明
2 基板
3 栅极电极
4 栅极绝缘层
4a 下部的栅极绝缘层
4b 上部的栅极绝缘层
6s 源极电极
6d 漏极电极
9 透明电极
50 氧化物层
51 半导体区域
55 导电体区域
11 保护层
31 栅极连接层
32 源极连接层
61 还原绝缘层
100A 半导体装置(TFT基板)
CH 接触孔

Claims (8)

1.一种半导体装置,其特征在于,具有:
基板;
在所述基板之上形成的栅极电极;
在所述栅极电极之上形成的栅极绝缘层;
氧化物层,该氧化物层形成在所述栅极绝缘层之上,包含半导体区域和导电体区域,所述半导体区域的至少一部分隔着所述栅极绝缘层与所述栅极电极重叠;
与所述半导体区域电连接的源极电极和漏极电极;
在所述源极电极和所述漏极电极之上形成的保护层;和
在所述保护层之上形成的透明电极,
所述透明电极的至少一部分隔着所述保护层与所述导电体区域重叠,
所述导电体区域的上表面与具有使所述氧化物层中包含的氧化物半导体还原的性质的还原绝缘层接触,
所述还原绝缘层不与所述半导体区域的沟道区域接触。
2.如权利要求1所述的半导体装置,其特征在于:
所述源极电极和所述漏极电极形成在所述半导体区域之上,
所述漏极电极的一部分形成在所述还原绝缘层之上。
3.如权利要求1所述的半导体装置,其特征在于:
所述源极电极和所述漏极电极形成在所述半导体区域之下。
4.如权利要求1所述的半导体装置,其特征在于:
还具备源极-栅极连接部,
所述源极-栅极连接部具备:
与所述栅极电极由相同的导电膜形成的栅极连接层;
与所述源极电极由相同的导电膜形成的源极连接层;和
与所述透明电极由相同的透明导电膜形成的透明连接层,
所述源极连接层与所述栅极连接层通过所述透明连接层电连接。
5.如权利要求1至4中任一项所述的半导体装置,其特征在于:
所述氧化物层包含In、Ga和Zn。
6.一种半导体装置的制造方法,其特征在于,包括:
工序(A),准备基板;
工序(B),在所述基板之上形成栅极电极和栅极绝缘层;
工序(C),在所述栅极绝缘层上形成氧化物半导体膜,在所述氧化物半导体膜之上,形成具有使所述氧化物半导体膜中包含的氧化物半导体还原的性质的还原绝缘膜,
利用1块光掩模对所述氧化物半导体膜和所述还原绝缘膜进行图案化,由此形成氧化物半导体层和与所述氧化物半导体层的上表面的一部分接触的还原绝缘层,
所述氧化物半导体层中,与所述还原绝缘层接触的部分被低电阻化而成为导电体区域,没有被低电阻化的部分成为半导体区域;和
工序(D),在所述工序(C)之前或之后,形成与所述半导体区域电连接的源极电极和漏极电极。
7.如权利要求6所述的半导体装置的制造方法,其特征在于:
所述工序(D)在所述工序(C)之后进行,
所述源极电极和漏极电极形成在所述半导体区域之上,
所述漏极电极的一部分形成在所述还原绝缘层之上。
8.如权利要求6所述的半导体装置的制造方法,其特征在于:
所述工序(D)在所述工序(C)之前进行,
所述氧化物半导体层形成在所述源极电极和所述漏极电极之上。
CN201380018493.5A 2012-04-06 2013-04-01 半导体装置及其制造方法 Active CN104205310B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012087023 2012-04-06
JP2012-087023 2012-04-06
PCT/JP2013/059885 WO2013151002A1 (ja) 2012-04-06 2013-04-01 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN104205310A CN104205310A (zh) 2014-12-10
CN104205310B true CN104205310B (zh) 2017-03-01

Family

ID=49300485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380018493.5A Active CN104205310B (zh) 2012-04-06 2013-04-01 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US9035303B2 (zh)
CN (1) CN104205310B (zh)
TW (1) TWI546965B (zh)
WO (1) WO2013151002A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013161738A1 (ja) * 2012-04-23 2013-10-31 シャープ株式会社 半導体装置およびその製造方法
JP2015220387A (ja) * 2014-05-20 2015-12-07 三菱電機株式会社 表示用パネル基板、表示パネル、表示装置、および表示用パネル基板の製造方法
US9989828B2 (en) 2014-08-20 2018-06-05 Sharp Kabushiki Kaisha Semiconductor device and liquid crystal display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794770A (zh) * 2008-12-25 2010-08-04 株式会社半导体能源研究所 显示设备及其制造方法
JP2011091279A (ja) * 2009-10-23 2011-05-06 Canon Inc 薄膜トランジスタの製造方法
CN102194742A (zh) * 2010-03-10 2011-09-21 三星移动显示器株式会社 液晶显示器的阵列基板及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
CN103258857B (zh) * 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2011001822A1 (en) * 2009-07-03 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8481373B2 (en) * 2009-07-24 2013-07-09 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor substrate
JP5500712B2 (ja) 2009-09-02 2014-05-21 株式会社ジャパンディスプレイ 液晶表示パネル
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101623961B1 (ko) * 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2011108374A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US9337213B2 (en) 2012-04-04 2016-05-10 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794770A (zh) * 2008-12-25 2010-08-04 株式会社半导体能源研究所 显示设备及其制造方法
JP2011091279A (ja) * 2009-10-23 2011-05-06 Canon Inc 薄膜トランジスタの製造方法
CN102194742A (zh) * 2010-03-10 2011-09-21 三星移动显示器株式会社 液晶显示器的阵列基板及其制造方法

Also Published As

Publication number Publication date
TW201349507A (zh) 2013-12-01
WO2013151002A1 (ja) 2013-10-10
US20150069381A1 (en) 2015-03-12
TWI546965B (zh) 2016-08-21
US9035303B2 (en) 2015-05-19
CN104205310A (zh) 2014-12-10

Similar Documents

Publication Publication Date Title
CN104170069B (zh) 半导体器件及其制造方法
CN104081507B (zh) 半导体装置及其制造方法
CN104094386B (zh) 半导体装置及其制造方法
CN104508808B (zh) 半导体装置及其制造方法
TWI538210B (zh) 半導體裝置及其製造方法
US20100155721A1 (en) Thin film transistor array substrate and method of fabricating the same
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
TW201117356A (en) Semiconductor device and method for manufacturing the same
CN104285286A (zh) 半导体装置及其制造方法
KR20110125105A (ko) 산화물 박막 트랜지스터 및 그 제조방법
CN108140675A (zh) 半导体装置及其制造方法
CN104620389B (zh) 半导体装置及其制造方法
CN104094409B (zh) 半导体装置及其制造方法
CN104205310B (zh) 半导体装置及其制造方法
CN104247031B (zh) 半导体装置及其制造方法
CN104380474A (zh) 半导体装置及其制造方法
KR20120014380A (ko) 버티컬 산화물 반도체 및 그 제조방법
CN104396019B (zh) 半导体装置及其制造方法
KR20100075059A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant