KR20120014380A - 버티컬 산화물 반도체 및 그 제조방법 - Google Patents

버티컬 산화물 반도체 및 그 제조방법 Download PDF

Info

Publication number
KR20120014380A
KR20120014380A KR1020100076403A KR20100076403A KR20120014380A KR 20120014380 A KR20120014380 A KR 20120014380A KR 1020100076403 A KR1020100076403 A KR 1020100076403A KR 20100076403 A KR20100076403 A KR 20100076403A KR 20120014380 A KR20120014380 A KR 20120014380A
Authority
KR
South Korea
Prior art keywords
electrode
active layer
gate
oxide
data
Prior art date
Application number
KR1020100076403A
Other languages
English (en)
Inventor
김주한
이제훈
임지훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100076403A priority Critical patent/KR20120014380A/ko
Publication of KR20120014380A publication Critical patent/KR20120014380A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

버티컬 산화물 반도체가 제공된다. 버티컬 산화물 반도체는 기판 상에 배치된 데이터 전극, 데이터 전극 상에 배치된 제1 보호막, 제1 보호막 상에 배치된 게이트 전극, 게이트 전극 상에 배치되며, 데이터 전극과 접촉하고, 기판에 수직인 방향으로 형성된 액티브 채널을 포함하는 산화물 액티브층, 및 게이트 전극 상에 배치되며, 산화물 액티브층과 접촉하는 화소 전극을 포함한다.

Description

버티컬 산화물 반도체 및 그 제조방법{Vertical oxide semiconductor and method for fabricating the same}
본 발명은 산화물 반도체에 관한 것이다.
액정 표시 장치(Liquid Crystal Display: LCD)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display: FPD) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
근래에는 이러한 표시 장치의 구동에 이용되는 산화물 반도체에 대한 연구가 활발히 진행되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 구동 특성이 향상된 버티컬 산화물 반도체를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 제조공정이 단순화된 버티컬 산화물 반도체의 제조방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 버티컬 산화물 반도체의 일 태양(aspect)은, 기판 상에 형성된 데이터 전극, 데이터 전극 상에 형성된 제1 보호막, 제1 보호막 상에 형성된 게이트 전극, 게이트 전극 상에 형성되되, 데이터 전극과 접촉되며 형성되고, 기판에 수직인 방향으로 형성된 액티브 채널을 포함하는 산화물 액티브층, 및 게이트 전극 상에 형성되되, 산화물 액티브층과 접촉되며 형성된 화소 전극을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 버티컬 산화물 반도체의 제조방법의 일 태양은, 기판 상에 데이터 전극 및 제1 보호막을 형성하고, 제1 보호막 상에 게이트 전극을 형성하고, 데이터 전극을 노출시키도록 제1 보호막을 패터닝하고, 노출된 데이터 전극 및 게이트 전극 상에 산화물 액티브층 및 제2 보호막을 형성하고, 산화물 액티브층의 적어도 일부가 노출되도록 제2 보호막을 패터닝 하고, 노출된 산화물 액티브층과 접하도록 기판 상에 화소 전극을 형성하는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 버티컬 산화물 반도체의 단면도이다.
도 2는 도 1의 A방향에 내려다본 본 발명의 기술적 사상에 의한 일 실시예에 따른 버티컬 산화물 반도체의 개념도이다.
도 3는 도 1의 A방향에 내려다본 본 발명의 기술적 사상에 의한 일 실시예의 변형 실시예에 따른 버티컬 산화물 반도체의 개념도이다.
도 4 내지 도 6은 본 발명의 기술적 사상에 의한 일 실시예에 따른 버티컬 산화물 반도체의 제조방법을 설명하기 위한 중간단계 도면들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하 도 1 내지 도 3을 참조하여 본 발명의 기술적 사상에 의한 일 실시예 및 그 변형 실시예에 따른 버티칼 산화물 반도체에 대해 설명한다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 버티컬 산화물 반도체의 단면도이고, 도 2는 도 1의 A방향에 내려다본 본 발명의 기술적 사상에 의한 일 실시예에 따른 버티컬 산화물 반도체의 개념도이다. 도 3는 도 1의 A방향에 내려다본 본 발명의 기술적 사상에 의한 일 실시예의 변형 실시예에 따른 버티컬 산화물 반도체의 개념도이다.
먼저, 도 1을 참조하면 버티칼 산화물 반도체는 기판(10), 데이터 전극(22), 제1 보호막(30), 게이트 전극(42, 44), 게이트 절연막(50), 산화물 액티브층(60), 제2 보호막(70) 및 화소 전극(82, 84)을 포함할 수 있다.
기판(10)은 소다석회유리(soda lime glass) 또는 보로 실리케이트 유리 등의 유리 또는 플라스틱 등으로 이루어질 수 있다.
기판(10) 상에는 데이터 신호 발생부(미도시)로부터 데이터 신호를 제공받아 이를 후술할 버티컬 박막트랜지스터에 제공하는 데이터 배선(24)과, 버티컬 박막트랜지스터를 구성하며 데이터 배선(24)으로부터 데이터 신호를 제공받아 이를 화소 전극(82, 84)에 제공하는 데이터 전극(22)이 형성될 수 있다.
이러한 데이터 배선(24) 및 데이터 전극(22)은 알루미늄, 크롬, 몰리브덴, 탄탈륨 및 티타늄 등 중에서 하나 이상의 물질로 구성된 단일막 또는 다층막으로 이루어질 수 있다. 즉, 데이터 배선(24) 및 데이터 전극(22)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
데이터 배선(24) 및 데이터 전극(22) 상에는 제1 보호막(30)이 형성될 수 있다. 이러한 제1 보호막(30)에는 도 1에 도시된 바와 같이 데이터 배선(24)을 외부와 전기적으로 접촉시키는 데이터 컨택(86)을 형성하기 위한 제2 컨택홀(104)이 형성될 수 있고, 후술할 산화물 액티브층(60)을 데이터 전극(22)에 접촉되도록 형성시키기위한 제1 컨택홀(102)이 형성될 수 있다.
이러한 제1 보호막(30)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어질 수 있다. 또한, 제1 보호막(30)은 비록 도시하지는 않았으나 하부 무기막과 상부 유기막의 이중막 구조를 가질 수도 있다.
제1 보호막(30) 상에는 게이트 신호 발생부(미도시)로부터 게이트 신호를 제공받아 이를 버티컬 박막트랜지스터에 제공하는 게이트 배선(46)과, 버티컬 박막트랜지스터를 구성하며 게이트 배선(46)으로부터 게이트 신호를 제공받아 버티컬 박막트랜지스터를 구동하는 게이트 전극(42, 44)이 형성될 수 있다.
여기서 게이트 전극(42, 44)은 전술한 데이터 전극(22) 및 후술할 산화물 액티브층(60)과 함께 버티컬 박막트랜지스터를 구성할 수 있다. 이러한 버티컬 박막트랜지스터의 동작은 후술하도록 한다.
이와 같은 게이트 배선(46) 및 게이트 전극(42, 44)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등의 금속성 재료로 이루어질 수 있다. 또한, 게이트 배선(46) 및 게이트 전극(42, 44)과 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수도 있다.
게이트 배선(46) 및 게이트 전극(42, 44) 상에는 예를 들어 산화 규소(SiOx) 또는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(50)이 형성될 수 있다. 이러한 게이트 절연막(50)에는 도 1에 도시된 바와 같이 게이트 배선(46)을 외부와 전기적으로 접촉시키는 게이트 컨택(88)을 형성하기 위한 제3 컨택홀(106)이 형성될 수 있으며, 전술한 제1 보호막(30)과 마찬가지로 후술할 산화물 액티브층(60)을 데이터 전극(22)에 접촉되도록 형성시키기위한 제1 컨택홀(102)이 형성될 수 있다.
게이트 절연막(50) 상에는 산화물 액티브층(60)이 형성될 수 있다. 이러한 산화물 액티브층(60)은 도 1에 도시된 바와 같이 제1 컨택홀(102)을 통해 데이터 전극(22)과 접촉하며, 화소 전극(82)과 접촉하는 게이트 전극(42) 상부로부터 화소 전극(84)과 접촉하는 게이트 전극(44) 상부까지 연장되어 형성될 수 있다.
여기서, '액티브'란 구동 전류 인가시 전기적 특성을 가지게 되는 활성 물질을 의미하며, 반도체 및 금속 산화물 등을 모두 포함할 수 있다. 본 발명의 기술적 사상에 의한 일 실시예에 따른 산화물 액티브층(60)은 제1 물질을 포함하는 산화물로 이루어질 수 있다. 여기서, 제1 물질은 Zn, In, Sn, Ga, 및 Hf로 이루어진 군으로부터 선택된 어느 하나 이상을 포함할 수 있다. 산화물 액티브층(60)은 이들 제1 물질에 2족 원소, 3족 원소, 12족 원소, 14족 원소, 또는 15족 원소를 도핑 또는 합금한 것일 수 있다. 구체적으로 산화물 액티브층(60)은 제1 물질의 산화물, 예를 들어 InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, GaZnSnO, GaInZnO, HfInZnO, 및 ZnO로 이루어진 군으로부터 선택된 어느 하나의 물질로 이루어지거나, 상술한 원소들을 도핑 또는 합금한 것일 수 있다.
한편, 산화물 액티브층(60)은 그 명칭에 불구하고 질화물을 더 포함할 수 있으며, 산화물을 제외한 제1 물질의 질화물만으로 이루어진 소위 질화물 액티브층 패턴일 수 있다. 이러한 질화물 액티브층 패턴은 예를 들어 GaN일 수 있다.
이러한 산화물 액티브층(60)은 수소화 비정질 규소에 비하여 전하의 유효 이동도(effective mobility)가 2 내지 100배 정도 크고, 온/오프 전류비가 105 내지 108 의 값을 가짐으로써 뛰어난 반도체 특성을 가질 수 있다. 또한, 산화물 액티브층(60)은 비정질 상태이지만 높은 전하의 유효 이동도를 가지고 있고, 기존 비정질 규소의 제조 공정을 거의 그대로 적용할 수 있어 제조 공정상 유리할 수 있다.
산화물 액티브층(60) 상에는 제2 보호막(70)이 형성될 수 있다. 이러한 제2 보호막(70)은 도 1에 도시된 바와 같이 산화물 액티브층(60)의 양단을 노출시키도록 형성될 수 있다. 이와 같은 제2 보호막(70)은 앞서 설명한 제1 보호막(30)과 실질적으로 동일한 물질로 이루어질 수 있다.
제2 보호막(70) 상에는 화소 전극(82, 84)이 형성될 수 있다. 이러한 화소 전극(82, 84)은 도 1에 도시된 바와 같이 제2 보호막(70) 및 게이트 절연막(50) 상에 형성되되, 노출된 산화물 액티브층(60)과 접촉하도록 형성될 수 있다. 이와 같은 화소 전극(82, 84)은 ITO 또는 IZO 등의 투명 도전체 또는 알루미늄 등의 반사성 도전체로 이루어질 수 있다.
앞서 설명한 게이트 전극(42, 44), 산화물 액티브층(60), 화소 전극(82, 84)은 데이터 전극(22)을 기준으로 대칭되게 형성될 수 있다. 구체적으로, 도 1에 도시된 바와 같이 게이트 전극(42, 44) 및 화소 전극(82, 84)은 데이터 전극(22)을 중심으로 서로 마주보며 형성될 수 있고, 산화물 액티브층(60)은 데이터 전극(22)을 중심으로 양 단이 화소 전극(82, 84)에 접촉되도록 형성될 수 있다. 도 2를 참조하면, 이러한 게이트 전극(42, 44), 산화물 액티브층(60), 화소 전극(82, 84)은 데이터 전극(22)을 중심으로 원형으로 형성된 것일 수 있다. 그리고, 이와 같은 데이터 전극(22), 게이트 전극(42, 44), 산화물 액티브층(60) 및 화소 전극(82, 84)은 원형 버티컬 박막트랜지스터를 구성할 수 있다.
한편, 도 2에는 데이터 전극(22)을 중심으로 원형으로 형성된 게이트 전극(42, 44), 산화물 액티브층(60)이 도시되어 있으나 본 발명이 이에 제한되는 것은 아니다. 본 발명의 기술적 사상에 의한 일 실시예의 변형 실시예에 따른 버티컬 산화물 반도체는 도 3에 도시된 바와 같이, 데이터 전극(22)을 중심으로 사각형으로 형성된 게이트 전극(42, 44), 산화물 액티브층(60)을 포함할 수도 있다.
다시 도 1을 참조하면, 데이터 전극(22), 게이트 전극(42, 44), 산화물 액티브층(60) 및 화소 전극(82, 84)은 버티컬 박막트랜지스터를 구성할 수 있다. 구체적으로 게이트 전극(42, 44)은 게이트 신호 발생부(미도시)로부터 게이트 신호를 제공받아 데이터 신호가 인가된 데이터 전극(22)이 인가된 데이터 신호를 화소 전극(82, 84)에 전달하는 것을 제어할 수 있다. 한편, 데이터 신호가 인가된 화소 전극(82, 84)은 공통 전극(미도시)과 함께 전계를 생성함으로써 화소 전극(82, 84)과 공통 전극(미도시) 사이에 개재된 액정층(미도시)의 액정 분자들을 회전시킬 수 있다.
이와 같은 구동 원리에 의해 산화물 액티브층(60)의 액티브 채널(C)은 도 1에 도시된 바와 같이 기판(10)에 수직인 방향으로 형성될 수 있다. 이와 같이 기판(10)에 수직 방향으로 형성된 액티브 채널(C)은 다음과 같은 장점을 가질 수 있다.
첫째, 기판(10)에 수평 방향으로 형성된 액티브 채널에 비해 짧은 길이의 채널 형성이 가능할 수 있다. 먼저, 기판(10)에 수평 방향으로 형성된 액티브 채널 길이의 경우 사진공정(photolithography)에 의해 형성되는 것이 일반적이기 때문에, 노광기의 해상도에 많은 영향을 받게 된다. 그런데 노광기의 해상도는 그 미세화에 한계가 있으므로 예를 들어, 3㎛ 이하의 채널 길이를 갖는 액티브 채널을 형성하기는 힘든 실정이다.
하지만, 본 발명과 같이 기판(10)에 수직 방향으로 형성된 액티브 채널(C)을 형성하면, 이러한 노광기의 해상도에 제한받지 않고 짧은 길이(L)의 채널 형성이 가능하다. 즉, 본 발명에서는 액티브 채널(C)의 길이(L)를 게이트 전극(42, 44)의 두께(T)로 조절이 가능(액티브 채널(C)의 길이(L)가 게이트 전극(42, 44)의 두께(T)에 비례)하므로, 수천Å(예를 들어, 8,000Å)의 채널 길이(L)를 갖는 액티브 채널(C)도 구현이 가능하다.
둘째, 일반적으로 게이트 전극(42, 44)의 두께(T)가 증가할수록 저저항이 구현되어 캐리어의 이동도가 높은 박막트랜지스터의 구현이 가능하다. 그런데, 게이트 전극(42, 44)이 데이터 전극(22) 하부에 형성되는 바텀 게이트(bottom gate) 형식의 박막트랜지스터라면 게이트 전극(42, 44)의 두께가 증가할수록 게이트 절연막(50)의 스텝 커버리지(step coverage)가 불량해져 양산에 어려움이 발생한다. 하지만, 본 발명과 같이 게이트 전극(42, 44)이 데이터 전극(22) 상부에 형성된 탑 게이트(top gate) 형식이라면 게이트 전극(42, 44)을 보다 두껍게 형성할 수 있어, 이동도가 높은 박막트랜지스터의 구현이 가능하다.
셋째, 상기 장점들에도 불구하고 게이트 두께(T)가 너무 두꺼워져 액티브 채널 길이(L)가 지나치게 증가되면, 캐리어의 이동도가 낮아질 수 있다. 이 때, 본 발명의 기술적 사상에 의한 일 실시예에 따른 버티컬 박막트랜지스터는 채널 폭(도 2의 W - 산화물 액티브층(60)의 둘레 길이)을 조절함으로써 원하는 캐리어 이동도를 얻을 수 있게 된다.
다음 도 1 및 도 4 내지 도 6을 참조하여 본 발명의 기술적 사상에 의한 일 실시예에 따른 버티컬 산화물 반도체의 제조방법을 설명한다.
도 4 내지 도 6은 본 발명의 기술적 사상에 의한 일 실시예에 따른 버티컬 산화물 반도체의 제조방법을 설명하기 위한 중간단계 도면들이다. 이하에서는 앞서 본 발명의 기술적 사상에 의한 일 실시예에 따른 버티컬 산화물 반도체를 설명하면서 설명한 사항에 대해서는 중복된 설명을 생략하도록 한다. 도면에서 동일 참조번호는 동일 구성요소를 지칭한다.
먼저 도 4를 참조하면, 기판(10) 상에 데이터 전극(22) 및 제1 보호막(30)을 형성한다. 구체적으로, 기판(10) 상에 데이터 배선용 금속막(미도시)을 적층한 후, 이를 패터닝하여 데이터 전극(22) 및 데이터 배선(24)을 형성하고, 그 상부에 제1 보호막(30)을 형성할 수 있다.
여기서 데이터 전극(22) 및 데이터 배선(24)을 포함하는 데이터 배선용 금속막(미도시)를 형성하기 위해 스퍼터링(sputtering)법을 이용할 수 있다. 스퍼터링은 200℃ 이하의 저온 공정에서 수행할 수 있으며, 이러한 저온의 스퍼터링 방식으로 데이터 배선용 금속막(미도시)을 형성함으로써 예를 들어 소다석회유리로 이루어진 기판(10)의 열화를 방지할 수 있다. 이어서, 이들 도전막을 습식 식각 또는 건식 식각하여 패터닝한다. 습식 식각의 경우, 인산, 질산, 초산 등의 식각액을 사용할 수 있다.
이어서, 기판(10), 데이터 전극(22) 및 데이터 배선(24) 상에 제1 보호막(30)을 예를 들어, 플라즈마 강화 화학 기상 증착법(Plasma Enhanced CVD, PECVD) 또는 리액티브 스퍼터링(reactive sputtering)을 이용하여 증착할 수 있다. 즉, 플라즈마 강화 화학 기상 증착법(Plasma Enhanced CVD, PECVD)을 이용하여 질화 규소(SiNx), 산화 규소(SiOx), 산질화규소(SiON), 및 SiOC 등으로 이루어진 제1 보호막(30)을 형성할 수도 있고, 리액티브 스퍼터링(reactive sputtering)을 이용하여 질화 규소(SiNx), 산화 규소(SiOx), 및 산질화규소(SiON)로 이루어진 제1 보호막(30)을 형성할 수도 있다. 리액티브 스퍼터링 시 N2, O2, 또는 이들의 혼합물을 반응 가스로 이용할 수 있으며, 예를 들어 Ar과 같은 불활성 기체를 혼합 가스로 이용할 수 있다.
다음 도 5를 참조하면, 제1 보호막(30) 상에 게이트 전극(42, 44) 및 게이트 배선(46)을 형성하고, 게이트 전극(42, 44) 및 게이트 배선(46) 상에 게이트 절연막(50)을 형성한다. 구체적으로 제1 보호막(30) 상에 게이트 배선용 금속막(미도시)을 증착하고, 이를 패터닝하여 게이트 전극(42, 44) 및 게이트 배선(46)을 형성하고, 그 상부에 게이트 절연막(50)을 형성할 수 있다. 이러한 공정은 앞서 설명한 데이터 전극(22) 및 데이터 배선(24)을 형성하고 그 상부에 제1 보호막(30)을 형성하는 공정과 실질적으로 동일한 공정을 통해 수행될 수 있다.
다음 도 6을 참조하면, 데이터 전극(22) 및 데이터 배선(24)을 노출시키도록 제1 보호막(30)을 패터닝하여 제1 컨택홀(102) 및 제2 컨택홀(104)을 형성할 수 있다. 또한, 게이트 배선(46)을 노출시키도록 게이트 절연막(50)을 패터닝하여 제3 컨택홀(106)을 형성할 수 있다.
다시 도 6을 참조하면, 노출된 데이터 전극(22) 및 게이트 절연막(50) 상에 산화물 액티브층(60) 및 제2 보호막(70)을 형성한다. 이 때, 산화물 액티브층(60)은 노출된 데이터 전극(22)에 접촉되도록 형성한다. 그리고 산화물 액티브층(60)과 제2 보호막(70)을 동시에 패터닝한다. 이 때, 노광 슬릿 조절과 식각비를 이용하여 도 1에 도시된 바와 같이 산화물 액티브층(60)의 양단이 노출되도록 산화물 액티브층(60) 및 제2 보호막(70)을 패터닝 한다.
다음, 기판(10) 상에 화소 전극(82, 84), 데이터 컨택(86) 및 게이트 컨택(88)을 형성한다. 구체적으로 기판(10) 상에 예를 들어 ITO, IZO 등과 같은 투명 도전체(미도시) 또는 반사성 도전체(미도시)를 증착하고 이를 패터닝하여 도 1에 도시된 바와 같이 화소 전극(82, 84), 데이터 컨택(86) 및 게이트 컨택(88)을 형성할 수 있다.
이와 같은 본 발명의 기술적 사상에 의한 일 실시예에 따른 버티컬 산화물 반도체의 제조방법의 경우 노출된 데이터 전극(22)상에 산화물 액티브층(60)이 형성되기 때문에, 산화물 액티브층(60) 상에 데이터 전극(22)이 형성될 때에 비해, 수소 플라즈마 처리 공정이 생략될 수 있다. 따라서, 보다 단순화된 제조공정으로 박막트랜지스터를 제조할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 기판 22: 데이터 전극
24: 데이터 배선 30: 제1 보호막
42, 44: 게이트 전극 46: 게이트 배선
50: 게이트 절연막 60: 산화물 액티브층
70: 제2 보호막 82, 84: 화소 전극
86: 데이터 컨택 88: 게이트 컨택
102, 104, 106: 컨택홀

Claims (11)

  1. 기판 상에 배치된 데이터 전극;
    상기 데이터 전극 상에 배치된 제1 보호막;
    상기 제1 보호막 상에 배치된 게이트 전극;
    상기 게이트 전극 상에 배치되며, 상기 데이터 전극과 접촉하고, 상기 기판에 수직인 방향으로 형성된 액티브 채널을 포함하는 산화물 액티브층; 및
    상기 게이트 전극 상에 배치되며, 상기 산화물 액티브층과 접촉하는 화소 전극을 포함하는 버티컬 산화물 반도체.
  2. 제 1항에 있어서,
    상기 액티브 채널의 채널 길이는 상기 게이트 전극의 두께가 증가할 수록 길어지는 버티컬 산화물 반도체.
  3. 제 2항에 있어서,
    상기 액티브 채널의 채널 길이는 3㎛ 이하인 버티컬 산화물 반도체.
  4. 제 3항에 있어서,
    상기 액티브 채널의 채널 길이는 0.8 내지 3㎛ 인 버티컬 산화물 반도체.
  5. 제 1항에 있어서,
    상기 게이트 전극, 화소 전극 및 산화물 액티브층은 상기 데이터 전극을 기준으로 대칭되게 배치된 버티컬 산화물 반도체.
  6. 제 5항에 있어서,
    상기 게이트 전극, 화소 전극 및 산화물 액티브층은 상기 데이터 전극을 중심으로 원형으로 배치된 버티컬 산화물 반도체.
  7. 제 1항에 있어서,
    상기 제1 보호막은 상기 데이터 전극을 노출시키도록 배치된 버티컬 산화물 반도체.
  8. 기판 상에 데이터 전극 및 제1 보호막을 형성하고,
    상기 제1 보호막 상에 게이트 전극을 형성하고,
    상기 데이터 전극을 노출시키도록 제1 보호막을 패터닝하고,
    상기 노출된 데이터 전극 및 게이트 전극 상에 산화물 액티브층 및 제2 보호막을 형성하고,
    상기 산화물 액티브층의 적어도 일부가 노출되도록 상기 제2 보호막을 패터닝 하고,
    상기 노출된 산화물 액티브층과 접하도록 상기 기판 상에 화소 전극을 형성하는 것을 포함하는 버티컬 산화물 반도체의 제조방법.
  9. 제 8항에 있어서,
    상기 산화물 액티브층은 상기 기판에 수직인 방향으로 형성된 액티브 채널을 포함하는 버티컬 산화물 반도체의 제조방법.
  10. 제 8항에 있어서,
    상기 게이트 전극, 화소 전극 및 산화물 액티브층은 상기 데이터 전극을 기준으로 대칭되게 형성된 버티컬 산화물 반도체의 제조방법.
  11. 제 10항에 있어서,
    상기 게이트 전극, 화소 전극 및 산화물 액티브층은 상기 데이터 전극을 중심으로 원형으로 형성된 버티컬 산화물 반도체의 제조방법.
KR1020100076403A 2010-08-09 2010-08-09 버티컬 산화물 반도체 및 그 제조방법 KR20120014380A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100076403A KR20120014380A (ko) 2010-08-09 2010-08-09 버티컬 산화물 반도체 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100076403A KR20120014380A (ko) 2010-08-09 2010-08-09 버티컬 산화물 반도체 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20120014380A true KR20120014380A (ko) 2012-02-17

Family

ID=45837449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100076403A KR20120014380A (ko) 2010-08-09 2010-08-09 버티컬 산화물 반도체 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20120014380A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2667404A1 (en) * 2012-03-30 2013-11-27 Boe Technology Group Co. Ltd. Manufacturing method for transistor, transistor, array substrate and display device
US9831350B2 (en) 2015-01-12 2017-11-28 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same
US11832486B2 (en) 2021-09-14 2023-11-28 Electronics And Telecommunications Research Institute Semiconductor device, display panel, and display device including the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2667404A1 (en) * 2012-03-30 2013-11-27 Boe Technology Group Co. Ltd. Manufacturing method for transistor, transistor, array substrate and display device
EP2667404A4 (en) * 2012-03-30 2015-02-18 Boe Technology Group Co Ltd METHOD FOR MANUFACTURING TRANSISTOR, TRANSISTOR, NETWORK SUBSTRATE, AND DISPLAY DEVICE
JP2015517206A (ja) * 2012-03-30 2015-06-18 京東方科技集團股▲ふん▼有限公司 トランジスタの製造方法、トランジスタ、アレイ基板及び表示装置
US9831350B2 (en) 2015-01-12 2017-11-28 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same
US11832486B2 (en) 2021-09-14 2023-11-28 Electronics And Telecommunications Research Institute Semiconductor device, display panel, and display device including the same

Similar Documents

Publication Publication Date Title
KR101489652B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101542840B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR101681483B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101412761B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US8263977B2 (en) TFT substrate and TFT substrate manufacturing method
JP5099739B2 (ja) 薄膜トランジスタ及びその製法
KR101340514B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20130107155A1 (en) Array substrate, manufacturing method thereof, liquid crystal panel, and display device
US8853699B2 (en) Thin film transistor and method of forming the same
US20130234124A1 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
TWI538210B (zh) 半導體裝置及其製造方法
JP2016519847A (ja) 薄膜トランジスタ及びその製造方法、アレイ基板、並びにディスプレイ
KR20100070081A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US9831350B2 (en) Thin film transistor and method of manufacturing the same
US8067768B2 (en) Thin-film transistor display panel including an oxide active layer and a nitrogen oxide passivation layer, and method of fabricating the same
KR20120075048A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20140064040A (ko) 표시 기판 및 이의 제조 방법
KR101903565B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
WO2015032135A1 (zh) 阻挡层及其制备方法、薄膜晶体管、阵列基板
KR20120014380A (ko) 버티컬 산화물 반도체 및 그 제조방법
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN104205310B (zh) 半导体装置及其制造方法
KR20120014748A (ko) 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination