JP5099739B2 - 薄膜トランジスタ及びその製法 - Google Patents
薄膜トランジスタ及びその製法 Download PDFInfo
- Publication number
- JP5099739B2 JP5099739B2 JP2006279181A JP2006279181A JP5099739B2 JP 5099739 B2 JP5099739 B2 JP 5099739B2 JP 2006279181 A JP2006279181 A JP 2006279181A JP 2006279181 A JP2006279181 A JP 2006279181A JP 5099739 B2 JP5099739 B2 JP 5099739B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- pair
- source
- drain electrodes
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Dram (AREA)
Description
本発明は、薄膜トランジスタ及びその製法に係り、より詳しくは、酸化亜鉛を主成分とする酸化物半導体薄膜層を活性層に有する薄膜トランジスタ及びその製法に関する。
酸化亜鉛が優れた半導体(活性層)の性質を示すことは古くから知られており、近年、薄膜トランジスタ、発光デバイス、透明導電膜等の半導体素子への電子デバイス応用を目指し、研究開発が活発化している。
中でも、酸化亜鉛を主成分とする酸化物半導体薄膜層を用いた薄膜トランジスタ（以下、ＴＦＴと略すこともある）は、従来液晶ディスプレイに主に用いられているアモルファスシリコン(a−Si：H)を半導体薄膜層として用いたアモルファスシリコンＴＦＴに比較して電子移動度が大きく、優れたＴＦＴ特性を有し、また、室温付近の低温でも結晶薄膜が得られ、高い移動度が期待できる等の利点もあり、積極的な開発が進められている。
また、薄膜トランジスタにおいて、酸化物半導体薄膜層の結晶性は、薄膜トランジスタの特性（リーク電流や電流律速等）や信頼性に大きな影響を与えるものである。従って、薄膜トランジスタの高性能化ならびに高信頼性化を図るため、酸化物半導体薄膜層の結晶性を向上させることが望まれている。
このような現状に鑑み、酸化物半導体薄膜層の結晶性を良好なものとするために、酸化物半導体薄膜層を下地膜上に形成することが示されている。当該下地膜としては、酸化珪素等が挙げられる（下記特許文献１及び２参照）。
しかしながら、酸化物半導体薄膜層を下地膜上に形成するにあたり、種々の問題が生じる。
当該問題を、図６に示す薄膜トランジスタ３００を用いて具体的に説明する。
薄膜トランジスタ３００は基板１０１上に、下地膜１０３、一対のソース・ドレイン電極１０４、酸化物半導体薄膜層１０５、ゲート絶縁膜１０６、ゲート電極１０７を積層した構造を有している。
薄膜トランジスタ３００のような構造では、例えば、一対のソース・ドレイン電極に、酸化亜鉛に対してドナーとなる不純物をドーピングして低抵抗化した酸化亜鉛を用いる場合、酸化物半導体薄膜層をパターニングするためにエッチング処理を行うと、一対のソース・ドレイン電極１０４までエッチングしてしまうので、薄膜トランジスタ３００のような構造を有することができない。つまり、一対のソース・ドレイン電極１０４に酸化亜鉛を使用することができず、一対のソース・ドレイン電極１０４の材料の選択肢を低下させてしまうといった問題が生じる。つまり、一対のソース・ドレイン電極１０４に使用できる物質が限られてくる。
薄膜トランジスタ３００は基板１０１上に、下地膜１０３、一対のソース・ドレイン電極１０４、酸化物半導体薄膜層１０５、ゲート絶縁膜１０６、ゲート電極１０７を積層した構造を有している。
薄膜トランジスタ３００のような構造では、例えば、一対のソース・ドレイン電極に、酸化亜鉛に対してドナーとなる不純物をドーピングして低抵抗化した酸化亜鉛を用いる場合、酸化物半導体薄膜層をパターニングするためにエッチング処理を行うと、一対のソース・ドレイン電極１０４までエッチングしてしまうので、薄膜トランジスタ３００のような構造を有することができない。つまり、一対のソース・ドレイン電極１０４に酸化亜鉛を使用することができず、一対のソース・ドレイン電極１０４の材料の選択肢を低下させてしまうといった問題が生じる。つまり、一対のソース・ドレイン電極１０４に使用できる物質が限られてくる。
このような場合でも、一対のソース・ドレイン電極１０４として、金属等を用いることができる。しかしながら、金属等を用いた場合、以下の問題が生じる。
図６で示す如く、薄膜トランジスタ３００では、酸化物半導体薄膜層１０５に、下地膜１０３上の部分（中央部１５１と称す）と、一対のソース・ドレイン電極１０４上の部分（接触部１５２と称す）が存在する構造となる。
一対のソース・ドレイン電極１０４に金属等を用いた場合、酸化物半導体薄膜層１０５との結晶構造ならびに格子定数の不整合により、一対のソース・ドレイン電極１０４上の一対の接触部１５２の結晶性が良好なものとならない。
つまり、酸化物半導体薄膜層１０５において、下地膜上の中央部１５１では、酸化物半導体薄膜層の結晶性は良好となるが、一対のソース・ドレイン電極上の一対の接触部１５２では、良好な結晶性を得ることが困難である。
一対のソース・ドレイン電極１０４に金属等を用いた場合、酸化物半導体薄膜層１０５との結晶構造ならびに格子定数の不整合により、一対のソース・ドレイン電極１０４上の一対の接触部１５２の結晶性が良好なものとならない。
つまり、酸化物半導体薄膜層１０５において、下地膜上の中央部１５１では、酸化物半導体薄膜層の結晶性は良好となるが、一対のソース・ドレイン電極上の一対の接触部１５２では、良好な結晶性を得ることが困難である。
ここで、チャネル１０５ａは、酸化物半導体薄膜層１０５のゲート電極１０７直下に形成される。このとき、チャネル１０５ａの両端が一対のソース・ドレイン電極１０４の内側端より内側にある場合、一対のソース・ドレイン電極１０７からチャネル１０５ａまでの領域は寄生抵抗成分として働くため、ＴＦＴの駆動電流を減少させる。従って、良好なＴＦＴ特性を得るには、チャネル１０５ａの両端が一対のソース・ドレイン電極１０４の内側端と揃った位置、若しくは当該内側端より外側の位置にある必要がある。実際はマスク合わせ精度の関係等で、チャネル１０５ａの両端が一対のソース・ドレイン電極１０４の内側端より外側の位置となり、そのため、一対のソース・ドレイン電極１０５とオーバーラップする範囲（図中Ａ）を備えることとなる。
この場合、ＴＦＴ３００のような構造では、一対のソース・ドレイン電極１０４上の結晶性の良好でない一対の接触部１５２の上部にチャネル１０５ａを形成せざるを得ない。
この場合、ＴＦＴ３００のような構造では、一対のソース・ドレイン電極１０４上の結晶性の良好でない一対の接触部１５２の上部にチャネル１０５ａを形成せざるを得ない。
このように、チャネル１０５ａの両端が、結晶性の良好でない一対の接触部１５２に形成されることにより、一対の接触部に電流が流れることとなり、リーク電流が増大し、電流駆動能力が低下するといった問題が生じる。
また、結晶性の悪い一対の接触部１５２と結晶性の良好な中央部１５１の境界面では、結晶性の違いにより、電流律速が生じるといった問題も生じる。
また、結晶性の悪い一対の接触部１５２と結晶性の良好な中央部１５１の境界面では、結晶性の違いにより、電流律速が生じるといった問題も生じる。
また、一対のソース・ドレイン電極１０４の選択性を低下させない方法として、リフトオフ加工により酸化物半導体薄膜層１０３を形成する方法が挙げられる。
リフトオフ加工とは、エッチング不可能な薄膜のパターニングするときに用いられる方法であり、目的とするパターンの逆パターンを、基板上にフォトレジストで形成し、目的薄膜（酸化物半導体薄膜層）を成膜後、不要部分をフォトレジストと共に除去し目的とするパターンを残す方法である。
しかしながら、リフトオフ加工は、フォトレジストを逆パターンで形成し、フォトレジスト上に形成した薄膜をエッチングではなく剥離により除去する加工法であるため、剥離した薄膜が基板上に再付着することにより製造歩留まりを低下させる懸念が大きく、量産性に優れた手法とはいえない。
リフトオフ加工とは、エッチング不可能な薄膜のパターニングするときに用いられる方法であり、目的とするパターンの逆パターンを、基板上にフォトレジストで形成し、目的薄膜（酸化物半導体薄膜層）を成膜後、不要部分をフォトレジストと共に除去し目的とするパターンを残す方法である。
しかしながら、リフトオフ加工は、フォトレジストを逆パターンで形成し、フォトレジスト上に形成した薄膜をエッチングではなく剥離により除去する加工法であるため、剥離した薄膜が基板上に再付着することにより製造歩留まりを低下させる懸念が大きく、量産性に優れた手法とはいえない。
本発明は上記問題に鑑みてなされたものであり、リフトオフ加工を用いる必要なく、且つ、一対のソース・ドレイン電極の材料選択性を抑制しない構造を有する薄膜トランジスタ及びその製法を提供することを解決課題とする。
また、一対のソース・ドレイン電極上の酸化物半導体薄膜層の結晶性を良好にし、リーク電流の増大、電流駆動能力の低下、電流律速を抑制した、高いＴＦＴ特性を有する薄膜トランジスタ及びその製法を提供することも解決課題とする。
また、一対のソース・ドレイン電極上の酸化物半導体薄膜層の結晶性を良好にし、リーク電流の増大、電流駆動能力の低下、電流律速を抑制した、高いＴＦＴ特性を有する薄膜トランジスタ及びその製法を提供することも解決課題とする。
請求項１に係る発明は、基板上に間隙を有して形成される一対のソース・ドレイン電極と、チャネルとして形成される酸化亜鉛を主成分とする酸化物半導体薄膜層と、該酸化物半導体薄膜層が形成される下地膜を有する薄膜トランジスタであって、前記下地膜が、該一対のソース・ドレイン電極上で、且つ、該一対のソース・ドレイン電極夫々における上側表面の一部の領域を被覆しないように形成され、前記酸化物半導体薄膜層が該下地膜上に形成され、且つ該一対のソース・ドレイン電極における該一部の領域と接し、
前記一対のソース・ドレイン電極における前記一部の領域の配向と、該酸化物半導体薄膜層の配向が、同一方向に優先配向されていることを特徴とする薄膜トランジスタに関する。
前記一対のソース・ドレイン電極における前記一部の領域の配向と、該酸化物半導体薄膜層の配向が、同一方向に優先配向されていることを特徴とする薄膜トランジスタに関する。
請求項２に係る発明は、基板上に間隙を有して形成される一対のソース・ドレイン電極と、チャネルとして形成される酸化亜鉛を主成分とする酸化物半導体薄膜層と、該酸化物半導体薄膜層が形成される下地膜を有する薄膜トランジスタであって、前記下地膜が、該一対のソース・ドレイン電極上で、且つ、該一対のソース・ドレイン電極夫々における上側表面の一部の領域を被覆しないように形成され、前記酸化物半導体薄膜層が該下地膜上に形成され、且つ該一対のソース・ドレイン電極における該一部の領域と接し、前記一対のソース・ドレイン電極において、少なくとも前記一部の領域が、酸化亜鉛に対してドナーとなる不純物がドーピングされた酸化亜鉛からなることを特徴とする薄膜トランジスタに関する。
請求項３に係る発明は、前記酸化亜鉛に対してドナーとなるイオンが、Ｌｉ、Ｎａ、Ｎ、Ｃ、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｍｇ、Ｂｅのうちいずれか1種以上であることを特徴とする請求項２記載の薄膜トランジスタに関する。
請求項４に係る発明は、基板上に間隙を有して形成される一対のソース・ドレイン電極と、チャネルとして形成される酸化亜鉛を主成分とする酸化物半導体薄膜層と、該酸化物半導体薄膜層が形成される下地膜を有する薄膜トランジスタであって、前記下地膜が、該一対のソース・ドレイン電極上で、且つ、該一対のソース・ドレイン電極夫々における上側表面の一部の領域を被覆しないように形成され、前記酸化物半導体薄膜層が該下地膜上に形成され、且つ該一対のソース・ドレイン電極における該一部の領域と接し、前記酸化物半導体薄膜層及び前記一対のソース・ドレイン電極における前記一部の領域が、前記基板に対して垂直方向に（００２）優先配向を有する酸化亜鉛を主成分とし、該一部の領域の（００２）結晶面の格子面間隔ｄ００２が、該酸化物半導体薄膜層の（００２）結晶面の格子面間隔ｄ００２より小さいことを特徴とする薄膜トランジスタに関する。
請求項５に係る発明は、前記酸化物半導体薄膜層の（００２）結晶面の格子面間隔ｄ００２が２．６１９Å以上であり、前記一対のソース・ドレイン電極における前記一部の領域の（００２）結晶面の格子面間隔ｄ００２が、２．６０５Å以下であることを特徴とする請求項４記載の薄膜トランジスタに関する。
請求項６に係る発明は、前記酸化物半導体薄膜層の（００２）結晶面の格子面間隔ｄ００２が２．６２５Å以上であり、前記一対のソース・ドレイン電極における前記一部の領域の（００２）結晶面の格子面間隔ｄ００２が、２．６１９Å以下であることを特徴とする請求項４記載の薄膜トランジスタに関する。
請求項７に係る発明は、前記一対のソース・ドレイン電極における前記一部の領域の（００２）結晶面の格子面間隔ｄ００２が、２．６０５Å以下であることを特徴とする請求項６記載の薄膜トランジスタに関する。
請求項８に係る発明は、前記一対のソース・ドレイン電極が、少なくとも前記一部の領域を酸化亜鉛により被覆されたインジウムスズ酸化物からなることを特徴とする請求項２乃至７いずれか記載の薄膜トランジスタに関する。
請求項９に係る発明は、前記下地膜が酸化珪素を主成分とすることを特徴とする請求項１乃至８いずれか記載の薄膜トランジスタに関する。
請求項１０に係る発明は、前記基板が少なくとも上側表面が酸化珪素を主成分とする基板保護膜により被覆されており、前記一対のソース・ドレイン電極が該基板保護膜上に形成されていることを特徴とする請求項１乃至９いずれか記載の薄膜トランジスタに関する。
請求項１１に係る発明は、請求項１乃至１０いずれか記載の薄膜トランジスタの製法であって、基板上に一対のソース・ドレイン電極を間隙を有して形成し、該一対のソース・ドレイン電極上に前記下地膜を形成し、該下地膜を開口して、該一対のソース・ドレイン電極夫々における上側表面の一部の領域を露出させ、該下地膜上に、酸化物半導体薄膜層を該一対のソース・ドレイン電極における該一部の領域と接して形成することを特徴とする薄膜トランジスタの製法に関する。
請求項１に係る発明によれば、下地膜が、一対のソース・ドレイン電極上で、且つ、一対のソース・ドレイン電極夫々における上側表面の一部の領域を被覆しないように形成され、酸化物半導体薄膜層が下地膜上に形成され、且つ該一対のソース・ドレイン電極における該一部の領域と接していることにより、リフトオフ加工を用いる必要なく、一対のソース・ドレイン電極と酸化物半導体薄膜とのエッチング選択性を向上させることができ、一対のソース・ドレイン電極の材料選択肢を拡大することができる。
請求項１に係る発明によれば、一対のソース・ドレイン電極における一部の領域の配向と、酸化物半導体薄膜層の配向が、同一方向に優先配向することにより、一対のソース・ドレイン電極上の酸化物半導体薄膜層の結晶性を向上させることができる。それにより、リーク電流の抑制された、電流駆動能力に優れた薄膜トランジスタを得ることができる。
請求項２に係る発明は、一対のソース・ドレイン電極において、少なくとも下地膜により被覆されずに形成された上側表面の一部の領域が、酸化亜鉛に対してドナーとなる不純物がドーピングされた酸化亜鉛からなることにより、一対のソース・ドレイン電極上の酸化物半導体薄膜層の結晶性を向上させることができると同時に、ソース・ドレイン電極と酸化物半導体薄膜層との接触抵抗を低減することができる。それにより、リーク電流の抑制された、電流駆動能力に優れた薄膜トランジスタを得ることができる。
請求項３に係る発明は、酸化亜鉛に対してドナーとなるイオンが、Ｌｉ、Ｎａ、Ｎ、Ｃ、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｍｇ、Ｂｅのうちいずれか1種以上であることにより、一対のソース・ドレイン電極を効果的に低抵抗化することができる。それにより、ソース・ドレイン電極と酸化物半導体薄膜層との接触抵抗がさらに低減された、電流駆動能力に優れた薄膜トランジスタを得ることができる。
請求項４に係る発明によれば、酸化物半導体薄膜層及び一対のソース・ドレイン電極における少なくとも下地膜により被覆されずに形成された上側表面の一部の領域が、基板に対して垂直方向に（００２）優先配向を有する酸化亜鉛を主成分とすることにより、一対のソース・ドレイン電極上の酸化物半導体薄膜層の結晶性を良好なものとすることができ、リーク電流の抑制された、電流駆動能力に優れた薄膜トランジスタを得ることができる。
加えて、一対のソース・ドレイン電極及び酸化物半導体薄膜層に不純物をドーピングしない酸化亜鉛を用いた場合、酸化物半導体薄膜層と一対のソース・ドレイン電極を同一の装置で成膜することができる。そのため、別途装置を用いることなく低抵抗化した酸化亜鉛を一対のソース・ドレイン電極に用いることができる。
また、一対のソース・ドレイン電極の少なくとも下地膜により被覆されずに形成された上側表面の一部の領域の（００２）結晶面の格子面間隔ｄ００２が、酸化物半導体薄膜層の（００２）結晶面の格子面間隔ｄ００２より小さいことにより、一対のソース・ドレイン電極の耐熱性が酸化物半導体薄膜層の耐熱性より低くなる。そのため、製造工程中の熱処理により、酸化物半導体薄膜層を高抵抗に維持した状態で、一対のソース・ドレイン電極の抵抗のみを選択的に低くすることができる。
加えて、一対のソース・ドレイン電極及び酸化物半導体薄膜層に不純物をドーピングしない酸化亜鉛を用いた場合、酸化物半導体薄膜層と一対のソース・ドレイン電極を同一の装置で成膜することができる。そのため、別途装置を用いることなく低抵抗化した酸化亜鉛を一対のソース・ドレイン電極に用いることができる。
また、一対のソース・ドレイン電極の少なくとも下地膜により被覆されずに形成された上側表面の一部の領域の（００２）結晶面の格子面間隔ｄ００２が、酸化物半導体薄膜層の（００２）結晶面の格子面間隔ｄ００２より小さいことにより、一対のソース・ドレイン電極の耐熱性が酸化物半導体薄膜層の耐熱性より低くなる。そのため、製造工程中の熱処理により、酸化物半導体薄膜層を高抵抗に維持した状態で、一対のソース・ドレイン電極の抵抗のみを選択的に低くすることができる。
請求項５に係る発明によれば、酸化物半導体薄膜層の（００２）結晶面の格子面間隔ｄ００２が２．６１９Å以上であることにより、酸化物半導体薄膜層の耐熱性が向上する。
そのため、酸化物半導体薄膜層において、熱処理による欠陥の発生が抑制でき、低抵抗化を防ぐことができる。それにより、リーク電流の抑制された薄膜トランジスタとなる。
また、一対のソース・ドレイン電極における下地膜により被覆されずに形成された上側表面の一部の領域の（００２）結晶面の格子面間隔ｄ００２が、２．６０５Å以下であることにより、一対のソース・ドレイン電極を製造工程中の熱処理により、容易に、且つ選択的に低抵抗化することができる。
そのため、酸化物半導体薄膜層において、熱処理による欠陥の発生が抑制でき、低抵抗化を防ぐことができる。それにより、リーク電流の抑制された薄膜トランジスタとなる。
また、一対のソース・ドレイン電極における下地膜により被覆されずに形成された上側表面の一部の領域の（００２）結晶面の格子面間隔ｄ００２が、２．６０５Å以下であることにより、一対のソース・ドレイン電極を製造工程中の熱処理により、容易に、且つ選択的に低抵抗化することができる。
請求項６に係る発明によれば、酸化物半導体薄膜層の（００２）結晶面の格子面間隔ｄ００２が２．６２５Å以上であることにより、酸化物半導体薄膜層の耐熱性をより高いものとすることができる。そのため、より高い熱履歴を酸化物半導体薄膜層が受けたとしても、酸化物半導体薄膜層の低抵抗化を抑えることができ、リーク電流の抑制された薄膜トランジスタとなる。
また、一対のソース・ドレイン電極における下地膜により被覆されずに形成された上側表面の一部の領域の（００２）結晶面の格子面間隔ｄ００２が、２．６１９Å以下であることにより、耐熱性を十分に低くすることができる。そのため、製造工程中の熱処理により、酸化物半導体薄膜層を高抵抗に維持した状態で、一対のソース・ドレイン電極の抵抗を選択的に低減することができる。
また、一対のソース・ドレイン電極における下地膜により被覆されずに形成された上側表面の一部の領域の（００２）結晶面の格子面間隔ｄ００２が、２．６１９Å以下であることにより、耐熱性を十分に低くすることができる。そのため、製造工程中の熱処理により、酸化物半導体薄膜層を高抵抗に維持した状態で、一対のソース・ドレイン電極の抵抗を選択的に低減することができる。
請求項７に係る発明によれば、一対のソース・ドレイン電極における下地膜により被覆されないように形成された上側表面の一部の領域の（００２）結晶面の格子面間隔ｄ００２が、２．６０５Å以下であることにより、より容易に、一対のソース・ドレイン電極の抵抗を選択的に低減することができる。
請求項８に係る発明によれば、一対のソース・ドレイン電極が少なくとも下地膜により被覆されないように形成された上側表面の一部の領域を酸化亜鉛により被覆されたインジウムスズ酸化物からなることにより、一対のソース・ドレイン電極上の酸化物半導体薄膜層の結晶を良好に保ち、且つ、一対のソース・ドレイン電極と酸化物半導体薄膜層との接触抵抗を低減した状態で、配線抵抗の低い一対のソース・ドレイン電極を得ることができる。
請求項９に係る発明によれば、下地膜が酸化珪素を主成分とすることにより、下地膜上の酸化物半導体薄膜層の結晶性を良好なものとすることができる。
この時、一対のソース・ドレイン電極の少なくとも下地膜により被覆されずに形成された上側表面の一部の領域を酸化亜鉛とすることで、ＴＦＴのチャネルが形成される酸化物半導体薄膜層の全範囲を結晶性の良好なものとすることができる。これにより、リーク電流の増大や電流律速を抑制することができる。
この時、一対のソース・ドレイン電極の少なくとも下地膜により被覆されずに形成された上側表面の一部の領域を酸化亜鉛とすることで、ＴＦＴのチャネルが形成される酸化物半導体薄膜層の全範囲を結晶性の良好なものとすることができる。これにより、リーク電流の増大や電流律速を抑制することができる。
請求項１０に係る発明によれば、基板が少なくとも上側表面が酸化珪素を主成分とする基板保護膜により被覆されていることにより、基板から不純物が薄膜トランジスタに拡散することを防ぐことができる。
また、一対のソース・ドレイン電極が該基板保護膜上に形成されていることにより、一対のソース・ドレイン電極が酸化亜鉛からなる場合、一対のソース・ドレイン電極の結晶性を良好なものとすることができる。それにより、一対のソース・ドレイン電極上の酸化物半導体薄膜層の結晶性をさらに向上させることができる。
また、一対のソース・ドレイン電極が該基板保護膜上に形成されていることにより、一対のソース・ドレイン電極が酸化亜鉛からなる場合、一対のソース・ドレイン電極の結晶性を良好なものとすることができる。それにより、一対のソース・ドレイン電極上の酸化物半導体薄膜層の結晶性をさらに向上させることができる。
請求項１１に係る発明によれば、請求項１乃至１０いずれか記載の薄膜トランジスタの製法であって、基板上に一対のソース・ドレイン電極を間隙を有して形成し、一対のソース・ドレイン電極上に下地膜を形成し、下地膜を開口して、一対のソース・ドレイン電極夫々における上側表面の一部の領域を露出させ、下地膜上に、酸化物半導体薄膜層を一対のソース・ドレイン電極の該一部の領域と接して形成することにより、リフトオフ加工を行わず、一対のソース・ドレイン電極の選択性を向上させることができる。
以下、図面を参照しながら、本発明の薄膜トランジスタの実施例について説明する。なお、本発明は下記実施例に何ら限定されるものではない。
また、明細書中では、酸化亜鉛の配向性を（００２）優先配向というようにミラー指数で表しているが、これを六方晶用指数で表すと（０００２）優先配向となる。
また、明細書中では、酸化亜鉛の配向性を（００２）優先配向というようにミラー指数で表しているが、これを六方晶用指数で表すと（０００２）優先配向となる。
図１は、本発明に係る薄膜トランジスタの実施例を示す断面図である。
図１に示す薄膜トランジスタ１００は、基板１上より順に、基板保護膜２、一対のソース・ドレイン電極４、下地膜３、酸化物半導体薄膜層５、ゲート絶縁膜６、ゲート電極７を積層した構造である。
図１に示す薄膜トランジスタ１００は、基板１上より順に、基板保護膜２、一対のソース・ドレイン電極４、下地膜３、酸化物半導体薄膜層５、ゲート絶縁膜６、ゲート電極７を積層した構造である。
薄膜トランジスタ１００は、図１に示す通り、ガラス（ＳｉＯ２とＡｌ２Ｏ３を主成分とする無アルカリガラス）からなる基板１上に形成されている。
そして、基板１上は酸化珪素を主成分とする基板保護膜２が形成されている。なお、基板保護膜２には、酸化珪素のみからなる薄膜の他、酸化珪素と酸窒化珪素が混在してなる薄膜等も含まれる。
基板保護膜２は、基板１から不純物が薄膜トランジスタに拡散することを防ぐ役割を果たすものである。
そして、基板１上は酸化珪素を主成分とする基板保護膜２が形成されている。なお、基板保護膜２には、酸化珪素のみからなる薄膜の他、酸化珪素と酸窒化珪素が混在してなる薄膜等も含まれる。
基板保護膜２は、基板１から不純物が薄膜トランジスタに拡散することを防ぐ役割を果たすものである。
一対のソース・ドレイン電極４は、基板保護膜２上に間隙を有して形成されている。
下地膜３は、基板保護膜２、一対のソース・ドレイン電極４上に、一対のソース・ドレイン電極夫々における上側表面の一部の領域４ａを被覆しないように形成されている。領域４ａは、酸化物半導体薄膜層と接触する領域であるので、接触領域４ａと称す。
そして、酸化物半導体薄膜層５は、一対のソース・ドレイン電極上に形成されており、酸化亜鉛を主成分とする酸化物半導体から形成されている。ここで、酸化亜鉛を主成分とする酸化物半導体とは、真性酸化亜鉛のほか、Ｌｉ、Ｎａ、Ｎ、Ｃ等のｐ型ドーパントおよびＢ、Ａｌ、Ｇａ、Ｉｎ等のｎ型ドーパントがドーピングされた酸化亜鉛およびＭｇ、Ｂｅ等がドーピングされた酸化亜鉛を含む。
酸化物半導体薄膜層５は、下地膜３上に形成されているため、酸化物半導体薄膜層５をエッチングによりパターニングする際、下地膜３がストッパーの役割を果たす。そのため、一対のソース・ドレイン電極４が酸化物半導体薄膜層５とともにエッチングされることがなく、一対のソース・ドレイン電極４とのエッチング選択性を向上させることができる。それにより、一対のソース・ドレイン電極の材料選択肢を拡大することができる。
以下、一対のソース・ドレイン電極４、下地膜３、酸化物半導体薄膜層５について説明する。なお、説明の便宜上、酸化物半導体薄膜層５を、下地膜３上に形成される中央部５１と、一対のソース・ドレイン電極の接触領域４ａ上に形成される一対の接触部５２に分けて説明する。
下地膜３は、基板保護膜２、一対のソース・ドレイン電極４上に、一対のソース・ドレイン電極夫々における上側表面の一部の領域４ａを被覆しないように形成されている。領域４ａは、酸化物半導体薄膜層と接触する領域であるので、接触領域４ａと称す。
そして、酸化物半導体薄膜層５は、一対のソース・ドレイン電極上に形成されており、酸化亜鉛を主成分とする酸化物半導体から形成されている。ここで、酸化亜鉛を主成分とする酸化物半導体とは、真性酸化亜鉛のほか、Ｌｉ、Ｎａ、Ｎ、Ｃ等のｐ型ドーパントおよびＢ、Ａｌ、Ｇａ、Ｉｎ等のｎ型ドーパントがドーピングされた酸化亜鉛およびＭｇ、Ｂｅ等がドーピングされた酸化亜鉛を含む。
酸化物半導体薄膜層５は、下地膜３上に形成されているため、酸化物半導体薄膜層５をエッチングによりパターニングする際、下地膜３がストッパーの役割を果たす。そのため、一対のソース・ドレイン電極４が酸化物半導体薄膜層５とともにエッチングされることがなく、一対のソース・ドレイン電極４とのエッチング選択性を向上させることができる。それにより、一対のソース・ドレイン電極の材料選択肢を拡大することができる。
以下、一対のソース・ドレイン電極４、下地膜３、酸化物半導体薄膜層５について説明する。なお、説明の便宜上、酸化物半導体薄膜層５を、下地膜３上に形成される中央部５１と、一対のソース・ドレイン電極の接触領域４ａ上に形成される一対の接触部５２に分けて説明する。
一対のソース・ドレイン電極４では、少なくとも一対の接触領域４ａの配向が、酸化物半導体薄膜層５の配向と同一方向の優先配向を有することが好ましい。優先配向が同一方向であることにより、一対の接触領域４ａ上に酸化物半導体薄膜層５（接触部５２）を成膜する際、格子定数の不整合が少なく、酸化物半導体薄膜層５を良好な結晶性を有した状態で成膜することができる。
加えて、一対のソース・ドレイン電極４と酸化物半導体薄膜層５との接触抵抗を低減させることができる。それにより、電流駆動能力の優れた薄膜トランジスタ１００を得ることができる。
加えて、一対のソース・ドレイン電極４と酸化物半導体薄膜層５との接触抵抗を低減させることができる。それにより、電流駆動能力の優れた薄膜トランジスタ１００を得ることができる。
一対の接触領域４ａに用いられる、酸化物半導体薄膜層５と同一方向の優先配向を有する物質としては、酸化亜鉛に対してドナーとなる不純物がドーピングされることで低抵抗化した酸化亜鉛を挙げることができる。
一対の接触領域４ａ及びその上に形成される酸化物半導体薄膜層（接触部５２）は、両方とも酸化亜鉛を主成分とするため、同一方向の優先配向を有することとなる。その結果、格子定数の不整合が極めて少なくなり、一対の接触部５２は成膜初期から良好な結晶性を示すこととなる。そして、成膜初期の結晶性は、酸化物半導体薄膜層自体の特性にも影響を与え、一対の接触部５２全体が良好な結晶性を示す。
一対の接触領域４ａ及びその上に形成される酸化物半導体薄膜層（接触部５２）は、両方とも酸化亜鉛を主成分とするため、同一方向の優先配向を有することとなる。その結果、格子定数の不整合が極めて少なくなり、一対の接触部５２は成膜初期から良好な結晶性を示すこととなる。そして、成膜初期の結晶性は、酸化物半導体薄膜層自体の特性にも影響を与え、一対の接触部５２全体が良好な結晶性を示す。
この時、一対のソース・ドレイン電極４において、接触領域４ａ上表面だけでなく、接触領域４ａの下側の領域全体が酸化亜鉛に対してドナーとなるイオンがドーピングされることで低抵抗化した酸化亜鉛であるとき、一対のソース・ドレイン電極４が酸化珪素を主成分とする基板保護膜２上に形成されているので、良好な結晶性を示し、それにより、一対のソース・ドレイン電極４上の一対の接触部５２の結晶性もさらに良好なものとなる。
なお、本実施例の基板保護膜２は酸化珪素を主成分とする薄膜であるが、少なくとも上表面が酸化珪素であれば、酸化亜鉛からなる一対のソース・ドレイン電極の結晶性を良好なものとすることができる。そのため、例えば、基板保護膜２として、窒化珪素膜上に酸化珪素膜を積層した二層構造の積層体を用いることもできる。それにより、基板１からの不純物の拡散をより効果的に防ぐことができる。
なお、本実施例の基板保護膜２は酸化珪素を主成分とする薄膜であるが、少なくとも上表面が酸化珪素であれば、酸化亜鉛からなる一対のソース・ドレイン電極の結晶性を良好なものとすることができる。そのため、例えば、基板保護膜２として、窒化珪素膜上に酸化珪素膜を積層した二層構造の積層体を用いることもできる。それにより、基板１からの不純物の拡散をより効果的に防ぐことができる。
酸化亜鉛に対してドナーとなる不純物としては、Ｌｉ、Ｎａ、Ｎ、Ｃ等のｐ型ドーパント、Ｂ、Ａｌ、Ｇａ、Ｉｎ等のｎ型ドーパント又はＭｇ、Ｂｅ等を挙げることができる。これらのイオンをドーピングすることにより、一対のソース・ドレイン電極を効果的に低抵抗化することができる。
なお、一対のソース・ドレイン電極４は、ＩＴＯや金属の一部（少なくとも接触領域４ａ）を、酸化亜鉛に対してドナーとなる不純物がドーピングされることで低抵抗化した酸化亜鉛により被覆したものでもよい。これにより、低い配線抵抗を有した状態で、一対の接触部５２の結晶性を良好なものとすることができる。
なお、一対のソース・ドレイン電極４は、ＩＴＯや金属の一部（少なくとも接触領域４ａ）を、酸化亜鉛に対してドナーとなる不純物がドーピングされることで低抵抗化した酸化亜鉛により被覆したものでもよい。これにより、低い配線抵抗を有した状態で、一対の接触部５２の結晶性を良好なものとすることができる。
下地膜３としては、酸化珪素を主成分とする薄膜が挙げられる。これにより、下地膜３上の酸化物半導体薄膜層５（中央部５１）の結晶性が良好となる。詳しくは、後の試験例で述べる。なお、酸化珪素を主成分とする薄膜とは、酸化珪素のみからなる薄膜の他、酸化珪素と酸窒化珪素が混在してなる薄膜等も含まれる。酸窒化珪素が混在していたとしても、酸化物半導体薄膜層５の結晶性を良好にするという効果は十分に奏するからである。但し、酸化珪素のみからなる薄膜の方が酸化物半導体薄膜層５の結晶性は良好となる。
下地膜３としては、他にも、Ａｌ２Ｏ３，ＴａＯｘ，ＨｆＯｘ，ＨｆＳｉＯｘ等を挙げることができる。これらを下地膜３に用いた場合でも、良好な酸化物半導体薄膜層５（中央部５１）を得ることができる。
下地膜３としては、他にも、Ａｌ２Ｏ３，ＴａＯｘ，ＨｆＯｘ，ＨｆＳｉＯｘ等を挙げることができる。これらを下地膜３に用いた場合でも、良好な酸化物半導体薄膜層５（中央部５１）を得ることができる。
一対のソース・ドレイン電極４の少なくとも上側表面が酸化亜鉛に対してドナーとなる不純物がドーピングされた酸化亜鉛とし、下地膜３を酸化珪素とした場合、上述のように、中央部５１及び一対の接触部５２が共に良好な結晶性を示す。このとき、薄膜トランジスタ１００の特性に大きく左右するチャネル５ａは、ゲート電極７の直下で、且つ酸化物半導体薄膜層の上部の領域（厚さ１０ｎｍ程度）に形成される。
ここで、一対のソース・ドレイン電極４は、ゲート電極７とオーバーラップする必要があるため、チャネル５ａは、中央部５１及び一対の接触部５２に亘って形成されることとなる。
一対のソース・ドレイン電極４が酸化亜鉛に対してドナーとなるイオンがドーピングされた酸化亜鉛である時、中央部５１及び一対の接触部５２が共に結晶性が良いため、チャネル５ａが中央部５１及び一対の接触部５２に亘って形成されることとなっても、結晶性の良好でない範囲を電流が流れることがないため、電流駆動能力に優れ、且つリーク電流の抑制された薄膜トランジスタとなる。
ここで、一対のソース・ドレイン電極４は、ゲート電極７とオーバーラップする必要があるため、チャネル５ａは、中央部５１及び一対の接触部５２に亘って形成されることとなる。
一対のソース・ドレイン電極４が酸化亜鉛に対してドナーとなるイオンがドーピングされた酸化亜鉛である時、中央部５１及び一対の接触部５２が共に結晶性が良いため、チャネル５ａが中央部５１及び一対の接触部５２に亘って形成されることとなっても、結晶性の良好でない範囲を電流が流れることがないため、電流駆動能力に優れ、且つリーク電流の抑制された薄膜トランジスタとなる。
また、中央部５１及び一対の接触部５２が共に良好な結晶性を有するということは、換言すると、中央部５１の結晶性と一対の接触部５２の結晶性の差が非常に小さいということでもある。そのため、中央部５１と一対の接触部５２の境界面での電流律速を抑えることができる。
また、本願発明者らは、基板に対して垂直方向に（００２）優先配向した酸化亜鉛の（００２）結晶面の格子面間隔ｄ００２（以下単に格子面間隔ｄ００２と称す）が大きくなるほど、酸化亜鉛の耐熱性が向上するといった特性を発見した（特願２００６−１５５１８８参照）。当該特性を利用して、酸化物半導体薄膜層５及び一対のソース・ドレイン電極４の接触領域４ａに（００２）優先配向を有する酸化亜鉛を用い、且つ、一対の接触領域４ａに酸化物半導体薄膜層５の格子面間隔ｄ００２より小さい酸化亜鉛を用いることができる。これにより、少なくとも一対の接触領域４ａの酸化亜鉛は、酸化物半導体薄膜層５より耐熱性が低くなり、製造工程に於ける熱処理等により、酸化物半導体薄膜層５を高抵抗に維持した状態で、少なくとも一対の接触領域４ａの酸化亜鉛の抵抗を選択的に低くすることができる。
具体的には、酸化物半導体薄膜層５の格子面間隔ｄ００２は２．６１９Å以上であり、一対の接触領域４ａの格子面間隔ｄ００２が２．６０５Å以下であることが好ましい。酸化物半導体薄膜層５の格子面間隔ｄ００２が２．６１９Å以上であることにより、酸化物半導体薄膜層の耐熱性が向上し、ゲート絶縁膜６の成膜工程等の熱処理の影響を少なくすることができる。つまり、酸化物半導体薄膜層５中で浅い不純物準位を形成する欠陥の発生を抑制することができ、酸化物半導体薄膜層５の低抵抗化を防ぐことができる。これにより、薄膜トランジスタ１００のリーク電流を抑えることができる。
一方、少なくとも一対の接触領域４ａの格子面間隔ｄ００２が２．６０５Å以下であることにより、一対のソース・ドレイン電極の耐熱性を十分に低くすることができる。そのため、薄膜トランジスタの製造工程の熱処理等により、酸化物半導体薄膜層５を高抵抗に維持した状態で、一対のソース・ドレイン電極４の配線抵抗を低くすることができる。
具体的には、酸化物半導体薄膜層５の格子面間隔ｄ００２は２．６１９Å以上であり、一対の接触領域４ａの格子面間隔ｄ００２が２．６０５Å以下であることが好ましい。酸化物半導体薄膜層５の格子面間隔ｄ００２が２．６１９Å以上であることにより、酸化物半導体薄膜層の耐熱性が向上し、ゲート絶縁膜６の成膜工程等の熱処理の影響を少なくすることができる。つまり、酸化物半導体薄膜層５中で浅い不純物準位を形成する欠陥の発生を抑制することができ、酸化物半導体薄膜層５の低抵抗化を防ぐことができる。これにより、薄膜トランジスタ１００のリーク電流を抑えることができる。
一方、少なくとも一対の接触領域４ａの格子面間隔ｄ００２が２．６０５Å以下であることにより、一対のソース・ドレイン電極の耐熱性を十分に低くすることができる。そのため、薄膜トランジスタの製造工程の熱処理等により、酸化物半導体薄膜層５を高抵抗に維持した状態で、一対のソース・ドレイン電極４の配線抵抗を低くすることができる。
また、酸化物半導体薄膜層５の格子面間隔ｄ００２が、２．６２５Å以上であることがさらに好ましい。酸化物半導体薄膜層５の格子面間隔ｄ００２が２．６２５Å以上であることにより、酸化物半導体薄膜層の耐熱性がさらに向上するので、より高い熱履歴を受けても酸化物半導体薄膜層５の低抵抗化を防ぐことができ、リーク電流をさらに抑制することができるからである。
この時、少なくとも一対の接触領域４ａの格子面間隔ｄ００２は、２．６１９Å以下であることが好ましい。これにより、一対のソース・ドレイン電極の耐熱性を低くすることができ、配線抵抗の低い一対のソース・ドレイン電極４を得ることができるからである。
また、酸化物半導体薄膜層５の格子面間隔ｄ００２が２．６２５Å以上であるとき、少なくとも一対の接触領域４ａの格子面間隔ｄ００２は２．６０９Å以下であることがさらに好ましい。これにより、一対のソース・ドレイン電極４の耐熱性がより低くなり、その結果、配線抵抗を容易に低くすることができるからである。
この時、少なくとも一対の接触領域４ａの格子面間隔ｄ００２は、２．６１９Å以下であることが好ましい。これにより、一対のソース・ドレイン電極の耐熱性を低くすることができ、配線抵抗の低い一対のソース・ドレイン電極４を得ることができるからである。
また、酸化物半導体薄膜層５の格子面間隔ｄ００２が２．６２５Å以上であるとき、少なくとも一対の接触領域４ａの格子面間隔ｄ００２は２．６０９Å以下であることがさらに好ましい。これにより、一対のソース・ドレイン電極４の耐熱性がより低くなり、その結果、配線抵抗を容易に低くすることができるからである。
加えて、酸化物半導体薄膜層５及び一対の接触領域４ａに格子面間隔ｄ００２の異なる酸化亜鉛を用いることにより、酸化物半導体薄膜層５及び一対の接触領域４ａを同一のターゲット、換言すると、同一の装置を用いて、成膜条件を変更することにより成膜することができる。そのため、一対の接触領域４ａを設けるために、別途装置を用意する必要がなくなるといった効果も奏する。
さらに、この場合、酸化物半導体薄膜層５及び一対の接触領域４ａが共に（００２）優先配向を有する酸化亜鉛であるため、一対のソース・ドレイン電極４に酸化亜鉛に対してドナーとなる不純物をドーピングした酸化亜鉛を用いた場合と同様に、一対の接触部５２を良好な結晶性とすることができる。
なお、格子面間隔ｄ００２が酸化物半導体薄膜層より小さい、酸化亜鉛にドナーとなる不純物をドーピングしたものを少なくとも一対の接触領域４ａに用いてもよい。
また、本発明には、一対の接触領域４ａだけでなく、一対のソース・ドレイン電極の全体に酸化物半導体薄膜層５の格子面間隔ｄ００２より小さい酸化亜鉛を用いることも当然含まれる。
なお、格子面間隔ｄ００２が酸化物半導体薄膜層より小さい、酸化亜鉛にドナーとなる不純物をドーピングしたものを少なくとも一対の接触領域４ａに用いてもよい。
また、本発明には、一対の接触領域４ａだけでなく、一対のソース・ドレイン電極の全体に酸化物半導体薄膜層５の格子面間隔ｄ００２より小さい酸化亜鉛を用いることも当然含まれる。
なお、一対の接触領域４ａを含む一対のソース・ドレイン電極４全体を、金属やＩＴＯ等としてもよい。
ゲート絶縁膜６は、酸化物半導体薄膜層５の上表面及び側面を被覆するように形成されている。
ゲート絶縁膜６は、酸化珪素膜、酸窒化珪素膜、窒化珪素膜又は窒化珪素に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される。
ゲート絶縁膜４は、例えばプラズマ化学気相成長（ＰＣＶＤ)法により形成される。
ゲート絶縁膜６は、酸化珪素膜、酸窒化珪素膜、窒化珪素膜又は窒化珪素に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される。
ゲート絶縁膜４は、例えばプラズマ化学気相成長（ＰＣＶＤ)法により形成される。
ゲート電極７は、ゲート絶縁膜６上に形成されている。このゲート電極７は、薄膜トランジスタに印加するゲート電圧により酸化物半導体薄膜層５中の電子密度を制御する役割を果たすものである。
ゲート電極７はＣｒ、Ｔｉに例示される金属膜からなる。
ゲート電極７はＣｒ、Ｔｉに例示される金属膜からなる。
次いで、本実施例に係る薄膜トランジスタ１００の製法について図２を用いて、以下説明する。
まず、図２（ａ）に示す如く、ガラスからなる基板１上全面に酸化珪素を主成分とする基板保護膜２、一対のソース・ドレイン電極４を形成する。
一対のソース・ドレイン電極４としては、金属、インジウムスズ酸化物（ＩＴＯ）、酸化亜鉛に対してドナーとなる不純物がドーピングされることで低抵抗化した酸化亜鉛、若しくは、金属等の少なくとも接触領域４ａに相当する部分を低抵抗化した酸化亜鉛で被覆したもの等が挙げられる。
一対のソース・ドレイン電極４としては、金属、インジウムスズ酸化物（ＩＴＯ）、酸化亜鉛に対してドナーとなる不純物がドーピングされることで低抵抗化した酸化亜鉛、若しくは、金属等の少なくとも接触領域４ａに相当する部分を低抵抗化した酸化亜鉛で被覆したもの等が挙げられる。
また、一対のソース・ドレイン電極４の少なくとも接触領域４ａに相当する部分に、酸化物半導体薄膜層５より格子面間隔ｄ００２が小さい酸化亜鉛を用いることもできる。この場合、格子面間隔ｄ００２は成膜圧力及び原料ガスの流量比により調整することができる。
酸化物半導体薄膜層５及び一対の接触領域４ａの成膜方法としては、例えば、原料ガスとしてアルゴンと酸素の混合ガスを用いて、高周波マグネトロンスパッタリング法により行うことが例示できる。この時、成膜圧力を低くする、若しくはＡｒ／Ｏ２流量比の減少させることによって、格子面間隔ｄ００２を大きくすることができる。
つまり、酸化物半導体薄膜層５の成膜条件を、一対の接触領域４ａの成膜条件に比して、成膜圧力を低くするか、若しくはＡｒ／Ｏ２流量比を減少させて成膜することで、一対の接触領域４ａの格子面間隔ｄ００２を酸化物半導体薄膜層５より小さくすることができる。詳しくは、後の試験例２で述べる。
酸化物半導体薄膜層５及び一対の接触領域４ａの成膜方法としては、例えば、原料ガスとしてアルゴンと酸素の混合ガスを用いて、高周波マグネトロンスパッタリング法により行うことが例示できる。この時、成膜圧力を低くする、若しくはＡｒ／Ｏ２流量比の減少させることによって、格子面間隔ｄ００２を大きくすることができる。
つまり、酸化物半導体薄膜層５の成膜条件を、一対の接触領域４ａの成膜条件に比して、成膜圧力を低くするか、若しくはＡｒ／Ｏ２流量比を減少させて成膜することで、一対の接触領域４ａの格子面間隔ｄ００２を酸化物半導体薄膜層５より小さくすることができる。詳しくは、後の試験例２で述べる。
一対の接触領域４ａの格子面間隔ｄ００２が酸化物半導体薄膜層５より小さいことにより、一対の接触領域４ａより酸化物半導体薄膜層５の耐熱性が高くなる。そのため、ゲート絶縁膜６成膜時の熱履歴等により、酸化物半導体薄膜層５を高抵抗に維持した状態で、一対のソース・ドレイン電極を低抵抗化することができる。
次いで、図２（ｂ）に示す如く、基板保護膜２、一対のソース・ドレイン電極４上に、酸化珪素を主成分をする下地膜３を形成する。
その後、図２（ｃ）に示す如く、一対のソース・ドレイン電極４夫々の上の接触領域４ａを露出させるように、下地膜３をフォトリソグラフィ等で開口する。
そして、下地膜３上及び下地膜３の開口部から露出された一対の接触領域４ａ上に、酸化物半導体薄膜層５を接触領域４ａと接続するように形成する。
そして、下地膜３上及び下地膜３の開口部から露出された一対の接触領域４ａ上に、酸化物半導体薄膜層５を接触領域４ａと接続するように形成する。
次いで、図２（ｄ）に示す如く、一対のソース・ドレイン電極４の間隙にチャネルを形成するように、酸化亜鉛を主成分とする酸化物半導体薄膜層５、好適には真性酸化亜鉛を、例えば５０〜１００ｎｍ程度の膜厚で形成する。
この時、酸化物半導体薄膜層５は、下地膜３上に成膜される中央部５１と、一対のソース・ドレイン電極４上に成膜される一対の接触部５２からなる。そして、中央部５１は下地膜３に依存し、一対のソース・ドレイン領域５２は一対の接触部に依存する。
例えば、下地膜３が酸化珪素等のとき、下地膜３上の中央部５１は良好な結晶性を示す。また、少なくとも一対のソース・ドレイン電極４の接触領域４ａが、酸化物半導体薄膜層５と同一方向の優先配向を有するとき、一対のソース・ドレイン電極４上の一対の接触部５２も良好な結晶性を示す。
つまり、酸化物半導体薄膜層５の結晶性がすべての範囲（中央部５１、一対の接触部５２）において良好な結晶性を示す。そのため、優れたＴＦＴ特性を有する薄膜トランジスタとなる。
例えば、下地膜３が酸化珪素等のとき、下地膜３上の中央部５１は良好な結晶性を示す。また、少なくとも一対のソース・ドレイン電極４の接触領域４ａが、酸化物半導体薄膜層５と同一方向の優先配向を有するとき、一対のソース・ドレイン電極４上の一対の接触部５２も良好な結晶性を示す。
つまり、酸化物半導体薄膜層５の結晶性がすべての範囲（中央部５１、一対の接触部５２）において良好な結晶性を示す。そのため、優れたＴＦＴ特性を有する薄膜トランジスタとなる。
その後、図２（ｅ）に示す如く、エッチング処理により酸化物半導体薄膜層をパターニングする。このとき、酸化物半導体薄膜層５は下地膜３上に成膜されているため、下地膜３がエッチング処理におけるストッパーの役割を果たす。そのため、一対のソース・ドレイン電極４に酸化亜鉛を用いたとしても、酸化物半導体薄膜層のパターニング時に、一対のソース・ドレイン電極４をエッチングしてしまうことがない。つまり、一対のソース・ドレイン電極に用いることのできる物質が制限されず、電極材料の選択性を向上させることができる。
また、リフトオフ加工に比して、微細化が可能で、且つ量産性に優れるフォトリソグラフィ工程により、容易に薄膜トランジスタを作成することができる。
また、リフトオフ加工に比して、微細化が可能で、且つ量産性に優れるフォトリソグラフィ工程により、容易に薄膜トランジスタを作成することができる。
その後、酸化物半導体薄膜層５上全面にゲート絶縁膜６を形成する。
一対のソース・ドレイン電極４として、酸化物半導体薄膜層５より、格子面間隔ｄ００２が小さい酸化亜鉛を用いる場合、夫々の格子面間隔ｄ００２の値を考慮して、酸化物半導体薄膜層５を高抵抗に維持した状態で、一対のソース・ドレイン電極４を低抵抗化することができる温度等の条件でゲート絶縁膜６を形成すれば良い。
一対のソース・ドレイン電極４として、酸化物半導体薄膜層５より、格子面間隔ｄ００２が小さい酸化亜鉛を用いる場合、夫々の格子面間隔ｄ００２の値を考慮して、酸化物半導体薄膜層５を高抵抗に維持した状態で、一対のソース・ドレイン電極４を低抵抗化することができる温度等の条件でゲート絶縁膜６を形成すれば良い。
最後に、ゲート絶縁膜６上にゲート電極７を形成し、薄膜トランジスタ１００が完成する（図１参照）。
なお、薄膜トランジスタ１００を外部に接続して利用する場合、ゲート絶縁膜６に一対のソース・ドレイン電極４と通じるコンタクトホールをフォトリソグラフィ等により設けて、例えば、表示電極等と接続することにより利用することができる。
なお、薄膜トランジスタ１００を外部に接続して利用する場合、ゲート絶縁膜６に一対のソース・ドレイン電極４と通じるコンタクトホールをフォトリソグラフィ等により設けて、例えば、表示電極等と接続することにより利用することができる。
上記第一実施例に係る薄膜トランジスタはトップゲート型の構造を有しているが、ボトムゲート型の構造の薄膜トランジスタも本発明に当然含まれる。
例えば、図３に示すような第二実施例に係る薄膜トランジスタ２００が挙げられる。
以下、図３を用いて、薄膜トランジスタ２００について説明する。なお、薄膜トランジスタ２００において、第一実施例に係る薄膜トランジスタ１００と同様の構成には、同じ符号を付しており、説明は省略する。
例えば、図３に示すような第二実施例に係る薄膜トランジスタ２００が挙げられる。
以下、図３を用いて、薄膜トランジスタ２００について説明する。なお、薄膜トランジスタ２００において、第一実施例に係る薄膜トランジスタ１００と同様の構成には、同じ符号を付しており、説明は省略する。
薄膜トランジスタ２００は、図３で示す如く、基板１上にゲート電極７、ゲート絶縁膜６、一対のソース・ドレイン電極４、下地膜３、酸化物半導体薄膜層５、オーバーコート絶縁膜８を積層した構造である。
基板1上には、ゲート電極７、ゲート絶縁膜６が順に形成されている。
ゲート絶縁膜６としては、酸化珪素膜、酸窒化珪素膜、窒化珪素膜等、絶縁性の高い物質が好ましい。ゲート絶縁膜６の絶縁性が高いことで良好な電気特性を有する薄膜トランジスタとなるからである。
そして、ゲート絶縁膜６上には、一対のソース・ドレイン電極４が間隙を有して形成されている。
ゲート絶縁膜６としては、酸化珪素膜、酸窒化珪素膜、窒化珪素膜等、絶縁性の高い物質が好ましい。ゲート絶縁膜６の絶縁性が高いことで良好な電気特性を有する薄膜トランジスタとなるからである。
そして、ゲート絶縁膜６上には、一対のソース・ドレイン電極４が間隙を有して形成されている。
下地膜３は、一対のソース・ドレイン電極４上に、一対のソース・ドレイン電極における接触領域４ａを被覆しないように形成される。ボトムゲート構造の場合、下地膜３はゲート絶縁膜の一部としても機能する。また、接触領域４ａは、一対のソース・ドレイン電極４及びゲート絶縁膜６上に下地膜３を成膜した後、フォトリソグラフィ等で開口することで形成することができる。
酸化物半導体薄膜層５は、下地膜３上に、一対のソース・ドレイン電極４の接触領域４ａと接触するように形成されている。
酸化物半導体薄膜層５は、下地膜３上に形成されているため、酸化物半導体薄膜層をエッチングしてパターニングする際、下地膜がストッパーの役割を果たす。そのため、一対のソース・ドレイン電極４が酸化物半導体薄膜層５とともにエッチングされることがなく、一対のソース・ドレイン電極４とのエッチング選択性を向上させることができる。
酸化物半導体薄膜層５は、下地膜３上に形成されているため、酸化物半導体薄膜層をエッチングしてパターニングする際、下地膜がストッパーの役割を果たす。そのため、一対のソース・ドレイン電極４が酸化物半導体薄膜層５とともにエッチングされることがなく、一対のソース・ドレイン電極４とのエッチング選択性を向上させることができる。
一対のソース・ドレイン電極４としては、少なくとも接触領域４ａに酸化物半導体薄膜層と同一方向の優先配向を有する酸化亜鉛が好ましい。このような一対のソース・ドレイン電極４を用いることにより、一対のソース・ドレイン電極４上の接触部５２の結晶性が良好となる。
一対のソース・ドレイン電極４（少なくとも接触領域４ａ）としては、酸化亜鉛に対してドナーとなるイオンがドーピングされた酸化亜鉛等が挙げられる。
一対のソース・ドレイン電極４（少なくとも接触領域４ａ）としては、酸化亜鉛に対してドナーとなるイオンがドーピングされた酸化亜鉛等が挙げられる。
また、酸化物半導体薄膜層５及び一対のソース・ドレイン電極４の接触領域４ａにおいて、基板１に対して垂直方向に（００２）優先配向を有する酸化亜鉛を主成分とする場合、一対の接触領域４ａの（００２）結晶面の格子面間隔ｄ００２を、酸化物半導体薄膜層の（００２）結晶面の格子面間隔ｄ００２より小さいものとすることもできる。これにより、一対の接触領域４ａの耐熱性が酸化物半導体薄膜層５の耐熱性より低くなる。そのため、製造工程中の熱処理により、酸化物半導体薄膜層は高抵抗に維持した状態で、一対の接触領域４ａの抵抗のみを選択的に低くすることができる。
また、下地膜３としては、酸化珪素を主成分とする薄膜、特に酸化珪素のみからなる薄膜が好ましい。これにより、下地膜３上の中央部５１の結晶性が良好なものとなる。
下地膜３としては、他にも、Ａｌ２Ｏ３，ＴａＯｘ，ＨｆＯｘ，ＨｆＳｉＯｘ等を挙げることができる。
下地膜３としては、他にも、Ａｌ２Ｏ３，ＴａＯｘ，ＨｆＯｘ，ＨｆＳｉＯｘ等を挙げることができる。
上記したように、一対のソース・ドレイン電極４及び下地膜３を選択することにより、酸化物半導体薄膜層５の全体（中央部５１及び一対の接触部５２）の結晶性を良好なものとすることができる。それにより、電流駆動能力に優れ、且つリーク電流の抑制された薄膜トランジスタとなる。
また、中央部５１及び一対の接触部５２が共に良好な結晶性を有するということは、換言すると、中央部５１の結晶性と一対の接触部５２の結晶性の差が非常に小さいということでもある。そのため、中央部５１と一対の接触部５２の境界面での電流律速を抑えることができる。
なお、上記各実施例では、一対の接触領域４ａを一対のソース・ドレイン電極４の上面とほぼ同一面に形成し、一対の接触領域４ａと接するように酸化物半導体薄膜層５を成膜することで、一対の接触部５２を形成したが、この方法に替えて、一対のソース・ドレイン電極４を形成した後、一対のソース・ドレイン電極４の一部を露出する開口部を有する下地膜３を形成し、当該開口部内に一対の接触領域４ａ（例えば、酸化物半導体薄膜層５と同一方向の優先配向を有する低抵抗化した酸化亜鉛等）を別途設けるようにしてもよい。
なお、上記各実施例では、一対の接触領域４ａを一対のソース・ドレイン電極４の上面とほぼ同一面に形成し、一対の接触領域４ａと接するように酸化物半導体薄膜層５を成膜することで、一対の接触部５２を形成したが、この方法に替えて、一対のソース・ドレイン電極４を形成した後、一対のソース・ドレイン電極４の一部を露出する開口部を有する下地膜３を形成し、当該開口部内に一対の接触領域４ａ（例えば、酸化物半導体薄膜層５と同一方向の優先配向を有する低抵抗化した酸化亜鉛等）を別途設けるようにしてもよい。
（試験例１）
以下、酸化亜鉛の結晶性の下地膜に対する依存性についての試験例を示すことにより、本発明の効果をより明確なものにする。
以下、酸化亜鉛の結晶性の下地膜に対する依存性についての試験例を示すことにより、本発明の効果をより明確なものにする。
試験例１では、３種類の下地膜及びガラスの上に高周波マグネトロンスパッタリング法により、真性酸化亜鉛からなる酸化物半導体薄膜層を６５ｎｍ厚で成膜した。そして、当該酸化物半導体薄膜層のＸ線回折強度を比較した。
下地膜としては、試験例として酸化珪素からなる薄膜を、比較例として、インジウムスズ酸化物（ＩＴＯ）からなる薄膜、窒化珪素（ＳｉＮ）からなる薄膜を用いた。
下地膜としては、試験例として酸化珪素からなる薄膜を、比較例として、インジウムスズ酸化物（ＩＴＯ）からなる薄膜、窒化珪素（ＳｉＮ）からなる薄膜を用いた。
図４は、夫々の下地に酸化物半導体薄膜層を成膜したときのＸ線回折強度を示した図であり、２１が試験例である酸化珪素からなる下地膜上に成膜した酸化物半導体薄膜層であり、２２がガラス上に成膜した酸化物半導体薄膜層、２３、２４が夫々、窒化珪素、ＩＴＯからなる下地膜上に成膜した酸化物半導体薄膜層を示す。なお、横軸が２θ、縦軸がＸ線回折強度を示す。
図４で示す如く、酸化珪素からなる下地膜として用いた場合、Ｘ線回折強度が他の比較例に比して著しく大きいことが分かる。Ｘ線回折強度が大きいほど、酸化亜鉛の結晶性が良好であるということがいえるため、酸化珪素からなる下地膜上に酸化物半導体薄膜層を成膜した場合、非常に良好な結晶性を示す薄膜を得ることができることが分かる。
また、酸化珪素からなる下地膜として酸化物半導体薄膜層を成膜した場合（図４中２１）、Ｘ線回折のピーク位置２θが３４°付近となるが、ＩＴＯからなる下地膜上に酸化物半導体薄膜層を成膜した場合（図４中２４）、ピーク位置２θが３０．５°付近となる。加えて、両者のＸ線回折強度も大きく異なる。
このことより、例えば、第一実施例に係る薄膜トランジスタ１００のような構造において、一対のソース・ドレイン電極４にＩＴＯを用いた場合、酸化物半導体薄膜層５の中央部５１と一対の接触部５２の結晶性が大きく異なることとなり、ＴＦＴ特性を低下させてしまうことが分かる。
このことより、例えば、第一実施例に係る薄膜トランジスタ１００のような構造において、一対のソース・ドレイン電極４にＩＴＯを用いた場合、酸化物半導体薄膜層５の中央部５１と一対の接触部５２の結晶性が大きく異なることとなり、ＴＦＴ特性を低下させてしまうことが分かる。
（試験例２）
次いで、酸化亜鉛の格子面間隔ｄ００２と抵抗の関係についての試験例２を示す。
試験例２では、ガラス基板上に高周波マグネトロンスパッタリング法を用いて、成膜圧力を７Ｐａ，１Ｐａ，０．５Ｐａの３種類、原料ガスとなるアルゴンと酸素の混合ガスのＡｒ／Ｏ２ガス流量比を１０／５、１０／１５、１０／３０ｃｃｍ（ｃｃ／ｍｉｎ）の３種類、合計９種類の条件において真性酸化亜鉛からなる薄膜（以下、単に酸化亜鉛薄膜と称す）の成膜を行った。
その他の条件として、ターゲットには純度ファイブナインの酸化亜鉛焼結体をプレスしたものを用い、基板温度１５０℃、基板とターゲット間の距離を９０ｍｍで固定し、酸化亜鉛ターゲットサイズは直径４インチφ、投入電力１８０Ｗ、即ち高周波電力密度２．２Ｗ／ｃｍ２で行った。そして、膜厚は６５ｎｍとした。
次いで、酸化亜鉛の格子面間隔ｄ００２と抵抗の関係についての試験例２を示す。
試験例２では、ガラス基板上に高周波マグネトロンスパッタリング法を用いて、成膜圧力を７Ｐａ，１Ｐａ，０．５Ｐａの３種類、原料ガスとなるアルゴンと酸素の混合ガスのＡｒ／Ｏ２ガス流量比を１０／５、１０／１５、１０／３０ｃｃｍ（ｃｃ／ｍｉｎ）の３種類、合計９種類の条件において真性酸化亜鉛からなる薄膜（以下、単に酸化亜鉛薄膜と称す）の成膜を行った。
その他の条件として、ターゲットには純度ファイブナインの酸化亜鉛焼結体をプレスしたものを用い、基板温度１５０℃、基板とターゲット間の距離を９０ｍｍで固定し、酸化亜鉛ターゲットサイズは直径４インチφ、投入電力１８０Ｗ、即ち高周波電力密度２．２Ｗ／ｃｍ２で行った。そして、膜厚は６５ｎｍとした。
上記９種類の条件で成膜した酸化亜鉛薄膜を、夫々Ｘ線回折により測定し、優先配向と、格子面間隔を評価した。測定にはＣｕＫα１（波長１．５４０５６Å）線を用いた。
その結果、全ての酸化亜鉛薄膜は（００２）方向にのみＸ線回折ピークを有し、基板に垂直方向である（００２）方向に優先配向していることが確かめられた。
その結果、全ての酸化亜鉛薄膜は（００２）方向にのみＸ線回折ピークを有し、基板に垂直方向である（００２）方向に優先配向していることが確かめられた。
また、当該９種類の酸化亜鉛薄膜の格子面間隔ｄ００２は下記表１のようになった。便宜上、９種類の酸化亜鉛薄膜をＡ乃至Ｉと称す。なお、単結晶酸化亜鉛における格子面間隔ｄ００２は２．６０２Åから２．６０４Å程度である。
表１で示す如く、成膜圧力及びＡｒ／Ｏ２流量比により酸化亜鉛の格子面間隔ｄ００２が変化することが分かる。より詳しく説明すると、基本的には、成膜圧力（Ｇのデータを除く）及びＡｒ／Ｏ２流量比が小さくなるほど、格子面間隔ｄ００２は大きくなる。
図５は酸化亜鉛薄膜のシート抵抗の熱処理温度依存性を示した図である。
図５中３１乃至３４が夫々、酸化亜鉛の格子面間隔ｄ００２の値が２．６０５Å（薄膜Ｉ）、２．６１９Å（薄膜Ｂ）、２．６２５Å（薄膜Ｅ）、２．６３６Å（薄膜Ｈ）の酸化亜鉛薄膜であり、真空中で２時間熱処理をし、熱処理後、試料温度が約２００℃以下になった時点で大気中に取り出して測定したシート抵抗率を示している。なお、縦軸はシート抵抗率を、横軸はアニール温度を示す。
格子面間隔ｄ００２が２．６０５Åの薄膜では、２００℃の熱処理でも、成膜直後の高抵抗状態（シート抵抗で1Ｅ＋14Ω／□以上）に比較して、３桁程度の抵抗率の低下が見られ、２５０℃の熱処理では１０桁近い抵抗率の低下が見られた。
一方、格子面間隔ｄ００２が２．６１９Å及びそれ以上の酸化亜鉛薄膜では、２００℃の熱処理では、成膜直後の抵抗から、殆ど低下しないことが分かる。また、２５０℃の熱処理では、格子面間隔ｄ００２が２．６０５Åの場合１０桁近い抵抗率の低下が見られたのに対し、格子面間隔ｄ００２が２．６１９Åの場合５桁程度の低下に抑えられている。
また、格子面間隔ｄ００２が２．６２５Åの酸化亜鉛薄膜では、２５０℃の熱処理において、抵抗率の低下を２桁程度にまで、２．６３６Åではそれ以上に抑えられている。
つまり、格子面間隔の増大と共に低抵抗化が始まる温度が高温側に移行している、即ち耐熱性が向上していることが分かる。
図５中３１乃至３４が夫々、酸化亜鉛の格子面間隔ｄ００２の値が２．６０５Å（薄膜Ｉ）、２．６１９Å（薄膜Ｂ）、２．６２５Å（薄膜Ｅ）、２．６３６Å（薄膜Ｈ）の酸化亜鉛薄膜であり、真空中で２時間熱処理をし、熱処理後、試料温度が約２００℃以下になった時点で大気中に取り出して測定したシート抵抗率を示している。なお、縦軸はシート抵抗率を、横軸はアニール温度を示す。
格子面間隔ｄ００２が２．６０５Åの薄膜では、２００℃の熱処理でも、成膜直後の高抵抗状態（シート抵抗で1Ｅ＋14Ω／□以上）に比較して、３桁程度の抵抗率の低下が見られ、２５０℃の熱処理では１０桁近い抵抗率の低下が見られた。
一方、格子面間隔ｄ００２が２．６１９Å及びそれ以上の酸化亜鉛薄膜では、２００℃の熱処理では、成膜直後の抵抗から、殆ど低下しないことが分かる。また、２５０℃の熱処理では、格子面間隔ｄ００２が２．６０５Åの場合１０桁近い抵抗率の低下が見られたのに対し、格子面間隔ｄ００２が２．６１９Åの場合５桁程度の低下に抑えられている。
また、格子面間隔ｄ００２が２．６２５Åの酸化亜鉛薄膜では、２５０℃の熱処理において、抵抗率の低下を２桁程度にまで、２．６３６Åではそれ以上に抑えられている。
つまり、格子面間隔の増大と共に低抵抗化が始まる温度が高温側に移行している、即ち耐熱性が向上していることが分かる。
上記結果より、一対のソース・ドレイン電極に、格子面間隔ｄ００２が酸化物半導体薄膜層５より小さい酸化亜鉛を用いた場合、酸化物半導体薄膜層５を高抵抗に維持した状態で、一対のソース・ドレイン電極の抵抗を低くすることができることが分かる。
なお、図５で示したシート抵抗の熱処理温度依存性は本試験例の条件で行った結果であり、本発明を何ら限定するものではない。例えば、本試験例では真空中で熱処理を行っているが、酸素雰囲気で熱処理を行った場合、３２（薄膜Ｂ）では３００℃の熱処理を行っても抵抗率の低下が殆ど見られず、３３（薄膜Ｅ），３４（薄膜Ｈ）に至っては、３５０℃の熱処理を行っても抵抗率の低下が殆ど見られなかった。
なお、図５で示したシート抵抗の熱処理温度依存性は本試験例の条件で行った結果であり、本発明を何ら限定するものではない。例えば、本試験例では真空中で熱処理を行っているが、酸素雰囲気で熱処理を行った場合、３２（薄膜Ｂ）では３００℃の熱処理を行っても抵抗率の低下が殆ど見られず、３３（薄膜Ｅ），３４（薄膜Ｈ）に至っては、３５０℃の熱処理を行っても抵抗率の低下が殆ど見られなかった。
以上説明した如く、本発明に係る薄膜トランジスタは、優れた性能を有するものであり、例えば液晶表示装置等の駆動素子として好適に利用可能なものである。
１ 基板
２ 基板保護膜
３ 下地膜
４ 一対のソース・ドレイン電極
４ａ 一対のソース・ドレイン電極の上側表面の一部の領域
５ 酸化物半導体薄膜層
１００，２００ 薄膜トランジスタ
２ 基板保護膜
３ 下地膜
４ 一対のソース・ドレイン電極
４ａ 一対のソース・ドレイン電極の上側表面の一部の領域
５ 酸化物半導体薄膜層
１００，２００ 薄膜トランジスタ
Claims (11)
- 基板上に間隙を有して形成される一対のソース・ドレイン電極と、チャネルとして形成される酸化亜鉛を主成分とする酸化物半導体薄膜層と、該酸化物半導体薄膜層が形成される下地膜を有する薄膜トランジスタであって、
前記下地膜が、該一対のソース・ドレイン電極上で、且つ、該一対のソース・ドレイン電極夫々における上側表面の一部の領域を被覆しないように形成され、
前記酸化物半導体薄膜層が該下地膜上に形成され、且つ該一対のソース・ドレイン電極における該一部の領域と接し、
前記一対のソース・ドレイン電極における前記一部の領域の配向と、該酸化物半導体薄膜層の配向が、同一方向に優先配向されていることを特徴とする薄膜トランジスタ。 - 基板上に間隙を有して形成される一対のソース・ドレイン電極と、チャネルとして形成される酸化亜鉛を主成分とする酸化物半導体薄膜層と、該酸化物半導体薄膜層が形成される下地膜を有する薄膜トランジスタであって、
前記下地膜が、該一対のソース・ドレイン電極上で、且つ、該一対のソース・ドレイン電極夫々における上側表面の一部の領域を被覆しないように形成され、
前記酸化物半導体薄膜層が該下地膜上に形成され、且つ該一対のソース・ドレイン電極における該一部の領域と接し、
前記一対のソース・ドレイン電極において、少なくとも前記一部の領域が、酸化亜鉛に対してドナーとなる不純物がドーピングされた酸化亜鉛からなることを特徴とする薄膜トランジスタ。 - 前記酸化亜鉛に対してドナーとなるイオンが、Ｌｉ、Ｎａ、Ｎ、Ｃ、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｍｇ、Ｂｅのうちいずれか1種以上であることを特徴とする請求項２記載の薄膜トランジスタ。
- 基板上に間隙を有して形成される一対のソース・ドレイン電極と、チャネルとして形成される酸化亜鉛を主成分とする酸化物半導体薄膜層と、該酸化物半導体薄膜層が形成される下地膜を有する薄膜トランジスタであって、
前記下地膜が、該一対のソース・ドレイン電極上で、且つ、該一対のソース・ドレイン電極夫々における上側表面の一部の領域を被覆しないように形成され、
前記酸化物半導体薄膜層が該下地膜上に形成され、且つ該一対のソース・ドレイン電極における該一部の領域と接し、
前記酸化物半導体薄膜層及び前記一対のソース・ドレイン電極における前記一部の領域が、前記基板に対して垂直方向に（００２）優先配向を有する酸化亜鉛を主成分とし、該一部の領域の（００２）結晶面の格子面間隔ｄ００２が、該酸化物半導体薄膜層の（００２）結晶面の格子面間隔ｄ００２より小さいことを特徴とする薄膜トランジスタ。 - 前記酸化物半導体薄膜層の（００２）結晶面の格子面間隔ｄ００２が２．６１９Å以上であり、前記一対のソース・ドレイン電極における前記一部の領域の（００２）結晶面の格子面間隔ｄ００２が、２．６０５Å以下であることを特徴とする請求項４記載の薄膜トランジスタ。
- 前記酸化物半導体薄膜層の（００２）結晶面の格子面間隔ｄ００２が２．６２５Å以上であり、前記一対のソース・ドレイン電極における前記一部の領域の（００２）結晶面の格子面間隔ｄ００２が、２．６１９Å以下であることを特徴とする請求項４記載の薄膜トランジスタ。
- 前記一対のソース・ドレイン電極における前記一部の領域の（００２）結晶面の格子面間隔ｄ００２が、２．６０５Å以下であることを特徴とする請求項６記載の薄膜トランジスタ。
- 前記一対のソース・ドレイン電極が、少なくとも前記一部の領域を酸化亜鉛により被覆されたインジウムスズ酸化物からなることを特徴とする請求項２乃至７いずれか記載の薄膜トランジスタ。
- 前記下地膜が酸化珪素を主成分とすることを特徴とする請求項１乃至８いずれか記載の薄膜トランジスタ。
- 前記基板が少なくとも上側表面が酸化珪素を主成分とする基板保護膜により被覆されており、前記一対のソース・ドレイン電極が該基板保護膜上に形成されていることを特徴とする請求項１乃至９いずれか記載の薄膜トランジスタ。
- 請求項１乃至１０いずれか記載の薄膜トランジスタの製法であって、
基板上に一対のソース・ドレイン電極を間隙を有して形成し、
該一対のソース・ドレイン電極上に前記下地膜を形成し、
該下地膜を開口して、該一対のソース・ドレイン電極夫々における上側表面の一部の領域を露出させ、該下地膜上に、酸化物半導体薄膜層を該一対のソース・ドレイン電極における該一部の領域と接して形成することを特徴とする薄膜トランジスタの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006279181A JP5099739B2 (ja) | 2006-10-12 | 2006-10-12 | 薄膜トランジスタ及びその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006279181A JP5099739B2 (ja) | 2006-10-12 | 2006-10-12 | 薄膜トランジスタ及びその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008098447A JP2008098447A (ja) | 2008-04-24 |
| JP5099739B2 true JP5099739B2 (ja) | 2012-12-19 |
Family
ID=39380966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006279181A Expired - Fee Related JP5099739B2 (ja) | 2006-10-12 | 2006-10-12 | 薄膜トランジスタ及びその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5099739B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5309547B2 (ja) * | 2007-12-13 | 2013-10-09 | カシオ計算機株式会社 | 薄膜トランジスタパネルおよびその製造方法 |
| JP5616038B2 (ja) * | 2008-07-31 | 2014-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI626744B (zh) * | 2008-07-31 | 2018-06-11 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
| US9082857B2 (en) | 2008-09-01 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor layer |
| KR20160063402A (ko) * | 2008-09-12 | 2016-06-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 디스플레이 장치 |
| EP2256814B1 (en) * | 2009-05-29 | 2019-01-16 | Semiconductor Energy Laboratory Co, Ltd. | Oxide semiconductor device and method for manufacturing the same |
| KR101073301B1 (ko) * | 2009-07-15 | 2011-10-12 | 삼성모바일디스플레이주식회사 | 유기 전계발광 표시장치 및 그 제조방법 |
| KR101519893B1 (ko) * | 2009-09-16 | 2015-05-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터 |
| KR101608923B1 (ko) | 2009-09-24 | 2016-04-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
| KR101829176B1 (ko) * | 2009-11-20 | 2018-02-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| WO2011065210A1 (en) | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| CN105206514B (zh) * | 2009-11-28 | 2018-04-10 | 株式会社半导体能源研究所 | 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法 |
| KR101978106B1 (ko) * | 2010-01-20 | 2019-05-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101805378B1 (ko) | 2010-01-24 | 2017-12-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치와 이의 제조 방법 |
| KR101926336B1 (ko) | 2010-02-05 | 2019-03-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| CN102782822B (zh) | 2010-03-08 | 2016-06-01 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
| WO2011111507A1 (en) * | 2010-03-12 | 2011-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8629438B2 (en) | 2010-05-21 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2011155302A1 (en) * | 2010-06-11 | 2011-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2012060202A1 (en) * | 2010-11-05 | 2012-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5594078B2 (ja) * | 2010-11-17 | 2014-09-24 | 住友金属鉱山株式会社 | 表面電極付透明導電基板の製造方法及び薄膜太陽電池の製造方法 |
| US8883556B2 (en) * | 2010-12-28 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2015186619A1 (ja) * | 2014-06-06 | 2015-12-10 | シャープ株式会社 | 半導体装置、表示装置及び半導体装置の製造方法 |
| JP6768462B2 (ja) * | 2016-11-17 | 2020-10-14 | 三菱電機株式会社 | 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタの製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11297972A (ja) * | 1998-04-10 | 1999-10-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP4572501B2 (ja) * | 2002-02-27 | 2010-11-04 | コニカミノルタホールディングス株式会社 | 有機薄膜トランジスタの製造方法 |
| JP2006269469A (ja) * | 2005-03-22 | 2006-10-05 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
-
2006
- 2006-10-12 JP JP2006279181A patent/JP5099739B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008098447A (ja) | 2008-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5099739B2 (ja) | 薄膜トランジスタ及びその製法 | |
| USRE48290E1 (en) | Thin film transistor array panel | |
| CN104157693B (zh) | 氧化物薄膜晶体管及其制造方法 | |
| US8263977B2 (en) | TFT substrate and TFT substrate manufacturing method | |
| JP5015471B2 (ja) | 薄膜トランジスタ及びその製法 | |
| JP4928464B2 (ja) | 薄膜トランジスタ及びその製法 | |
| JP5193161B2 (ja) | 酸化物薄膜トランジスタの製造方法 | |
| US8928828B2 (en) | Array substrate, manufacturing method thereof, liquid crystal panel, and display device | |
| JP5015472B2 (ja) | 薄膜トランジスタ及びその製法 | |
| US20100163876A1 (en) | Reflective tft substrate and method for manufacturing reflective tft substrate | |
| JP2014131047A (ja) | 薄膜トランジスタ、および薄膜トランジスタ表示板 | |
| KR20100130098A (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR101340514B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| TW201513369A (zh) | 薄膜電晶體及其製造方法 | |
| JP4873528B2 (ja) | 薄膜トランジスタの製造方法 | |
| WO2018149171A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| US9484362B2 (en) | Display substrate and method of manufacturing a display substrate | |
| KR101579453B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| WO2012169397A1 (ja) | 薄膜トランジスタ、その製造方法、および表示素子 | |
| WO2013179837A1 (ja) | 半導体装置およびその製造方法 | |
| KR20100059586A (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR101375853B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| CN111799281B (zh) | 金属氧化物阵列基板的制造方法、阵列基板及显示面板 | |
| KR20120014380A (ko) | 버티컬 산화물 반도체 및 그 제조방법 | |
| KR20100070085A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091001 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120618 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120827 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120920 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |