TW201513369A - 薄膜電晶體及其製造方法 - Google Patents

薄膜電晶體及其製造方法 Download PDF

Info

Publication number
TW201513369A
TW201513369A TW103120681A TW103120681A TW201513369A TW 201513369 A TW201513369 A TW 201513369A TW 103120681 A TW103120681 A TW 103120681A TW 103120681 A TW103120681 A TW 103120681A TW 201513369 A TW201513369 A TW 201513369A
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
thin film
film transistor
electrode
Prior art date
Application number
TW103120681A
Other languages
English (en)
Inventor
Dong-Jo Kim
Ji-Seon Lee
Deuk-Myung Ji
Yoon-Ho Khang
Kyung-Seop Kim
Byeong-Beom Kim
Joon-Yong Park
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW201513369A publication Critical patent/TW201513369A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)

Abstract

一種薄膜電晶體，包括：一基材；一氧化物半導體層，設置於該基材上；一源極電極與一汲極電極，各自連接至該氧化物半導體層並相對於該氧化物半導體層彼此面對；一絕緣層，設置於該氧化物半導體層上；以及一閘極電極，設置於該絕緣層上。該絕緣層包括：一第一層，其包括矽氧化物(SiOx)；一第二層，其係一氫阻擋層；以及一第三層，其包括矽氮化物(SiNx)。該第一層、第二層以及第三層係接續堆疊。

Description

薄膜電晶體及其製造方法
本發明係關於一種薄膜電晶體及其製造方法。
平板顯示器，例如液晶顯示器(LCD)、有機發光二極體顯示器(OLED顯示器)、與電泳顯示器及電漿顯示器，一般包括複數個成對的場發生電極(field generating electrode)以及一介於其間之光電作用層(electrical-optical active layer)。液晶顯示器包括一液晶層，作為光電作用層，而有機發光顯示器則包括一有機發光層，作為光電主動層。成對場發生電極之一者通常連接至切換元件以接收電子訊號，該光電作用層將該電子訊號轉換成光學訊號以顯示出影像。
平板顯示器可包括顯示面板，其上形成有薄膜電晶體。薄膜電晶體顯示面板係經圖案化而具有多層電極、半導體等，且圖案化的過程一般會使用遮罩。
半導體係決定薄膜電晶體之特性的重要因素。一直以來主要係使用非晶矽作為半導體，但非晶矽之電荷遷移率低， 因此在製造高效能薄膜電晶體上有所侷限。另外，在使用多晶矽的情況中，電荷遷移率有所增加，因此可輕易地製造高效能薄膜電晶體，但多晶矽價格昂貴且均一性(uniformity)差，因此在製造大型薄膜電晶體顯示面板上仍有所侷限。
以上在先前技術一節所揭露之資訊僅係用以增強對本發明背景的瞭解，因此可能包含不構成本國中本領域之通常知識者已知之先前技術的資訊。
本發明致力於提供一種可靠度有所改良之薄膜電晶體與其製造方法。
一具體實施態樣係提供一種薄膜電晶體，包括：一基材；一氧化物半導體層，設置於該基材上；一源極電極與一汲極電極，各自連接至該氧化物半導體層並相對於該氧化物半導體層彼此面對；一絕緣層，設置於該氧化物半導體層上，該絕緣層包含接續堆疊的一第一層、一第二層、以及一第三層，其中，該第一層包含矽氧化物(SiOx)，該第二層係一氫阻擋層，且該第三層包含矽氮化物(SiNx)；以及一閘極電極，設置於該絕緣層上。
該第二層可包括鋁氧化物(AlOx)。
該第三層可較該第一層厚。
該絕緣層與該閘極電極之間的邊緣邊界係可彼此對齊。
該閘極電極與該氧化物半導體層之間的邊緣邊界可 彼此對齊。
該源極電極與該汲極電極可各包括一材料，該材料係藉由還原形成該氧化物半導體層的材料而獲得。
該氧化物半導體層、該源極電極以及該汲極電極可設置在同一層。
該薄膜電晶體可更包括一設置於該閘極電極上的中間絕緣層，其中該源極電極與該汲極電極係設置於該中間絕緣層上，且該源極電極與該汲極電極可各自透過一單獨的接觸孔連接至該氧化物半導體層，該接觸孔係形成於該中間絕緣層上。
該源極電極與該汲極電極各自的邊緣部分可與該閘極電極重疊。
該薄膜電晶體，可更包括一設置於該基材與該氧化物半導體層之間的緩衝層。
另一具體實施態樣係提供一種製造薄膜電晶體的方法，包括：於一基材上形成一氧化物半導體層；接續堆疊一第一層、一第二層、以及一第三層於該氧化物半導體層上，以形成一絕緣層，其中該第一層係藉由化學沉積法形成，該第二層係藉由濺鍍或原子層沉積法形成，且該第三層係藉由化學沉積法形成；於該絕緣層上形成一閘極電極；以及形成一源極電極與一汲極電極，其等係連接至該氧化物半導體層並相對於該氧化物半導體層彼此面對。
該第一層可包括矽氧化物(SiOx)，該第三層可包括 矽氮化物(SiNx)，且該第二層可形成一氫阻擋層。
該第二層可包括鋁氧化物(AlOx)。
該第三層係形成為較該第一層厚。
該製造薄膜電晶體的方法可更包括對該氧化物半導體層施加光輻照或熱處理之至少一者。
形成該絕緣層與該閘極電極之步驟可包括：於該氧化物半導體層上形成一包括絕緣材料之絕緣材料層；於該絕緣層上形成該閘極電極；以及利用閘極電極作為蝕刻遮罩並曝露出一部分該氧化物半導體層，圖案化該絕緣材料層以形成該絕緣層。
可對該氧化物半導體層被曝露出來的部分施與還原處理以形成一受該閘極電極覆蓋之氧化物半導體與基於該氧化物半導體層而彼此面對之該源極電極與該汲極電極。
上述製造薄膜電晶體的方法可進一步包括：形成一中間絕緣層於該閘極電極上，其中該源極電極與該汲極電極可設置於該中間絕緣層上，且該源極電極與該汲極電極可各自透過一單獨的接觸孔連接至該氧化物半導體層，該接觸孔係形成於該中間絕緣層上。
形成該絕緣層與該閘極電極之步驟可包括：形成一絕緣材料層於該氧化物半導體層上；形成該閘極電極於該絕緣材料層上；以及利用該閘極電極作為遮罩，圖案化該絕緣材料層以形成該絕緣層。
該源極電極與該汲極電極各自之側邊的邊緣部分可 形成為與該閘極電極重疊。
根據本發明之具體實施態樣，可藉由於該絕緣層中形成氫阻擋層而增進薄膜電晶體的可靠度。
50‧‧‧感光層圖案
70‧‧‧光阻擋層
110‧‧‧絕緣基材
120‧‧‧緩衝層
132‧‧‧半導體圖案
133‧‧‧源極電極
134‧‧‧氧化物半導體層
135‧‧‧汲極電極
140‧‧‧絕緣材料層
140a‧‧‧第一絕緣材料層
140b‧‧‧第二絕緣材料層
140c‧‧‧第三絕緣材料層
142‧‧‧絕緣層
142a‧‧‧第一層
142b‧‧‧第二層
142c‧‧‧第三層
154‧‧‧閘極電極
160‧‧‧鈍化層
163、165‧‧‧接觸孔
173‧‧‧資料輸入電極
175‧‧‧資料輸出電極
Q‧‧‧薄膜電晶體
210‧‧‧絕緣基材
220‧‧‧緩衝層
230‧‧‧氧化物半導體層
230p‧‧‧氧化物半導體材料層
240‧‧‧絕緣材料層
240a‧‧‧第一絕緣材料層
240b‧‧‧第二絕緣材料層
240c‧‧‧第三絕緣材料層
242‧‧‧絕緣層
242a‧‧‧第一層
242b‧‧‧第二層
242c‧‧‧第三層
250‧‧‧閘極電極
260‧‧‧中間絕緣層
263、265‧‧‧接觸孔
273‧‧‧源極電極
275‧‧‧汲極電極
第1圖說明根據一具體實施態樣之包括一薄膜電晶體之薄膜電晶體顯示面板的截面圖(a)與平面圖(b)。
第2至9圖係接續地說明根據一具體實施態樣之製造如第1圖所示之薄膜電晶體顯示面板之製造方法的截面圖。
第10圖係說明根據一具體實施態樣之薄膜電晶體的截面圖。
第11至16圖說明根據一具體實施態樣之薄膜電晶體的製造方法的截面圖。
第17圖係說明根據比較實施例之薄膜電晶體的氫分佈圖。
第18圖係說明根據一具體實施態樣之薄膜電晶體的氫分佈圖。
第19圖係說明根據比較實施例之閘極電壓-汲極電流圖。
第20圖係說明在根據一具體實施態樣之薄膜電晶體中之閘極電壓-汲極電流圖。
以下將參考所附圖式詳細說明特定具體實施態樣。本領域技藝人士將瞭解，所描述的具體實施態樣可在不背離本發明範圍或精神下以各種方式修改。在此引入的具體實施態樣係提供來使得此揭露更為周密與完整，並充分地傳達本發明的精神予本領域的技藝人士。
在圖式中，為了清楚可能誇大層、膜、板、區域等的厚度。將理解的是，當一層被指稱為在另一層或基材「上(on)」時，其可直接地在該其他層或基材上，或亦可存有間格物。全文中相似的參考數字一般係標示相似的元件。
已針對使用電子遷移率與電流的開/關比例較非晶矽高、價格較多晶矽便宜且均一性較多晶矽高之氧化物半導體的薄膜電晶體進行研究。
可藉由化學氣相沉積法(CVD)在該氧化物半導體上形成包括矽氧化物(SiOx)與矽氮化物(SiNx)的絕緣層。在此態樣中，主要係使用矽烷(SiH4)作為矽的來源。在此情況中，對應於氫摻雜之載子濃度增加將導致導電通道形成，從而使得薄膜電晶體的可靠度下降。
將參考第1圖說明根據一具體實施態樣之薄膜電晶體與包括彼之薄膜電晶體顯示面板。
第1圖說明包括根據一具體實施態樣之薄膜電晶體之薄膜電晶體顯示面板的截面圖(a)與平面圖(b)。
參考第1(a)圖，可於一絕緣基材110上設置一光阻擋層70絕緣基材110可以玻璃、塑膠等材料所製得。光阻擋層70阻擋光抵達氧化物半導體層(後續將堆疊之)以避免氧化物半導體的半導體性質喪失。因此，光阻擋層70可由一不傳遞欲阻擋之波長區段之光的材料來製造，以避免光抵達氧化物半導體層。光阻擋層70可以有機絕緣材料、無機絕緣材料、例如是金屬的導電材料等所製得，且可由單一層或由多層形成。
光阻擋層70可視情況省略。在光不從絕緣基材110下輻照 的情形中，例如當根據本發明之一具體實施態樣的薄膜電晶體係用於有機發光二極體及類似情形下，可省略光阻擋層70。
光阻擋層70上設置有緩衝層120。緩衝層120可包括絕緣材料，例如，矽氧化物(SiOx)、矽氮化物(SiNx)、以及氮氧化矽。
緩衝層120避免雜質從絕緣基材110流入半導體(後續將堆疊之)中，從而能保護該半導體及增進該半導體的介面特性。
緩衝層120上設置有半導體層134、源極電極133、以及汲極電極135。
半導體層134可為一氧化物半導體層134。形成氧化物半導體層134的材料可為金屬氧化物半導體，且可由金屬之氧化物製得，例如，鋅(Zn)、銦(In)、鎵(Ga)、錫(Sn)、或鈦(Ti)、或如鋅(Zn)、銦(In)、鎵(Ga)、錫(Sn)、及鈦(Ti)之金屬及/或其氧化物的組合。舉例來說，氧化物半導體材料可包括氧化鋅(ZnO)、鋅錫氧化物(ZTO)、鋅銦氧化物(ZIO)、氧化銦(InO)、氧化鈦(TiO)、銦鎵鋅氧化物(IGZO)及銦鋅錫氧化物(IZTO)之至少一者。
當光阻擋層70存在時，氧化物半導體層134可為光阻擋層70覆蓋。
參考第1圖(a)與(b)，以氧化物半導體層134為準，源極電極133與汲極電極135各自設置於二側且彼此分開。另外，源極電極133與汲極電極135係連接至半導體層134。
源極電極133與汲極電極135具有導電性且可包括與形成氧化物半導體層134之半導體材料相同的材料以及一經還原的半導體材料。 包括於半導體材料中之諸如銦(In)的金屬可顯露在源極電極133與汲極電極135的表面。
氧化物半導體層134上設置有絕緣層142。絕緣層142可覆蓋氧化物半導體層134。另外，絕緣層142可實質上不與源極電極133或汲極電極135重疊。
根據一具體實施態樣，絕緣層142包括一第一層142a、一第二層142b、以及一第三層142c。第一層142a與氧化物半導體層134形成一介面且可由矽氧化物(SiOx)形成以最小化在介面處之陷阱密度(trap density)。可使用氧化鋁(Al2O3)作為以下將描述之第二層142b的材料，與矽氧化物(SiOx)相比氧化鋁具有離子鍵結特性。因此，當在第一層142a不存在的情況下就將第二層142b形成於氧化物半導體層134上時，形成氧化物半導體層134之材料的鍵能可能會被轉移(shift)。相反地，具有共價鍵特性的矽氧化物(SiOx)較不會影響氧化物半導體層134，因此能形成穩定的介面。第一層142a可具有約100Å至約1,000Å的厚度。當第一層的厚度係形成為小於100Å時，在大面積下可能會減少該層的一致性。
第二層142b係設置於第一層142a上且係形成作氫阻擋層。第二層142b避免載子濃度因在第三層142c(後續將形成之)沉積操作期間所產生之氫對氧化物半導體層134之擴散與摻雜而增加。當該載子濃度因氧化物半導體層134受氫摻雜而增加時，會形成導電通道而減少薄膜電晶體的可靠度。
為使第二層142b發揮氫阻擋層的功能，第二層142b可由鋁氧化物(AlOx)製得。第二層142b可具有約100Å至約1,000Å的厚度，例如是100Å至300Å。
第三層142c係設置於第二層142b上且係形成為較第一層142a厚。第三層142c可由矽氮化物(SiNx)製得且要作的足夠厚，以確保欲起到絕緣層功能所需的物理厚度。第三層142c的厚度係能避免發生因絕緣層142所致之電性短路。第三層142c可具有約100Å至約4,000Å的厚度。
當在高溫下將第一層142a恰設置於氧化物半導體層134上時，氧化物半導體層134可能受到損害。然而，根據一具體實施態樣，因為已形成一具有充分厚度而足以預防絕緣層142短路的第三層142c，故第一層142a可形成為相對的薄。因此，因為第一層142a的厚度減少，即使操作溫度有所增加，仍可在短時間下沉積第一層142a，故能最小化氧化物半導體層134所受的損害。
閘極電極154係設置於絕緣層142上。閘極電極154的邊緣邊界與絕緣層142的邊緣邊界可對齊以實質上彼此相配。
參考第1圖(a)與(b)，閘極電極154包括一重疊氧化物半導體層134的部分，且氧化物半導體層134係被閘極電極154所覆蓋。源極電極133與汲極電極135各設置於基於閘極電極154之氧化物半導體層134的二側，且源極電極133與汲極電極135可實質上不與閘極電極154重疊。因此，可減少在閘極電極154與源極電極133之間的寄生電容、或在閘極電極154與汲極電極135之間的寄生電容。
閘極電極154可由至少一種金屬製得，例如，鋁(Al)、銀(Ag)、銅(Cu)、鉬(Mo)、鉻(Cr)、鉭(Ta)、以及鈦(Ti)、或其合金及類此材料。閘極電極154可具有一單層結構或一多層結構。多層的實例可包括一由一下層(如鈦(Ti)、鉭(Ta)、鉬(Mo)及ITO)與一上層(如 銅(Cu))所形成的雙層、一鉬(Mo)-鋁(Al)-鉬(Mo)的參層等。然而，閘極電極154亦可由除了上述金屬之外的各種金屬或導體製得。
根據一具體實施態樣，氧化物半導體層134與源極電極133之間的邊界、或氧化物半導體層134與汲極電極135之間的邊界可實質上與閘極電極154及絕緣層142的邊緣邊界對齊，從而彼此相配。然而，氧化物半導體層134與源極電極133或汲極電極135之間的邊界亦可設置為較閘極電極154與絕緣層142之間的邊緣邊界稍微向內一點。
閘極電極154、源極電極133、以及汲極電極135沿著氧化物半導體層134形成薄膜電晶體(TFT)Q，且該薄膜電晶體的通道係形成於氧化物半導體層134上。
鈍化層160係設置於閘極電極154、源極電極133、汲極電極135、以及緩衝層120上。鈍化層160可由例如無機絕緣材料(如矽氮化物與矽氧化物)、有機絕緣材料等材料製得。鈍化層160可包括一曝露源極電極133之接觸孔163與一曝露汲極電極135之接觸孔165。
鈍化層160上可設置資料輸入電極173與資料輸出電極175。資料輸入電極173可透過鈍化層160的接觸孔163電性連接至薄膜電晶體Q之源極電極133，且資料輸出電極175可透過鈍化層160的接觸孔165電性連接至薄膜電晶體Q之源極電極135。
可於鈍化層160上進一步設置一顏色濾件(未示出)或一由有機材料製得之有機層(未示出)，且資料輸入電極173與資料輸出電極175亦可設置於其上。
接著，將參考第2至9圖與上述第1圖來說明根據一具體實 施態樣之製造如第1圖所示之薄膜電晶體顯示面板的製造方法。
第2至9圖係接續地說明根據一具體實施態樣之製造如第1圖所示之薄膜電晶體顯示面板的製造方法的截面圖。
首先參考第2圖，於絕緣基材110上形成由有機絕緣材料、無機絕緣材料、以及例如金屬之導電材料所製得的光阻擋層70，絕緣基材110可由例如玻璃、塑膠等材料製得。形成有機光阻擋層70的步驟可視情況省略。
接著，參考第3圖，以於化學氣相沉積法(CVD)或類似方法於光阻擋層70上形成由例如矽氧化物(SiOx)、矽氮化物(SiNx)、以及氮氧化矽之絕緣材料所製得的緩衝層120。
接著，參考第4圖，在緩衝層120上施加一半導體材料層130，其可由例如氧化鋅(ZnO)、鋅-錫氧化物(ZTO)、鋅-銦氧化物(ZIO)、銦氧化物(InO)、鈦氧化物(TiO)、銦-鎵-鋅氧化物(IGZO)、以及銦-鋅-錫氧化物(IZTO)之氧化物半導體材料製得。
接著，如於半導體材料層130上施加一感光層(如光阻)，接著使其曝光，以形成一感光層圖案50。感光層圖案50可重疊至少一部分光阻擋層70。
接著，參考第5圖，以感光層圖案50作為遮罩，蝕刻半導體材料層130，從而形成半導體圖案132。
接著，於半導體圖案132與緩衝層120上形成絕緣層140。絕緣層140係藉由接續堆疊一第一絕緣材料層140a、堆疊一第二絕緣材料層140b於第一絕緣材料層140a上、以及堆疊一第三絕緣材料層140c於第 二絕緣材料層140b上而形成。舉例而言，第一絕緣材料層140a可由矽氧化物(SiOx)製得、第二絕緣材料層140b可由鋁氧化物(AlOx)製得、以及第三絕緣材料層140c可由矽氮化物(SiNx)製得。
根據一具體實施態樣，可在約100℃至約400℃之操作溫度下，使用化學氣相沉積法(CVD)沉積第一絕緣材料層140a於半導體圖案132上。可藉由濺鍍或原子層沉積法(ALD)沉積第二絕緣材料層140b於第一絕緣材料層140a上。當藉由原子層沉積法形成第二絕緣材料層140b時，因操作時間長，所以該操作昂貴且生產量差，因此可使用濺鍍來沉積第二絕緣材料層140b。
可在約100℃至約400℃之操作溫度下，使用化學沉積法(CVD)沉積第三絕緣材料層140c於第二絕緣材料層140b上。
接著，可對半導體圖案132進行光輻照或熱處理。藉由光輻照或熱處理操作可減少半導體圖案132的缺陷，從而增進可靠度。
接著，參考第6圖，於絕緣材料層140上堆疊例如是金屬之導電材料，接著圖案化該導電材料以形成閘極電極154。形成閘極電極154交叉且穿過半導體圖案132的中間部分，使得半導體圖案132在位於閘極電極154與半導體圖案132之重疊部分二側的二個部分，係未為閘極電極154所覆蓋。
接者，參考第7圖，使用閘極電極作為蝕刻遮罩以圖案化絕緣材料層140而形成絕緣層142。絕緣層142具有一第一層142a、第二層142b與第二層142c接續堆疊的結構。
因此，閘極電極154與絕緣層142可具有實質地相同的平面 形狀。此外，半導體圖案132二側未經閘極電極覆蓋的二部分被曝露出來。
關於絕緣材料層140的圖案化方法，可使用乾蝕刻方法，且可控制蝕刻氣體或蝕刻時間，而不蝕刻緩衝層120。
接著，參考第8圖，使半導體圖案132經曝露出來的二部分經受還原處理，以形成具有導電性之源極電極133與汲極電極135。此外，被絕緣層142覆蓋而沒有被還原的半導體圖案132變成氧化物半導體層134。因此，閘極電極154、源極電極133、以及汲極電極135沿著氧化物半導體層134形成薄膜電晶體Q。
關於經曝露出來的半導體圖案132的還原處理方法，可在還原氣氛中使用熱處理方法，亦可使用利用氣體電漿之電漿處理方法，該氣體電漿諸如氫(H2)、氦(He)、膦(PH3)、氨(NH3)、矽烷(SiH4)、甲烷(CH4)、乙炔(C2H2)、二硼烷(B2H6)、二氧化碳(CO2)、鍺烷(GeH4)、硒化氫(H2Se)、硫化氫(H2S)、氬(Ar)、氮(N2)、氮氧化物(N2O)、以及氯仿(CHF3)。形成還原處理且經曝露之半導體圖案132的半導體材料的至少一部分被加以還原，因而僅餘留金屬鍵結。因此，被還原的半導體圖案132具有導電性。
在半導體圖案132還原處理的時候，半導體材料的金屬成分，例如銦(In)或類此物質，可顯露於半導體圖案132上部分的表面。所顯露之金屬層可的厚度係約200奈米或更小。
根據一具體實施態樣，半導體層134與源極電極133之間的邊界、或半導體層134與汲極電極135之間的邊界可實質上與閘極電極154及絕緣層142的邊緣邊界對齊從而彼此相配。然而，在半導體圖案132之 還原處理時，在絕緣層142邊緣部分下的半導體圖案132可某程度的被還原，使得半導體層134與源極電極133或汲極電極135之間的邊界較閘極電極154與絕緣層142之間的邊緣邊界更為向內地設置。
接著，參考第9圖，將絕緣材料施加在閘極電極154、源極電極133、汲極電極135、以及緩衝層120上，以形成鈍化層160。接著，將鈍化層160圖案化以形成曝露源極電極133之接觸孔163、以及曝露汲極電極135之接觸孔165。
接著，如第1圖所示，可鈍化層160上形成一資料輸入電極173與一資料輸出電極175。
在根據一具體實施態樣之薄膜電晶體Q中，因為閘極電極154與源極電極133或汲極電極135並非實質上彼此重疊，閘極電極154與源極電極133之間的寄生電容、或閘極電極154與汲極電極135之間的寄生電容非常小。因此，作為切薄膜電晶體Q之切換元件的開/關特性可獲得改良。
第10圖說明根據一具體實施態樣之薄膜電晶體的截面圖。
參考第10圖，緩衝層220係設置於絕緣基材210上，絕緣基材210可由玻璃、塑膠等材料製得。緩衝層220可包括絕緣材料，例如矽氧化物(SiOx)、矽氮化物(SiNx)、以及氮氧化矽。
第10圖說明緩衝層220係由單一層形成，但緩衝層220可形成為多層。緩衝層220避免雜質自絕緣基材210流入半導體(後序將堆疊之)中，從而能保護半導體並增進半導體的介面 特性。
氧化物半導體層230設置於緩衝層220上。氧化物半導體層230可為金屬氧化物半導體且可由金屬氧化物製得，舉例來說例如是鋅(Zn)、銦(In)、鎵(Ga)、錫(Sn)、及鈦(Ti)、或例如是鋅(Zn)、銦(In)、鎵(Ga)、錫(Sn)、及鈦(Ti)之金屬與其氧化物的組合。例如，該氧化物半導體材料可包括氧化鋅(ZnO)、鋅錫氧化物(ZTO)、鋅銦氧化物(ZIO)、氧化銦(InO)、氧化鈦(TiO)、銦鎵鋅氧化物(IGZO)與銦鋅錫氧化物(IZTO)之至少一者。
氧化物半導體層230上設置有絕緣層242。根據一具體實施態樣，絕緣層242包括一第一層242a、一第二層242b、以及一第三層242c。第一層242a與氧化物半導體層230形成一介面，且其可例如由矽氧化物(SiOx)製成。第一層242a可具有約100Å至約1,000Å的厚度。當第一層的厚度係形成為小於100Å時，在大面積下該層的一致性可能減少。
第二層242b係設置於第一層242a上且係形成作為氫阻擋層。第二層242b避免載子濃度因在第三層242c(後續將形成之)沉積操作期間所產生之氫對氧化物半導體層230之擴散與摻雜而增加。當該載子濃度因氧化物半導體層230受氫摻雜而增加時，會形成導電通道而減少該薄膜電晶體的可靠度。
為使第二層242b發揮氫阻擋層的功能，第二層242b可由鋁氧化物(AlOx)製得。第二層242b可具有約100Å至約1,000Å的厚度，例如是100Å至300Å。
第三層242c係設置於第二層242b上且係形成較第一層242a 厚。第三層242c可由矽氮化物(SiNx)製得且要作的足夠厚，以確保欲起到絕緣層功能所需的物理厚度。第三層242c具有該厚度以避免因絕緣層242所致之電性短路。第三層242c可具有約100Å至約4,000Å的厚度。
閘極電極250係設置於絕緣層242上。閘極電極250的邊緣邊界與絕緣層242的邊緣邊界可對齊以實質上彼此相配。
閘極電極250包括一重疊氧化物半導體層230的部分，且氧化物半導體230係被閘極電極250所覆蓋。
閘極電極250可由金屬製得，舉例來說例如是鋁(Al)、銀(Ag)、銅(Cu)、鉬(Mo)、鉻(Cr)、鉭(Ta)、以及鈦(Ti)或其合金及類此物質。閘極電極250可具有一單層結構或一多層結構。多層的實例可包括一由一下層(如鈦(Ti)、鉭(Ta)、鉬(Mo)及ITO)與一上層(如銅(Cu))所形成的雙層、一鉬(Mo)-鋁(Al)-鉬(Mo)的參層等。然而，閘極電極250亦可由除了上述金屬之外的各種金屬或導體製得。
中間絕緣層260係設置於閘極電極250、氧化物半導體層230、以及緩衝層220上。中間絕緣層260可係由例如無機絕緣材料(如矽氮化物與矽氧化物)、有機絕緣材料等材料製得。中間絕緣層260具有接觸孔263與265，各曝露源極電極273與汲極電極275。
源極電極273與汲極電極275可係設置於中間絕緣層260上同時在空間上彼此分開。源極電極273與汲極電極275各可經形成於中間絕緣層260上之接觸孔263及265電性連接至氧化物半導體層230。
如第10圖所示，源極電極273之一側的邊緣部分可重疊閘極電極250，且汲極電極275之一側的邊緣部分可重疊閘極電極250。然而， 具體實施態樣並不必然限於此，且源極電極273與汲電極275可形成為實質上不重疊閘極電極250。
閘極電極250、源極電極273、以及汲極電極275沿著氧化物半導體層230形成薄膜電晶體(TFT)，且該薄膜電晶體的通道係形成於氧化物半導體層230上。
接著，將參考第11至16圖與上述第10圖來說明根據一具體實施態樣之製造第10圖所示之薄膜電晶體的製造方法。第11至16圖係說明根據一具體實施態樣之製造薄膜電晶體的方法的截面圖。
參考第11圖，藉由化學氣相沉積法(CVD)及類此方法，在由玻璃、塑膠、或類此物質所製之絕緣基材210上，形成由例如矽氧化物(SiOx)、矽氮化物(SiNx)、以及氮氧化矽之絕緣材料所製之緩衝層220。
使用濺鍍或類此方法在緩衝層220上施加一氧化物半導體材料層230p，氧化物半導體材料層230p可由例如氧化鋅(ZnO)、鋅-錫氧化物(ZTO)、鋅-銦氧化物(ZIO)、銦氧化物(InO)、鈦氧化物(TiO)、銦-鎵-鋅氧化物(IGZO)、以及銦-鋅-錫氧化物(IZTO)之氧化物半導體材料所製得。此例中，氧化物半導體材料層230p可處於非晶狀態。
參考第12圖，使用感光層圖案(未示出)作為遮罩，以蝕刻氧化物半導體材料層230p，形成氧化物半導體層230。
參考第13圖，形成絕緣材料層240以覆蓋氧化物半導體層230。絕緣材料層240係藉由接續堆疊一第一絕緣材料層240a、堆疊一第二絕緣材料層240b於第一絕緣材料層240a上、以及堆疊一第三絕緣材料層240c於第二絕緣材料層240b上而形成。第一絕緣材料層240a可由矽氧化 物(SiOx)製得，第二絕緣材料層240b可由鋁氧化物(AlOx)製得，以及第三絕緣材料層240c可由矽氮化物(SiONx)製得。
根據一具體實施態樣，可在約100℃至約400℃的操作溫度下，使用化學氣相沉積法(CVD)於氧化物半導體層230上沉積第一絕緣材料層240a。可藉由濺鍍或原子層沉積法(ALD)於第一絕緣材料層240a上沉積第二絕緣材料層240b。當使用原子層沉積法形成第二絕緣材料層240b時，因操作時間長，故銷耗成本且生產量也差，因此可使用濺鍍來沉積第二絕緣材料層140b。
可在約100℃至約400℃的操作溫度下，使用化學沉積法(CVD)於第二絕緣材料層240b上沉積第三絕緣材料層240c。
如第13圖的箭頭所示，朝著氧化物半導體層230輻照雷射以減少氧化物半導體層230的缺陷，從而增進可靠度。除雷射輻照法，亦可改為熱處理氧化物半導體層230。
參考第14圖，將閘極電極材料層250p施加於絕緣材料層240上。閘極電極250p可由諸如金屬之導電材料製得。
參考第15圖，可藉由圖案化閘極電極材料層250p，而形成閘極電極250，以及可利用閘極電極250作蝕刻遮罩而圖案化絕緣材料層240以形成絕緣層242。此例中，絕緣層242與閘極電極250具有相同的平面圖案，且閘極電極250的邊緣邊界與絕緣層242的邊緣邊界可相對齊以實質上彼此相配。
閘極電極250的寬可較氧化物半導體層230小。
參考第16圖，中間絕緣層260係設置於閘極電極250、氧 化物半導體層230、緩衝層220上。中間絕緣層260可由諸如無機絕緣材料(如矽氮化合物與矽氧化合物)、有機絕緣材料等材料製得。接著，圖案化中間絕緣層260以形成接觸孔263與265，其等曝露出氧化物半導體層230的一部分。
接著，可藉由在中間絕緣層260上形成源極電極273與汲極電極275而形成根據如第10圖所示之具體實施態樣的薄膜電晶體。此例中，源極電極273與汲極電極275各透過接觸孔263與265形成為電性連接至氧化物半導體層230。
第17圖係說明根據比較實施例之薄膜電晶體的氫分佈圖，且第18圖係說明根據一具體實施態樣之薄膜電晶體的氫分佈圖。
以下表1係顯示根據比較實施例與具體實施態樣之二次離子質譜(SIMS)結果以測試第17與18圖所繪的氫阻擋效果。比較實施例顯示藉由量測其中於銦鎵鋅氧化物層(IGZO)上接續堆疊有一由矽氧化物製得的層與一由矽氮化物製得層的層結構的氫分佈而獲得者，而具體實施態樣係顯示藉由量測其中於銦鎵鋅氧化物層(IGZO)上接續堆疊有一由濺鍍法(sputtering method，SPT)形成之鋁氧化物製得的層與一由矽氮化物製得的層的層結構的氫分佈而獲得者。
參考第17圖與表1之比較實施例欄，在所有元素中，在IGZP層與由矽氧化物製得之層的介面中存在3.09%的氫，然而，參考第18圖與表1之具體實施態樣欄，在所有元素中，在IGZP層與由鋁氧化物製得之層的介面中存在1.04%的氫。意即， 相較於比較實施例，在根據具體實施態樣之薄膜電晶體的氧化物半導體層之介面的氫含量係顯著減少，從而增進可靠度。
第19圖係說明根據比較實施例之閘極電壓-汲極電流圖，且第20圖係說明在根據一具體實施態樣之薄膜電晶體中之閘極電壓-汲極電流圖。
比較實施例顯示藉由測量其中絕緣層僅以矽氧化物(SiOx)製得之薄膜電晶體的可靠度而獲得者，而具體實施態樣顯示其藉由測量其中絕緣層係由矽氧化物(SiOx)、鋁氧化物(AlOx)、以及矽氮化物(SiNx)的三層所形成之薄膜電晶體的可靠度而獲得者。
參考第19圖可以了解的是，根據比較實施例，量測閘極電壓-汲極電流多次的結果為偏移頻繁地發生，但參考第20圖，根據具體實施態樣，因為偏移較小，故薄膜電晶體的初始可靠度係有所增進。
雖然已連同特定具體實施態樣描述本發明，但應理 解本發明並不侷限於所揭露的具體實施態樣，而是相反地，係旨在涵蓋包括在後附申請專利範圍之精神與範疇中的各種修改與均等布置。
70‧‧‧光阻擋層
110‧‧‧絕緣基材
120‧‧‧緩衝層
133‧‧‧源極電極
134‧‧‧氧化物半導體層
135‧‧‧汲極電極
142‧‧‧絕緣層
142a‧‧‧第一層
142b‧‧‧第二層
142c‧‧‧第三層
154‧‧‧閘極電極
160‧‧‧鈍化層
163、165‧‧‧接觸孔
173‧‧‧資料輸入電極
175‧‧‧資料輸出電極
Q‧‧‧薄膜電晶體

Claims (10)

  1. 一種薄膜電晶體，包含：一基材；一氧化物半導體層，設置於該基材上；一源極電極與一汲極電極，各自連接至該氧化物半導體層並相對於該氧化物半導體層彼此面對；一絕緣層，設置於該氧化物半導體層上，該絕緣層包含接續堆疊的一第一層、一第二層、以及一第三層，其中，該第一層包含矽氧化物(SiOx)，該第二層係一氫阻擋層，且該第三層包含矽氮化物(SiNx)；以及一閘極電極，設置於該絕緣層上。
  2. 如請求項1之薄膜電晶體，其中該第二層包含鋁氧化物(AlOx)。
  3. 如請求項2之薄膜電晶體，其中該第三層係較該第一層厚。
  4. 如請求項3之薄膜電晶體，其中該絕緣層與該閘極電極之間的邊緣邊界係彼此對齊。
  5. 如請求項4之薄膜電晶體，其中該閘極電極與該氧化物半導體層之間的邊緣邊界係彼此對齊。
  6. 如請求項5之薄膜電晶體，其中該源極電極與該汲極電極各包括一材料，該材料係藉由還原形成該氧化物半導體層的材料而獲得。
  7. 如請求項6之薄膜電晶體，其中該氧化物半導體層、該源極 電極以及該汲極電極係設置在同一層。
  8. 如請求項4之薄膜電晶體，更包含一中間絕緣層，設置於該閘極電極上，其中該源極電極與該汲極電極係設置於該中間絕緣層上，且該源極電極與該汲極電極各自透過一單獨的接觸孔連接至該氧化物半導體層，該接觸孔係形成於該中間絕緣層上。
  9. 如請求項8之薄膜電晶體，其中該源極電極與該汲極電極各自的邊緣部分係與該閘極電極重疊。
  10. 如請求項1之薄膜電晶體，更包含一緩衝層，設置於該基材與該氧化物半導體層之間。
TW103120681A 2013-09-23 2014-06-16 薄膜電晶體及其製造方法 TW201513369A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130112778A KR20150033155A (ko) 2013-09-23 2013-09-23 박막 트랜지스터 및 그 제조 방법

Publications (1)

Publication Number Publication Date
TW201513369A true TW201513369A (zh) 2015-04-01

Family

ID=52690167

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103120681A TW201513369A (zh) 2013-09-23 2014-06-16 薄膜電晶體及其製造方法

Country Status (4)

Country Link
US (1) US20150084035A1 (zh)
KR (1) KR20150033155A (zh)
CN (1) CN104465783A (zh)
TW (1) TW201513369A (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102254311B1 (ko) 2013-12-05 2021-05-24 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
KR102349246B1 (ko) 2015-02-23 2022-01-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN113223967A (zh) * 2015-03-03 2021-08-06 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
TWI613706B (zh) * 2015-07-03 2018-02-01 友達光電股份有限公司 氧化物半導體薄膜電晶體及其製作方法
KR102386522B1 (ko) * 2015-07-31 2022-04-14 인텔 코포레이션 기능성 금속 산화물 기반 마이크로전자 디바이스들
KR102568632B1 (ko) 2016-04-07 2023-08-21 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR102556849B1 (ko) 2016-04-12 2023-07-18 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
KR20180076422A (ko) 2016-12-27 2018-07-06 삼성디스플레이 주식회사 색 변환 패널 및 이를 포함하는 표시 장치
KR102652370B1 (ko) * 2017-02-15 2024-03-27 삼성전자주식회사 박막 트랜지스터, 그 제조 방법, 및 박막 트랜지스터를 포함하는 전자 기기
KR102393552B1 (ko) * 2017-11-09 2022-05-02 엘지디스플레이 주식회사 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치
KR102487324B1 (ko) * 2017-11-24 2023-01-10 엘지디스플레이 주식회사 수소 차단층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102341854B1 (ko) * 2017-12-27 2021-12-23 삼성디스플레이 주식회사 표시장치의 제조방법
KR102097692B1 (ko) * 2018-03-30 2020-05-26 호서대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
KR102631515B1 (ko) * 2018-11-12 2024-01-30 엘지디스플레이 주식회사 패널, 트랜지스터 및 전자장치
US20220209188A1 (en) * 2019-04-25 2022-06-30 Applied Materials, Inc. Moisture barrier film having low refraction index and low water vapor tramission rate
CN110211883B (zh) * 2019-05-23 2020-10-16 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN110579509A (zh) * 2019-09-27 2019-12-17 西南交通大学 一种基于IGZO纳米颗粒的ppb级别硫化氢气体传感器及其制备方法
KR20210084835A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 박막트랜지스터 및 이를 포함하는 표시장치
CN113451414B (zh) * 2020-06-18 2022-07-29 重庆康佳光电技术研究院有限公司 一种薄膜晶体管器件及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624450B1 (en) * 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6559014B1 (en) * 2001-10-15 2003-05-06 Advanced Micro Devices, Inc. Preparation of composite high-K / standard-K dielectrics for semiconductor devices
JP5196813B2 (ja) * 2006-03-20 2013-05-15 キヤノン株式会社 アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
KR101404439B1 (ko) * 2007-06-29 2014-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 장치 및 전자 기기
WO2009122497A1 (ja) * 2008-03-31 2009-10-08 富士通マイクロエレクトロニクス株式会社 強誘電体メモリとその製造方法、及び強誘電体キャパシタの製造方法
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP2010073867A (ja) * 2008-09-18 2010-04-02 Tokyo Electron Ltd 半導体装置及び半導体装置の製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
KR20110111708A (ko) * 2010-04-05 2011-10-12 삼성모바일디스플레이주식회사 표시장치 및 그 제조방법
CN103367459B (zh) * 2012-03-28 2019-08-27 株式会社日本有机雷特显示器 半导体装置和电子设备
CN102683424B (zh) * 2012-04-28 2013-08-07 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
CN104465783A (zh) 2015-03-25
KR20150033155A (ko) 2015-04-01
US20150084035A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
USRE48290E1 (en) Thin film transistor array panel
TW201513369A (zh) 薄膜電晶體及其製造方法
US12087865B2 (en) Thin film transistor and thin film transistor array panel including the same
US9768309B2 (en) Thin film transistor and thin film transistor array panel including the same
US9343583B2 (en) Thin film transistor and thin film transistor array panel including the same
KR102418493B1 (ko) 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
JP5099739B2 (ja) 薄膜トランジスタ及びその製法
JP2014131047A (ja) 薄膜トランジスタ、および薄膜トランジスタ表示板
US20190280018A1 (en) Array substrate, manufacturing method therefor and display device
KR102650692B1 (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN103219388A (zh) 薄膜晶体管、其制造方法、显示单元和电子装置
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
KR20200083961A (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN110808289A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
KR102130548B1 (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR20200091372A (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법