CN103367459B - 半导体装置和电子设备 - Google Patents

半导体装置和电子设备 Download PDF

Info

Publication number
CN103367459B
CN103367459B CN201310091241.7A CN201310091241A CN103367459B CN 103367459 B CN103367459 B CN 103367459B CN 201310091241 A CN201310091241 A CN 201310091241A CN 103367459 B CN103367459 B CN 103367459B
Authority
CN
China
Prior art keywords
film
oxide semiconductor
insulating film
resin
resin material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310091241.7A
Other languages
English (en)
Other versions
CN103367459A (zh
Inventor
西山优范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012072951A external-priority patent/JP2013207015A/ja
Priority claimed from JP2012076758A external-priority patent/JP2013207193A/ja
Application filed by Joled Inc filed Critical Joled Inc
Publication of CN103367459A publication Critical patent/CN103367459A/zh
Application granted granted Critical
Publication of CN103367459B publication Critical patent/CN103367459B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Abstract

本发明涉及半导体装置和电子设备。该半导体装置包括：包括氧化物半导体膜的晶体管；覆盖氧化物半导体膜并包括第一树脂材料的第一绝缘膜；以及，包括第二树脂材料的第二绝缘膜，第二树脂材料的极性与第一树脂材料的极性不同，第二绝缘膜层压在第一绝缘膜上。

Description

半导体装置和电子设备
技术领域
本技术涉及包括使用氧化物半导体的晶体管的半导体装置和电子设备。
背景技术
已知由锌（Zn）、铟（In）、镓（Ga）、锡（Sn）、铝（Al）或钛（Ti）的氧化物、或其混合氧化物构成的氧化物半导体具有优良的半导体特性。因此，近年来，人们对使用这种氧化物半导体作为有源矩阵型显示器的驱动装置的薄膜晶体管（TFT）的应用进行了积极研究（例如，第2009-99847号日本未审查专利申请公开），报道了底栅结构和顶栅结构的TFT。
TFT中使用上述氧化物半导体时，电子迁移率变得等于或高于使用通常用于例如液晶显示器的非晶硅的TFT的10倍。另外，已经发现的是，使用上述氧化物半导体的TFT具有有利的截止特性。而且，在使用上述氧化物半导体的TFT中，在接近室温的低温下也具有较高迁移率。因此，非常需要在例如液晶显示器和具有大屏幕、高清晰度和高帧速率的有机电致发光（EL）显示器中应用使用氧化物半导体的TFT。
发明内容
但是，在使用氧化物半导体的TFT中，存在一个问题：TFT由于水分扩散到氧化物半导体膜中而退化，因此降低了TFT特性。
需要提供一种抑制水分扩散到氧化物半导体膜中，因此提高TFT特性的半导体装置、显示单元和电子设备。
根据本发明的一个实施方式，提供了第一半导体装置，其包括：包括氧化物半导体膜的晶体管；覆盖氧化物半导体膜并包括第一树脂材料的第一绝缘膜；以及，包括第二树脂材料的第二绝缘膜，第二树脂材料的极性与第一树脂材料的极性不同，第二绝缘膜层压在第一绝缘膜上。
根据本发明的一个实施方式，提供了第一显示单元，其包括：显示装置；驱动显示装置并包括氧化物半导体膜的晶体管；覆盖氧化物半导体膜并包括第一树脂材料的第一绝缘膜；以及，包括第二树脂材料的第二绝缘膜，第二树脂材料的极性与第一树脂材料的极性不同，第二绝缘膜层压在第一绝缘膜上。
根据本发明的一个实施方式，提供了具有显示单元的第一电子设备，所述显示单元包括：显示装置；驱动显示装置并包括氧化物半导体膜的晶体管；覆盖氧化物半导体膜并包括第一树脂材料的第一绝缘膜；以及，包括第二树脂材料的第二绝缘膜，第二树脂材料的极性与第一树脂材料的极性不同，第二绝缘膜层压在第一绝缘膜上。
在本技术的实施方式的第一半导体装置、第一显示单元和第一电子设备中，所述氧化物半导体膜覆盖有具有不同物理性质的第一和第二绝缘膜。第一和第二树脂材料中具有较低极性的一种材料具有较低吸水性，具有较高极性的另一种材料具有较低透水性。气氛中的水分和氧化物半导体膜的上层中存在的水分被一个绝缘膜排斥，另一个绝缘膜抑制其渗透和扩散。
根据本发明的一个实施方式，提供了第二半导体装置，包括：晶体管，包括氧化物半导体膜；以及，绝缘膜，覆盖氧化物半导体膜并包括树脂材料，所述绝缘膜覆盖有表面改性层，表面改性层的疏水性高于树脂材料的疏水性。
根据本发明的一个实施方式，提供了第二显示单元，包括：显示装置；晶体管，驱动显示装置并包括氧化物半导体膜；以及绝缘膜，覆盖氧化物半导体膜并包括树脂材料，所述绝缘膜覆盖有表面改性层，表面改性层的疏水性高于树脂材料的疏水性。
根据本发明的一个实施方式，提供了具有显示单元的第二电子设备，所述显示单元包括：显示装置；晶体管，驱动显示装置并包括氧化物半导体膜；以及绝缘膜，覆盖氧化物半导体膜并包括树脂材料，所述绝缘膜覆盖有表面改性层，表面改性层的疏水性高于树脂材料的疏水性。
在本技术的实施方式的第二半导体装置、第二显示单元和第二电子设备中，所述绝缘膜覆盖有具有高疏水性的表面改性层。因此，气氛中和所述上层中存在的水分被表面改性层排斥。
根据本发明的一个实施方式，提供了一种半导体装置制造方法，所述半导体装置为本技术的上述实施方式的半导体装置，所述方法包括：形成包括氧化物半导体膜的晶体管；用包括树脂材料的绝缘膜覆盖氧化物半导体膜；并且，在绝缘膜的表面提供表面改性层，所述表面改性层的疏水性高于树脂材料的疏水性。
根据本技术的实施方式的第一半导体装置、第一显示单元和第一电子设备，覆盖氧化物半导体膜的绝缘膜由具有不同极性的多个层（第一和第二绝缘膜）构成。因此，减少了水分在氧化物半导体膜中的渗透。因此，提高了晶体管的TFT特性。
另外，根据本技术的实施方式的第二半导体装置、半导体装置制造方法、第二显示单元和第二电子设备，所述绝缘膜覆盖有表面改性层。因此，减少了水分在氧化物半导体膜中的渗透。因此，提高了晶体管的TFT特性。
应理解的是，前述一般说明和以下详细说明为示例性说明，用于对所申请技术提供进一步说明。
附图说明
附图用于使本发明更易理解，包括在本说明书中，构成本说明书的一部分。附图示出了实施方式，并与说明书共同用于说明本技术的原理。
图1为根据本技术第一实施方式的显示单元的配置的截面图。
图2为包括图1所示的显示单元的外围电路的基本配置的示意图。
图3为图2所示的像素的电路配置的示意图。
图4A至图4C为按加工顺序示出图1所示的显示单元的制造方法的截面图。
图5A和图5B为图4C所示的步骤之后的步骤的截面图。
图6A和图6B为图5B所示的步骤之后的步骤的截面图。
图7为根据比较例1的显示单元的配置的截面图。
图8为根据变形例1的显示单元的主要部分配置的截面图。
图9为根据变形例2的显示单元的配置的截面图。
图10为根据变形例3的显示单元的配置的截面图。
图11为根据变形例4的显示单元的配置的截面图。
图12A和图12B为按加工顺序示出图11所示的晶体管的制造方法的截面图。
图13A和图13B为图12B所示的步骤之后的步骤的截面图。
图14为根据本技术第二实施方式的显示单元的配置的截面图。
图15为根据本技术第三实施方式的显示单元的配置的截面图。
图16为包括根据上述实施方式等的任何显示单元的模块的示意配置的平面图。
图17A和图17B为分别示出根据上述实施方式等的任何显示单元的应用例1的外观的透视图。
图18为应用例2的外观的透视图。
图19为应用例3的外观的透视图。
图20A和图20B为分别从前面和后面示出应用例4的外观的透视图。
图21为应用例5的外观的透视图。
图22为应用例6的外观的透视图。
图23A和图23B分别为打开状态的应用例7的正视图和侧视图。图23C至图23G分别为关闭状态的应用例7的正视图、左侧视图、右侧视图、顶视图和底视图。
图24为根据本技术第四实施方式的显示单元的配置的截面图。
图25为包括图24所示的显示单元的外围电路的基本配置的示意图。
图26为图25所示的像素的电路配置的示意图。
图27A至图27C为按加工顺序示出图24所示的显示单元的制造方法的截面图。
图28A和图28B为图27C所示的步骤之后的步骤的截面图。
图29A和图29B为图28B所示的步骤之后的步骤的截面图。
图30为根据比较例2的显示单元的配置的截面图。
图31为根据变形例5的显示单元的主要部分配置的截面图。
图32为根据变形例6的显示单元的配置的截面图。
图33A和图33B为按加工顺序示出图32所示的晶体管的制造方法的截面图。
图34A和图34B为图33B所示的步骤之后的步骤的截面图。
图35为根据变形例7的显示单元的配置的截面图。
图36为图35所示的显示单元的另一个示例的截面图。
图37为根据本技术第五实施方式的显示单元的配置的截面图。
图38为根据本技术第六实施方式的显示单元的配置的截面图。
图39为包括根据上述实施方式等的任何显示单元的模块的示意配置的平面图。
具体实施方式
下文将根据附图对本技术的优选实施方式进行详细说明。说明将以下列顺序进行。
1.第一实施方式（具有双层结构的层间绝缘膜的顶栅型晶体管的示例：有机EL显示单元）
2.变形例1（具有三层结构的层间绝缘膜的示例）
3.变形例2（具有单层层间绝缘膜的示例，其中，构成层间绝缘膜和平坦化膜的材料具有不同极性）
4.变形例3（具有双层结构的层间绝缘膜和具有双层结构的平坦化膜的示例）
5.变形例4（底栅型晶体管的示例）
6.第二实施方式（液晶显示单元）
7.第三实施方式（电子纸）
8.应用例
9.第四实施方式（层间绝缘膜中具有表面改性层的顶栅型晶体管的示例：有机EL显示单元）
10.变形例5（具有层状结构的树脂层的示例）
11.变形例6（底栅型晶体管的示例）
12.变形例7（平坦化膜中具有表面改性层的示例）
13.第五实施方式（液晶显示单元）
14.第六实施方式（电子纸）
15.应用例
[第一实施方式]
图1示出了根据本技术第一实施方式的显示单元1（半导体装置）的截面配置。显示单元1为有源矩阵型有机电致发光（EL）显示单元。显示单元1在基板11上包括多对晶体管10和由晶体管10驱动的有机EL装置20。图1示出了与一对晶体管10和有机EL装置20对应的区域（子像素）。
晶体管10为交错结构（顶栅型）的TFT，包括按顺序在基板11上设置的氧化物半导体膜12、栅极绝缘膜13和栅电极14。高电阻膜15覆盖氧化物半导体膜12和栅电极14。换句话说，氧化物半导体膜12、栅极绝缘膜13、栅电极14和高电阻膜15按顺序设置。层间绝缘膜16设于高电阻膜15上。氧化物半导体膜12通过连接孔H1与源漏电极17A和17B连接，连接孔H1设于层间绝缘膜16和高电阻膜15内。平坦化膜18覆盖源漏电极17A和17B，有机EL装置20进一步设于平坦化膜18上。
[晶体管10]
基板11可由例如石英、玻璃、硅和树脂（塑料）膜等材料构成。由于在进行下文所述的溅射期间不需要加热基板11便可形成氧化物半导体膜12，可使用低成本树脂膜。树脂材料的示例包括PET（聚对苯二甲酸乙二酯）和PEN（聚萘二甲酸乙二醇酯）。根据用途，还可使用不锈钢（SUS）等材料制成的金属基板。
氧化物半导体膜12设于基板11上的选择性区域内，并起晶体管10的活性层（有源层）的作用。氧化物半导体膜12可包括例如铟（In）、镓（Ga）、锌（Zn）和锡（Sn）元素的一个或多个的氧化物，作为主要成分。特别地，非晶氧化物的示例包括铟锡锌氧化物（ITZO）和铟镓锌氧化物（IGZO：InGaZnO），结晶氧化物的示例包括氧化锌（ZnO）、铟锌氧化物（IZO（注册商标））、铟镓氧化物（IGO）、铟锡氧化物（ITO）和氧化铟（InO）。氧化物半导体膜12的表面（与高电阻膜15接触的表面）结晶时，例如，可提高形成栅极绝缘膜13时氧化物半导体膜12与绝缘膜（图4B中的绝缘膜13A，如下文所述）之间的蚀刻选择性，并提高形成连接孔H1时氧化物半导体膜12与高电阻膜15之间的蚀刻选择性。为了使氧化物半导体膜12的表面结晶，氧化物半导体膜12可由结晶氧化物半导体材料构成，或氧化物半导体膜12可由包括非晶氧化物半导体材料和其上形成的结晶氧化物半导体材料的层压材料构成。优选使用非晶氧化物半导体材料，以抑制水分在氧化物半导体膜12中的扩散。氧化物半导体膜12的厚度（层压方向的厚度，下文简称为“厚度”）可为例如约50nm。
氧化物半导体膜12包括面向上方的栅电极14的沟道区域12C。氧化物半导体膜12还具有从两侧与沟道区域12C相邻且电阻率低于沟道区域12C的一对区域（源漏区域12A和12B）。源漏区域12A和12B沿厚度方向从氧化物半导体膜12表面（顶面）设于氧化物半导体膜12的一部分。源漏区域12A和12B可通过例如使铝（Al）等金属与氧化物半导体材料反应，以将金属（掺杂剂）扩散到氧化物半导体材料中而形成。在晶体管10中，由于源漏区域12A和12B实现了自对准结构，因此显示高质量图像。具有自对准结构的晶体管10适用于大屏幕、高清晰度、高帧速率的显示器。进一步，具有晶体管10的显示单元1可采用保持电容（retention capacity）小的布局。这使显示单元1的制造缺陷小，成品率高，并提高其可靠性。源漏区域12A和12B不仅实现上述自对准结构（self-aligned structure），还具有稳定晶体管10的特性的作用。
例如，氧化硅膜、氮化硅膜和氧化铝膜等绝缘膜（未显示）可设于基板11与氧化物半导体膜12之间。该绝缘膜抑制了水分或其他杂质从基板11渗透氧化物半导体膜12中。
栅电极14设于沟道区域12C上，两者之间设有栅极绝缘膜13。在平面图中，栅电极14和栅极绝缘膜13具有相同形状。栅极绝缘膜13的厚度可为例如约300nm，可由单层膜构成，单层膜由氧化硅膜（SiO）、氮化硅膜（SiN）、氮氧化硅膜（SiON）和氧化铝膜（AlO）的其中之一构成，栅极绝缘膜13也可由层压膜构成，层压膜由上述膜的两个或多个构成。栅极绝缘膜13优选由不可能还原氧化物半导体膜12的材料构成，例如，氧化硅或氧化铝膜。
栅电极14利用施加在晶体管10上的栅电压（Vg）控制氧化物半导体膜12（沟道区域12C）中的载流子密度。栅电极14还起提供电位的配线的作用。栅电极14还可由例如钼（Mo）、钛（Ti）、铝、银（Ag）、钕（Nd）、铜（Cu）的其中之一的单质或其合金构成。栅电极14可具有包括多个单质或合金的层状结构。栅电极14优选由铝和铜等低电阻金属构成。可替代地，栅电极14可由包括低电阻金属层（低电阻层）和其上面形成的钛和钼等材料层（阻挡层）的层压结构构成。可替代地，可使用包括低电阻金属的合金，例如，铝和钕（Al-Nd）的合金。栅电极14可由ITO膜等透明导电膜构成。栅电极14的厚度可为例如10nm至500nm。
栅电极14上的高电阻膜15与氧化物半导体膜12的源漏区域12A和12B接触。高电阻膜15为金属的残留氧化膜（氧化膜），所述金属为下文所述的制造过程中扩散到源漏区域12A和12B中的金属的来源。高电阻膜15的厚度可为例如约20nm以下，可由氧化钛、氧化铝、氧化铟和氧化锡等材料构成，或可由包括其中的两种或多种的层压结构构成。高电阻膜15不仅在上述过程中起作用，还能减少改变氧化物半导体膜12的特性的氧气、水分等的影响，即，起阻挡作用。因此，高电阻膜15的提供稳定了晶体管10的电气特性，进一步改善了下文所述的层间绝缘膜16的效果。
为了提高阻挡功能，例如，厚度为约10nm至50nm的氧化铝或氧化钛保护膜（未显示）可层压在高电阻膜15上。这进一步稳定了晶体管10中氧化物半导体膜12的电气特性，并提高了其可靠性。
层间绝缘膜16覆盖氧化物半导体膜12，两者之间设有高电阻膜15。在本实施方式中，层间绝缘膜16具有层状结构，包括由具有不同极性的树脂材料构成的多个层（层间绝缘膜16A和16B）。这抑制了水分从气氛和层间绝缘膜16的上层到氧化物半导体膜12中的渗透。
层间绝缘膜16包括从高电阻膜15按顺序设置的层间绝缘膜16A（第一绝缘膜）和层间绝缘膜16B（第二绝缘膜）。层间绝缘膜16A由低极性或无极性的树脂构成。低极性或无极性树脂的示例包括聚硅氧烷（硅树脂）、聚烯烃类树脂、聚乙烯类树脂和聚苯乙烯类树脂。可在上述低极性或无极性树脂材料中添加其他有机材料或其他无机材料。可替代地，层间绝缘膜16A可由低极性的有机无机混合树脂构成。进一步，层间绝缘膜16A可由引入多个低极性或无极性官能团或疏水基的树脂材料构成。低极性官能团的示例包括硅氧烷基团（-Si-O-Si-）、醚基团和酯基团。无极性官能团的示例包括烷基（-CnH2n+1）、芳基（-C6H5）和乙酰氧基（-OCOCH3）。疏水基的示例包括卤素基（-C-X，其中，X为F、Cl、Br和I的其中之一）和二硫基（-S-S-）。
所述低极性或无极性树脂具有低吸水性。例如，聚硅氧烷是一种疏水树脂，其中，低极性官能团在膜的最上表面排斥具有高极性的水。优选地，层间绝缘膜16A由例如吸水率为0.5%或以下，优选0.3%或以下的树脂构成。另一方面，低极性树脂材料使渗透其中的水分易于扩散（具有高透水性），水蒸气透过率为例如每天大于100g/m2。优选使用水蒸气透过率为每天500g/m2以下的树脂作为层间绝缘膜16A。
层间绝缘膜16B层压在层间绝缘膜16A上，并且包括极性高于形成层间绝缘膜16A的树脂材料的极性的树脂材料。层间绝缘膜16B可由例如聚酰亚胺、丙烯酸类树脂、酚醛类树脂（novolac-based resins）、苯酚类树脂、聚酯类树脂、环氧类树脂、氯乙烯类树脂和聚苯并咪唑类树脂等材料构成。可在上述高极性树脂材料中添加其他有机材料或其他无机材料。可替代地，层间绝缘膜16B可由高极性的有机无机混合树脂构成。进一步，层间绝缘膜16B可由引入多个高极性官能团或亲水基的树脂材料构成。高极性官能团的示例包括醛基、酮基、羧基（-COOH）、酰胺基（-CONH2）、酰亚胺基（imide group）、磷酸二乙基（-O-P(=O)OH-O-）和肽基（-CONH-）。亲水基的示例包括羟基（-OH）、氨基（-NH2）、硫醇基（-SH）、羧基、酰胺基、羰基（-C=O）、烷酰基（R-CO-）和丙烯酰基（H2C=CH-C(-O)-）。
具有较高极性的树脂（例如上述树脂）具有低透水性。例如，聚酰亚胺和丙烯酸类树脂是一种亲水树脂，其中，高极性官能团在膜的最上表面吸收同样具有高极性的水（具有高吸水性），但是，水分在膜表面吸收，因此，水分不太可能扩散或渗透到其中。层间绝缘膜16B中包括的树脂材料的水蒸气透过率可为例如每天100g/m2以下。虽然高极性树脂材料一般具有高吸水性（例如，吸水率高于0.5%），但优选使用吸水率为10%以下的树脂材料，更优选使用吸水率为2.0%以下的树脂材料作为层间绝缘膜16B。
可通过将由低吸水性树脂材料构成的层间绝缘膜16A和低透水性树脂材料构成的层间绝缘膜16B层压在氧化物半导体膜12上而抑制水分到氧化物半导体膜12的渗透。从层压顺序的角度看，优选从氧化物半导体膜12（高电阻膜15）依次设置具有低吸水性的层间绝缘膜16A和具有低透水性的层间绝缘膜16B。在由按上述顺序构成的层状结构构成的层间绝缘膜16中，首先，具有高吸水性的层间绝缘膜16B在制造过程中吸收气氛中存在的水分和层间绝缘膜16上方残留的水分。一旦被层间绝缘膜16B的表面吸收，水分不太可能扩散到层间绝缘膜16B内，例如即使通过烘烤等处理使水分游离出层间绝缘膜16B中包括的树脂，通过具有低吸水性的层间绝缘膜16A的表面排斥，水分被排出到气氛中。因此，上述层压顺序有效抑制了水分对氧化物半导体膜12的渗透。
另外，包括树脂材料的层间绝缘膜16很容易加厚到例如约2μm。所述加厚层间绝缘膜16可例如充分地覆盖栅极绝缘膜13和栅电极14等部件之间的水平差，从而保证电极之间的绝缘安全性。因此，抑制了水平差等原因造成的短路。另外，包括树脂材料的层间绝缘膜16降低了金属配线产生的配线电容，使显示单元1具有较大尺寸和较高帧速率。
一对源漏电极17A和17B在层间绝缘膜16上形成图案，并通过连接孔H1与氧化物半导体膜12的源漏区域12A和12B连接，连接孔H1经过层间绝缘膜16和高电阻膜15。源漏电极17A和17B优选避开栅电极14正上方的区域设置，以抑制栅电极14和源漏电极17A和17B的交叉区域中寄生电容的形成。源漏电极17A和17B的厚度分别为例如约200nm，分别由类似用于栅电极14的上述金属和透明导电膜的材料构成。优选地，源漏电极17A和17B分别由包括低电阻层和阻挡层的层压膜构成。一个原因是，通过由上述层压膜构成源漏电极17A和17B，可实现配线延迟较小的驱动。
[有机EL装置20]
有机EL装置20形成于平坦化膜18上。有机EL装置20包括从平坦化膜18开始按顺序设置的第一电极21、像素分离膜22、有机层23和第二电极24，并由保护层25密封。密封基板27通过中间由热固性树脂或紫外固化树脂构成的粘合层26附着在保护层25上。显示单元1可为有机层23生成的光从基板11发出的底部发光式，或可为从密封基板27发出的顶部发光式。
平坦化膜18在基板11的整个显示区域（图2中的显示区域50，如下文所述）内设于源漏电极17A和17B和层间绝缘膜16上。平坦化膜18具有连接孔H2。连接孔H2将晶体管10的源漏电极17A和17B与有机EL装置20的第一电极21连接。平坦化膜18可由与上述层间绝缘膜16相似的树脂材料构成。
第一电极21设于平坦化膜18上，以填充连接孔H2。第一电极21可起例如阳极的作用，提供给每个装置。在底部发光式的显示单元1中，第一电极21可由透明导电膜构成，例如，由铟锡氧化物（ITO）、铟锌氧化物（IZO）和铟锌氧化物（InZnO）等材料的其中之一的单层膜或其两种或多种的层压膜构成。另一方面，在顶部发光式显示单元1中，第一电极21可由反光金属构成，例如，由铝、镁（Mg）、钙（Ca）和钠（Na）的其中之一的单质金属或包括其中的一种或多种的合金制成的单层膜，或包括单质金属或合金的分层的多层膜构成。
像素分离膜22保证了第一电极21与第二电极24之间的绝缘，并分割了各个装置的发光区域。像素分离膜22具有面向每个装置的发光区域的开口。像素分离膜22可由例如聚酰亚胺、丙烯酸树脂和酚醛类树脂等光敏树脂构成。
有机层23覆盖像素分离膜22的开口。有机层23包括有机电致发光层（有机EL层），并在施加驱动电流之后发光。有机层23可包括例如从基板11（第一电极21）按顺序设置的空穴注入层、空穴传输层、有机EL层和电子传输层，并在有机EL层中的电子与空穴重新组合之后发光。只要有机EL层由任何典型低分子或高分子有机材料构成，有机EL层没有特别限制。例如，可对各个装置提供发出红色、绿色或蓝色光的有机EL层，以显示不同颜色。可替代地，可在基板11的整个表面上提供发出白色光的有机EL层（例如，红色、绿色和蓝色有机EL层的层压结构）。空穴注入层增加了空穴注入效率并抑制了电流泄漏。空穴传输层增加了有机EL层中空穴传输的效率。除有机EL层之外的其他层，例如，空穴注入层、空穴传输层和电子传输层可根据需要设置。
第二电极24可起例如阴极的作用，可由金属导电膜构成。在底部发光式的显示单元1中，第二电极24可由反光金属构成，例如，由铝、镁（Mg）、钙（Ca）和钠（Na）的其中之一的单质金属或包括其中的一种或多种的合金制成的单层膜，或包括单质金属或合金的分层的多层膜构成。另一方面，在顶部发光式显示单元1中，第二电极24可由透明导电膜构成，透明导电膜由ITO和IZO等材料制成。第二电极24与第一电极21绝缘，例如，可由各个装置共用。
保护层25可由绝缘材料或导电材料构成。绝缘材料的示例包括非晶硅（a-Si）、非晶碳化硅（a-SiC）、非晶氮化硅（a-Si(1-x)Nx）和非晶碳（a-C）。
密封基板27面向基板11设置，两者之间设有晶体管10和有机EL装置20。密封基板27可由与上述基板11相似的材料构成。在顶部发光式显示单元1中，密封基板27由透明材料构成，并且诸如滤色器和遮光膜的部件可设于密封基板27一侧。在底部发光式显示单元1中，基板11由透明材料构成，并且诸如滤色器和遮光膜的部件可设于基板11一侧。
[外围电路和像素电路的配置]
如图2所示，显示单元1包括多个像素PXLC，每个像素PXLC包括上述有机EL装置20。像素PXLC可在例如基板11上的显示区域50内设为矩阵。分别作为信号线驱动电路、扫描线驱动电路和电源线扫描电路的水平选择器（HSEL）51、写入扫描器（WSCN）52和电源扫描器53设于显示区域50周围。
在显示区域50内，多个（n个）信号线DTL1至DTLn在列方向设置，多个（m个）扫描线WSL1至WSLm在行方向设置。所述像素PXLC（与R、G和B对应的一个像素）设于信号线DTL与扫描线WSL的每个交叉点。每个信号线DTL与水平选择器51电连接。水平选择器51通过信号线DTL向每个像素PXLC提供图像信号。另一方面，每个扫描线WSL与写入扫描器52电连接。写入扫描器52通过扫描线WSL向每个像素PXLC提供扫描信号（选择脉冲）。每个电源线DSL与电源扫描器53连接。电源扫描器53通过电源线DSL向每个PXLC提供电源信号（控制脉冲）。
图3示出了像素PXLC中的特定电路配置示例。每个像素PXLC包括像素电路50A，像素电路50A包括有机EL装置20。像素电路50A为有源驱动电路，包括采样晶体管Tr1、驱动晶体管Tr2、保持电容器（保持电容器10C）和有机EL装置20。应注意的是，采样晶体管Tr1和驱动晶体管Tr2的其中之一或两者与上述晶体管10对应。
采样晶体管Tr1的栅极与与其对应的扫描线WSL连接。采样晶体管Tr1的源极和漏极的其中之一与与其对应的信号线DTL连接，另一个与驱动晶体管Tr2的栅极连接。驱动晶体管Tr2的漏极与与其对应的电源线DSL连接，驱动晶体管Tr2的源极与有机EL装置20的阳极连接。进一步，有机EL装置20的阴极与接地线5H连接。应注意的是，接地线5H由所有像素PXLC共用。保持电容器10C设于驱动晶体管Tr2的源极与栅极之间。
响应于扫描线WSL提供的扫描信号（选择脉冲），采样晶体管Tr1开始导电，从而对信号线DTL提供的信号电位进行采样，并将信号电位保存在保持电容器10C内。驱动晶体管Tr2接收设为预定第一电位（未显示）的电源线DSL提供的电流，并根据保持电容器10C中保留的信号电位将驱动电流提供给有机EL装置20。从驱动晶体管Tr2提供驱动电流之后，有机EL装置20发光，发光亮度根据图像信号的信号电位确定。
在上述电路配置中，响应于从扫描线WSL提供的扫描信号（选择脉冲），采样晶体管Tr1开始导电，由此对信号线DTL提供的图像信号的信号电位进行采样，并将其保存在保持电容器10C中。进一步，设为上述第一电位的电源线DSL响应于保持电容器10C保留的信号电位向驱动晶体管Tr2提供电流，驱动晶体管Tr2向有机EL装置20（每个红色、绿色和蓝色有机EL装置）提供驱动电流。每个有机EL装置20响应于提供的驱动电流而发光，发光亮度根据图像信号的信号电位确定。因此，显示单元1基于图像信号显示图像。
显示单元1可按例如以下过程制造。
[形成晶体管10的步骤]
首先，如图4A所示，由上述材料制成的氧化物半导体膜12形成于基板11上。特别地，氧化物半导体膜（未显示）通过溅射等方法形成的厚度为例如约50nm。进行所述溅射时，使用成分与将在膜中形成的氧化物半导体相同的陶瓷作为靶。进一步，对氧气的分压进行控制，以获取更好的晶体管特性，因为，氧化物半导体膜中的载流子浓度取决于溅射时氧气的分压。此时，通过使用上述结晶半导体材料，可提高绝缘膜13A（见图4B，如下文所述）和高电阻膜15蚀刻时的蚀刻选择性。随后，形成的氧化物半导体膜通过例如光刻和蚀刻以预定形状图案化。此时，优选使用磷酸、硝酸和醋酸的混合物通过湿法蚀刻对形成的氧化物半导体膜进行加工。磷酸、硝酸和醋酸的混合物使与底层的选择比非常大，并且使加工相对容易。
随后，如图4B所示，例如，由厚度为300nm的氧化硅膜制成的绝缘膜13A和由厚度为200nm的钼制成的导电膜14A按该顺序形成于氧化物半导体12上，以覆盖基板11上方的整个表面。绝缘膜13A可由例如等离子化学气相沉积法（CVD）形成。可替代地，除等离子CVD法之外，由氧化硅膜制成的绝缘膜13A还可由反应溅射法形成。绝缘膜13A由氧化铝膜构成时，除上述反应溅射法和CVD法之外，还可使用原子层沉积法。导电膜14A可由例如溅射法形成。
形成导电膜14A之后，可通过例如光刻和蚀刻而图案化导电膜14A以在氧化物半导体膜12上的选择区域内形成栅电极14。随后，使用栅电极14作为掩模对绝缘膜13A进行蚀刻。因此，在平面图（图4C）中，栅极绝缘膜13以与栅电极14基本相同的形状被图案化。氧化物半导体膜12的表面结晶时，通过在该蚀刻步骤中使用氢氟酸等化学物，保持非常大的蚀刻选择比，从而容易进行加工。
随后，如图5A所示，由钛、铝、锡和铟等金属制成的金属膜15A通过例如溅射法或原子层沉积法在基板11上的整个表面上形成，厚度为5nm至10nm。金属膜15A由在相对较低温度下与氧气反应的金属构成，并与与氧化物半导体膜12的沟道区域12C相邻的区域接触。形成金属膜15A之后，例如，可通过溅射法或原子层沉积法形成由氧化钛或氧化铝制成的厚度为约50nm的保护膜（未显示）。
随后，如图5B所示，金属膜15A通过例如在约300°C的温度下进行退火而氧化，从而形成高电阻膜15。此时，源漏区域12A和12B沿厚度方向形成于一部分氧化物半导体膜12的高电阻膜15一侧，所述一部分氧化物半导体膜12与高电阻膜15接触，即，处于与沟道区域12C相邻的位置。金属膜15A的氧化反应利用氧化物半导体膜12中包括的一部分氧气。因此，在氧化物半导体膜12中，在金属膜15A进行氧化时，氧浓度从与金属膜15A接触的表面（顶面）开始下降。另一方面，铝等金属从金属膜15A扩散到氧化物半导体膜12中。该金属元素起掺杂剂的作用，降低了与金属膜15A接触的氧化物半导体膜12的顶面侧上的区域内的电阻。因此，形成电阻低于沟道区域12C的源漏区域12A和12B。
对金属膜15A进行退火时，优选在包括氧等的氧化气体气氛下对金属膜15A进行退火。一个原因在于，其抑制了源漏区域12A和12B内氧浓度的下降，并对氧化物半导体膜12提供充足的氧气量。这减少了后续退火步骤，简化了流程。
当金属膜15A形成于基板11上时，可通过例如将基板11的温度设为相对较高的值而形成高电阻膜15，代替上述退火步骤。例如，在图5A所示的步骤中，在将基板11的温度保持在约200°C的同时形成金属膜15A时，氧化物半导体膜12中的预定区域内的电阻不需要退火便可下降。因此，可将氧化物半导体膜12中的载流子浓度下降到晶体管需要的水平。
优选地，所述金属膜形成的厚度为10nm以下，如上所述。一个原因在于，金属膜15A的厚度为10nm以下时，在氧气气氛下退火可将金属膜15A完全氧化（形成高电阻膜15）。进一步，在金属膜15A上形成保护膜时，通过氧等离子体进行氧化。金属膜15A没有完全氧化时，可能需要提供通过例如使用包括氯等的气体进行干法蚀刻而去除非氧化金属膜15A的步骤。一个原因在于，未完全氧化的金属膜15A保留在栅电极14上时，可能会产生泄漏电流。金属膜15A完全氧化，从而形成高电阻膜15时，不需要进行上述去除步骤，简化了制造过程。换句话说，不需要通过蚀刻的去除步骤的情况下，抑制了泄漏电流的产生。应注意的是，金属膜15A形成的厚度为10nm以下时，热处理之后高电阻膜15的厚度为约20nm以下。
除上述热处理之外，还可通过水蒸汽气氛下的氧化和等离子体氧化等方法对金属膜15A进行氧化。在进行等离子体氧化时，优选将基板11的温度设为约200°C至400°C，并在包括氧的气体气氛中，例如，氧和二氧化碳的混合气体的气体气氛中生成等离子体，以处理金属膜15A。由此形成的高电阻膜15具有上述的有利的阻挡特性，减少了氧、水分等对氧化物半导体膜12的影响，从而稳定了晶体管10和层间绝缘膜16的电气特性。
另外，除上述利用金属膜15A与氧化物半导体膜12之间的反应的方法之外，氧化物半导体膜12中的预定区域的电阻还可在等离子CVD装置中使用例如氢、氩、氨气等进行等离子处理而降低。除此之外，还可通过例如等离子CVD法形成包括氢的氮化硅膜、氧化硅膜或氮氧化硅膜，氧化物半导体膜12的预定区域内的电阻可通过例如从该氮化硅膜等中的氢扩散而降低。
形成高电阻膜15之后，如图6A所示，例如，由聚硅氧烷构成的、厚度为1μm至2μm的层间绝缘膜16A和由聚酰亚胺构成的、厚度为1μm至2μm的层间绝缘膜16B可按该顺序形成于高电阻膜15的整个表面上。用于层间绝缘膜16A和层间绝缘膜16B的树脂材料通过例如旋转涂布或狭缝涂布涂敷在高电阻膜15上。随后，进行曝光和显影，以在优选位置提供连接孔H1（图6A中未显示）。将生成物在约150°C至300°C的温度下进行退火，从而形成层间绝缘膜16A和16B。可对层间绝缘膜16A和层间绝缘膜16B分别进行曝光和显影，层间绝缘膜16A和16B由基本具有相同曝光灵敏度的树脂构成时，曝光和显影可同时进行。如上所述，在层间绝缘膜16由树脂材料构成的情况下，不需要进行真空处理，而在CVD法等方法中，需要进行真空处理。因此，可抑制氧化物半导体膜12中的氧解吸、氢等因素导致的还原反应。由此，可形成具有高电气稳定性和高可靠性的晶体管10。层间绝缘膜16可由三个或更多层（图8）构成，如下文所述，但优选设置双层的层间绝缘膜16（层间绝缘膜16A和16B），以通过减少步骤数量降低成本。
形成层间绝缘膜16之后，通过例如光刻和干法蚀刻在高电阻膜15中形成开口，以形成到达氧化物半导体膜12的源漏区域12A和12B的连接孔H1。按上述方式对氧化物半导体膜12的表面进行结晶时，例如，可使用稀氢氟酸并保持氧化物半导体膜12与高电阻膜15之间充分的蚀刻选择性来进行湿法蚀刻。换句话说，可在由例如氧化铝膜构成的、难以进行干法蚀刻的高电阻膜15中容易地形成连接孔H1。
随后，由源漏电极17A和17B的上述材料制成的导电膜（未显示）通过例如溅射形成于层间绝缘膜16上，并且该导电膜填充在连接孔H1内。随后，所述导电膜通过例如光刻和蚀刻以预定形状图案化。由此，一对源漏电极17A和17B形成于层间绝缘膜16上，源漏电极17A和17B通过连接孔H1（图6B）与氧化物半导体膜12的源漏区域12A和12B电连接。晶体管10通过上述过程形成于基板11上。
[形成平坦化膜18的步骤]
随后，由上述材料制成的平坦化膜18通过例如旋转涂布和狭缝涂布等涂布方法而形成，以覆盖层间绝缘膜16和源漏电极17A和17B，连接孔H2形成于面向源漏电极17A和17B的一部分区域内。
[形成有机EL装置20的步骤]
随后，在平坦化膜18上形成有机EL装置20。特别地，由上述材料构成的第一电极21通过溅射等方法形成于平坦化膜18上，以填充连接孔H2，连接孔H2通过例如光刻和蚀刻形成图案。随后，具有开口的像素分离膜22形成于第一电极21上，随后，通过真空沉积等方法形成有机层23。随后，由上述材料构成的第二电极24通过例如溅射形成于有机层23上。随后，保护层25通过例如CVD法形成于第二电极24上，随后，密封基板27利用粘合层26附着在保护层25上。因此，完成图1所示的显示单元1。
在显示单元1中，例如，与R、G和B的其中之一对应的各个像素PXLC根据每个颜色的图像信号接收驱动电流时，电子和空穴通过第一电极21和第二电极24注入到有机层23中。电子和空穴在有机层23包括的有机EL层中重新组合，从而发光。因此，显示单元1显示例如R、G和B的全色图像。
在本示例中，具有不同物理性质的层间绝缘膜16A和16B层压在氧化物半导体膜12上。因此，抑制了水分对氧化物半导体膜12的渗透，提高了晶体管10的TFT特性。具体如下文所述。
图7示出了根据比较例1的显示单元（显示单元100）的截面配置。显示单元100中的晶体管100T包括单层的层间绝缘膜160，层间绝缘膜160包括一种树脂材料。进一步，晶体管100T上的平坦化膜180由与层间绝缘膜160相同的树脂材料构成。
在自对准结构的晶体管100T中，层间绝缘膜160优选由上述树脂材料构成，特别地，由具有高耐热性的树脂，例如，聚酰亚胺构成。但是，聚酰亚胺也具有高吸水率。因此，水分容易从气氛和上层通过层间绝缘膜160和平坦化膜180进入氧化物半导体膜12。特别地，水分可通过比沟道区域12C更靠近层间绝缘膜160的源漏区域12A和12B扩散到氧化物半导体膜12中。在这种水分的影响下，晶体管100T的TFT特性下降。另外，层间绝缘膜160和平坦化膜180可由具有低吸水率的材料，例如，聚硅氧烷构成，但具有高透水性的聚硅氧烷使被吸收的水分易于渗透到氧化物半导体膜12中，从而可能造成氧化物半导体膜12的退化。换句话说，吸水性和透水性为折衷关系。因此，仅一种树脂材料难以充分保护氧化物半导体膜12不受水分影响。
另一方面，在显示单元1中，由高极性树脂材料制成的层间绝缘膜16B抑制了水分渗透，由低极性树脂材料制成的层间绝缘膜16A在其表面排斥水。由于上述层间绝缘膜16即具有低透水性，也具有低吸水性，抑制了水分到氧化物半导体膜12中的渗透，提高了晶体管10的TFT特性，特别提高了其可靠性。
如上所述，在本实施方式中，层间绝缘膜16由多个层（层间绝缘膜16A和16B）构成，所述多个层由具有不同极性的树脂材料制成。因此，减少了水分到氧化物半导体膜12中的渗透，提高了晶体管10的TFT特性。
此外，提供了自对准结构的晶体管10。因此，抑制了栅电极13与源漏电极17A和17B之间寄生电容的产生，从而显示高质量图像。另外，显示单元1可具有较大屏幕尺寸、较高清晰度和较高帧速率。
下文将对本实施方式的变形例和其他实施方式进行说明。与上述部件相同的部件将用相同数字表示，根据情况，将省略其说明。
[变形例1]
图8示出了根据上述第一实施方式的变形例1的显示单元（显示单元1A）的主要部分的截面配置。显示单元1A进一步在上述实施方式的层间绝缘膜16B上包括层间绝缘膜16C（第三绝缘膜）。连接孔H1经过层间绝缘膜16C以及层间绝缘膜16A和16B。层间绝缘膜16C包括极性与层间绝缘膜16B的极性不同的树脂材料。除此之外，显示单元1A具有与上述实施方式的显示单元1相似的配置，并具有与上述实施方式的显示单元1相似的功能和效果。
构成层间绝缘膜16C的树脂材料的极性可高于层间绝缘膜16B，或可低于层间绝缘膜16A。可替代地，构成层间绝缘膜16C的树脂材料的极性可等于或高于层间绝缘膜16A，并低于层间绝缘膜16B。进一步，层间绝缘膜16C可由与层间绝缘膜16A相同的树脂材料构成。构成层间绝缘膜16C的树脂材料的极性高于层间绝缘膜16A并低于层间绝缘膜16B时，即，极性大小按照“层间绝缘膜16B>层间绝缘膜16C>层间绝缘膜16A”的顺序时，防水效果特别高。在上述层间绝缘膜16中，吸收到层间绝缘膜16B中的水分扩散到透水性高于层间绝缘膜16A的层间绝缘膜16C中。因此，抑制了水分到距离氧化物半导体膜12最近的层间绝缘膜16A的渗透。图8示出了单层的层间绝缘膜16C。但是，层间绝缘膜16C还可由多个膜构成。多个膜中的各个膜包括极性与其上部和下部的膜不同的树脂材料。由三个或更多层构成的上述层间绝缘膜16更有效地抑制了水分到氧化物半导体膜12的渗透。
[变形例2]
图9为根据上述第一实施方式的变形例2的显示单元（显示单元1B）的截面配置。显示单元1B包括由一种树脂材料构成的层间绝缘膜（层间绝缘膜16D）。构成层间绝缘膜16D的材料具有与构成平坦化膜18的树脂材料的极性不同的极性。除此之外，显示单元1B具有与上述实施方式的显示单元1相似的配置，并具有与上述实施方式的显示单元1相似的功能和效果。
单层的层间绝缘膜16D（第一绝缘膜）可由聚硅氧烷、聚烯烃类树脂、聚乙烯类树脂和聚苯乙烯类树脂等材料构成。源漏电极17A和17B通过经过层间绝缘膜16D的连接孔H1与氧化物半导体膜12电连接。平坦化膜18（第二绝缘膜）设于层间绝缘膜16D上，并覆盖源漏电极17A和17B。平坦化膜18由极性与层间绝缘膜16D不同的树脂构成，例如，极性高于构成层间绝缘膜16D的树脂材料的材料，例如，聚酰亚胺、丙烯酸类树脂、酚醛类树脂、苯酚类树脂、聚酯类树脂、环氧类树脂、氯乙烯类树脂和聚苯并咪唑类树脂。层间绝缘膜16D和平坦化膜18可由具有不同极性的有机无机混合树脂构成。包括多个层的平坦化膜（例如，下文所述的平坦化膜18C）可层压在层间绝缘膜16D上。
[变形例3]
图10示出了根据上述第一实施方式的变形例3的显示单元（显示单元1C）的截面配置。显示单元1C在晶体管（晶体管10C）上包括具有层状结构的层间绝缘膜16（层间绝缘膜16A和16B），并包括具有层状结构的平坦化膜（平坦化膜18C）。平坦化膜18C覆盖晶体管10C的源漏电极17A和17B。除此之外，显示单元1C具有与上述实施方式的显示单元1相似的配置，并具有与上述实施方式的显示单元1相似的功能和效果。
平坦化膜18C包括从层间绝缘膜16（源漏电极17A和17B）开始按顺序设置的平坦化膜18A（第三绝缘膜）和平坦化膜18B（第四绝缘膜）。平坦化膜18A由极性与构成层间绝缘膜16B的树脂材料不同的树脂材料构成。其示例包括聚硅氧烷、聚烯烃类树脂、聚乙烯类树脂和聚苯乙烯类树脂。平坦化膜18B由极性与构成平坦化膜18A的材料不同的树脂材料构成。其示例包括极性高于平坦化膜18A的材料，例如，聚酯类树脂、环氧类树脂、氯乙烯类树脂和聚苯并咪唑类树脂。通过提供除层间绝缘膜16之外的由多个层构成的平坦化膜18C，可更有效地抑制水分到氧化物半导体膜12中的渗透。
[变形例4]
图11为根据上述第一实施方式的变形例4的显示单元（显示单元1D）的截面配置。显示单元1D包括底栅型（颠倒交错结构）晶体管（晶体管10D）。除此之外，显示单元1D具有与上述实施方式的显示单元1相似的配置，并具有与上述实施方式的显示单元1相似的功能和效果。
晶体管10D包括按顺序在基板11上设置的栅电极14、栅极绝缘膜13和氧化物半导体膜12。沟道保护膜19设于氧化物半导体膜12的沟道区域12C上。高电阻膜15覆盖沟道保护膜19和氧化物半导体膜12。换句话说，栅电极14、栅极绝缘膜13、氧化物半导体膜12和高电阻膜15依次设置。进一步，晶体管10D在高电阻膜15上包括层间绝缘膜16（层间绝缘膜16A和16B）。源漏电极17A和17B通过层间绝缘膜16内的连接孔H1与氧化物半导体膜12的源漏区域12A和12B电连接。如上所述，在底栅型晶体管10D内，也可在氧化物半导体膜12内提供源漏区域12A和12B，从而抑制栅电极14与源漏电极17A和17B之间寄生电容的产生。另外，还可由高电阻膜15稳定晶体管10D的电气特性。
晶体管10D可按例如以下步骤制造。首先，将栅电极14、栅极绝缘膜13、氧化物半导体膜12依次形成于基板11上。随后，将由构成沟道保护膜19的材料构成的保护材料膜19M形成于氧化物半导体膜12上（图12A）。保护材料膜19M可由SiN、SiO和AlO等材料构成。随后，如图12B所示，使用栅电极14作为掩模通过背曝光使保护材料膜19M图案化，从而形成沟道保护膜19。随后，将金属膜15A形成于沟道保护膜19和氧化物半导体膜12上（图13A），随后，以与上述实施方式相似的方式对层压结构进行退火。因此，金属膜15A变成高电阻膜15，源漏区域12A和12B形成于氧化物半导体膜12内（图13B）。随后，以与上述实施方式相似的方式在高电阻膜15上形成层间绝缘膜16和源漏电极17A和17B，从而完成晶体管10D。
[第二实施方式]
图14示出了根据本技术第二实施方式的显示单元（显示单元2）的截面配置。显示单元2包括液晶显示装置30，代替上述第一实施方式（显示单元1）中的有机EL装置20。除此之外，显示单元2具有与上述实施方式的显示单元1相似的配置，并具有与上述实施方式的显示单元1相似的功能和效果。
显示单元2包括与显示单元1中相似的晶体管10。液晶显示装置30设于晶体管10上方，两者之间设有平坦化膜18。
液晶显示装置30可包括例如密封在像素电极31与对向电极32之间的液晶层33。取向膜34A和34B设于像素电极31和对向电极32的液晶层33侧的各个表面上。像素电极31可为每个像素提供，并可与例如晶体管10的源漏电极17A和17B电连接。对向电极32设于对向基板35上，作为多个像素共用的电极，并可保持在例如共用电位。液晶层33由以垂直取向（VA）模式、扭转向列（TN）模式和平面转换（IPS）模式等模式驱动的液晶构成。
另外，背光36设于基板11下方。起偏振片37A和37B分别附着在基板11的背光36侧和对向基板35上。
背光36为向液晶层33施加光的光源，可包括例如多个发光二极管（LED）、冷阴极荧光灯（CCFL）等。背光驱动部分（未显示）控制背光36的开关。
起偏振片（偏振器或检偏器）37A和37B可以例如正交尼科尔状态（crossed-Nicolsstate）设置。这可使例如背光36的照明光在没有施加电压（关闭状态）时被遮挡，在施加电压（打开状态）时被传输。
在显示单元2中，与上述第一实施方式的显示单元1相同，可通过层间绝缘膜16A和16B抑制水分到氧化物半导体膜12的渗透。由此，在本实施方式中，也可提高晶体管10的TFT特性。
[第三实施方式]
图15示出了根据本技术第三实施方式的显示单元（显示单元3）的截面配置。显示单元3为电子纸，具有电泳显示装置40，代替显示单元1中的有机EL装置20。除此之外，显示单元3具有与上述第一实施方式的显示单元1相似的配置，并具有与上述第一实施方式的显示单元1相似的功能和效果。
显示单元3具有与显示单元1中相似的晶体管10。电泳显示装置40设于晶体管10上方，两者之间设有平坦化膜18。
电泳显示装置40可包括例如显示层43，显示层43由电泳材料构成，并密封在像素电极41与共用电极42之间。像素电极41为每个像素提供，并可与例如晶体管10的源漏电极17A和17B电连接。共用电极42设于对向基板44上，作为多个像素共用的电极。
在显示单元3中，与上述第一实施方式的显示单元1相同，可通过层间绝缘膜16A和16B抑制水分到氧化物半导体膜12的渗透。由此，在本实施方式中，也可提高晶体管10的TFT特性。
[应用例]
下文将对将上述显示单元（显示单元1、1A、1B、1C、1D、2和3）应用于电子设备的示例进行说明。电子设备的示例包括电视机、数字照相机、笔记本式个人计算机、诸如移动电话的个人数字助理、以及摄像机。换句话说，上述显示单元适用于将从外部输入或在内部生成的图像信号显示为图像或移动图像的任何领域的电子单元。
[模块]
例如，上述显示单元可组装在各种电子设备，例如，下文所述的应用例1至7中，作为图16所示的模块。所述模块可包括例如在基板11的一边的从密封基板27或对向基板35或44暴露出来的区域61。水平选择器51、写入扫描器52和电源扫描器53的配线延伸，以在暴露区域61上形成外部接线端子（未显示）。用于信号的输入和输出的柔性印制电路（FPC）62可设于外部接线端子上。
[应用例1]
图17A和图17B分别示出了应用根据上述实施方式等的任何显示单元的电子书的外观。电子书可包括例如显示部分210和非显示部分220。显示部分210由根据上述实施方式等的显示单元的其中之一构成。
[应用例2]
图18示出了应用根据上述实施方式等的任何显示单元的智能手机的外观。智能手机可包括例如显示部分230和非显示部分240。显示部分230由根据上述实施方式等的显示单元的其中之一构成。
[应用例3]
图19示出了应用根据上述实施方式等的任何显示单元的电视机的外观。电视机可包括例如图像显示屏部分300，图像显示屏部分300包括前面板310和滤色玻璃320。图像显示屏部分300由根据上述实施方式等的显示单元的其中之一构成。
[应用例4]
图20A和图20B分别示出了应用根据上述实施方式等的任何显示单元的数字照相机的外观。数字照相机可包括例如用于闪光的发光部分410、显示部分420、菜单开关430和快门按钮440。显示部分420由根据上述实施方式等的显示单元的其中之一构成。
[应用例5]
图21示出了应用根据上述实施方式等的任何显示单元的笔记本式个人计算机的外观。笔记本式个人计算机可包括例如本体510、用于操作输入字符等的键盘520和显示图像的显示部分530。显示部分530由根据上述实施方式等的显示单元的其中之一构成。
[应用例6]
图22示出了应用根据上述实施方式等的任何显示单元的摄像机的外观。摄像机可包括例如主体部分610、用于拍摄设于主体部分610的正面表面的物体的透镜620、拍摄时使用的开始-停止开关630和显示部分640。显示部分640由根据上述实施方式等的显示单元的其中之一构成。
[应用例7]
图23A至图23G分别示出了应用根据上述实施方式等的任何显示单元的移动电话的外观。移动电话可包括例如顶壳710和与连接部分（铰链部分）730连接的底壳720，并可包括显示器740、副显示器750、闪光灯760和照相机770。显示器740和副显示器750分别由根据上述实施方式等的显示单元的其中之一构成。
[示例]
下文将对本技术的优选实施方式的特定示例进行说明。
[示例1-1至1-4]
制造包括仅由一种树脂材料构成的层间绝缘膜（层间绝缘膜160）的晶体管（晶体管100T），并测量层间绝缘膜的热分解温度、吸水率和透水性和晶体管的可靠性。使用聚硅氧烷（示例1-1）、低极性有机无机混合树脂（示例1-2）、聚酰亚胺（示例1-3）和丙烯酸树脂（示例1-4）作为层间绝缘膜。
吸水率按以下方式测量。即，每个层间绝缘膜的树脂材料通过旋转涂布形成于玻璃基板上，随后，在预定条件下对树脂膜进行预烘和后烘。将生成物放入60°C下的90%RH的恒温层，持续100小时，随后，对吸水率进行测量。详细地说，在恒温层中放置100小时之后的树脂材料被切取2.0mg。将其作为样本，并对其进行热重分析法差热分析（使用SeikoInstruments Inc.生产的TG-DTA6300）。热重分析法差热分析在氮（N2）气氛下进行。在热重分析法差热分析过程中，温度上升到100°C，温度上升速度为5°C/min，并将温度保持在100°C，持续30分钟。假定此时所有的减重都由水分干燥造成，对吸水率进行测量。
透水性按以下方式测量。即，IGZO膜形成于玻璃基板上，随后，将每个层间绝缘膜的树脂材料旋转涂布到IGZO膜上。这用于测量透水性。特别地，在预定条件下对包括IGZO和树脂材料的层状结构进行预烘和后烘。将生成物放入60°C下的90%RH的恒温层，持续100小时，随后，使用非接触式电阻测量仪对IGZO的片电阻进行测量。由此，测量了透水性。已知的是，IGZO含有水分时，IGZO的电阻降低。因此，将置于恒温层后的IGZO的片电阻与基准（紧随膜形成之后IGZO的单质）的片电阻相比较。确定为，电阻值之间的差为一位数以上时，IGZO具有高透水性（“高”），差小于一位数时，IGZO具有低透水性（“低”）（见下文所述的表1）。
晶体管的可靠性通过在Vg=10V和Vd=10V的条件下进行+BT（偏置温度）测试而确定。所述层间绝缘膜通过旋转涂布形成于氧化物半导体膜上，随后，在预定条件下对其进行预烘和后烘。将生成物置于60°下的90%RH的恒温层中，持续100小时，并在10000秒后对其ΔVth进行测量。确定为，ΔVth的值为1.0V以下时，晶体管具有高可靠性（“好”），该值大于1.0V时，晶体管具有低可靠性（“差”）（见下文所述的表1）。
[示例2-1至2-4]
制造具有层状结构的层间绝缘膜（层间绝缘膜16）的晶体管（晶体管10），并测量层间绝缘膜的热分解温度、吸水率和透水性和晶体管的可靠性。示例2-1中使用包括从基板（基板11）按顺序设置的聚硅氧烷（下层）和聚酰亚胺（上层）的层间绝缘膜，示例2-2中使用包括从基板按顺序设置的与示例1-2相同的有机无机混合树脂和聚酰亚胺的层间绝缘膜，示例2-3中使用包括从基板按顺序设置的聚硅氧烷和丙烯酸树脂的层间绝缘膜，示例2-4中使用包括从基板按顺序设置的与示例1-2相同的有机无机混合树脂和丙烯酸树脂（acrylicresin）的层间绝缘膜。晶体管的吸水率、透水性和可靠性通过与上述示例1-1至1-4相似的方法进行测量。
上述示例1-1至1-4和示例2-1至2-4的结果如表1所示。示例1-1至1-4和示例2-1至2-4的每个示例中使用厚度为2μm的层间绝缘膜。示例2-1至2-4中使用具有厚度分别为1μm的下层和上层的层间绝缘膜。
[表1]
如表1所示，具有层状结构的层间绝缘膜的晶体管可获得高可靠性（示例2-1至2-4）。进一步，使用聚硅氧烷和聚酰亚胺作为层间绝缘膜的示例2-1在耐热性和成本方面具有优势。应注意的是，示例1-1至1-4与示例2-1至2-4之间的吸水率没有明显区别。一个原因在于，所测量的透水性为树脂材料吸收最大量的水分并达到平衡状态时的透水性。换句话说，一个原因在于，此时测量的吸水率为饱和吸水率。
上文根据优选实施方式和变形例对本技术进行了说明。但是，本技术并不限于此，可进行各种修改。例如，上述实施方式等对从高电阻膜15开始按顺序设置由低极性树脂材料构成的层间绝缘膜16A（或层间绝缘膜16D或平坦化膜18A）和由高极性树脂材料构成的层间绝缘膜16B（或平坦化膜18或18B）的情况进行了说明。但是，层间绝缘膜16B可更靠近高电阻膜15设置。
另外，上述实施方式等对源漏区域12A和12B从与沟道区域12C相邻部分的表面（顶面）沿厚度方向在一部分中设置的情况进行了说明。但是，源漏区域12A和12B还可沿厚度方向从氧化物半导体膜12的表面（顶面）设于整个氧化物半导体膜12。
另外，上述实施方式等将设有高电阻膜15的结构作为示例进行了说明。但是，高电阻膜15还可在形成源漏区域12A和12B之后去除。但是，优选将高电阻膜15保留，以稳定地保持晶体管10的电气特性。
除此之外，在上述实施方式等中说明的每层的材料和厚度、膜形成方法和膜形成条件并不具有限制性，可采用其他材料、其他厚度、其他膜形成方法和其他膜形成条件。
另外，上述实施方式等对有机EL装置20、液晶显示装置30、电泳显示装置40和晶体管10的配置进行了具体说明。但是，不需要提供所有层，可进一步提供其他层。例如，图14和15分别示出了图1所示的晶体管10。但是，液晶显示装置30或电泳显示装置40还可形成于图8（变形例1）、图9（变形例2）、图10（变形例3）和图11（变形例4）所示的晶体管10A、10B、10C和10D和平坦化膜18和18C上。
另外，本技术适用于使用无机电致发光装置等显示装置代替有机EL装置20、液晶显示装置30和电泳显示装置40的显示单元。
另外，例如，上述实施方式等通过具体示例对显示单元的配置进行了说明。但是，不一定必须提供所有部件，并且可进一步提供其他部件。
根据本发明的上述示例实施方式和变形例，至少可实现以下配置。
（1）一种半导体装置，包括：
晶体管，包括氧化物半导体膜；
第一绝缘膜，覆盖氧化物半导体膜，并包括第一树脂材料；以及
第二绝缘膜，包括第二树脂材料，第二树脂材料的极性与第一树脂材料的极性不同，第二绝缘膜层压在第一绝缘膜上。
（2）根据（1）所述的半导体装置，其中，晶体管的源漏电极通过第一绝缘膜和第二绝缘膜中的连接孔与氧化物半导体膜电连接。
（3）根据（1）或（2）所述的半导体装置，其中，
所述氧化物半导体膜包括沟道区域和与沟道区域相邻且电阻率低于沟道区域的电阻率的源漏区域，并且
所述晶体管包括面向沟道区域的栅电极。
（4）根据（1）至（3）任一项所述的半导体装置，其中，第二树脂材料的极性高于第一树脂材料的极性。
（5）根据（1）至（4）任一项所述的半导体装置，其中，
所述第一树脂材料的吸水率为0.5%以下，并且
所述第二树脂材料的水蒸气透过率为每天100g/m2以下。
（6）根据（1）至（5）任一项所述的半导体装置，其中，
所述第一树脂材料为聚硅氧烷、聚烯烃类树脂、聚乙烯类树脂和聚苯乙烯类树脂中的一种或多种，并且
所述第二树脂材料为聚酰亚胺、丙烯酸类树脂、酚醛类树脂、苯酚类树脂、聚酯类树脂、环氧类树脂、氯乙烯类树脂和聚苯并咪唑类树脂中的一种或多种。
（7）根据（1）至（6）任一项所述的半导体装置，其中，
所述第一树脂材料为聚硅氧烷，并且
所述第二树脂材料为聚酰亚胺。
（8）根据（3）所述的半导体装置，进一步包括与源漏区域接触的高电阻膜。
（9）根据（1）至（8）任一项所述的半导体装置，进一步包括层压在第二绝缘膜上的第三绝缘膜，所述第三绝缘膜包括第三树脂材料，第三树脂材料的极性与第二树脂材料的极性不同。
（10）根据（9）所述的半导体装置，其中，晶体管的源漏电极通过第一绝缘膜、第二绝缘膜和第三绝缘膜中的连接孔与氧化物半导体膜电连接。
（11）根据（9）所述的半导体装置，其中，
所述晶体管的源漏电极通过第一绝缘膜和第二绝缘膜中的连接孔与氧化物半导体膜电连接，
第四绝缘膜包括第四树脂材料，所述第四树脂材料具有与层压在第三绝缘膜上的第三树脂材料的极性不同的极性，并且
所述第三绝缘膜和第四绝缘膜覆盖源漏电极。
（12）根据（1）所述的半导体装置，其中，
所述晶体管的源漏电极通过第一绝缘膜中的连接孔与氧化物半导体膜电连接，并且
所述第二绝缘膜覆盖源漏电极。
（13）根据（8）所述的半导体装置，其中，所述氧化物半导体膜、栅电极和高电阻膜按所述顺序设置。
（14）根据（8）所述的半导体装置，其中，所述栅电极、氧化物半导体膜和高电阻膜按所述顺序设置。
（15）一种显示单元，包括：
显示装置；
晶体管，驱动显示装置并包括氧化物半导体膜；
第一绝缘膜，覆盖氧化物半导体膜，并包括第一树脂材料；以及
第二绝缘膜，包括第二树脂材料，第二树脂材料的极性与第一树脂材料的极性不同，第二绝缘膜层压在第一绝缘膜上。
（16）根据（15）所述的显示单元，其中，所述显示装置为有机电致发光（EL）装置。
（17）一种具有显示单元的电子设备，所述显示单元包括：
显示装置；
晶体管，驱动显示装置并包括氧化物半导体膜；
第一绝缘膜，覆盖氧化物半导体膜，并包括第一树脂材料；以及
第二绝缘膜，包括第二树脂材料，第二树脂材料的极性与第一树脂材料的极性不同，第二绝缘膜层压在第一绝缘膜上。
[第四实施方式]
图24示出了根据本技术第四实施方式的显示单元1001（半导体装置）的截面配置。所述显示单元1001为有源矩阵型有机电致发光（EL）显示单元。所述显示单元1001在基板1011上包括多对，每对包括晶体管1010和由晶体管1010驱动的有机EL装置1020。图24示出了与一对晶体管1010和有机EL装置1020对应的区域（子像素）。
所述晶体管1010为交错结构（顶栅型）的TFT，包括按顺序在基板1011上设置的氧化物半导体膜1012、栅极绝缘膜1013和栅电极1014。高电阻膜1015覆盖氧化物半导体膜1012和栅电极1014。换句话说，所述氧化物半导体膜1012、栅极绝缘膜1013、栅电极1014和高电阻膜1015按顺序设置。层间绝缘膜1016设于高电阻膜1015上。所述氧化物半导体膜1012通过连接孔H1001与源漏电极1017A和1017B连接，连接孔H1001设于层间绝缘膜1016和高电阻膜1015内。平坦化膜1018覆盖源漏电极1017A和1017B，有机EL装置1020设于平坦化膜1018上。
[晶体管1010]
基板1011可由例如石英、玻璃、硅和树脂（塑料）膜等材料构成。由于在进行下文所述的溅射期间不需要加热基板1011便可形成氧化物半导体膜1012，可使用低成本树脂膜。树脂材料的示例包括PET（聚对苯二甲酸乙二酯）和PEN（聚萘二甲酸乙二醇酯）。根据用途，还可使用不锈钢（SUS）等材料制成的金属基板。
氧化物半导体膜1012设于基板1011上的选择性区域内，并作为晶体管1010的活性层。氧化物半导体膜1012可包括例如铟（In）、镓（Ga）、锌（Zn）和锡（Sn）元素的一个或多个的氧化物，作为主要成分。特别地，非晶氧化物的示例包括铟锡锌氧化物（ITZO）和铟镓锌氧化物（IGZO：InGaZnO），结晶氧化物的示例包括氧化锌（ZnO）、铟锌氧化物（IZO（注册商标））、铟镓氧化物（IGO）、铟锡氧化物（ITO）和氧化铟（InO）。所述氧化物半导体膜1012的表面（与高电阻膜1015接触的表面）结晶时，例如，可提高形成栅极绝缘膜1013时氧化物半导体膜1012与绝缘膜（图27中的绝缘膜1013A，如下文所述）之间的蚀刻选择性，并提高形成连接孔H1001时氧化物半导体膜1012与高电阻膜1015之间的蚀刻选择性。为了使氧化物半导体膜1012的表面结晶，氧化物半导体膜1012可由结晶氧化物半导体材料构成，或氧化物半导体膜1012可由包括非晶氧化物半导体材料和其上形成的结晶氧化物半导体材料的层压材料构成。优选使用非晶氧化物半导体材料，以抑制水分在氧化物半导体膜1012中的扩散。氧化物半导体膜1012的厚度（层压方向的厚度，下文简称为“厚度”）可为例如约50nm。
氧化物半导体膜1012包括面向上方的栅电极1014的沟道区域1012C。氧化物半导体膜1012还包括电阻率低于沟道区域1012C的一对区域（源漏区域1012A和1012B）。源漏区域1012A和1012B沿厚度方向从氧化物半导体膜1012表面（顶面）设于氧化物半导体膜1012的一部分内。所述源漏区域1012A和1012B可通过例如使铝（Al）等金属与氧化物半导体材料反应，以将金属（掺杂剂）扩散到氧化物半导体材料中而形成。在晶体管1010中，通过源漏区域1012A和1012B实现了自对准结构，且由于以下原因，可显示高质量图像。
有源驱动式显示单元使用TFT作为驱动装置，并将与信号电压对应的电荷保留在保持电容器内，以写入图像。但是，当TFT的栅电极和源漏电极的交叉区域产生的寄生电容增加时，信号电压产生变化，这会造成图像质量的下降。特别地，在有机EL显示单元中，由于寄生电容的问题，制造成品率可能会下降。在显示单元1001中，可由源漏区域1012A和1012B降低寄生电容，并由此提高图像质量。
具有自对准结构的晶体管1010适用于大屏幕、高清晰度、高帧速率的显示器。进一步，具有晶体管1010的显示单元1001可采用保持电容小的布局。这使显示单元1001的制造缺陷小，成品率高，并提高其可靠性。源漏区域1012A和1012B不仅实现上述自对准结构，还具有稳定晶体管1010的特性的作用。
例如，氧化硅膜、氮化硅膜和氧化铝膜等绝缘膜（未显示）可设于基板1011与氧化物半导体膜1012之间。该绝缘膜抑制了水分或其他杂质从基板1011渗透氧化物半导体膜1012中。
栅电极1014设于沟道区域1012C上，两者之间设有栅极绝缘膜1013。在平面图中，栅电极1014和栅极绝缘膜1013具有相同形状。栅极绝缘膜1013的厚度可为例如约300nm，可由单层膜构成，单层膜由氧化硅膜（SiO）、氮化硅膜（SiN）、氮氧化硅膜（SiON）和氧化铝膜（AlO）的其中之一构成，栅极绝缘膜1013也可由层压膜构成，层压膜由上述膜的两个或多个构成。栅极绝缘膜1013优选由不可能还原氧化物半导体膜1012的材料构成，例如，氧化硅或氧化铝膜。
栅电极1014利用施加在晶体管1010上的栅电压（Vg）控制氧化物半导体膜1012（沟道区域1012C）中的载流子密度。栅电极1014还起提供电位的配线的作用。栅电极1014还可由例如钼（Mo）、钛（Ti）、铝、银（Ag）、钕（Nd）、铜（Cu）的其中之一的单质或其合金构成。栅电极1014可具有包括多个单质或合金的层状结构。栅电极1014优选由铝和铜等低电阻金属构成。可替代地，栅电极1014可由包括低电阻金属层（低电阻层）和其上面形成的钛和钼等材料层（阻挡层）的层压结构构成。可替代地，可使用包括低电阻金属的合金，例如，铝和钕（Al-Nd）的合金。栅电极1014可由ITO膜等透明导电膜构成。栅电极1014的厚度可为例如10nm至500nm。
栅电极1014上的高电阻膜1015与氧化物半导体膜1012的源漏区域1012A和1012B接触。高电阻膜1015为金属的残留氧化膜（氧化膜），所述金属为下文所述的制造过程中扩散到源漏区域1012A和1012B中的金属的来源。高电阻膜1015的厚度可为例如约20nm以下，可由氧化钛、氧化铝、氧化铟和氧化锡等材料构成，或可由包括其中的两种或多种的层压结构构成。高电阻膜1015不仅在上述过程中起作用，还能减少改变氧化物半导体膜1012的特性的氧气、水分等的影响，即，起阻挡作用。因此，高电阻膜1015的提供稳定了晶体管1010的电气特性，进一步提高了下文所述的层间绝缘膜1016的效果。
为了提高阻挡功能，例如，厚度为约10nm至50nm的氧化铝或氧化钛保护膜（未显示）可层压在高电阻膜1015上。这进一步稳定了晶体管1010中氧化物半导体膜1012的电气特性，并提高了其可靠性。
层间绝缘膜1016覆盖氧化物半导体膜1012，两者之间设有高电阻膜1015。在本实施方式中，层间绝缘膜1016在其表面（位于源漏电极1017A和1017B侧的表面或位于其平坦化膜1018侧的表面）上包括疏水表面改性层1016B。这抑制了水分从气氛和层间绝缘膜1016上方的层到氧化物半导体膜1012中的渗透（浸入）。包括疏水表面改性层1016B的层间绝缘膜1016的接触角可为例如90°以上。
层间绝缘膜1016包括树脂层1016A和表面改性层1016B。表面改性层1016B覆盖树脂层1016A的表面。所述树脂层1016A可包括例如聚酰亚胺、丙烯酸类树脂、酚醛类树脂、苯酚类树脂、聚酯类树脂、环氧类树脂、氯乙烯类树脂、聚苯并咪唑类树脂、聚硅氧烷（硅树脂）、聚烯烃类树脂、聚乙烯类树脂和聚苯乙烯类树脂等树脂材料。特别地，聚酰亚胺、丙烯酸类树脂和聚硅氧烷在耐热性和成本方面较为有利。树脂层1016A可由有机无机混合树脂构成。
表面改性层1016B的疏水性高于上述树脂层1016A中包括的树脂材料的疏水性，并可主要包括例如均化剂（leveling agent）等改性剂。将改性剂添加到树脂层1016A中包括的树脂材料中，随后，将改性剂与树脂材料分离，以形成表面改性层1016B，如下文所述。所述改性剂可为例如分子量为约5000至20000，优选为约5000至10000的硅酮类低聚物和含氟低聚物。特别地，硅酮类低聚物的示例包括BYK-350（注册商标）、BYK-352（注册商标）、BYK-354（注册商标）、BYK-355（注册商标）、BYK-356（注册商标）、BYK-358N（注册商标）、BYK-361N（注册商标）、BYK-381（注册商标）、BYK-382（注册商标）、BYK-394（注册商标）、BYK-3441（注册商标）、BYK-3500（注册商标）、BYK-3510（注册商标）、BYK-3530（注册商标）、BYK-3570（注册商标）、BYK-3455（注册商标）（均由BYKJapan KK公司生产）、FM-0711、FM-0721、FM-0725、FM-7711、FM-7721、FM-7725（均由Chisso Corporation生产）、SIU2400（由Miwon SpecialtyChemical Co.,Ltd.生产）、X-22-2426、X-22-164E、X-22-174DX（均由Shin-Etsu ChemicalCo.,Ltd.生产）、RAD-2700、CN990、CN9800（均由Sartomer生产）、EB350和EB1360（均由Daicel Corporation生产）。含氟低聚物的示例包括F410、F444、EXP.TF2066、F477、F552、F553、F554、F555、F556、F557、F558、F559、F561、F562、R40、R41、RS-72-K、RS-75、RS-76-E、RS-76-NS、RS-77、EXP.TF-1540、EXP.TF-1760（均由DIC Corporation生产）、OPTOOL-DAC-HP（注册商标）、OPTOOL-DSX（注册商标）（均由Daikin Industries,Ltd.生产）、ZX-201、ZX-202、ZX-212和ZX-214-A（均由T&K TOKA Corporation生产）。优选使用含氟低聚物作为改性剂，因为层间绝缘膜1016的疏水性由此进一步提高。当使用聚酰亚胺作为树脂层1016A的树脂材料时，就相容性来说，优选使用RS-72-K和F555等含氟低聚物作为改性剂。当使用丙烯酸类树脂作为树脂材料时，例如，可使用RS-72-K等含氟低聚物作为改性剂，或者，例如，可使用FM-7725和EB350等硅酮类低聚物作为改性剂。就相容性来说，并且从这些改性剂分别包括与下述丙烯酸类树脂反应的官能团的角度看，这些改性剂为优选改性剂。当树脂材料为光敏树脂时，优选使用含氟低聚物，因为形成层间绝缘膜1016时需要进行碱性显影。
上述改性剂优选包括用于与树脂层1016A中包括的树脂材料反应的官能团，一部分或全部改性剂优选与树脂材料结合。由于改性剂与树脂材料结合，所述表面改性层1016B固定到树脂层1016A上，不太可能剥落。因此，例如，在制造过程和环境测试中，也可稳定地保持层间绝缘膜1016的疏水性。与树脂材料反应的这种官能团的示例包括丙烯酰基（H2C=CH-C(-O)-）、甲基丙烯酸基（methacryl）（H2C=C(CH3)-C(=O)-）、乙烯基、环氧基、氨基、羟基、酚基、羧基和巯基。
在层间绝缘膜1016中，优选地，上述改性剂相对于树脂材料的量为0.01%（质量）至10%（质量），优选为0.05%（质量）至5%（质量）。进一步，优选选择与树脂材料的相容性低的改性剂。所述树脂层1016A可包括少量改性剂，所述表面改性层1016B可包括少量树脂材料。但是，当树脂层1016A中存在大量改性剂时，所述改性剂会影响树脂层1016A的物理性质，从而会降低例如树脂层1016A的耐热性。另一方面，层间绝缘膜1016中包括的改性剂的量过小时，所述树脂层1016A不会被充分覆盖，导致疏水性下降。换句话说，优选地，层间绝缘膜1016的内部（树脂层1016A）中包括的改性剂的浓度低于表面改性层1016B中包括的改性剂的浓度，树脂层1016A中几乎不存在改性剂。
表面改性层1016B的平坦性（平滑度）优选高于树脂层1016A中包括的树脂材料的平坦性。一个原因在于，平坦的层间绝缘膜1016在基板1011的平面中提供均匀的TFT特性，并提供均匀的图像质量。
另外，包括树脂材料的层间绝缘膜1016很容易被加厚到例如约2μm。加厚层间绝缘膜1016可例如充分地覆盖栅极绝缘膜1013和栅电极1014等部件之间的水平差，从而保证电极之间的绝缘安全性。因此，抑制了水平差等原因造成的短路。另外，包括树脂材料的层间绝缘膜1016降低了金属配线产生的配线电容，使显示单元1001具有较大尺寸和较高帧速率。
一对源漏电极1017A和1017B在层间绝缘膜1016上形成图案，并通过连接孔H1001与氧化物半导体膜1012的源漏区域1012A和1012B连接，连接孔H1001经过层间绝缘膜1016和高电阻膜1015。源漏电极1017A和1017B优选避开栅电极1014正上方的区域设置，以抑制栅电极1014和源漏电极1017A和1017B的交叉区域中寄生电容的形成。源漏电极1017A和1017B的厚度分别为例如约200nm，分别由类似用于栅电极1014的上述金属和透明导电膜的材料构成。优选地，源漏电极1017A和1017B分别由包括低电阻层和阻挡层的层压膜构成。通过配置上述层压膜的源漏电极1017A和1017B，可实现配线延迟较小的驱动。
[有机EL装置1020]
有机EL装置1020设于平坦化膜1018上。有机EL装置1020包括从平坦化膜1018开始按顺序设置的第一电极1021、像素分离膜1022、有机层1023和第二电极1024，并由保护层1025密封。密封基板1027通过中间由热固性树脂或紫外固化树脂构成的粘合层1026附着在保护层1025上。显示单元1001可为有机层1023生成的光从基板1011发出的底部发光式，或可为从密封基板1027发光的顶部发光式。
平坦化膜1018在基板1011的整个显示区域（图25中的显示区域1050，如下文所述）内设于源漏电极1017A和1017B和层间绝缘膜1016上。平坦化膜1018具有连接孔H1002。连接孔H1002将晶体管1010的源漏电极1017A和1017B与有机EL装置1020的第一电极1021连接。平坦化膜1018可由与上述层间绝缘膜1016相似的树脂材料构成。
第一电极1021设于平坦化膜1018上，以填充连接孔H1002。第一电极1021可起例如阳极的作用，提供给每个装置。在底部发光式的显示单元1001中，第一电极1021可由透明导电膜构成，例如，由铟锡氧化物（ITO）、铟锌氧化物（IZO）和铟锌氧化物（InZnO）等材料的其中之一的单层膜或其两种或多种的层压膜构成。另一方面，在顶部发光式显示单元1001中，第一电极1021可由反光金属构成，例如，由铝、镁（Mg）、钙（Ca）和钠（Na）的其中之一的单质金属或包括其中的一种或多种的合金构成的单层膜，或包括单质金属或合金的分层的多层膜构成。
像素分离膜1022保证了第一电极1021与第二电极1024之间的绝缘，并分割了各个装置的发光区域。像素分离膜1022具有面向每个装置的发光区域的开口。像素分离膜1022可由例如聚酰亚胺、丙烯酸树脂和酚醛类树脂等光敏树脂构成。
有机层1023覆盖像素分离膜1022的开口。有机层1023包括有机电致发光层（有机EL层），并在施加驱动电流之后发光。有机层1023可包括例如从基板1011（第一电极1021）按顺序设置的空穴注入层、空穴传输层、有机EL层和电子传输层，并在有机EL层中的电子与空穴重新组合之后发光。只要构成有机EL层的材料是任何典型低分子或高分子有机材料，该材料没有特别限制。例如，可对各个装置提供发出红色、绿色或蓝色光的有机EL层，以显示不同颜色。可替代地，可在基板1011的整个表面上提供发出白色光的有机EL层（例如，红色、绿色和蓝色有机EL层的层压结构）。空穴注入层增加了空穴注入效率并抑制了电流泄漏。空穴传输层增加了有机EL层中空穴传输的效率。除有机EL层之外的其他层，例如，空穴注入层、空穴传输层和电子传输层可根据需要设置。
第二电极1024可起例如阴极的作用，可由金属导电膜构成。在底部发光式的显示单元1001中，第二电极1024可由反光金属构成，例如，由铝、镁（Mg）、钙（Ca）和钠（Na）的其中之一的单质金属或包括其中的一种或多种的合金构成的单层膜，或包括单质金属或合金的分层的多层膜构成。另一方面，在顶部发光式显示单元1001中，第二电极1024可由透明导电膜构成，透明导电膜由ITO和IZO等材料制成。第二电极1024与第一电极1021绝缘，例如，可由各个装置共用。
保护层1025可由绝缘材料或导电材料构成。绝缘材料的示例包括非晶硅（a-Si）、非晶碳化硅（a-SiC）、非晶氮化硅（a-Si(1-x)Nx）和非晶碳（a-C）。
密封基板1027面向基板1011设置，两者之间设有晶体管1010和有机EL装置1020。密封基板1027可由与上述基板1011相似的材料构成。在顶部发光式显示单元1001中，密封基板1027由透明材料构成，并且诸如滤色器和遮光膜的部件可设于密封基板1027一侧。在底部发光式显示单元1001中，基板1011由透明材料构成，并且诸如滤色器和遮光膜的部件可设于基板1011一侧。
[外围电路和像素电路的配置]
如图26所示，显示单元1001包括多个像素PXLC，每个像素PXLC包括上述有机EL装置1020。像素PXLC可在例如基板1011上的显示区域1050内设为矩阵。分别作为信号线驱动电路、扫描线驱动电路和电源线扫描电路的水平选择器（HSEL）1051、写入扫描器（WSCN）1052和电源扫描器1053设于显示区域1050周围。
在显示区域1050内，多个（n个）信号线DTL1至DTLn在列方向设置，多个（m个）扫描线WSL1至WSLm在行方向设置。像素PXLC（与R、G和B对应的一个像素）设于信号线DTL与扫描线WSL的每个交叉点。每个信号线DTL与水平选择器1051电连接。水平选择器1051通过信号线DTL向每个像素PXLC提供图像信号。另一方面，每个扫描线WSL与写入扫描器1052电连接。写入扫描器1052通过扫描线WSL向每个像素PXLC提供扫描信号（选择脉冲）。每个电源线DSL与电源扫描器1053连接。电源扫描器1053通过电源线DSL向每个PXLC提供电源信号（控制脉冲）。
图26示出了像素PXLC中的特定电路配置示例。每个像素PXLC包括像素电路1050A，像素电路1050A包括有机EL装置1020。像素电路1050A为有源驱动电路，包括采样晶体管Tr1001、驱动晶体管Tr1002、保持电容器（保持电容器1010C）和有机EL装置1020。应注意的是，采样晶体管Tr1001和驱动晶体管Tr1002的其中之一或两者与上述晶体管1010对应。
采样晶体管Tr1001的栅极与与其对应的扫描线WSL连接。采样晶体管Tr1001的源极和漏极的其中之一与与其对应的信号线DTL连接，另一个与驱动晶体管Tr1002的栅极连接。驱动晶体管Tr1002的漏极与与其对应的电源线DSL连接，驱动晶体管Tr1002的源极与有机EL装置1020的阳极连接。进一步，有机EL装置1020的阴极与接地线1005H连接。应注意的是，接地线1005H由所有像素PXLC共用。保持电容器1010C设于驱动晶体管Tr1002的源极与栅极之间。
响应于扫描线WSL提供的扫描信号（选择脉冲），采样晶体管Tr1001开始导电，从而对信号线DTL提供的图像信号的信号电位进行采样，并将信号电位保存在保持电容器1010C内。驱动晶体管Tr1002接收设为预定第一电位（未显示）的电源线DSL提供的电流，并根据保持电容器1010C中保留的信号电位将驱动电流提供给有机EL装置1020。从驱动晶体管Tr1002提供驱动电流之后，有机EL装置1020发光，发光亮度根据图像信号的信号电位确定。
在上述电路配置中，响应于从扫描线WSL提供的扫描信号（选择脉冲），采样晶体管Tr1001开始导电，由此对信号线DTL提供的图像信号的信号电位进行采样，并将其保存在保持电容器1010C中。进一步，设为上述第一电位的电源线DSL响应于保持电容器1010C保留的信号电位向驱动晶体管Tr1002提供电流，驱动晶体管Tr1002向有机EL装置1020（每个红色、绿色和蓝色有机EL装置）提供驱动电流。每个有机EL装置1020响应于提供的驱动电流而发光，发光亮度根据图像信号的信号电位确定。因此，显示单元1001基于图像信号显示图像。
显示单元1001可按例如以下过程制造。
[形成晶体管1010的步骤]
首先，如图27A所示，由上述材料制成的氧化物半导体膜1012形成于基板1011上。特别地，氧化物半导体膜（未显示）通过溅射等方法形成于基板1011的整个表面上，形成的厚度为例如约50nm。进行所述溅射时，使用成分与将在膜中形成的氧化物半导体相同的陶瓷作为靶。进一步，对氧气的分压进行控制，以获取较好的晶体管特性，因为，氧化物半导体膜中的载流子密度取决于溅射时氧气的分压。此时，通过使用上述结晶半导体材料，可提高绝缘膜1013A（见图27B，如下文所述）和高电阻膜1015蚀刻时的蚀刻选择性。随后，形成的氧化物半导体膜通过例如光刻和蚀刻按预定形状形成图案。此时，优选使用磷酸、硝酸和醋酸的混合物通过湿法蚀刻对形成的氧化物半导体膜进行加工。磷酸、硝酸和醋酸的混合物使与底层的选择比非常大，并且使加工相对容易。
随后，如图27B所示，例如，由厚度为300nm的氧化硅膜制成的绝缘膜1013A和由厚度为200nm的钼制成的导电膜1014A按该顺序形成于氧化物半导体1012上，以覆盖基板1011上方的整个表面。绝缘膜1013A可由例如等离子化学气相沉积法（CVD）形成。可替代地，除等离子CVD法之外，由氧化硅膜制成的绝缘膜1013A还可由反应溅射法形成。绝缘膜1013A由氧化铝膜构成时，除上述反应溅射法和CVD法之外，还可使用原子层沉积法。导电膜1014A可由例如溅射法形成。
形成导电膜1014A之后，可通过例如光刻和蚀刻而图案化导电膜1014A，以在氧化物半导体膜1012上的选择区域内形成栅电极1014。随后，使用栅电极1014作为掩模对绝缘膜1013A进行蚀刻。因此，在平面图（图27C）中，栅极绝缘膜1013以与栅电极1014基本相同的形状被图案化。氧化物半导体膜1012的表面结晶时，通过在该蚀刻步骤中使用氢氟酸等化学物，保持非常大的蚀刻选择比，从而容易进行加工。
随后，如图28A所示，由钛、铝、锡和铟等金属制成的金属膜1015A通过例如溅射法或原子层沉积法在基板1011上的整个表面上形成，厚度为5nm至10nm。金属膜1015A由在相对较低温度下与氧气反应的金属构成，并与与氧化物半导体膜1012的沟道区域1012C相邻的区域接触。形成金属膜1015A之后，例如，可通过溅射法或原子层沉积法形成由氧化钛或氧化铝制成的厚度为约50nm的保护膜（未显示）。
随后，如图28B所示，金属膜1015A通过例如在约300°C的温度下进行退火而氧化，从而形成高电阻膜1015。此时，源漏区域1012A和1012B沿厚度方向形成于一部分氧化物半导体膜1012的高电阻膜1015一侧，所述一部分氧化物半导体膜1012与高电阻膜接触，即，处于与沟道区域1012C相邻的位置。金属膜1015A的氧化反应利用氧化物半导体膜1012中包括的一部分氧气。因此，在氧化物半导体膜1012中，在金属膜1015A进行氧化时，氧浓度从与金属膜1015A接触的表面（顶面）开始下降。另一方面，铝等金属从金属膜1015A扩散到氧化物半导体膜1012中。该金属元素起掺杂剂的作用，降低了与金属膜1015A接触的氧化物半导体膜1012的顶面侧上的区域内的电阻。因此，形成电阻低于沟道区域1012C的源漏区域1012A和1012B。
对金属膜1015A进行退火时，优选在包括氧等的氧化气体气氛下对金属膜1015A进行退火。一个原因为，其抑制了源漏区域1012A和1012B内氧浓度的额外下降，并对氧化物半导体膜1012提供充足的氧气量。这减少了后续退火步骤，简化了流程。
当金属膜1015A形成于基板1011上时，可通过例如将基板1011的温度设为相对较高的值而形成高电阻膜1015，代替上述退火步骤。例如，在图28A所示的步骤中，在将基板1011的温度保持在约200°C的同时形成金属膜1015A时，氧化物半导体膜1012中的预定区域内的电阻不需要退火便可下降。因此，可将氧化物半导体膜1012中的载流子浓度下降到晶体管需要的水平。
优选地，所述金属膜形成的厚度为10nm以下，如上所述。一个原因在于，金属膜1015A的厚度为10nm以下时，在氧气气氛下退火可将金属膜1015A完全氧化（形成高电阻膜1015）。进一步，在金属膜1015A上形成保护膜时，通过氧等离子体进行氧化。金属膜1015A没有完全氧化时，可能需要提供通过例如使用包括氯等的气体进行干法蚀刻而去除非氧化金属膜1015A的步骤。一个原因在于，未完全氧化的金属膜1015A保留在栅电极1014上时，可能会产生泄漏电流。金属膜1015A完全氧化，从而形成高电阻膜1015时，不需要进行上述去除步骤，简化了制造过程。换句话说，不需要通过蚀刻进行去除步骤的情况下，抑制了泄漏电流的产生。应注意的是，金属膜1015A形成的厚度为10nm以下时，热处理之后高电阻膜1015的厚度为约20nm以下。
除上述热处理之外，还可通过水蒸汽气氛下的氧化和等离子体氧化等方法对金属膜1015A进行氧化。在进行等离子体氧化时，优选将基板1011的温度设为约200°C至400°C，并在包括氧的气体气氛中，例如，氧和二氧化碳的混合气体的气体气氛中生成等离子体，以处理金属膜1015A。由此形成的高电阻膜1015具有上述的有利的阻挡特性，减少了氧、水分等对氧化物半导体膜1012的影响，从而稳定了晶体管1010和层间绝缘膜1016的电气特性。
另外，除上述利用金属膜1015A与氧化物半导体膜1012之间的反应的方法之外，氧化物半导体膜1012中的预定区域的电阻还可在等离子CVD装置中使用例如氢、氩、氨气等进行等离子处理而降低。除此之外，还可通过例如等离子CVD法形成包括氢的氮化硅膜、氧化硅膜或氮氧化硅膜，氧化物半导体膜1012的预定区域内的电阻可通过例如从该氮化硅膜等中的氢扩散而降低。
形成高电阻膜1015之后，如图29A所示，例如，厚度为1μm至2μm的层间绝缘膜1016可形成于高电阻膜1015的整个表面上。层间绝缘膜1016可按例如以下方式形成。首先，通过旋转涂布和狭缝涂布等方法在高电阻膜1015上涂敷溶液，在该溶液中，将构成表面改性层1016B的改性剂添加到构成树脂层1016A的树脂材料中，添加的量约为相对于构成树脂层1016A的树脂材料的0.01wt%至10wt%。随后，在例如50°C至150°C的温度下对溶液进行干燥。此时，树脂材料与改性剂互相分离，由此形成树脂层1016A和表面改性层1016B。在低于50°C的温度下干燥溶液时，效率降低。在高于150°C的温度下干燥溶液时，改性剂可能会劣化。优选地，在100°C以下的温度下进行干燥，以在不降低效率的情况下充分地将树脂材料与改性剂分离。随后，对树脂层1016A和表面改性层1016B进行曝光和显影，以在优选位置形成连接孔H1001（图29A中未显示）。将生成物在约150°C至300°C的温度下进行退火。因此，形成层间绝缘膜1016。在上述层间绝缘膜1016中，在不增加步骤数量或成本的情况下抑制水分到氧化物半导体膜1012的渗透，因为通过在树脂材料中添加改性剂，层间绝缘膜1016在干燥步骤期间分成树脂层1016A和表面改性层1016B。此外，在形成层间绝缘膜1016（树脂层1016A）时，不需要进行真空处理，而在CVD法等方法中，需要进行真空处理。因此，可抑制氧化物半导体膜1012中的氧解吸、由于氢等因素导致的还原反应。由此，可形成具有高电气稳定性和高可靠性的晶体管1010。
形成层间绝缘膜1016之后，通过例如光刻和干法蚀刻在高电阻膜1015中形成开口，以形成到达氧化物半导体膜1012的源漏区域1012A和1012B的连接孔H1001。按上述方式对氧化物半导体膜1012的表面进行结晶时，例如，可使用稀氢氟酸并保持氧化物半导体膜1012与高电阻膜1015之间充分的蚀刻选择性来进行湿法蚀刻。换句话说，可在由例如氧化铝膜构成的难以进行干法蚀刻的高电阻膜1015中容易地形成连接孔H1001。
随后，由构成源漏电极1017A和1017B的上述材料制成的导电膜（未显示）通过例如溅射形成于层间绝缘膜1016上，并且该导电膜填充在连接孔H1001内。随后，导电膜通过例如光刻和蚀刻按预定形状形成图案。由此，一对源漏电极1017A和1017B形成于层间绝缘膜1016上，源漏电极1017A和1017B通过连接孔H1001（图29B）与氧化物半导体膜1012的源漏区域1012A和1012B电连接。晶体管1010通过上述过程形成于基板1011上。
[形成平坦化膜1018的步骤]
随后，由上述材料构成的平坦化膜1018通过旋转涂布和狭缝涂布等涂布方法而形成，以覆盖层间绝缘膜1016和源漏电极1017A和1017B，连接孔H1002形成于面向源漏电极1017A和1017B的一部分区域内。
[形成有机EL装置1020的步骤]
随后，在平坦化膜1018上形成有机EL装置1020。特别地，由上述材料制成的第一电极1021通过溅射等方法形成于平坦化膜1018上，以填充连接孔H1002，连接孔H1002通过例如光刻和蚀刻形成图案。随后，具有开口的像素分离膜1022形成于第一电极1021上，随后，通过真空沉积等方法形成有机层1023。随后，由上述材料制成的第二电极1024通过例如溅射形成于有机层1023上。随后，保护层1025通过例如CVD法形成于第二电极1024上，随后，密封基板1027利用粘合层1026附着在保护层1025上。因此，完成图24所示的显示单元1001。
在显示单元1001中，例如，与R、G和B的其中之一对应的各个像素PXLC根据每个颜色的图像信号接收驱动电流时，电子和空穴通过第一电极1021和第二电极1024注入到有机层1023中。所述电子和空穴在有机层1023包括的有机EL层中重新组合，从而发光。因此，显示单元1001显示例如R、G和B的全色图像。
在本示例中，包括表面改性层1016B的层间绝缘膜1016设于氧化物半导体膜1012上。因此，抑制了水分对氧化物半导体膜1012的渗透，提高了晶体管1010的TFT特性。具体如下文所述。
图30示出了根据比较例2的显示单元（显示单元1100）的截面配置。显示单元1100在晶体管1100T的氧化物半导体膜1012上包括由树脂材料构成的层间绝缘膜1160。但是，层间绝缘膜1160不包括改性剂。换句话说，层间绝缘膜1160中没有设置表面改性层。
在自对准结构的晶体管1100T中，层间绝缘膜1160优选由上述树脂材料构成，特别地，由具有高耐热性的树脂，例如，聚酰亚胺和丙烯酸类树脂构成。但是，这样的树脂也具有高吸水率。因此，水分容易从气氛和上层通过层间绝缘膜1160渗透到氧化物半导体膜1012。特别地，水分可通过比沟道区域1012C更靠近层间绝缘膜1160的源漏区域1012A和1012B扩散到氧化物半导体膜1012中。在这种水分的影响下，晶体管1100T的TFT特性下降。
另一方面，在显示单元1001中，主要由聚酰亚胺等树脂材料构成的树脂层1016A覆盖有具有更高疏水性的表面改性层1016B。因此，气氛中和上层中存在的水分被表面改性层1016B排斥。氧化物半导体膜1012覆盖有包括上述表面改性层1016B的层间绝缘膜1016。因此，抑制了水分到氧化物半导体膜1012的渗透，提高了晶体管1010的TFT特性，特别提高了其可靠性。
如上所述，在本实施方式中，表面改性层1016B设于层间绝缘膜1016内。因此，减少了水分到氧化物半导体膜1012的渗透，并且提高了晶体管1010的TFT特性。
另外，表面改性层1016B可提高树脂层1016A的平坦性，从而提高了在基板1011的平面内的晶体管1010的均匀性。
另外，显示单元1001还包括自对准结构的晶体管1010。因此，抑制了栅电极1013与源漏电极1017A和1017B之间寄生电容的产生，从而显示高质量图像。另外，显示单元1001可具有较大屏幕尺寸、较高清晰度和较高帧速率。
下文将对本实施方式和其他实施方式的变形例进行说明。与上述部件相同的部件将用相同数字表示，根据情况，将省略其说明。
[变形例5]
图31示出了根据上述第四实施方式的变形例5的显示单元（显示单元1001A）的截面配置。在显示单元1001A中，层间绝缘膜1016中的树脂层1016A具有层状结构（树脂层1016A-1和1016A-2）。除此之外，显示单元1001A具有与上述实施方式的显示单元1001相似的配置，并具有与上述实施方式的显示单元1001相似的功能和效果。
树脂层1016A包括从基板1011（高电阻膜1015）按顺序设置的树脂层1016A-1和树脂层1016A-2。树脂层1016A-1具有与树脂层1016A-2的极性不同的极性。例如，树脂层1016A-1可由低极性或无极性的树脂构成。低极性或无极性树脂的示例包括聚硅氧烷（硅树脂）、聚烯烃类树脂、聚乙烯类树脂和聚苯乙烯类树脂。可在上述低极性或无极性树脂材料中添加其他有机材料或其他无机材料。可替代地，树脂层1016A-1可由低极性的有机无机混合树脂构成。进一步，树脂层1016A-1可由引入多个低极性或无极性官能团或疏水基的树脂材料构成。低极性官能团的示例包括硅氧烷基团（-Si-O-Si-）、醚基团和酯基团。无极性官能团的示例包括烷基（-CnH2n+1）、芳基（-C6H5）和乙酰氧基（-OCOCH3）。疏水基的示例包括卤素基（-C-X，其中，X为F、Cl、Br和I的其中之一）和二硫基（-S-S-）。
所述低极性或无极性树脂具有低吸水性。例如，聚硅氧烷是一种疏水树脂，其中，低极性官能团在其最上表面排斥具有高极性的水。优选地，树脂层1016A-1由例如吸水率为0.5%以下，优选0.3%以下的树脂构成。另一方面，低极性树脂材料使渗透其中的水分易于扩散（具有高透水性），水蒸气透过率为例如每天100g/m2以上。优选使用水蒸气透过率为每天500g/m2以下的树脂作为树脂层1016A-1。
树脂层1016A-2层压在树脂层1016A-1上，包括极性高于形成树脂层1016A-1的树脂材料的极性的树脂材料。树脂层1016A-2可由例如聚酰亚胺、丙烯酸类树脂、酚醛类树脂、苯酚类树脂、聚酯类树脂、环氧类树脂、氯乙烯类树脂和聚苯并咪唑类树脂等材料构成。可在上述高极性树脂材料中添加其他有机材料或其他无机材料。可替代地，树脂层1016A-2可由高极性的有机无机混合树脂构成。进一步，树脂层1016A-2可由引入多个高极性官能团或亲水基的树脂材料构成。高极性官能团的示例包括醛基、酮基、羧基（-COOH）、酰胺基（-CONH2）、酰亚胺基、磷酸二乙基（-O-P(=O)OH-O-）和肽基（-CONH-）。亲水基的示例包括羟基（-OH）、氨基（-NH2）、硫醇基（-SH）、羧基、酰胺基、羰基（-C=O）、烷酰基（R-CO-）和丙烯酰基（H2C=CH-C(-O)-）。
具有较高极性的树脂（例如上述树脂）具有低透水性。例如，聚酰亚胺和丙烯酸类树脂是一种亲水树脂，其中，高极性官能团在膜的最上表面吸收同样具有高极性的水（具有高吸水性），但是，水分在膜表面吸收，因此，水分不太可能扩散或渗透到其中。树脂层1016A-2中包括的树脂材料的水蒸气透过率可为例如每天100g/m2以下。虽然高极性树脂材料一般具有高吸水性（例如，吸水率高于0.5%），但优选使用吸水率为10%以下的树脂材料，更优选使用吸水率为2.0%以下的树脂材料作为树脂层1016A-2。
可通过将由低吸水性树脂材料构成的树脂层1016A-1和低透水性树脂材料构成的树脂层1016A-2层压在氧化物半导体膜1012上而抑制水分到氧化物半导体膜1012的渗透。从层压顺序的角度看，优选从氧化物半导体膜1012（高电阻膜1015）按顺序设置具有低吸水性的树脂层1016A-1和具有低透水性的树脂层1016A-2。在由按上述顺序构成的层状结构构成的树脂层1016A中，首先，即使水分未被表面改性层1016B排斥，具有高吸水性的树脂层1016A-2在制造过程中也会吸收气氛中存在的水分和层间绝缘膜1016上方残留的水分。一旦被树脂层1016A-2吸收，水分不太可能再扩散到树脂层1016A-2中，例如即使通过烘烤等处理使水分游离出树脂层1016A-2中包括的树脂，通过具有低吸水性的树脂层1016A-1的表面排斥，水分被排出到气氛中。因此，上述层压顺序有效抑制了水分对氧化物半导体膜1012的渗透。
[变形例6]
图32示出了根据上述第四实施方式的变形例6的显示单元（显示单元1001B）的截面配置。显示单元1001B包括底栅型（颠倒交错结构）晶体管（晶体管1010B）。除此之外，显示单元1001B具有与上述第四实施方式的显示单元1001相似的配置，并具有与上述实施方式的显示单元1001相似的功能和效果。
晶体管1010B包括按顺序在基板1011上设置的栅电极1014、栅极绝缘膜1013和氧化物半导体膜1012。沟道保护膜1019设于氧化物半导体膜1012的沟道区域1012C上。高电阻膜1015覆盖沟道保护膜1019和氧化物半导体膜1012。换句话说，栅电极1014、栅极绝缘膜1013、氧化物半导体膜1012和高电阻膜1015按顺序设置。进一步，晶体管1010B在高电阻膜1015上包括层间绝缘膜1016（层间绝缘膜1016A和1016B）。源漏电极1017A和1017B通过层间绝缘膜1016内的连接孔H1001与氧化物半导体膜1012的源漏区域1012A和1012B电连接。如上所述，在底栅型晶体管1010B内，也可在氧化物半导体膜1012内提供源漏区域1012A和1012B，从而抑制栅电极1014与源漏电极1017A和1017B之间寄生电容的产生，与上述晶体管1010相同。另外，还可由高电阻膜1015稳定晶体管1010B的电气特性。
晶体管1010B可按例如以下步骤制造。首先，将栅电极1014、栅极绝缘膜1013、氧化物半导体膜1012按顺序形成于基板1011上。随后，将由沟道保护膜1019的材料构成的保护材料膜1019M形成于氧化物半导体膜1012上（图33A）。保护材料膜1019M可由SiN、SiO和AlO等材料构成。随后，如图33B所示，使用栅电极1014作为掩模通过背曝光而图案化保护材料膜1019M，从而形成沟道保护膜1019。随后，将金属膜1015A形成于沟道保护膜1019和氧化物半导体膜1012上（图34A），随后，以与上述实施方式相似的方式对层压结构进行退火。因此，金属膜1015A变成高电阻膜1015，源漏区域1012A和1012B形成于氧化物半导体膜1012内（图34B）。随后，以与上述实施方式相似的方式在高电阻膜1015上形成层间绝缘膜1016和源漏电极1017A和1017B，从而完成晶体管1010B。
[变形例7]
图35示出了根据上述第四实施方式的变形例7的显示单元（显示单元1001C）的截面配置。显示单元1001C在平坦化膜（平坦化膜1018C）内包括表面改性层（表面改性层1018B）。除此之外，显示单元1001C还具有与上述第四实施方式的显示单元1001相似的配置，并具有与上述第四实施方式的显示单元1001相似的功能和效果。
平坦化膜1018C（绝缘膜）包括树脂层1018A和表面改性层1018B。树脂层1018A的表面（第一电极1021侧的表面）覆盖有表面改性层1018B。树脂层1018A可由与上述树脂层1016A相似的树脂材料构成。表面改性层1018B可由与上述表面改性层1016B相似的改性剂构成。层间绝缘膜1016C可仅由树脂层1016A（图35）构成，或可由包括表面改性层1016B的层间绝缘膜1016（图24）构成。优选在层间绝缘膜中设置表面改性层，因为与平坦化膜相比，层间绝缘膜的位置更靠近氧化物半导体膜1012。
如图36所示，树脂层1018A可具有包括树脂层1018A-1和树脂层1018A-2的层状结构。树脂层1018A包括从基板1011按顺序设置的树脂层1018A-1和树脂层1018A-2。构成树脂层1018A-1的树脂材料具有与构成树脂层1018A-2的树脂材料不同的极性。构成树脂层1018A-1的树脂材料的极性可高于构成树脂层1018A-2的树脂材料的极性。
[第五实施方式]
图37示出了根据本技术第五实施方式的显示单元（显示单元1002）的截面配置。显示单元1002包括液晶显示装置1030，代替上述第四实施方式（显示单元1001）中的有机EL装置1020。除此之外，显示单元1002具有与上述实施方式的显示单元1001相似的配置，并具有与上述第四实施方式的显示单元1001相似的功能和效果。
显示单元1002包括与显示单元1001相似的晶体管1010。液晶显示装置1030设于晶体管1010上方，两者之间设有平坦化膜1018。
液晶显示装置1030可包括密封在像素电极1031与对向电极1032之间的液晶层1033。取向膜1034A和1034B设于像素电极1031和对向电极1032的液晶层1033侧的各个表面上。像素电极1031可为每个像素提供，并可与例如晶体管1010的源漏电极1017A和1017B电连接。对向电极1032设于对向基板1035上，作为多个像素共用的电极，并可保持在例如共用电位。液晶层1033由以垂直取向（VA）模式、扭转向列（TN）模式和平面转换（IPS）模式等模式驱动的液晶构成。
另外，背光1036设于基板1011下方。起偏振片1037A和1037B分别附着在基板1011的背光1036侧和对向基板1035上。
背光1036为向液晶层1033施加光的光源，可包括例如多个发光二极管（LED）、冷阴极荧光灯（CCFL）等。背光驱动部分（未显示）控制背光1036的开关。
起偏振片（偏振器或检偏器）1037A和1037B可以例如正交尼科尔状态设置。这可使例如背光1036的照明光在没有施加电压（关闭状态）时被遮挡，在施加电压（打开状态）时被传输。
在显示单元1002中，与上述实施方式的显示单元1001相同，可通过包括表面改性层1016B的层间绝缘膜1016抑制水分到氧化物半导体膜1012的渗透。由此，在本实施方式中，也可提高晶体管1010的TFT特性。
[第六实施方式]
图38示出了根据本技术第六实施方式的显示单元（显示单元1003）的截面配置。显示单元1003为电子纸，具有电泳显示装置1040，代替显示单元1001中的有机EL装置1020。除此之外，显示单元1003具有与上述第四实施方式的显示单元1001相似的配置，并具有与上述第四实施方式的显示单元1001相似的功能和效果。
显示单元1003具有与显示单元1001相似的晶体管1010。电泳显示装置1040设于晶体管1010上方，两者之间设有平坦化膜1018。
电泳显示装置1040可包括例如显示层1043，显示层1043由电泳材料构成，并密封在像素电极1041与共用电极1042之间。像素电极1041为每个像素提供，并可与例如晶体管1010的源漏电极1017A和1017B电连接。共用电极1042设于对向基板1044上，作为多个像素共用的电极。
在显示单元1003中，与上述第四实施方式的显示单元1001相同，可通过包括表面改性层1016B的层间绝缘膜1016抑制水分到氧化物半导体膜1012的渗透。由此，在本实施方式中，也可提高晶体管1010的TFT特性。
[应用例]
下文将对将上述显示单元（显示单元1001、1001A、1001B、1001C、1002和1003）应用于电子设备的示例进行说明。电子设备的示例包括电视机、数字照相机、笔记本式个人计算机、诸如移动电话的个人数字助理、以及摄像机。换句话说，上述显示单元适用于将从外部输入或在内部生成的图像信号显示为图像或移动图像的任何领域的电子单元。
[模块]
例如，上述显示单元可组装在各种电子设备，例如，下文所述的应用例1至7中，作为图39所示的模块。模块可包括例如从密封基板1027或从位于基板1011一侧的对向基板1035或1044暴露出来的区域1061。水平选择器1051、写入扫描器1052和电源扫描器1053的配线延伸，以在暴露区域1061上形成外部接线端子（未显示）。用于信号的输入和输出的柔性印制电路（FPC）1062可设于外部接线端子上。
[应用例1]
图17A和图17B分别示出了应用根据上述实施方式等的任何显示单元的电子书的外观。电子书可包括例如显示部分210和非显示部分220。显示部分210由根据上述实施方式等的显示单元的其中之一构成。
[应用例2]
图18示出了应用根据上述实施方式等的任何显示单元的智能手机的外观。智能手机可包括例如显示部分230和非显示部分240。显示部分230由根据上述实施方式等的显示单元的其中之一构成。
[应用例3]
图19示出了应用根据上述实施方式等的任何显示单元的电视机的外观。电视机可包括例如图像显示屏部分300，图像显示屏部分300包括前面板310和滤色玻璃320。图像显示屏部分300由根据上述实施方式等的显示单元的其中之一构成。
[应用例4]
图20A和图20B分别示出了应用根据上述实施方式等的任何显示单元的数字照相机的外观。数字照相机可包括例如用于闪光的发光部分410、显示部分420、菜单开关430和快门按钮440。显示部分420由根据上述实施方式等的显示单元的其中之一构成。
[应用例5]
图21示出了应用根据上述实施方式等的任何显示单元的笔记本式个人计算机的外观。笔记本式个人计算机可包括例如本体510、用于操作输入字符等的键盘520和显示图像的显示部分530。显示部分530由根据上述实施方式等的显示单元的其中之一构成。
[应用例6]
图22示出了应用根据上述实施方式等的任何显示单元的摄像机的外观。摄像机可包括例如主体部分610、用于拍摄设于主体部分610的正面表面的物体的透镜620、拍摄时使用的起止开关630和显示部分640。显示部分640由根据上述实施方式等的显示单元的其中之一构成。
[应用例7]
图23A至图23G分别示出了应用根据上述实施方式等的任何显示单元的移动电话的外观。移动电话可包括例如顶壳710和与连接部分（铰链部分）730连接的底壳720，并可包括显示器740、副显示器750、闪光灯760和照相机770。上述部件中的显示器740和副显示器750分别由根据上述实施方式等的显示单元的其中之一构成。
[示例]
下文将对本技术的优选实施方式的特定示例进行说明。
[示例3-1和3-2]
制造了层间绝缘膜（层间绝缘膜1160）仅由树脂材料构成，不添加改性剂的晶体管（晶体管1100T），并测量了层间绝缘膜的热分解温度和纯水接触角以及晶体管的可靠性。使用聚酰亚胺（示例3-1）和丙烯酸类树脂（示例3-2）作为层间绝缘膜。
晶体管的可靠性通过在Vg=10V和Vd=10V的条件下进行+BT（偏置温度）测试而确定。层间绝缘膜通过旋转涂布形成于氧化物半导体膜上，随后，在预定条件下对其进行预烘和后烘。将生成物置于60°下的90%RH的恒温层中，持续100小时，并在10000秒后对其ΔVth进行测量。确定为，ΔVth的值为1.0V以下时，晶体管具有高可靠性（“好”），该值大于1.0V时，晶体管具有低可靠性（“坏”）（见下文所述的表2）。
[示例4-1至4-3]
制造了在层间绝缘膜（层间绝缘膜1016）中包括表面改性层（表面改性层1016B）的晶体管（晶体管1010），并以与示例3-1和3-2相似的方式测量了层间绝缘膜的热分解温度和纯水接触角以及晶体管的可靠性。示例4-1使用聚酰亚胺作为树脂材料，使用含氟低聚物A作为改性剂，示例4-2使用聚酰亚胺作为树脂材料，使用含氟低聚物B作为改性剂，示例4-3使用丙烯酸类树脂作为树脂材料，使用硅酮类低聚物作为改性剂，以形成层间绝缘膜。使用RS-72-K（由日本迪爱生株式会社生产）作为含氟低聚物A，使用F555（由DIC Corporation生产）作为含氟低聚物B，使用EB350（由Daicel Corporation生产）作为硅酮类低聚物。
上述示例3-1和3-2和示例4-1至4-3的结果如表2所示。示例3-1和3-2和示例4-1至4-3的每个示例中使用厚度为2μm的层间绝缘膜。
[表2]
如表2所示，可以看出，额外包括改性剂的示例4-1至4-3中的每个示例具有90°以上的接触角，并具有较高疏水性。进一步，包括上述层间绝缘膜的每个晶体管（示例4-1至4-3）获得了较高可靠性。即使添加了改性剂，热分解温度也不会下降（示例4-1至4-3），层间绝缘膜的稳定性不会受到影响。
上文根据优选实施方式和变形例对本技术进行了说明。但是，本技术并不限于此，可进行各种修改。例如，上述变形例5和7对从高电阻膜1015开始按顺序设置低极性树脂层1016A-1（或树脂层1018A-1）和高极性树脂层1016A-2（或树脂层1018A-2）的情况进行了说明。但是，所述高极性树脂层可更靠近高电阻膜1015设置。
另外，上述实施方式等对源漏区域1012A和1012B从与沟道区域1012C相邻部分的表面（顶面）沿厚度方向在一部分中设置的情况进行了说明。但是，源漏区域1012A和1012B还可沿厚度方向从氧化物半导体膜1012的表面（顶面）设于整个氧化物半导体膜1012。
另外，上述实施方式等将设有高电阻膜1015的结构作为示例进行了说明。但是，高电阻膜1015还可在形成源漏区域1012A和1012B之后去除。但是，优选将高电阻膜1015保留，以稳定地保持晶体管1010的电气特性。
除此之外，在上述实施方式等中说明的每层的材料和厚度、膜形成方法和膜形成条件并不具有限制性，可采用其他材料、其他厚度、其他膜形成方法和其他膜形成条件。
另外，上述实施方式等对有机EL装置1020、液晶显示装置1030、电泳显示装置1040和晶体管1010的配置进行了具体说明。但是，不需要提供所有层，可进一步提供其他层。例如，图37和38分别示出了图24所示的层间绝缘膜1016、晶体管1010和平坦化膜1018。但是，还可提供图31（变形例5）所示的层间绝缘膜1016、图32（变形例6）所示的晶体管1010B或图35（变形例7）或图36所示的平坦化膜1018C，代替这些部件。
另外，本技术适用于使用无机电致发光装置等显示装置代替有机EL装置1020、液晶显示装置1030和电泳显示装置1040的显示单元。
另外，例如，上述实施方式等通过具体示例对显示单元的配置进行了说明。但是，不一定必须提供所有部件，并且可进一步提供其他部件。
根据本发明的上述示例实施方式和变形例，至少可达到以下配置。
（1）一种半导体装置，包括：
晶体管，包括氧化物半导体膜；以及
绝缘膜，覆盖氧化物半导体膜并包括树脂材料，所述绝缘膜覆盖有表面改性层，表面改性层的疏水性高于树脂材料的疏水性。
（2）根据（1）所述的半导体装置，其中，所述表面改性层的平坦性高于树脂材料的平坦性。
（3）根据（1）或（2）所述的半导体装置，其中，所述表面改性层包括各自作为改性剂的硅酮类低聚物和含氟低聚物的其中之一。
（4）根据（1）至（3）任一项所述的半导体装置，其中，所述绝缘膜的接触角为90度以上。
（5）根据（1）至（4）任一项所述的半导体装置，其中，表面改性层中包括的部分或全部改性剂与树脂材料结合。
（6）根据（1）至（5）任一项所述的半导体装置，其中，所述树脂材料包括聚酰亚胺、丙烯酸类树脂和聚硅氧烷中的一种或多种。
（7）根据（1）至（6）任一项所述的半导体装置，其中，所述绝缘膜包括相对于树脂材料的约0.1%（质量）至约10%（质量）的改性剂。
（8）根据（7）所述的半导体装置，其中，绝缘膜的内部中包括的改性剂的浓度低于表面改性层中包括的改性剂的浓度。
（9）根据（1）至（8）任一项所述的半导体装置，其中，晶体管的源漏电极通过绝缘膜中的连接孔与氧化物半导体膜电连接。
（10）根据（1）至（9）任一项所述的半导体装置，其中，
所述氧化物半导体膜包括沟道区域以及与沟道区域相邻且电阻率低于沟道区域的电阻率的源漏区域，并且
所述晶体管包括面向沟道区域的栅电极。
（11）根据（10）所述的半导体装置，进一步包括与源漏区域接触的高电阻膜。
（12）根据（1）至（8）任一项所述的半导体装置，其中，所述晶体管的源漏电极覆盖有绝缘膜。
（13）根据（1）至（12）任一项所述的半导体装置，其中，所述绝缘膜具有包括第一树脂层和第二树脂层的层状结构，所述第一树脂层的极性与第二树脂层的极性不同。
（14）根据（11）所述的半导体装置，其中，所述氧化物半导体膜、栅电极和高电阻膜按所述顺序设置。
（15）根据（11）所述的半导体装置，其中，所述栅电极、氧化物半导体膜和高电阻膜按所述顺序设置。
（16）一种显示单元，包括：
显示装置；
晶体管，驱动显示装置并包括氧化物半导体膜；以及
绝缘膜，覆盖氧化物半导体膜并包括树脂材料，所述绝缘膜覆盖有表面改性层，表面改性层的疏水性高于树脂材料的疏水性。
（17）根据（16）所述的显示单元，其中，所述显示装置为有机EL装置。
（18）一种具有显示单元的电子设备，所述显示单元包括：
显示装置；
晶体管，驱动显示装置并包括氧化物半导体膜；以及
绝缘膜，覆盖氧化物半导体膜并包括树脂材料，所述绝缘膜覆盖有表面改性层，表面改性层的疏水性高于树脂材料的疏水性。
（19）一种制造半导体装置的方法，所述方法包括：
形成包括氧化物半导体膜的晶体管；
用包括树脂材料的绝缘膜覆盖氧化物半导体膜；并且
在绝缘膜的表面内提供表面改性层，所述表面改性层的疏水性高于树脂材料的疏水性。
（20）根据（19）所述的方法，其中，所述表面改性层通过在树脂材料中添加改性剂、然后在100度以下的温度下干燥所得物而形成。
本发明包含2012年3月28日在日本专利局提交的日本在先专利申请JP2012-72951和2012年3月29日在日本专利局提交的日本在先专利申请JP2012-76758中公开的内容相关的主题，这两个日本在先专利申请的全部内容通过引用结合到本文。
本领域的技术人员应理解的是，只要不脱离所附权利要求或其等同方案的范围，可根据设计要求和其他因素进行各种修改、组合、子组合和改变。

Claims (19)

1.一种半导体装置，包括：
晶体管，包括氧化物半导体膜；
第一绝缘膜，覆盖所述氧化物半导体膜并且包括第一树脂材料；以及
第二绝缘膜，包括极性与所述第一树脂材料的极性不同的第二树脂材料，所述第二绝缘膜层压在所述第一绝缘膜上，
所述第一绝缘膜是位于顺序层叠设置在所述氧化物半导体膜之上的栅极绝缘膜、栅电极和高电阻膜之上的层间绝缘膜。
2.根据权利要求1所述的半导体装置，其中，所述晶体管的源漏电极通过所述第一绝缘膜和所述第二绝缘膜中的连接孔与所述氧化物半导体膜电连接。
3.根据权利要求1所述的半导体装置，其中，
所述氧化物半导体膜包括沟道区域以及与所述沟道区域相邻且电阻率低于所述沟道区域的电阻率的源漏区域，并且
所述晶体管包括面向所述沟道区域的所述栅电极。
4.根据权利要求1所述的半导体装置，其中，所述第二树脂材料的极性高于所述第一树脂材料的极性。
5.根据权利要求4所述的半导体装置，其中，
所述第一树脂材料是选自由聚硅氧烷、聚烯烃类树脂、聚乙烯类树脂和聚苯乙烯类树脂组成的组中的一种或多种，并且
所述第二树脂材料是选自由聚酰亚胺、丙烯酸类树脂、酚醛类树脂、苯酚类树脂、聚酯类树脂、环氧类树脂、氯乙烯类树脂和聚苯并咪唑类树脂组成的组中的一种或多种。
6.根据权利要求3所述的半导体装置，进一步包括与所述源漏区域接触的所述高电阻膜。
7.根据权利要求1所述的半导体装置，进一步包括层压在所述第二绝缘膜上的第三绝缘膜，所述第三绝缘膜包括极性与所述第二树脂材料的极性不同的第三树脂材料。
8.根据权利要求1所述的半导体装置，其中，
所述晶体管的源漏电极通过所述第一绝缘膜中的连接孔与所述氧化物半导体膜电连接，并且
所述第二绝缘膜覆盖所述源漏电极。
9.根据权利要求6所述的半导体装置，其中，以所述栅电极、所述氧化物半导体膜和所述高电阻膜的顺序包括所述栅电极、所述氧化物半导体膜和所述高电阻膜。
10.根据权利要求6所述的半导体装置，其中，所述高电阻膜是由氧化钛、氧化铝、氧化铟和/或氧化锡构成。
11.一种具有显示单元的电子设备，所述显示单元包括：
显示装置；
晶体管，驱动所述显示装置并包括氧化物半导体膜；
第一绝缘膜，覆盖所述氧化物半导体膜并包括第一树脂材料；以及
第二绝缘膜，包括极性与第一树脂材料的极性不同的第二树脂材料，所述第二绝缘膜层压在所述第一绝缘膜上，
所述第一绝缘膜是位于顺序层叠设置在所述氧化物半导体膜之上的栅极绝缘膜、栅电极和高电阻膜之上的层间绝缘膜。
12.一种半导体装置，包括：
晶体管，包括氧化物半导体膜；以及
绝缘膜，覆盖所述氧化物半导体膜并包括树脂材料，所述绝缘膜被覆盖有疏水性高于所述树脂材料的疏水性的表面改性层，
所述绝缘膜是位于顺序层叠设置在所述氧化物半导体膜之上的栅极绝缘膜、栅电极和高电阻膜之上的层间绝缘膜，
所述表面改性层包括各自用作改性剂的硅酮类低聚物和含氟低聚物中的一种，
所述绝缘膜包括相对于所述树脂材料的0.01％质量至10％质量的改性剂。
13.根据权利要求12所述的半导体装置，其中，所述表面改性层的平坦性高于所述树脂材料的平坦性。
14.根据权利要求12所述的半导体装置，其中，所述绝缘膜的接触角为90度以上。
15.根据权利要求12所述的半导体装置，其中，表面改性层中包括的部分或全部改性剂与树脂材料结合。
16.根据权利要求12所述的半导体装置，其中，所述树脂材料包括聚酰亚胺、丙烯酸类树脂和聚硅氧烷中的一种或多种。
17.根据权利要求12所述的半导体装置，其中，所述绝缘膜的内部包括的所述改性剂的浓度低于所述表面改性层中包括的所述改性剂的浓度。
18.根据权利要求12所述的半导体装置，其中，所述晶体管的源漏电极通过所述绝缘膜中的连接孔电连接至所述氧化物半导体膜。
19.根据权利要求12所述的半导体装置，其中，
所述氧化物半导体膜包括沟道区域以及与所述沟道区域相邻且电阻率低于所述沟道区域的电阻率的源漏区域，并且
所述晶体管包括面向所述沟道区域的所述栅电极。
CN201310091241.7A 2012-03-28 2013-03-21 半导体装置和电子设备 Active CN103367459B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012072951A JP2013207015A (ja) 2012-03-28 2012-03-28 半導体装置、表示装置および電子機器
JP2012-072951 2012-03-28
JP2012076758A JP2013207193A (ja) 2012-03-29 2012-03-29 半導体装置およびその製造方法、並びに表示装置および電子機器
JP2012-076758 2012-03-29

Publications (2)

Publication Number Publication Date
CN103367459A CN103367459A (zh) 2013-10-23
CN103367459B true CN103367459B (zh) 2019-08-27

Family

ID=49233680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310091241.7A Active CN103367459B (zh) 2012-03-28 2013-03-21 半导体装置和电子设备

Country Status (2)

Country Link
US (2) US8946714B2 (zh)
CN (1) CN103367459B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946714B2 (en) * 2012-03-28 2015-02-03 Sony Corporation Semiconductor device and electronic apparatus including multilayer insulation film
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20150033155A (ko) * 2013-09-23 2015-04-01 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
JP6335530B2 (ja) * 2014-01-29 2018-05-30 キヤノン株式会社 有機発光素子
US9640669B2 (en) 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
CN110867469B (zh) * 2014-03-17 2023-12-29 三星显示有限公司 有机el显示装置
TW201602680A (zh) * 2014-07-01 2016-01-16 友達光電股份有限公司 顯示裝置
US10338446B2 (en) * 2014-12-16 2019-07-02 Sharp Kabushiki Kaisha Semiconductor device having low resistance source and drain regions
KR102373437B1 (ko) * 2015-03-05 2022-03-14 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
TWI569327B (zh) * 2015-07-03 2017-02-01 友達光電股份有限公司 薄膜電晶體與其製作方法
WO2017013691A1 (ja) * 2015-07-17 2017-01-26 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN105655298A (zh) * 2016-01-05 2016-06-08 深圳市华星光电技术有限公司 一种tft液晶显示模组及其封装结构和封装方法
CN106252362B (zh) * 2016-08-31 2019-07-12 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
JP2018054719A (ja) * 2016-09-27 2018-04-05 株式会社ジャパンディスプレイ 半導体装置および表示装置
KR102592391B1 (ko) * 2017-05-11 2023-10-20 메르크 파텐트 게엠베하 유기 전계발광 디바이스용 유기붕소 착물
US10396124B2 (en) * 2017-07-05 2019-08-27 Xerox Corporation Memory cells and devices
CN108008586B (zh) * 2017-12-19 2021-04-30 深圳市华星光电半导体显示技术有限公司 阵列基板、阵列基板制备方法及显示装置
US10593684B2 (en) 2018-07-18 2020-03-17 Xerox Corporation Printed electronic devices exhibiting improved yield
CN109887930A (zh) * 2019-02-20 2019-06-14 深圳市华星光电技术有限公司 显示面板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1748007A (zh) * 2002-12-09 2006-03-15 录象射流技术公司 不透明喷墨油墨组合物
CN101853884A (zh) * 2009-03-27 2010-10-06 株式会社半导体能源研究所 半导体装置
CN102315277A (zh) * 2010-07-05 2012-01-11 索尼公司 薄膜晶体管和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4634673B2 (ja) * 2001-09-26 2011-02-16 シャープ株式会社 液晶表示装置及びその製造方法
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
CN102714184B (zh) * 2009-12-28 2016-05-18 株式会社半导体能源研究所 半导体器件
US8946714B2 (en) * 2012-03-28 2015-02-03 Sony Corporation Semiconductor device and electronic apparatus including multilayer insulation film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1748007A (zh) * 2002-12-09 2006-03-15 录象射流技术公司 不透明喷墨油墨组合物
CN101853884A (zh) * 2009-03-27 2010-10-06 株式会社半导体能源研究所 半导体装置
CN102315277A (zh) * 2010-07-05 2012-01-11 索尼公司 薄膜晶体管和显示装置

Also Published As

Publication number Publication date
US9136387B2 (en) 2015-09-15
CN103367459A (zh) 2013-10-23
US20150048369A1 (en) 2015-02-19
US20130256673A1 (en) 2013-10-03
US8946714B2 (en) 2015-02-03

Similar Documents

Publication Publication Date Title
CN103367459B (zh) 半导体装置和电子设备
CN104465394B (zh) 半导体装置及半导体装置的制造方法
CN106233233B (zh) 输入/输出装置及输入/输出装置的驱动方法
JP2022000896A (ja) 半導体装置
CN106105388B (zh) 发光装置
CN101483186B (zh) 显示器件及其制造方法
CN106057907B (zh) 半导体装置的制造方法
CN102456581B (zh) 薄膜晶体管及其制造方法
CN104078512B (zh) 半导体器件及其制造方法
CN104851810B (zh) 半导体装置的制造方法
CN103229304B (zh) 半导体装置及半导体装置的制造方法
CN105874524B (zh) 显示装置
TW525402B (en) Process for producing a light emitting device
CN105390402B (zh) 半导体装置及半导体装置的制造方法
CN104064563B (zh) 显示装置
CN103872062B (zh) 半导体设备及其制造方法
CN101794821B (zh) 薄膜晶体管和显示装置
CN105552129B (zh) 半导体器件
CN106537567B (zh) 晶体管、显示装置和电子设备
TW201125116A (en) Light-emitting device and method for manufacturing the same
CN108473334A (zh) 金属氧化物膜以及半导体装置
CN107403807A (zh) 显示装置
JP2011151370A (ja) 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
TW201117356A (en) Semiconductor device and method for manufacturing the same
CN107452876A (zh) 剥离方法及柔性装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150713

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150713

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Address before: Tokyo, Japan

Applicant before: Sony Corp.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231127

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo

Patentee before: JOLED Inc.

TR01 Transfer of patent right