CN105390402B - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN105390402B
CN105390402B CN201510749563.5A CN201510749563A CN105390402B CN 105390402 B CN105390402 B CN 105390402B CN 201510749563 A CN201510749563 A CN 201510749563A CN 105390402 B CN105390402 B CN 105390402B
Authority
CN
China
Prior art keywords
oxide semiconductor
film
oxygen
insulating film
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510749563.5A
Other languages
English (en)
Other versions
CN105390402A (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN105390402A publication Critical patent/CN105390402A/zh
Application granted granted Critical
Publication of CN105390402B publication Critical patent/CN105390402B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/383—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/471—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/471—Inorganic layers
    • H01L21/473—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47576—Doping the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一种使用氧化物半导体的半导体装置，其具有稳定的电特性和高可靠性。在具有氧化物半导体膜的底栅的晶体管的制造工序中，进行通过热处理的脱水化或脱氢化以及进行氧掺杂处理。具有受到通过热处理的脱水化或脱氢化以及氧掺杂处理的氧化物半导体膜的晶体管是具有高可靠性的晶体管，其中在偏压－热应力试验（BT试验）中晶体管的阈值电压的变化量可以减小。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置及半导体装置的制造方法。
在本说明书中半导体装置通常指能够通过利用半导体特性而工作的所有装置，因此电光装置、半导体电路以及电子设备都是半导体装置。
背景技术
使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术备受关注。该晶体管被广泛地应用于如集成电路（IC）及图像显示装置（显示装置）那样的电子设备。作为可以应用于晶体管的半导体薄膜材料，硅类半导体材料广为人知。但是，作为其他材料，氧化物半导体受到关注。
例如，已经公开一种晶体管，其活性层使用其电子载流子浓度低于1018/cm3的包含铟（In）、镓（Ga）、锌（Zn）的非晶氧化物（参照专利文献1）。
[专利文献1] 日本专利申请公开2006-165528号公报。
然而，在形成装置的工序中发生形成电子给体的氢、水分的混入等时，氧化物半导体的导电率可能变化。这种现象成为使用氧化物半导体的晶体管的电特性变动的主要原因。
发明内容
鉴于这种问题，本发明的目的之一是对使用氧化物半导体的半导体装置赋予稳定的电特性，以实现高可靠性。
在具有氧化物半导体膜的晶体管的制造工序中，通过热处理进行脱水化或脱氢化并进行氧掺杂处理。
本发明的一个实施方式是一种半导体装置的制造方法，包括如下步骤：形成栅电极层；在栅电极层上形成栅极绝缘膜；在栅极绝缘膜上且与栅电极层重叠的区域中形成氧化物半导体膜；对氧化物半导体膜进行热处理，以去除氧化物半导体膜中的氢原子；对去除氢原子的氧化物半导体膜进行氧掺杂处理，以对氧化物半导体膜供应氧原子；形成与氧化物半导体膜电连接的源电极层及漏电极层；以及在氧化物半导体膜、源电极层及漏电极层上形成与氧化物半导体膜接触的绝缘膜。
本发明的一个实施方式是一种半导体装置的制造方法，包括如下步骤：形成栅电极层；在栅电极层上形成包含氧原子作为其成分的栅极绝缘膜；对栅极绝缘膜进行氧掺杂处理，以对栅极绝缘膜供应氧原子；在栅极绝缘膜上且与栅电极层重叠的区域中形成氧化物半导体膜；对氧化物半导体膜进行热处理，以去除氧化物半导体膜中的氢原子；对去除氢原子的氧化物半导体膜进行氧掺杂处理，以对氧化物半导体膜中供应氧原子；形成与氧化物半导体膜电连接的源电极层及漏电极层；在氧化物半导体膜、源电极层及漏电极层上形成与氧化物半导体膜接触且包含氧原子作为其成分的绝缘膜；以及对绝缘膜进行氧掺杂处理，以对绝缘膜供应氧原子。
本发明的一个实施方式是一种半导体装置，包括：栅电极层；栅电极层上的栅极绝缘膜；栅极绝缘膜上的氧化物半导体膜；氧化物半导体膜上的源电极层及漏电极层；设置在源电极层及漏电极层上的与氧化物半导体膜接触的绝缘膜；以及绝缘膜上的与源电极层或漏电极层电连接的布线层。根据本实施方式，布线层设置在通过去除绝缘膜的一部分、源电极层的一部分来形成的开口中，以及在通过去除绝缘膜的一部分、漏电极层的一部分来形成的开口中；在开口中去除源电极层的一部分及漏电极层的一部分，以便在源电极层及漏电极层中形成凹部；并且布线层在开口中与源电极层及漏电极层的凹部的内壁面及厚度薄的底面接触地设置，并且，在源电极层及漏电极层中，凹部的底面的氧浓度低于源电极层及漏电极层顶面的氧浓度。
本发明的一个实施方式是一种半导体装置，其中在上述结构中的氧化物半导体膜包含区域，该区域的氧含量大于根据氧化物半导体膜的氧化物半导体的晶态下的化学计量组成比的氧含量。
本发明的一个实施方式是一种半导体装置，其中在上述结构中的氧化物半导体膜包含区域，该区域的氧含量至少在与绝缘膜的界面或其附近，大于根据氧化物半导体膜的氧化物半导体的晶态下的化学计量组成比的氧含量。
这里，上述“氧掺杂”是指将氧（至少包含氧自由基、氧原子、氧离子中的任一种）添加到块（bulk）中的处理。该术语“块”是为了明确显示不仅将氧添加到薄膜顶面还将氧添加到薄膜内部的目的而使用。另外，“氧掺杂”包括将等离子体化的氧添加到块中的“氧等离子体掺杂”。
在具有氧化物半导体膜的晶体管的制造工序中，通过进行氧掺杂处理，可以在栅极绝缘膜（块）、氧化物半导体膜（块）、绝缘膜（块）、栅极绝缘膜与氧化物半导体膜的界面、氧化物半导体膜与绝缘膜的界面中的至少一处，设置存在有大于该膜的化学计量比的氧含量的氧过量区域。氧的含量优选为大于化学计量比且小于化学计量比的4倍，更优选为大于化学计量比且小于化学计量比的2倍。大于化学计量比的氧含量过量的氧化物，是指例如满足2g>3a+3b+2c+4d+3e+2f（g大于1.5a+1.5b+c+2d+1.5e+f）的氧化物，其中该氧化物以InaGabZncSidAleMgfOg（a，b，c，d，e，f，g≥0：a，b，c，d，e，f，g为0以上）表示。另外，通过由氧掺杂处理添加的氧有可能存在于氧化物半导体的晶格之间。
另外，也可以在栅极绝缘膜、氧化物半导体膜以及绝缘膜中的两处以上设置上述氧过量区域。例如，在制造工序中，可以通过进行氧掺杂处理，在栅极绝缘膜与氧化物半导体膜的界面、氧化物半导体膜（块）、以及氧化物半导体膜与绝缘膜的界面的每一处设置氧过量区域。
另外，在没有缺陷（氧缺少）的氧化物半导体中，只要包含相同于化学计量比的氧量即可，但是为了确保如抑制晶体管的阈值电压变动的可靠性，优选使氧化物半导体包含大于化学计量比的氧量。与此同样，在没有缺陷（氧缺少）的氧化物半导体中，不需要将氧过量的绝缘膜用作基底膜，但是为了确保如抑制晶体管的阈值电压变动的可靠性，考虑到在氧化物半导体层中可能产生氧缺少的状态，而优选将氧过量的绝缘膜用作基底膜。
另外，对氧化物半导体膜进行采用热处理的脱水化或脱氢化，去除氧化物半导体膜中的氢原子或水等包含氢原子的杂质，来使氧化物半导体膜高纯度化。这里，将由氧掺杂处理而添加的氧量设定为比由脱水化或脱氢化而被高纯度化了的氧化物半导体膜中的氢量多。在上述层叠的栅极绝缘膜、氧化物半导体膜以及绝缘膜的至少一个中的过量氧扩散并与引起不稳定性的氢起反应，来固定氢（使氢成为不动离子）。也就是说，可以降低（或充分减小）可靠性上的不稳定性。另外，通过形成氧过量状态，可以减小由氧缺少而引起的阈值电压Vth的变动，并可以降低阈值电压的偏移量ΔVth。
在此，描述通过上述“氧等离子体掺杂”处理将氧添加到块中的状态。注意，在对包含氧作为其一成分的氧化物半导体膜进行氧掺杂处理时，一般来说，确认氧浓度的增减是很困难的。由此，这里使用硅片来确认氧掺杂处理的效果。
氧掺杂处理通过利用电感耦合等离子体（ICP：Inductively Coupled Plasma）方式来进行。其条件如下：ICP功率为800W、RF偏置功率为300W或0W、压力为1.5Pa、气体流量为75sccm、衬底温度为70℃。图15示出根据SIMS（Secondary Ion Mass Spectrometry：二次离子质谱）分析的硅片的深度方向的氧浓度分布。在图15中，纵轴表示氧浓度，横轴表示离硅片顶面的深度。
根据图15，可以确认在RF偏置功率为0W的情况或RF偏置功率为300W的情况都添加有氧。另外，可以确认在RF偏置功率为300W时，与RF偏置功率为0W的情况相比，氧的添加深度更深。
接着，在图16A和图16B中示出通过STEM（Scanning Transmission ElectronMicroscopy：扫描透射电子显微术）对进行氧掺杂处理之前和之后的硅片的截面进行观察的结果。图16A是进行氧掺杂处理之前的STEM图像，图16B是在上述RF偏置功率为300W的条件下进行氧掺杂处理之后的STEM图像。由图16B可知，通过进行氧掺杂处理，在硅片中形成了氧高掺杂区域。
如上所示，通过对硅片进行氧掺杂，可以在硅片中添加氧。根据该结果，可以理解通过对氧化物半导体膜进行氧掺杂，可以在氧化物半导体膜中添加氧。
作为所公开的发明的一个实施方式的上述结构的效果，按照下述考虑就很容易理解。但是，以下说明只不过是示范性的考虑而已。
在对栅电极施加正电压时，从氧化物半导体膜的栅电极一侧到背沟道一侧（与栅极绝缘膜相反一侧）产生电场，由此存在于氧化物半导体膜中的具有正电荷的氢离子移动到背沟道一侧并蓄积在氧化物半导体膜与绝缘膜的界面中的氧化物半导体膜一侧。由于正电荷从所蓄积的氢离子移动到绝缘膜中的电荷俘获中心（氢原子、水、或污染物质等），在氧化物半导体膜的背沟道一侧蓄积有负电荷。也就是说，在晶体管的背沟道一侧发生寄生沟道，阈值电压向负值一侧偏移，从而晶体管显示常通（normally-on）的趋势。
如上所述，由于在绝缘膜中的氢或水等电荷俘获中心俘获正电荷，正电荷移动到绝缘膜中，这使晶体管的电特性变动。所以为了抑制晶体管的电特性的变动，很重要的是在绝缘膜中不存在上述电荷俘获中心，或者电荷俘获中心的数量少。由此，作为绝缘膜的形成方法，优选使用沉积时的氢含量少的溅射法。通过溅射法而形成的绝缘膜中，不存在电荷俘获中心或电荷俘获中心数量很少，其与通过CVD法等形成的膜相比不容易发生正电荷的移动。因此，可以抑制晶体管的阈值电压的偏移，并可以使晶体管成为常关闭（normally-off）型。
另外，在对栅电极施加负电压时，从背沟道一侧到栅电极一侧产生电场，由此存在于氧化物半导体膜中的氢离子移动到栅极绝缘膜一侧并蓄积在氧化物半导体膜与栅极绝缘膜的界面中的氧化物半导体膜一侧。由此，晶体管的阈值电压向负值一侧偏移。
另外，在施加电压0的状态下，从电荷俘获中心释放正电荷，从而晶体管的阈值电压向正值一侧偏移且返回到初始状态，或者有时与初始状态相比进一步向正值一侧偏移。该现象显示在氧化物半导体膜中存在有容易移动的离子的事实，并可以认为作为最小原子的氢是最容易移动的离子。
另外，在底栅型晶体管中，通过在栅极绝缘膜上形成氧化物半导体膜之后进行热处理，可以去除包含在氧化物半导体膜中的水或氢，同时也可去除包含在栅极绝缘膜中的水或氢。因此，在栅极绝缘膜中，用来俘获在氧化半导体膜中移动通过的正电荷的电荷俘获中心数量很少。像这样，由于用来脱水化或脱氢化的热处理不仅对氧化物半导体膜进行，还对存在于氧化物半导体膜之下的栅极绝缘膜进行，所以在底栅型晶体管中，栅极绝缘膜可以通过利用等离子体CVD法等的CVD法而形成。
另外，氧化物半导体膜吸收光，由此在氧化物半导体膜中的金属元素（M）与氢原子（H）间的键合（也称为M-H键）因光能而断裂。这里，波长为400nm左右的光能和金属元素与氢原子间的键合能相同或大致相同。当对其中氧化物半导体膜中的金属元素与氢元素间的键合断裂的晶体管施加负值栅极偏压时，从金属元素脱离了的氢离子被引到栅极一侧，因此电荷分布发生变化，晶体管的阈值电压向负值一侧偏移而显示常通的趋势。
另外，通过停止电压施加，氢离子返回到初始状态，该氢离子由于对晶体管的光照射和负值栅极偏压的施加而移动到与绝缘膜的界面。这可理解为氧化物半导体膜中的离子移动的典型例子。
为了防止这种因电压施加导致的电特性的变动（BT退化）或因光照射导致的电特性的变动（光退化），重要的是，从氧化物半导体膜彻底去除氢原子或水等包含氢原子的杂质，来使氧化物半导体膜高纯度化。在电荷密度小至1015cm-3，或每单位面积的电荷小至1010cm-2的情况下，该电荷密度不影响到晶体管的特性，或者即使有影响也是很小的。因此，电荷密度优选为1015cm-3以下。当假设氧化物半导体膜所包含的氢中10%的氢在氧化物半导体膜中移动时，氢浓度优选为1016cm-3以下。并且，为了防止在完成装置后氢从外部侵入，优选使用通过溅射法形成的氮化硅膜作为钝化膜，以覆盖晶体管。
并且，通过对包含在氧化物半导体膜中的氢掺杂过量的氧（（氢原子数量）<<（氧自由基数量）或（氧离子数量）），可以从氧化物半导体膜中去除氢或水。具体来说，利用射频波（RF）使氧等离子体化，并增高衬底偏压，将氧自由基和/或氧离子掺杂或添加到衬底上的氧化物半导体膜，以在氧化物半导体膜中使氧量多于氢量。氧的电负性是3.0，其高于电负性为2.0左右的氧化物半导体膜中的金属（Zn、Ga、In），因此，通过使氧化物半导体膜包含相对于氢过量的氧，从M-H键夺取氢原子，而形成OH基。另外，该OH基可能与M键合而形成M-O-H基。
另外，优选以使氧化物半导体膜的氧含量比化学计量比更大的方式进行氧掺杂。例如，在作为氧化物半导体膜使用In-Ga-Zn-O类氧化物半导体膜的情况下，理想单晶的比率为1：1：1：4（InGaZnO4），由此更优选通过氧掺杂等将氧量设定为大于化学计量比且小于该化学计量比的2倍。因此，在氧化物半导体膜中氧含量大于氢含量。
由于光能或BT应力，氢离子从M-H键脱离而成为退化的原因，但是，在通过上述掺杂注入氧的情况下，所注入的氧与氢离子键合而成为OH基。该OH基的键合能较大，因此即使对晶体管执行光照射或施加BT应力也不放出氢离子，而且，由于其质量比氢离子更大，所以不容易在氧化物半导体膜中移动。因此，通过氧掺杂而形成的OH基不会引起晶体管退化，或者可减小退化。
另外，已经确认氧化物半导体膜的膜厚度越厚，晶体管的阈值电压的变动越增大的趋势。可以推测，这是因为氧化物半导体膜中的氧缺陷是阈值电压变动的一个原因，并且氧化物半导体膜厚度越厚，氧缺陷越增加。在根据本发明的一个实施方式的晶体管中，对氧化物半导体膜掺杂氧的工序不仅对从氧化物半导体膜排出氢或水，而且对膜中的氧缺陷的填补很有效。由此，根据本发明的一个实施方式的晶体管可以控制阈值电压的变动。
另外，隔着氧化物半导体膜设置各由与氧化物半导体膜类似的成分（一种或多种）构成的金属氧化物膜，也对防止电特性的变动是很有效的。作为由与氧化物半导体膜类似的成分（一种或多种）构成的金属氧化物膜，具体来说，优选使用包含从氧化物半导体膜的构成元素中选择的至少一种的膜。这种材料与氧化物半导体膜的搭配良好，通过隔着氧化物半导体膜设置该金属氧化物膜，可以保持与氧化物半导体膜的界面的良好状态。也就是说，通过设置使用上述材料（一种或多种）的金属氧化物膜作为与氧化物半导体膜接触的绝缘膜，可以抑制或防止氢离子蓄积在该金属氧化物膜与氧化物半导体膜的界面及其附近。从而，与隔着氧化物半导体膜设置例如氧化硅膜等各由与氧化物半导体膜不同的成分（一种或多种）构成的绝缘膜的情况相比，可以充分降低对晶体管的阈值电压有影响的氧化物半导体膜界面的氢浓度。
另外，作为该金属氧化物膜，优选使用氧化镓膜。氧化镓的带隙（Eg）较大，因此通过在氧化镓膜之间夹入氧化物半导体膜，在氧化物半导体膜与金属氧化物膜的界面形成能垒，在该界面处载流子的移动被妨碍。因此，载流子不从氧化物半导体移动到金属氧化物，而在氧化物半导体膜中移动。另一方面，氢离子通过氧化物半导体与金属氧化物的界面，蓄积在金属氧化物与绝缘膜的界面附近。即使氢离子蓄积在与绝缘膜的界面附近，由于在例如氧化镓膜的金属氧化物膜中没有形成能够流动载流子的寄生沟道，所以对晶体管的阈值电压没有影响，或影响极少。另外，在氧化镓与In-Ga-Zn-O类材料接触时的能垒，在导带一侧为0.8eV左右，在价电子带一侧为0.9eV左右。
至于根据所公开的发明的一个实施方式的晶体管，其技术思想在于通过氧掺杂处理增大与氧化物半导体膜接触的绝缘膜中、氧化物半导体膜中、或这些膜的界面附近中的至少一处的氧含量。
在使用包含铟的氧化物半导体材料作为氧化物半导体膜时，由于铟与氧的键合力较弱，所以在与氧化物半导体膜接触的绝缘膜中含有硅等与氧的键合力更强的材料时，氧化物半导体膜中的氧因热处理被抽出，从而引起在氧化物半导体膜的界面附近形成氧缺少。然而，根据本发明的一个实施方式的晶体管，通过对氧化物半导体膜供应过量的氧，可以抑制氧缺少的形成。
这里，在晶体管的制造工序中进行氧掺杂处理之后，氧化物半导体膜或与氧化物半导体膜接触的绝缘膜所包含的比化学计量比更大的氧量可能在各层中彼此不同。在过量的氧量不同的状态下，各层的氧的化学势也不同，并且该化学势的不同通过在晶体管的制造工序中的热处理等接近平衡状态，或者变为平衡状态。下面将研讨平衡状态下的氧分布。
在某一温度T、压力P下的平衡状态是指全系统的吉布斯（Gibbs）自由能G最小的状态，并可以由如下算式1表示。
[算式1]
在算式1中，G（1）、G（2）、G（3）表示各层的吉布斯自由能。另外，a、b、c表示粒子的种类。粒子a从i层向j层移动δNa （j）时，吉布斯自由能的变化如下面的算式2所示那样。
[算式2]
这里，在算式2中δG为0时，即满足下面的算式3时，系统成为平衡状态。
[算式3]
吉布斯自由能关于粒子数的微分相当于化学势，因此，在平衡状态下，所有层中的粒子的化学势彼此相等。
就是说，具体来说，在氧化物半导体膜中包含与绝缘膜相比过量的氧时，绝缘膜中的氧化学势相对小，氧化物半导体膜中的氧化学势相对大。
而且，当通过在晶体管的制造工序中进行热处理，整个系统（这里，是氧化物半导体膜和与其接触的绝缘膜）的温度充分提高而引起层内及层间的原子扩散时，发生氧的移动以使其化学势相同。也就是说，氧化物半导体膜中的氧移动到绝缘膜，因此氧化物半导体膜的化学势减小，绝缘膜的化学势增大。
因此，通过后面的热处理使整个系统为平衡状态，由氧掺杂处理供应到氧化物半导体膜中的过量的氧被扩散，并供应到绝缘膜（包括其界面）中。由此，当在氧化物半导体膜中充分地存在过量的氧时，有可能使与氧化物半导体膜接触的绝缘膜（包括其界面）成为氧过量状态。
因此，可以说将充分地补偿绝缘膜或与绝缘膜的界面中的氧不足缺陷的量（或比补偿氧不足缺陷更大的量）的氧供给到氧化物半导体膜中有很大的意义。
具有经过利用热处理的脱水化或脱氢化以及氧掺杂处理的氧化物半导体膜的晶体管也在偏压－热应力试验（BT试验）的前后可以减小晶体管的阈值电压的变化量从而具有高可靠性的晶体管。
由此，可以制造具有稳定的电特性的晶体管。
此外，根据本发明的一个实施方式，可以制造具有电特性良好且可靠性高的晶体管的半导体装置。
附图说明
图1A至1C是说明半导体装置的一个实施方式的图；
图2A至2D是说明半导体装置的制造方法的一个实施方式的图；
图3A至3D是说明半导体装置的一个实施方式的图；
图4A至4F是说明半导体装置的制造方法的一个实施方式的图；
图5A至5C是说明半导体装置的制造方法的一个实施方式的图；
图6是说明半导体装置的一个实施方式的图；
图7是说明半导体装置的一个实施方式的图；
图8是说明半导体装置的一个实施方式的图；
图9A和9B是说明半导体装置的一个实施方式的图；
图10A和10B是表示电子设备的图；
图11A至11F是表示电子设备的图；
图12A至12C是说明半导体装置的一个实施方式的图；
图13A至13D是说明半导体装置的一个实施方式的图；
图14A是表示本发明的一个实施方式的等离子体装置的俯视图；图14B是其截面图；
图15是表示SIMS测试的结果的图；
图16A和16B是说明截面STEM图像的图；
图17A和17B是各示出晶体管的电特性评价的结果的图；
图18A和18B是各示出晶体管的电特性评价的结果的图。
具体实施方式
下面，参照附图详细地说明本发明的实施方式。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是本发明的方式及详细内容可以被变换为各种各样的形式而不偏离本发明的目的与范围。并且，本发明不应被看作仅限定于本文包括的以下实施方式和示例的描述内容。另外，为了方便起见在本说明书中附加了第一、第二等序数词，其并不表示工序顺序或叠层顺序。此外，本说明书中的序数不表示特定发明的事项的固有名称。
实施方式1
在本实施方式中，参照图1A至3D对半导体装置及半导体装置的制造方法的一个实施方式进行说明。在本实施方式中，作为半导体装置的一个例子示出具有氧化物半导体膜的晶体管。
作为半导体装置的例子，在图1A至图1C中表示底栅型晶体管的截面图以及平面图。图1A是平面图，图1B及1C分别是图1A中的沿线A-B和线C-D截断的截面图。注意，在图1A中，省略栅极绝缘膜402。
图1A、1B、1C所示的晶体管410在具有绝缘表面的衬底400上包括栅电极层401、栅极绝缘膜402、氧化物半导体膜403、源电极层405a以及漏电极层405b。
在氧化物半导体膜403的制造工序中，进行用于脱水化或脱氢化的热处理及氧掺杂处理。
这里，氧掺杂处理是指将氧自由基、氧原子或氧离子添加到氧化物半导体膜的顶面及块中的处理。尤其是，通过使氧等离子体化将上述氧自由基、氧原子或氧离子添加到氧化物半导体膜的顶面及块中的处理也称为氧等离子体掺杂处理。另外，优选对在其上形成氧化物半导体膜的衬底施加偏压。
另外，也可以在晶体管410上还设置有绝缘体。另外，为了将源电极层405a和漏电极层405b与布线电连接，可以在栅极绝缘膜402等之中形成有开口。此外，在氧化物半导体膜403的上方还可以具有第二栅电极。这里，氧化物半导体膜403优选被加工为岛状，但不必一定被加工为岛状。
图2A至图2D表示晶体管410的制造方法的一个例子。
首先，在具有绝缘表面的衬底400上形成导电膜之后，利用第一光刻工序形成栅电极层401。这里，也可以使用喷墨法形成抗蚀剂掩模。当使用喷墨法形成抗蚀剂掩模时不需要光掩模，由此可以降低制造成本。
对可用作具有绝缘表面的衬底400的衬底没有特别的限制，但是衬底400需要至少具有能够承受后面进行的热处理的程度的耐热性。例如，可以使用如硼硅酸钡玻璃和硼硅酸铝玻璃等的玻璃衬底、陶瓷衬底、石英衬底或蓝宝石衬底。另外，作为衬底400，也可以采用硅或碳化硅等的单晶半导体衬底或多晶半导体衬底；硅锗等的化合物半导体衬底；SOI衬底等。或者可以使用设置有半导体元件的衬底作为衬底400。
此外，作为衬底400也可以使用柔性衬底。在使用柔性衬底时，既可以在柔性衬底上直接形成具有氧化物半导体膜的晶体管，又可以在另外的衬底上形成具有氧化物半导体膜的晶体管，然后将它从另外的衬底剥离并转置到柔性衬底上。另外，为了将该晶体管从另外的衬底剥离并转置到柔性衬底上，优选在另外的衬底与具有氧化物半导体膜的晶体管之间设置剥离层。
也可以在衬底400与栅电极层401之间设置用作基底膜的绝缘膜。该基底膜具有防止杂质元素从衬底400扩散的功能，并且可以使用选自氮化硅膜、氧化硅膜、氮氧化硅膜和氧氮化硅膜中的一种或多种膜的单层结构或叠层结构而形成。
另外，栅电极层401可以通过等离子体CVD法或溅射法等使用诸如钼、钛、钽、钨、铝、铜、钕、钪等的金属材料和/或以这些金属材料为主要成分的合金材料以单层结构或叠层结构形成。
接着，在栅电极层401上形成栅极绝缘膜402。栅极绝缘膜402可以通过等离子体CVD法或溅射法等使用氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化铝、氮化铝、氧氮化铝、氮氧化铝、氧化铪和/或氧化镓和/或这些的混合材料以单层结构或叠层结构形成。
在此，作为栅极绝缘膜402，特别优选使用包含与后面形成的氧化物半导体膜类似的成分的绝缘材料。这是因为，这种材料与氧化物半导体膜的搭配良好，由此通过将其用作栅极绝缘膜402，可以保持栅极绝缘膜402与氧化物半导体膜之间的界面的良好状态。这里，“包含与氧化物半导体膜类似的成分（一种或多种）”是指包含选自氧化物半导体膜的构成元素中的一种或多种元素。例如，在氧化物半导体膜由In-Ga-Zn类的氧化物半导体材料构成的情况下，作为由与氧化物半导体膜类似的成分构成的绝缘材料的示例，可以举出氧化镓等。
另外，在栅极绝缘膜402具有叠层结构的情况下，更优选采用由包含与氧化物半导体膜类似的成分（一种或多种）的绝缘材料构成的膜（以下称为“膜a”）和包含与该膜a的成分材料（一种或多种）不同的材料的膜（以下称为“膜b”）的叠层结构。这是因为如下缘故：通过采用从氧化物半导体膜一侧按顺序层叠膜a和膜b的结构，电荷被膜a和膜b的界面中的电荷俘获中心优先地俘获（与氧化物半导体膜和膜a的界面的比较），因此，可以充分抑制与氧化物半导体膜界面的电荷俘获，从而可以提高半导体装置的可靠性。
图3B示出栅极绝缘膜具有叠层结构的晶体管460。在晶体管460中，在栅极电极层401上层叠第一栅极绝缘膜402a、第二栅极绝缘膜402b，并在第二栅极绝缘膜402b上形成有氧化物半导体膜403。在晶体管460中，与氧化物半导体膜403接触的第二栅极绝缘膜402b是由与氧化物半导体膜403类似的成分（一种或多种）构成的绝缘材料构成的膜（膜a），并且形成在第二栅极绝缘膜402b的下方的第一栅极绝缘膜402a是包含与第二栅极绝缘膜402b的成分材料（一种或多种）不同的材料的膜（膜b）。
例如，当作为氧化物半导体膜403使用In-Ga-Zn类氧化物半导体膜时，作为第二栅极绝缘膜402b可以使用氧化镓膜，并作为第一栅极绝缘膜402a可以使用氧化硅膜。另外，优选将使用由包含与氧化物半导体膜类似的成分（一种或多种）的绝缘材料构成的膜用于与氧化物半导体膜403接触且形成在其上方的绝缘膜407。通过与氧化物半导体膜403接触且在氧化物半导体膜403的下方及上方设置的、使用由包含与氧化物半导体膜类似的成分的绝缘膜构成的膜，可以由该膜围绕氧化物半导体膜403。通过与氧化物半导体膜403接触且在氧化物半导体膜403的下方及上方设置由包含与氧化物半导体膜类似的成分的绝缘材料构成的膜（膜a），并且在该膜a的外侧设置包含与膜a的成分材料（一种或多种）不同的材料的膜（膜b）,在氧化物半导体膜403的下方和/或上方，电荷被膜a和膜b的界面中的电荷俘获中心优先地俘获，可以更有效地充分抑制与氧化物半导体膜的界面中的电荷俘获，而提高半导体装置的可靠性。
另外，使用微波（例如，频率为2.45GHz）的高密度等离子体CVD法可以形成致密且击穿电压高的高品质绝缘层，所以在形成栅极绝缘膜402时利用该方法是优选的。这是由于通过使高纯度化的氧化物半导体与高品质栅极绝缘膜紧密接触可以降低界面态密度而形成良好的界面特性的缘故。
另外，作为栅极绝缘膜402也可以是通过沉积后的热处理使绝缘层的膜质及与氧化物半导体之间的界面特性得到改善的绝缘层。总之，只要是作为栅极绝缘膜的膜质良好并能够降低与氧化物半导体之间的界面态密度从而形成良好的界面的层即可。
此外，为了尽量不使栅极绝缘膜402、形成在栅极绝缘膜402上的氧化物半导体膜包含氢、羟基及水分，作为在形成氧化物半导体膜之前进行的预处理，优选在溅射装置的预热室中对形成有栅电极层401的衬底400或经受了直到并且包括形成栅极绝缘膜402的工序的制造过程的衬底400进行预热，来对吸附到衬底400的氢、水分等的杂质进行脱离及排气。注意，作为设置在预热室的排气单元，优选使用低温泵。另外，也可以省略该预热处理。此外，该预热也可以在形成绝缘膜407之前对经受了直到并包括形成源电极层405a及漏电极层405b的工序的制造方法的衬底400进行。
接着，在栅极绝缘膜402上形成厚度为2nm以上且200nm以下，优选为5nm以上且30nm以下的氧化物半导体膜。
作为用作氧化物半导体膜的氧化物半导体，可以使用以下的氧化物半导体：作为四元金属氧化物的In-Sn-Ga-Zn-O类氧化物半导体；作为三元金属氧化物的In-Ga-Zn-O类氧化物半导体、In-Sn-Zn-O类氧化物半导体、In-Al-Zn-O类氧化物半导体、Sn-Ga-Zn-O类氧化物半导体、Al-Ga-Zn-O类氧化物半导体、Sn-Al-Zn-O类氧化物半导体；作为二元金属氧化物的In-Zn-O类氧化物半导体、Sn-Zn-O类氧化物半导体、Al-Zn-O类氧化物半导体、Zn-Mg-O类氧化物半导体、Sn-Mg-O类氧化物半导体、In-Mg-O类氧化物半导体、In-Ga-O类氧化物半导体；In-O类氧化物半导体、Sn-O类氧化物半导体、Zn-O类氧化物半导体等。上述氧化物半导体也可以包含SiO2。这里，例如In-Ga-Zn-O类氧化物半导体是指含有铟（In）、镓（Ga）、锌（Zn）的氧化物膜，对其化学计量比没有特别的限制。此外，In-Ga-Zn-O类氧化物半导体可以包含In、Ga、Zn以外的元素。
另外，作为氧化物半导体膜，可以使用由化学式InMO3（ZnO）m（m>0）表示的材料的薄膜。在此，M表示选自Ga、Al、Mn及Co中的一种或多种金属元素。例如，作为M可举出Ga、Ga及Al、Ga及Mn或Ga及Co等。
作为氧化物半导体膜，优选使用包含铟的氧化物半导体、包含铟及镓的氧化物半导体等。
在本实施方式中，使用In-Ga-Zn-O类氧化物靶材并利用溅射法来形成氧化物半导体膜。此外，氧化物半导体膜可以在稀有气体（典型为氩）气氛下、氧气氛下或者稀有气体及氧的混合气氛下利用溅射法来形成。
作为用于利用溅射法制造氧化物半导体膜的靶材，例如可以使用组成比为In2O3:Ga2O3:ZnO=1:1:1[摩尔数比]的氧化物靶材。利用该靶材形成In-Ga-Zn-O膜。另外，不局限于该靶材的材料及组成，例如，还可以使用组成比为In2O3:Ga2O3:ZnO=1:1:2[摩尔数比]的氧化物靶材。
另外，氧化物靶材的填充率为90%以上100%以下，优选为95%以上99.9%以下。通过采用填充率高的金属氧化物靶材，可以形成致密的氧化物半导体膜。
作为形成氧化物半导体膜时的溅射气体，优选使用氢、水、羟基或氢化物等的杂质被去除了的高纯度气体。
在维持减压状态的沉积室内保持衬底，并且将衬底温度设定为100℃以上且600℃以下，优选为200℃以上且400℃以下。通过边加热衬底边进行沉积，可以降低形成的氧化物半导体膜中含有的杂质浓度。另外，可以减轻由于溅射带来的损伤。然后，边去除残留在沉积室内的水分边引入去除了氢及水分的溅射气体，并使用上述靶材在衬底400上形成氧化物半导体膜。为了去除残留在沉积室内的水分，优选使用捕集真空泵，例如，低温泵、离子泵、钛升华泵。另外，作为排气装置，也可以使用配备有冷阱的涡轮分子泵。由于在利用低温泵进行了排气的沉积室中，如氢原子、水等的包含氢原子的化合物（优选还包括包含碳原子的化合物）等被排出，由此可以降低利用该沉积室形成的氧化物半导体膜中含有的杂质浓度。
作为沉积条件的一个例子，可以采用如下条件：衬底与靶材之间的距离为100mm；压力为0.6Pa；直流（DC）电源为0.5kW；氧（氧流量比率为100%）气氛。另外，当使用脉冲直流电源时，可以减少沉积时产生的粉状物质（也称为微粒、尘屑），并且膜厚度也变得均匀，所以是优选的。
接着，利用第二光刻工序将氧化物半导体膜加工为岛状的氧化物半导体膜441（参照图2A）。另外，也可以利用喷墨法形成用于形成岛状氧化物半导体膜441的抗蚀剂掩模。当使用喷墨法形成抗蚀剂掩模时不使用光掩模，由此可以降低制造成本。
另外，当在栅极绝缘膜402中形成接触孔时，可以在对氧化物半导体膜进行加工的同时进行形成该接触孔的工序。
另外，这里作为氧化物半导体膜的蚀刻方法，可以采用干蚀刻及湿蚀刻中的一方或者双方。例如，作为用于氧化物半导体膜的湿蚀刻的蚀刻液，可以使用磷酸、醋酸以及硝酸的混合溶液等。此外，也可以使用ITO-07N（日本关东化学公司制造）。
接着，对氧化物半导体膜441进行热处理。通过进行该热处理，可以去除过量的氢（包含水和羟基）（脱水化或脱氢化），改善氧化物半导体膜的结构，并减小能隙中的缺陷能级。将该热处理的温度设定为250℃以上且750℃以下，或者400℃以上且低于衬底的应变点的温度。这里，将衬底放入到作为热处理装置之一的电炉中，在氮气氛下以450℃对氧化物半导体膜进行1小时的热处理之后，不使该衬底接触于大气以防止水、氢再次混入到氧化物半导体膜中，来获得氧化物半导体膜403（参照图2B）。
注意，热处理装置不局限于电炉，也可以利用电阻发热体等的发热体所产生的热传导或热辐射对被处理物进行加热的装置。例如，可以使用GRTA（Gas Rapid ThermalAnneal：气体快速热退火）装置、LRTA（Lamp Rapid Thermal Anneal：灯快速热退火）装置等的RTA（Rapid Thermal Anneal：快速热退火）装置。LRTA装置是利用从灯如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等发出的光（电磁波）的辐射加热被处理物的装置。GRTA装置是使用高温的气体进行热处理的装置。作为高温气体，使用如氩等的稀有气体或如氮那样的即使进行热处理也不与被处理物产生反应的惰性气体。
例如，作为热处理，也可以进行如下GRTA，即将衬底移动并放入到加热为650℃至700℃的高温的惰性气体中，加热几分钟之后从惰性气体中取出衬底。
此外，在热处理中，优选不使氮或诸如氦、氖、氩等稀有气体中含有水、氢等的杂质。另外，优选将引入热处理装置中的氮或诸如氦、氖、氩等的稀有气体的纯度设定为6N（99.9999%）以上，更优选设定为7N（99.99999%）以上（即，将杂质浓度设定为1ppm以下，更优选设定为0.1ppm以下）。
另外，可以在利用热处理对氧化物半导体膜进行加热之后，对相同炉内引入高纯度的氧气体、高纯度的二氮化氧气体或超干燥空气（使用光腔衰荡光谱法（CRDS）系统的露点计进行测定时的水分量是20ppm（换算成露点，-55℃）以下，优选的是1ppm以下，更优选的是10ppb以下）。优选不使氧气体或二氮化氧气体包含水、氢等。或者，优选将引入到热处理装置中的氧气体或二氮化氧气体的纯度设定为6N以上，更优选为7N以上（也就是说，将氧气体或二氮化氧气体中的杂质浓度设定为1ppm以下，更优选设定为0.1ppm以下）。通过利用氧气体或二氮化氧气体来供给由于用于脱水化或脱氢化的杂质排出工序而同时被减少的、作为氧化物半导体的主要成分的氧，来使氧化物半导体膜可以为高纯度化并电性i型（本征）化的氧化物半导体膜。
另外，也可以在氧化物半导体膜被加工为岛状的氧化物半导体膜之前对氧化物半导体膜进行热处理。在此情况下，在热处理之后从加热装置取出衬底，并对氧化物半导体膜进行光刻工序。另外，热处理可以在岛状氧化物半导体膜上形成源电极层及漏电极层之后进行，只要是在该热处理之前形成氧化物半导体膜即可。
接着，对得到脱水化或脱氢化的氧化物半导体膜403进行氧掺杂处理。通过对氧化物半导体膜403进行氧掺杂处理，将氧421供给到氧化物半导体膜403中，并使氧化物半导体膜403和/或界面附近包含氧（参照图2C）。此时，氧的含量设定为大于氧化物半导体膜403的化学计量比，优选为大于该化学计量比且小于该化学计量比的2倍。或者，氧的含量也可以设定为大于Y（其中，Y表示单晶氧化物半导体膜中的氧含量），优选为大于Y且小于2Y。或者，氧的含量也可以设定为大于Z（其中，Z表示未经受氧掺杂处理的氧化物半导体膜中的氧含量），优选为大于Z且小于2Z。这是因为如果氧的含量过多，如储氢合金（hydrogen storingalloy）（氢储存合金）那样，则导致氧化物半导体膜403会吸收氢。被掺杂的氧421包含氧自由基、氧原子和/或氧离子。由此，在氧化物半导体膜中，氧含量大于氢含量。
例如，当使用单晶结构以InGaO3（ZnO）m（m>0）表示的材料时，氧化物半导体膜403的组成表示为InGaZnOx，所以例如当m=1（InGaZnO4）时，x容许为大于4且小于8，而当m=2（InGaZn2O5）时，x容许为大于5且小于10。另外，这种氧过量区域可以存在于氧化物半导体膜的一部分（也包括其界面）。
另外，在氧化物半导体膜中，氧是主要成分材料之一。因此，很难使用SIMS（Secondary Ion Mass Spectroscopy：次级例子质谱分析法）等方法来准确地估计氧化物半导体膜中的氧浓度。换言之，可以说很难辨别是否将氧有意地添加到氧化物半导体膜中。
另外，氧有O17和O18等同位素，并且，一般认为在自然界的O17和O18的存在比率分别是氧原子整体的0.037%和0.204%左右。也就是说，在氧化物半导体膜中的上述同位素的浓度可通过SIMS等的方法估计，因此通过测量这些浓度，可以准确地估计氧化物半导体膜中的氧浓度。由此，可以通过测量该浓度来判断是否有意地对氧化物半导体膜添加氧。
例如，当以O18的浓度为基准时，添加有氧的区域中的氧同位素的浓度D1（O18）和未添加有氧的区域中的氧同位素的浓度D2（O18）之间的关系为D1（O18）>D2（O18）。
另外，添加到（包含在）氧化物半导体膜中的氧421的至少一部分优选在氧化物半导体中具有氧的悬空键。这是因为悬空键可以与残留在膜中的氢键合而使氢固定化（使氢成为不动离子）。
被掺杂的氧（氧自由基、氧原子和/或氧离子）既可以利用包含氧的气体通过等离子体产生装置供给，又可以通过臭氧产生装置供给。更具体地说，例如可以使用用于对半导体装置进行蚀刻处理的装置、用于对掩模进行灰化的装置等来产生氧421，而处理氧化物半导体膜403。
另外，也可以对进行氧掺杂处理的氧化物半导体膜403进行热处理（温度为150℃至470℃）。通过热处理，可以从氧化物半导体膜403中去除在氧421和氧化物半导体膜403之间反应而产生的水、氢氧化物。热处理可以在氮、氧、超干燥空气（使用光腔衰荡光谱法（CRDS）系统的露点计进行测定时的水分量是20ppm（换算成露点，-55℃）以下，优选的是1ppm以下，更优选的是10ppb以下）或稀有气体（氩、氦等）的气氛下进行，但是优选上述氮、氧、超干燥空气或稀有气体等的气氛不包含水、氢等而被高纯度化。
通过上述工序，得到被高纯度化、电性i型（本征）化的氧化物半导体膜403。
另外，对氧化物半导体膜的氧掺杂处理可以在氧化物半导体膜被加工为岛状的氧化物半导体膜之前对氧化物半导体膜进行，或可以在岛状的氧化物半导体膜上层叠源电极层及漏电极层之后进行，只要是热处理在该氧掺杂处理之前进行即可。
接着，在栅极绝缘膜402及氧化物半导体膜403上形成用于形成源电极层及漏电极层（包括由与源电极层及漏电极层相同的层形成的布线）的导电膜。作为用作源电极层及漏电极层的导电膜，例如可以使用含有选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金属膜或以上述元素为成分的金属氮化物膜（氮化钛膜、氮化钼膜、氮化钨膜）等。另外，也可以在Al膜或Cu膜等的金属膜的下侧和/或上侧设置Ti、Mo、W等的高熔点金属膜或它们的金属氮化物膜（氮化钛膜、氮化钼膜或氮化钨膜）来形成用作源电极层和漏电极层的导电膜。此外，用作源电极层及漏电极层的导电膜可以由导电金属氧化物而形成。作为导电金属氧化物，可以使用氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、氧化铟氧化锡合金（In2O3-SnO2，缩写为ITO）、氧化铟氧化锌合金（In2O3-ZnO）或使任意这些金属氧化物材料包含氧化硅的材料。
利用第三光刻工序在导电膜上形成抗蚀剂掩模，并通过进行选择性的蚀刻来形成源电极层405a及漏电极层405b，然后去除抗蚀剂掩模。
此外，为了缩减用于光刻工序的光掩模数及减少光刻工序数，可以使用多色调（multi-tone）掩模进行蚀刻工序，多色调掩模是透过其中的光具有多种强度的曝光掩模。由于使用多色调掩模形成的抗蚀剂掩模具有多种厚度的形状，且可通过进行蚀刻进一步改变形状，因此抗蚀剂掩模可以用于加工为不同图案的多个蚀刻工序。由此，通过使用一个多色调掩模，可以形成至少对应于两种以上的不同图案的抗蚀剂掩模。从而，可以缩减曝光掩模数，并还可以缩减与其对应的光刻工序，所以可以实现工序的简化。
注意，当进行导电膜的蚀刻时，优选使蚀刻条件最优化，以便防止氧化物半导体膜403被蚀刻而分断。但是，很难得到仅蚀刻导电膜而完全不蚀刻氧化物半导体膜403的蚀刻条件，所以有时当对导电膜进行蚀刻时氧化物半导体膜441的一部分被蚀刻，而形成具有槽部（凹部）的氧化物半导体膜。
在本实施方式中，由于使用Ti膜作为导电膜，并使用In-Ga-Zn-O类氧化物半导体作为氧化物半导体膜403，所以作为蚀刻剂使用过氧化氢铵（氨、水、过氧化氢的混合物）。
在高纯度化的氧化物半导体膜403中，载流子数量极少（接近于0）。
通过上述工序形成晶体管410（参照图2D）。晶体管410是包括从氧化物半导体膜中排除氢、水分、羟基或者氢化物（也称为氢化合物）等的杂质而实现高纯度化的氧化物半导体膜403的晶体管。因此，晶体管410的电特性的变动被抑制，从而晶体管410在电性上是稳定的。
另外，也可以实现如图3A那样的晶体管440，在该晶体管440中在氧化物半导体膜403、源电极层405a及漏电极层405b上形成有绝缘膜407和绝缘膜409。
作为绝缘膜407，至少将其厚度形成为1nm以上，并可以适当地采用溅射法等的不使水、氢等的杂质混入到绝缘膜407的方法来形成。当绝缘膜407包含氢时，引起氢侵入到氧化物半导体膜中或氢抽出氧化物半导体膜中的氧，导致发生氧化物半导体膜的背沟道的低电阻化（其导电型可能为N型），而可能形成寄生沟道。因此，为了使绝缘膜407成为尽量不包含氢的膜，在成膜方法中不使用氢是十分重要的。
作为绝缘膜407，代表性地可以使用如氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜或氧化镓膜等无机绝缘膜。
在本实施方式中，作为绝缘膜407利用溅射法形成厚度为200nm厚的氧化镓膜。
在此，作为绝缘膜407，与栅极绝缘膜402同样，更优选使用由与氧化物半导体膜403类似的成分构成的绝缘材料。这是因为，这种材料与氧化物半导体膜的搭配良好，由此通过将其用作绝缘膜407，可以保持绝缘膜与氧化物半导体膜之间的界面的良好状态。例如，在氧化物半导体膜由In-Ga-Zn类的氧化物半导体材料构成的情况下，作为由与氧化物半导体膜403类似的成分（一种或多种）构成的绝缘材料的示例，可以举出氧化镓等。
另外，在作为绝缘膜407采用叠层结构的情况下，更优选采用由包含与氧化物半导体膜类似的成分（一种或多种）的绝缘材料构成的膜（以下称为“膜a”）和包含与该膜a的成分材料（一种或多种）不同的材料的膜（以下称为“膜b”）的叠层结构。这是因为如下缘故：通过采用从氧化物半导体膜一侧按顺序层叠膜a和膜b的结构，电荷被膜a和膜b的界面的电荷俘获中心优先地俘获（与氧化物半导体膜和膜a的界面比较），因此，可以充分抑制与氧化物半导体膜界面的电荷俘获，从而可以提高半导体装置的可靠性。
例如，作为绝缘膜407，可以适当地采用从氧化物半导体膜403一侧层叠氧化镓膜和氧化硅膜的叠层结构，或从氧化物半导体膜403一侧层叠氧化镓膜和氮化硅膜的叠层结构等。
形成氧化硅膜时的衬底温度可以设定为室温以上且300℃以下，在本实施方式中例如设定为100℃。通过溅射法的氧化硅膜的成膜可以在稀有气体（典型的是氩）气氛下、氧气氛下或稀有气体和氧的混合气氛下进行。此外，作为靶材，可以使用氧化硅靶材或硅靶材。例如，可以在包含氧的气氛下通过溅射法并使用硅靶材形成氧化硅。
与形成氧化物半导体膜时同样，为了去除残留在绝缘膜407的沉积室内的水分，优选使用捕集真空泵（低温泵等）。当在使用低温泵排气的沉积室中沉积的绝缘膜407时，可以降低绝缘膜407的杂质浓度。此外，作为用来去除残留在绝缘膜407的沉积室内的水分的排气装置，也可以采用配备有冷阱的涡轮分子泵。
作为当形成绝缘膜407时使用的溅射气体，优选使用去除了氢、水、羟基或氢化物等杂质的高纯度气体。
在形成上述绝缘膜407之后，优选进行热处理。该热处理的温度设定为250℃以上且700℃以下，优选为450℃以上且600℃以下，或者低于衬底的应变点。
热处理可以在氮、氧、超干燥空气（使用光腔衰荡光谱法（CRDS）系统的露点计进行测定时的水分量是20ppm（换算成露点，-55℃）以下，优选的是1ppm以下，更优选的是10ppb以下）或稀有气体（氩、氦等）的气氛下进行，但是优选上述氮、氧、超干燥空气或稀有气体等的气氛不包含水、氢等。另外，优选将引入到热处理装置中的氮、氧或稀有气体的纯度设定为6N（99.9999%）以上，更优选为7N（99.99999%）以上（即，杂质浓度设定为1ppm以下，更优选设定为0.1ppm以下）。
另外，当在绝缘膜407包含氧且在氧化物半导体膜和绝缘膜407彼此接触的状态下进行热处理时，可以将氧从包含氧的绝缘膜407进一步供给到氧化物半导体膜中。
优选在绝缘膜407上还形成绝缘膜409作为有阻挡功能的保护绝缘膜，以便防止水分、氢等的杂质混入到氧化物半导体膜403中，并防止氧从栅极绝缘膜402、氧化物半导体膜403、绝缘膜407及其界面释放。作为绝缘膜409优选使用诸如氮化硅膜、氧化铝膜等的无机绝缘膜。例如，使用RF溅射法来形成氮化硅膜。由于RF溅射法的量产性高，所以作为绝缘膜409的成膜方法优选RF溅射法。
可以在形成绝缘膜之后进行热处理。例如，可以在大气中以100℃以上且200℃以下的温度进行1小时以上且30小时以下的热处理。在该热处理中，既可以保持固定的加热温度来进行加热，又可以反复多次进行如下的加热温度变化：加热温度从室温升到100℃以上且200℃以下的温度并然后降低到室温。
另外，在图3C和图3D中示出通过氧掺杂处理而具有氧过量区域的包括氧化物半导体膜403的晶体管的其他结构。
图3C所示的晶体管420是被称为沟道保护型（也称为沟道停止型）晶体管的底栅晶体管的一种，也称为反交错型晶体管。
晶体管420在具有绝缘表面的衬底400上包括：栅电极层401、栅极绝缘膜402、氧化物半导体膜403、用作覆盖氧化物半导体膜403的沟道形成区的沟道保护层的绝缘层427、源电极层405a及漏电极层405b。此外，覆盖晶体管420地形成有绝缘膜409。
图3D所示的晶体管430是底栅型晶体管，在具有绝缘表面的衬底400上包括：栅电极层401、栅极绝缘膜402、源电极层405a、漏电极层405b以及氧化物半导体膜403。此外，设置有覆盖晶体管430并与氧化物半导体膜403接触的绝缘膜407。在绝缘膜407上还形成有绝缘膜409。
在晶体管430中，在衬底400及栅电极层401上且与其接触地设置有栅极绝缘膜402，在栅极绝缘膜402上且以与栅极绝缘膜402接触的方式设置有源电极层405a和漏电极层405b。而且，在栅极绝缘膜402、源电极层405a及漏电极层405b上设置有氧化物半导体膜403。
使用利用本实施方式制造的被高纯度化的氧化物半导体膜403的晶体管410、420、430、440的每一个的截止状态下的电流（截止电流）可以较小。
另外，具有受到氧掺杂处理的氧化物半导体膜的这样的晶体管是具有高可靠性的晶体管，其中在偏压-热应力试验（BT试验）中晶体管的阈值电压的变化量可以降低。
此外，由于各使用氧化物半导体膜403的晶体管410、420、430、440可以获得较高的场效应迁移率，可以进行高速操作。由此，通过在具有显示功能的半导体装置的像素部中使用上述晶体管，可以显示高质量的图像。另外，通过利用包括高纯度化的氧化物半导体膜的晶体管，可以在同一衬底上分别形成驱动电路部及像素部，所以可以减少半导体装置的部件个数。
如上所述，可以提供使用具有稳定的电特性的氧化物半导体的半导体装置。由此，可以提供可靠性高的半导体装置。
实施方式2
在本实施方式中，参照图4A至图4F及图5A至图5C对半导体装置的另一实施方式及半导体装置的制造方法的一个实施方式进行说明。在本实施方式中，作为半导体装置的一个例子示出具有氧化物半导体膜的晶体管。与实施方式1描述的部分相同的部分或具有同样功能的部分可以与实施方式1类似地进行，而省略反复说明。另外，省略同一部分的详细说明。
在图4A至图4F及图5A至图5C中示出晶体管450的制造方法的一个例子。在本实施方式中，在晶体管450的制造工序中进行多次氧掺杂处理。
首先，在具有绝缘表面的衬底400上形成导电膜之后，通过第一光刻工序形成栅电极层401。
接着，在栅电极层401上形成栅极绝缘膜402（参照图4A）。
接着，对栅极绝缘膜402进行氧掺杂处理。通过对栅极绝缘膜402进行氧掺杂处理，将氧421a供给到栅极绝缘膜402中，可以使栅极绝缘膜402和/或界面附近包含氧（参照图4B）。在此情况下，将氧含量设定为大于栅极绝缘膜402的化学计量比，优选为大于化学计量比且小于其化学计量比的4倍，更优选为大于化学计量比且小于其化学计量比的2倍。或者，可以将氧含量设定为大于Y（其中Y表示材料为单晶时，栅极绝缘膜的材料中的氧含量），优选为大于Y且小于4Y，更优选为大于Y且小于2Y。或者，可以将氧含量设定为大于Z（其中，Z表示未进行氧掺杂处理的栅极绝缘膜中的氧含量），优选为大于Z且小于4Z，更优选为大于Z且小于2Z。被掺杂的氧421a包含氧自由基、氧原子和/或氧离子。
例如，当采用其组成由GaOx（x>0）表示的氧化物绝缘膜时，氧化镓的化学计量比是Ga：O=1：1.5，因此形成具有其中x大于1.5且小于6的氧过量区域的氧化物绝缘膜。此外，例如当采用其组成由SiOx（x>0）表示的氧化物绝缘膜时，氧化硅的化学计量比是Si：O=1：2，因此形成具有其中x大于2且小于8的氧过量区域的氧化物绝缘膜。另外，这种氧过量区域可以存在于栅极绝缘膜的一部分（也包括其界面）。由此，在栅极绝缘膜中，氧的含量大于氢的含量。
另外，添加到（包含在）栅极绝缘膜中的氧421a的至少一部分优选在氧化物半导体中具有氧的悬空键。这是因为悬空键可以与残留在膜中的氢键合而使氢固定化（使氢成为不动离子）的缘故。
被掺杂的氧既可利用包含氧的气体通过自由基产生装置供给，或可通过臭氧产生装置供给。更具体地说，例如可以使用用于对半导体装置进行蚀刻处理的装置、用于对掩模进行灰化的装置等来产生氧421a来处理栅极绝缘膜402。
另外，也可以对进行氧掺杂处理的栅极绝缘膜402进行热处理（温度为150℃至470℃）。通过热处理，可以从栅极绝缘膜402中去除在氧421a和栅极绝缘膜402之间反应而产生的水、氢氧化物。热处理可以在氮、氧、超干燥空气（使用光腔衰荡光谱法（CRDS）系统的露点计进行测定时的水分量是20ppm（换算成露点，-55℃）以下，优选的是1ppm以下，更优选的是10ppb以下）或稀有气体（氩、氦等）的气氛下进行，但是优选上述氮、氧、超干燥空气或稀有气体等的气氛不包含水、氢等而被高纯度化。
此外，为了尽量不使栅极绝缘膜402、形成在栅极绝缘膜402上的氧化物半导体膜包含氢、羟基及水分，作为在形成氧化物半导体膜之前进行的预处理，优选在溅射装置的预热室中对形成有栅电极层401的衬底400或经受了直到并且包括形成栅极绝缘膜402的工序的制造过程的衬底400进行预热，来对吸附到衬底400的氢、水分等的杂质进行脱离及排气。注意，作为设置在预热室的排气单元，优选使用低温泵。另外，也可以省略该预热处理。此外，该预热可以在形成绝缘膜407之前对经受了直到并且包括形成源电极层405a及漏电极层405b的工序的制造过程的衬底400进行。
接着，在栅极绝缘膜402上形成厚度为2nm以上且200nm以下，优选为5nm以上且30nm以下的氧化物半导体膜。
在本实施方式中，作为氧化物半导体膜，使用In-Ga-Zn-O类氧化物半导体靶材并通过溅射法进行成膜。另外，氧化物半导体膜可以在稀有气体（典型的是氩）气氛下、氧气氛下或稀有气体和氧的混合气氛下通过溅射法来形成。
作为用于通过溅射法形成氧化物半导体膜的靶材，例如可以使用具有In2O3:Ga2O3:ZnO=1:1:1[摩尔数比]的组成比的氧化物靶材来形成In-Ga-Zn-O膜。
作为当形成氧化物半导体膜时使用的溅射气体，优选使用去除了氢、水、羟基或氢化物等杂质的高纯度气体。
作为成膜条件的一个例子，可以应用如下条件：衬底与靶材之间的距离为100mm，压力为0.6Pa，直流（DC）电源为0.5kW，氧（氧流量比率为100%）气氛。另外，通过使用脉冲直流电源，可以减轻在进行沉积时产生的粉状物质（也称为微粒、尘屑），且膜厚度也变得均匀，所以是优选的。
接着，通过第二光刻工序将氧化物半导体膜加工为岛状的氧化物半导体膜441（参照图4C）。
接着，对氧化物半导体膜441进行热处理。通过该热处理，可以去除过量的氢（包含水或羟基）（脱水化或脱氢化），改善氧化物半导体膜的结构，并降低能隙中的缺陷能级。热处理的温度为250℃以上且750℃以下，或者400℃以上且低于衬底的应变点。在此，对作为热处理装置之一的电炉引入衬底，在氮气氛下以450℃对氧化物半导体膜进行1小时的热处理，然后不使该衬底接触于大气以防止水、氢混入到氧化物半导体膜中，由此获得氧化物半导体膜403（参照图4D）。
注意，热处理装置不局限于电炉，也可以使用利用由电阻发热体等的发热体的热传导或热辐射对被处理物进行加热的装置。
例如，作为热处理可以进行GRTA，其中将衬底移动到加热到650℃至700℃的高温的惰性气体中，进行几分钟的加热，然后将衬底从加热到高温的惰性气体中移动并取出。
此外，也可以在氧化物半导体膜被加工为岛状的氧化物半导体膜之前对氧化物半导体膜进行热处理。在此情况下，在热处理之后将衬底从加热装置取出并对氧化物半导体膜进行光刻工序。另外，热处理可以在岛状的氧化物半导体膜上形成源电极层及漏电极层之后进行，只要是在该热处理之前形成氧化物半导体膜即可。
接着，对得到脱水化或脱氢化的氧化物半导体膜403进行氧掺杂处理。通过对氧化物半导体膜403进行氧掺杂处理，将氧421b供给到氧化物半导体膜403中，并使氧化物半导体膜403和/或界面附近包含氧（参照图4E）。此时，氧的含量设定为大于氧化物半导体膜403的化学计量比，优选为大于该化学计量比且小于该化学计量比的2倍。或者，氧的含量也可以设定为大于Y（其中，Y表示单晶氧化物半导体膜中的氧含量），优选为大于Y且小于2Y。或者，氧的含量也可以设定为大于Z（其中，Z表示未经受氧掺杂处理的氧化物半导体膜中的氧含量），优选为大于Z且小于2Z。这是因为如果氧的含量过多，如储氢合金（氢储存合金）那样，则氧化物半导体膜403会吸收氢。被掺杂的氧421b包含氧自由基、氧原子和/或氧离子。
例如，当使用单晶结构以InGaO3（ZnO）m（m>0）表示的材料时，氧化物半导体膜403的组成表示为InGaZnOx，所以例如当m=1（InGaZnO4）时，x容许为大于4且小于8，而当m=2（InGaZn2O5）时，x容许为大于5且小于10。另外，这种氧过量区域可以存在于氧化物半导体膜的一部分（包括其界面）。由此，在氧化物半导体膜中，氧的含量大于氢的含量。
另外，添加到（包含在）氧化物半导体膜中的氧421b的至少一部分优选在氧化物半导体中具有氧的悬空键。这是因为悬空键可以与残留在膜中的氢键合而使氢固定化（使氢成为不动离子）。
被掺杂的氧（氧自由基、氧原子和/或氧离子）既可以利用包含氧的气体通过自由基产生装置供给，又可以通过臭氧产生装置供给。更具体地说，例如可以使用用于对半导体装置进行蚀刻处理的装置、用于对掩模进行灰化的装置等来产生氧421b，而处理氧化物半导体膜403。
为了进行更优选的氧的添加，优选将电偏压施加到衬底。
另外，也可以对进行氧掺杂处理的氧化物半导体膜403进行热处理（温度为150℃至470℃）。通过热处理，可以从氧化物半导体膜403中去除在氧421b和氧化物半导体膜403之间反应而产生的水、氢氧化物。热处理可以在氮、氧、超干燥空气（使用光腔衰荡光谱法（CRDS）系统的露点计进行测定时的水分量是20ppm（换算成露点，-55℃）以下，优选的是1ppm以下，更优选的是10ppb以下）或稀有气体（氩、氦等）的气氛下进行，但是优选上述氮、氧、超干燥空气或稀有气体等的气氛不包含水、氢等而被高纯度化。
通过上述工序，得到被高纯度化、电性i型（本征）化的氧化物半导体膜403。
另外，对氧化物半导体膜的氧掺杂处理可以在氧化物半导体膜被加工为岛状的氧化物半导体膜之前对氧化物半导体膜进行，或可以在岛状的氧化物半导体膜上层叠源电极层及漏电极层之后进行，只要是热处理在该氧掺杂处理之前进行即可。
接着，在栅极绝缘膜402及氧化物半导体膜403上，形成用于形成源电极层及漏电极层（包括使用与源电极层及漏电极层相同的层形成的布线）的导电膜。
通过第三光刻工序在导电膜上形成抗蚀剂掩模，选择性地进行蚀刻来形成源电极层405a、漏电极层405b，然后去除抗蚀剂掩模（参照图4F）。
注意，当进行导电膜的蚀刻时，优选将蚀刻条件最优化以防止氧化物半导体膜403被蚀刻而分断。但是，难以得到只对导电膜进行蚀刻而完全不对氧化物半导体膜403进行蚀刻的条件，有时当对导电膜进行蚀刻时氧化物半导体膜441的一部分被蚀刻，从而形成具有槽部（凹部）的氧化物半导体膜。
在本实施方式中，因为作为导电膜使用Ti膜，并作为氧化物半导体膜403使用In-Ga-Zn-O类氧化物半导体，所以作为蚀刻剂使用过氧化氢铵（氨、水以及过氧化氢的混合物）。
在高纯度化的氧化物半导体膜403中，载流子数量极少（接近于0）。
接着，在氧化物半导体膜403、源电极层405a及漏电极层405b上形成绝缘膜407（参照图5A）。
将绝缘膜407的厚度至少设定为1nm以上，并且该绝缘膜407可以适当地采用溅射法等的不使水、氢等的杂质混入到绝缘膜407中的方法形成。
作为绝缘膜407，典型地可以使用氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜或氧化镓膜等的无机绝缘膜。
另外，作为绝缘膜407，与栅极绝缘膜402同样地，特别优选使用由与氧化物半导体膜403类似的成分构成的绝缘材料。这是因为这种材料与氧化物半导体膜的搭配良好，所以通过将其用于绝缘膜407，可以将绝缘膜与氧化物半导体膜的界面状态保持为良好。例如，当氧化物半导体膜由In-Ga-Zn类氧化物半导体材料形成时，作为由与氧化物半导体膜403类似的成分构成的绝缘材料的示例，有氧化镓等。
在形成上述绝缘膜407之后，优选进行热处理。热处理的温度设定为250℃以上且700℃以下，优选为450℃以上且600℃以下，或者低于衬底的应变点。
热处理可以在氮、氧、超干燥空气（使用光腔衰荡光谱法（CRDS）系统的露点计进行测定时的水分量是20ppm（换算成露点，-55℃）以下，优选的是1ppm以下，更优选的是10ppb以下）或稀有气体（氩、氦等）的气氛下进行，但是优选上述氮、氧、超干燥空气或稀有气体等的气氛不包含水、氢等。另外，优选将引入到热处理装置中的氮、氧或稀有气体的纯度设定为6N（99.9999%）以上，更优选为7N（99.99999%）以上（即，杂质浓度设定为1ppm以下，更优选设定为0.1ppm以下）。
另外，当绝缘膜407包含氧且在氧化物半导体膜和绝缘膜407彼此接触的状态下进行热处理时，可以将氧从包含氧的绝缘膜407进一步供给到氧化物半导体膜中。
接着，对绝缘膜407进行氧掺杂处理。通过对绝缘膜407进行氧掺杂处理，将氧421c供给到绝缘膜407中，使氧化物半导体膜403、栅极绝缘膜402以及/或者氧化物半导体膜403和/或栅极绝缘膜402的界面附近包含氧（参照图5B）。在此情况下，将氧含量设定为大于绝缘膜407的化学计量比，优选为大于化学计量比且小于其化学计量比的4倍，更优选为大于化学计量比且小于其化学计量比的2倍。或者，可以将氧含量设定为大于Y（其中Y表示材料为单晶时，栅极绝缘膜的材料中的氧含量），优选为大于Y且小于4Y，更优选为大于Y且小于2Y。或者，可以将氧含量设定为大于Z（其中，Z表示未进行氧掺杂处理的栅极绝缘膜中的氧含量），优选为大于Z且小于4Z，更优选为大于Z且小于2Z。被掺杂的氧421c包含氧自由基、氧原子和/或氧离子。
例如，当采用其组成由GaOx（x>0）表示的氧化物绝缘膜时，氧化镓的化学计量比是Ga：O=1：1.5，因此形成具有其中x大于1.5且小于6的氧过量区域的绝缘膜。此外，例如当采用其组成由SiOx（x>0）表示的氧化物绝缘膜时，氧化硅的化学计量比是Si：O=1：2，因此形成具有其中x大于2且小于8的氧过量区域的绝缘膜。另外，这种氧过量区域可以存在于绝缘膜的一部分（也包括其界面）。由此，在绝缘膜中，氧的含量大于氢的含量。
另外，添加到（包含在）绝缘膜407中的氧421c的至少一部分优选在氧化物半导体中具有氧的悬空键。这是因为悬空键可以与残留在膜中的氢键合而使氢固定化（使氢成为不动离子）。
被掺杂的氧（氧自由基、氧原子和/或氧离子）既可利用包含氧的气体通过自由基产生装置供给，又可通过臭氧产生装置供给。更具体地说，例如可以使用用于对半导体装置进行蚀刻处理的装置、用于对掩模进行灰化的装置等来产生氧421c，而处理绝缘膜407。
另外，也可以对进行氧掺杂处理的绝缘膜407进行热处理（温度为150℃至470℃）。通过热处理，可以从绝缘膜407中去除在氧421c和绝缘膜407之间反应而产生的水或氢氧化物。热处理可以在氮、氧、超干燥空气（使用光腔衰荡光谱法（CRDS）系统的露点计进行测定时的水分量是20ppm（换算成露点，-55℃）以下，优选的是1ppm以下，更优选的是10ppb以下）或稀有气体（氩、氦等）的气氛下进行，但是优选上述氮、氧、超干燥空气或稀有气体等的气氛不包含水、氢等而被高纯度化。
为了防止水分、氢等的杂质再次混入到氧化物半导体膜403中，优选在绝缘膜407上还形成绝缘膜409，作为用于阻挡的保护绝缘层。作为绝缘膜409优选使用诸如氮化硅膜、氧化铝膜等的无机绝缘膜。例如，使用RF溅射法来形成氮化硅膜。由于RF溅射法的量产性高，所以作为绝缘膜409的成膜方法优选RF溅射法。
可以在形成绝缘膜之后进行热处理。例如，可以在大气中以100℃以上且200℃以下的温度进行1小时以上且30小时以下的热处理。在该热处理中，既可以保持固定的加热温度来进行加热，又可以反复多次进行如下的加热温度变化：加热温度从室温升到100℃以上且200℃以下的温度并然后降低到室温。
通过上述工序形成晶体管450（参照图5C）。晶体管450是包括从氧化物半导体膜中排除氢、水分、羟基或者氢化物（也称为氢化合物）等的杂质而实现高纯度化的氧化物半导体膜403的晶体管。因此，晶体管450的电特性的变动被抑制，从而晶体管450在电性上是稳定的。
使用本实施方式来制造的使用高纯度化的氧化物半导体膜403的晶体管450可以使截止状态下的电流值（截止电流值）较低。
像这样，除了对氧化物半导体膜403以外，可以对栅极绝缘膜402和/或绝缘膜407也进行氧掺杂处理。氧掺杂处理既可以对栅极绝缘膜402及绝缘膜407的双方进行，又可以只对任一方进行。
另外，也可以在进行氧掺杂处理之后进行热处理（温度为150℃至470℃）。热处理可以在氮、氧、超干燥空气（使用光腔衰荡光谱法（CRDS）系统的露点计来测定时的露点为-60℃以下，优选为-80℃以下）或稀有气体（氩、氦等）的气氛下进行，但是上述氮、氧、超干燥空气或稀有气体等的气氛优选不包含水、氢等并被高纯度化。
另外，具有受到氧掺杂处理的氧化物半导体膜的这样的晶体管是具有高可靠性的晶体管，其中在偏压-热应力试验（BT试验）中晶体管的阈值电压的变化量可以降低。
另外，由于使用氧化物半导体膜403的晶体管450能够获得较高的场效应迁移率，所以可以进行高速操作。因此，通过将上述晶体管用于具有显示功能的半导体装置的像素部，可以提供高质量的图像。另外，通过利用包括被高纯度化的氧化物半导体膜的晶体管可以在同一衬底上分别形成驱动电路部和像素部，因此可以缩减半导体装置的部件数。
如上所述，可以提供使用具有稳定的电特性的氧化物半导体的半导体装置。因此，可以提供可靠性高的半导体装置。
实施方式3
在本实施方式中，参照图13A至图13D对半导体装置的另一个实施方式进行说明。与实施方式1或2所述的部分相同的部分或具有类似功能的部分可以与实施方式1或2所述的类似的方式形成，而省略反复说明。另外，省略同一部分的详细说明。
在本实施方式中，示出将导电层（布线层、像素电极层等）连接到晶体管的源电极层和/或漏电极层的结构的一个例子。另外，本实施方式也可以应用于实施方式1、实施方式2所示的晶体管的任一个。
如图13A所示那样，晶体管470在具有绝缘表面的衬底400上包括栅电极层401、栅极绝缘膜402、氧化物半导体膜403、源电极层405a及漏电极层405b。
如实施方式1所示那样，在晶体管470的制造工序中，对作为脱水化或脱氢化而进行热处理的氧化物半导体膜403进行氧掺杂工序。本实施方式的晶体管470是在作为脱氢化或脱氢化而进行热处理的氧化物半导体膜403上形成源电极层405a、漏电极层405b之后，在其上进行氧掺杂工序的例子。
在该氧掺杂工序中，氧自由基、氧原子或氧离子不但到达并传递到氧化物半导体膜403，而且到达并传递到源电极层405a和漏电极层405b（引入到它们的顶面附近）。因此，如图13A所示那样，照射氧自由基、氧原子或氧离子的源电极层405a和漏电极层405b的顶面可被氧化，在绝缘膜407以及源电极层405a和漏电极层405b之间形成金属氧化物区404a和404b。金属氧化物区404a、404b可各为膜的形状。
接着，在晶体管470上依次层叠绝缘膜407及绝缘膜409（参照图13B）。
在如图13B那样的情况下，开口455a、455b（其中在绝缘膜409上形成与源电极层405a及漏电极层405b连接的导电层）优选以去除高电阻的金属氧化物区404a、404b的一部分并露出低电阻的源电极层405a及漏电极层405b的方式形成（参照图13C）。去除绝缘膜409、绝缘膜407、金属氧化物区404a、404b的一部分而形成开口455a、455b。源电极层405a及漏电极层405b通过去除其一部分成为具有凹部的形状。露出在该凹部的底面的、源电极层405a及漏电极层405b的区域的氧浓度低于在源电极层405a及漏电极层405b顶面的金属氧化物区404a、404b的氧浓度。
例如，为了去除形成在源电极层405a、漏电极层405b顶面上的金属氧化物区404a、404b的部分，在开口455a、455b中，从源电极层405a、漏电极层405b的顶面以源电极层405a、漏电极层405b的二分之一以下（优选为三分之一以下）的厚度去除源电极层405a、漏电极层405b的部分，即可。
接着，以接触于在开口455a、455b中露出的源电极层405a及漏电极层405b的方式形成导电层456a、456b（参照图13D）。导电层456a、456b以不隔着高电阻的金属氧化物区404a、404b而直接接触于低电阻的源电极层405a及漏电极层405b的方式形成，由此可以实现优良的电连接（接触）。
也可以在导电层456a、456b上形成覆盖晶体管470的绝缘膜，作为保护层。通过覆盖绝缘膜，可以防止氢、水分等的杂质从开口455a、455b侵入到氧化物半导体膜403中。
如上所述，可以获得晶体管的优良的电连接并提供使用具有稳定的电特性的氧化物半导体的半导体装置。因此，可以提供可靠性高的半导体装置。
实施方式4
在本实施方式中，对可以用于氧掺杂处理的等离子体装置（也称为灰化装置）的例子进行说明。另外，由于该装置可以适用于例如第五代以后的大型衬底，所以比起离子注入装置等更适于工业化。
图14A示出单晶片多室设备的俯视图的一个例子。图14B示出进行氧掺杂的等离子体装置（也称为灰化装置）的截面图的一个例子。
图14A所示的单晶片多室设备包括：三个图14B所示的等离子体装置10、具有三个收纳处理衬底的盒式端口（cassette port）14的衬底供给室11、负载锁定（load lock）室12及传送室13等。被供给到衬底供给室的衬底通过负载锁定室12及传送室13被传送到等离子体装置内的真空室15并进行氧掺杂。进行完氧掺杂的衬底从等离子体装置经过负载锁定室及传送室被传送到衬底供给室。另外，衬底供给室11及传送室13分别配置有用来传送处理衬底的传送机械。
参照图14B可知等离子体装置10备有真空室15。真空室15的上部配置有多个气体出口及作为等离子体发生源的ICP线圈16（感应耦合等离子体线圈）。
从等离子体装置10的上面看在其中央部分设置有12个气体出口。各个气体出口通过气体流道17与供给氧气的气体供给源连接，气体供给源备有质量流量控制器等而可以对气体流道17供给所希望的流量（大于０sccm且1000sccm以下）的氧气。由气体供给源供给的氧气从气体流道17通过12个气体出口供给到真空室15内。
ICP线圈16包括多个带状的导体（各为螺旋状）。各导体的一端通过用来控制阻抗的匹配电路电连接到第一高频电源18（13.56MHz），其另一端接地。
真空室的下部配置有用作底部电极的衬底工作台19。利用设置在衬底工作台19上的静电吸盘等，衬底工作台上的处理衬底20被保持为能够装卸。衬底工作台19备有作为加热系统的加热器及作为冷却系统的He气体流道。衬底工作台连接于用来施加衬底偏压电压的第二高频电源21（3.2MHz）。
另外，真空室15设置有排气口并备有自动压力控制阀22（也称为APC）。APC连接于涡轮分子泵23，并且通过涡轮分子泵23连接于干燥泵24。APC进行真空室内的压力控制，涡轮分子泵23及干燥泵24对真空室15内进行减压。
接着，在图14B中示出在真空室15内生成等离子体的一个例子，且对设置在处理衬底20上的氧化物半导体膜或栅极绝缘膜进行氧掺杂。
首先，利用操作涡轮分子泵23及干燥泵24等使真空室15内保持所希望的压力，然后将处理衬底20设置在真空室15内的衬底工作台上。注意，被保持在衬底工作台上的处理衬底20至少具有氧化物半导体膜或栅极绝缘膜。在本实施方式中，将真空室15内的压力保持为1.33Pa。另外，将从气体出口供给到真空室15内的氧气流量设定为250sccm。
接着，由第一高频电源18对ICP线圈16施加高频电力来生成等离子体。并且，将生成等离子体的状态维持一定期间（30秒以上600秒以下）。另外，将对ICP线圈16施加的高频电力设定为1kW以上10kW以下。在本实施方式中高频电力设定为6000W。此时，也可以由第二高频电源21向衬底工作台施加衬底偏压。在本实施方式中用于施加衬底偏压的电力设置为1000W。
在本实施方式中，将生成等离子体的状态维持60秒，然后将处理衬底20从真空室15中搬出。由此，可以对设置在处理衬底20上的氧化物半导体膜或栅极绝缘膜进行氧掺杂。
本实施方式可以与其他的实施方式所示的结构适当地组合而实施。
实施方式5
可以通过使用在实施方式1至实施方式3中的任一个中示出一个例子的晶体管来制造具有显示功能的半导体装置（也称为显示装置）。此外，通过将包括晶体管的驱动电路的一部分或全部形成在形成有该像素部的衬底上，可以形成系统整合型面板（system-on-panel）。
在图12A中，以围绕设置在第一衬底4001上的像素部4002的方式设置密封剂4005，并且，使用第二衬底4006密封像素部4002。在图12A中，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在另一衬底上的扫描线驱动电路4004、信号线驱动电路4003。此外，供给到信号线驱动电路4003、扫描线驱动电路4004和像素部4002的各种信号及电位从柔性印刷电路（FPC）4018a、4018b供给。
在图12B和12C中，以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置密封剂4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002、扫描线驱动电路4004与显示元件一起由第一衬底4001、密封剂4005以及第二衬底4006密封。在图12B和12C中，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在另一衬底上的信号线驱动电路4003。在图12B和12C中，供给到信号线驱动电路4003、扫描线驱动电路4004或者像素部4002的各种信号及电位从FPC4018供给。
此外，图12B和12C示出分开地形成信号线驱动电路4003并且将该信号线驱动电路4003安装到第一衬底4001的实例，但是本发明的实施方式不局限于该结构。可以分开地形成扫描线驱动电路并进行安装，又可以仅分开地形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并进行安装。
注意，对分开地形成的驱动电路的连接方法没有特别的限制，而可以采用COG（Chip On Glass，玻璃上芯片）方法、引线结合方法或者TAB（Tape Automated Bonding，卷带式自动接合）方法等。图12A是通过COG方法安装信号线驱动电路4003、扫描线驱动电路4004的例子，图12B是通过COG方法安装信号线驱动电路4003的例子，而图12C是通过TAB方法安装信号线驱动电路4003的例子。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。
注意，本说明书中的显示装置是指图像显示装置、显示装置或光源（包括照明装置）。另外，显示装置还包括：安装有诸如FPC、TAB胶带或TCP的连接器的模块；具有在其端部上设置有印刷线路板的TAB胶带或TCP的模块；通过COG方式将IC（集成电路）直接安装到显示元件的模块。
此外，设置在第一衬底上的像素部及扫描线驱动电路包括多个晶体管，并且，可以应用在实施方式1至实施方式3中描述的晶体管的任一个。
作为设置在显示装置中的显示元件，可以使用液晶元件（也称为液晶显示元件）、发光元件（也称为发光显示元件）。发光元件将由电流或电压控制亮度的元件包括在其范畴内，具体而言，包括无机电致发光（EL）元件、有机EL元件等。此外，也可以应用电子墨水等由于电作用而改变对比度的显示介质。
参照图6至图8而说明半导体装置的一种方式。图6至图8相当于沿着图12B的M-N线的截面图。
如图6至图8所示，半导体装置包括连接端子电极4015及端子电极4016，并且，连接端子电极4015及端子电极4016通过各向异性导电膜4019电连接到FPC4018所包括的端子。
连接端子电极4015由与第一电极层4030相同的导电膜形成，并且，端子电极4016由与晶体管4010和晶体管4011的源电极及漏电极相同的导电膜形成。
此外，设置在第一衬底4001上的像素部4002、扫描线驱动电路4004包括多个晶体管，并且，在图6至图8中例示像素部4002所包括的晶体管4010、扫描线驱动电路4004所包括的晶体管4011。在图6中，在晶体管4010、4011上设置有绝缘膜4020、绝缘膜4024，并且，在图7及图8中还设置有绝缘膜4021。注意，绝缘膜4023为用作基底膜的绝缘膜。
在本实施方式中，作为晶体管4010、晶体管4011，可以应用在实施方式1至实施方式3中描述的任一个晶体管。晶体管4010、晶体管4011的电特性变动被抑制，所以晶体管4010、晶体管4011在电性上是稳定的。因此，作为图6至图8所示的半导体装置，可以提供可靠性高的半导体装置。
此外，在本实施方式中，在绝缘层上的、与驱动电路用晶体管4011的氧化物半导体膜的沟道形成区重叠的位置设置有导电层。通过将导电层设置在与氧化物半导体膜的沟道形成区重叠的位置，可以进一步降低BT试验中的晶体管4011的阈值电压的变化量。此外，导电层的电位既可以与晶体管4011的栅电极的电位相同，又可以不同，并且，导电层还可以用作第二栅电极。此外，导电层的电位也可以为GND、0V或者浮动状态。
此外，该导电层还具有遮蔽外部的电场，即不使外部的电场作用到内部（包括晶体管的电路部）的功能（尤其是，遮蔽静电的功能）。利用导电层的遮蔽功能，可以防止由于静电等外部的电场的影响而使晶体管的电特性变动。
设置在像素部4002中的晶体管4010电连接到显示面板中的显示元件。只要可以进行显示，就可以使用各种各样的显示元件作为显示元件。
图6示出作为显示元件使用液晶元件的液晶显示装置的例子。在图6中，作为显示元件的液晶元件4013包括第一电极层4030、第二电极层4031以及液晶层4008。注意，以夹持液晶层4008的方式设置有用作取向膜的绝缘膜4032、4033。第二电极层4031设置在第二衬底4006一侧，并且，第一电极层4030和第二电极层4031夹着液晶层4008而层叠。
此外，间隔物4035表示通过对绝缘膜选择性地进行蚀刻而获得的柱状间隔物，并且它是为控制液晶层4008的厚度（单元间隙）而设置的。另外，间隔物的形状不局限于柱状间隔物，例如还可以使用球状间隔物。
当作为显示元件使用液晶元件时，可以使用热致液晶、低分子液晶、高分子液晶、聚合物分散型液晶、铁电液晶、反铁电液晶等。上述液晶材料根据条件而呈现胆甾相、近晶相、立方相、手性向列相、各向同性相等。
另外，还可以使用不需要取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到各向同性相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将混合有5wt%以上的手性材料的液晶组成物用于液晶层。由于包含呈现蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为1msec以下，并且其具有光学各向同性，所以不需要取向处理，从而视角依赖性小。另外，由于不需要设置取向膜而不需要研磨处理，因此可以防止由于研磨处理而引起的静电放电破坏，并可以降低制造工序中的液晶显示装置的不良、破损。从而，可以提高液晶显示装置的生产率。
此外，液晶材料的固有电阻率为1×109Ω·cm以上，优选为1×1011Ω·cm以上，更优选为1×1012Ω·cm以上。注意，本说明书中的固有电阻率的值为以20℃测量的值。
考虑到配置在像素部中的晶体管的漏电流等而以能够在指定期间中保持电荷的方式设定形成在液晶显示装置中的存储电容器的大小。通过使用具有高纯度的氧化物半导体膜的晶体管，设置具有各像素中的液晶电容的三分之一以下，优选为五分之一以下的电容的大小的存储电容器，就足够了。
在本实施方式中使用的具有高纯度化的氧化物半导体膜的晶体管中，可以使截止状态下的电流（截止电流）较小。因此，可以延长图像信号等的电信号的保持期间，并且，还可以延长电源导通状态下的写入间隔。因此，可以降低刷新工作的频度，所以可以得到抑制耗电量的效果。
此外，在本实施方式中使用的具有高纯度化的氧化物半导体膜的晶体管可以得到较高的场效应迁移率，所以可以进行高速驱动。因此，通过将上述晶体管用于液晶显示装置的像素部，可以显示高质量的图像。此外，由于上述晶体管可以在同一衬底上分别制造驱动电路部、像素部，所以可以削减液晶显示装置的部件数。
液晶显示装置可以采用TN（Twisted Nematic，扭曲向列）模式、IPS（In-Plane-Switching，平面内转换）模式、FFS（Fringe Field Switching，边缘电场转换）模式、ASM（Axially Symmetric aligned Micro-cell，轴对称排列微单元）模式、OCB（OpticalCompensated Birefringence，光学补偿弯曲）模式、FLC（Ferroelectric Liquid Crystal，铁电性液晶）模式、以及AFLC（AntiFerroelectric Liquid Crystal，反铁电性液晶）模式等。
此外，也可以使用常黑型液晶显示装置，例如采用垂直配向（VA）模式的透过型液晶显示装置。在此，垂直配向模式是指控制液晶显示面板的液晶分子的排列的方式，是当不施加电压时液晶分子朝向垂直于面板表面的方向的方式。作为垂直配向模式，例如可以使用MVA（Multi-Domain Vertical Alignment：多象限垂直配向）模式、PVA（PatternedVertical Alignment：垂直取向构型）模式、ASV模式等。此外，也可以使用将像素（pixel）分成几个区域（子像素），并且使分子分别沿不同方向取向的称为多畴化或者多畴设计的方法。
此外，在显示装置中，适当地设置黑矩阵（遮光层）、诸如偏振构件、相位差构件、抗反射构件等的光学构件（光学衬底）等。例如，也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外，作为光源，也可以使用背光灯、侧光灯等。
此外，也可以作为背光灯利用多个发光二极管（LED）来进行分时显示方式（场序制驱动方式）。通过应用场序制驱动方式，可以不使用滤光片地进行彩色显示。
此外，作为像素部中的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，当进行彩色显示时在像素中受到控制的颜色要素不局限于RGB（R显示红色，G显示绿色，B显示蓝色）的三种颜色。例如，也可以采用RGBW（W对应于白色）、或者对RGB追加黄色（yellow）、青色（cyan）、品红色（magenta）等中的一种颜色以上的颜色。注意，也可以按每个颜色要素的点使其显示区域的大小不同。但是，本发明不局限于对用于彩色显示的显示装置的应用，而也可以应用于单色显示的显示装置。
此外，作为显示装置所包括的显示元件，可以使用利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物被区别，一般地，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子及空穴分别从一对电极注入到包括发光有机化合物的层，以流过电流。并且，这些载流子（电子及空穴）重新结合，且发光有机化合物形成激发状态，当发光有机化合物从该激发状态回到基态时发光。由于这种机理，这种发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光层，其中发光材料的粒子分散在粘合剂中，并且其发光机理是利用施主能级和受主能级的施主-受主重新结合型发光。薄膜型无机EL元件具有一种结构，其中，发光层夹在介电层之间，并且该夹着发光层的介电层进一步由电极夹住，其发光机理是利用金属离子的内壳层电子跃迁的局限型发光。注意，这里作为发光元件使用有机EL元件进行说明。
为了取出从发光元件发射的光，使发光元件的一对电极中的至少一个为透明的。并且，在衬底上形成晶体管及发光元件，作为发光元件具有以下的发射结构：从与衬底相反一侧的表面取出发光的顶部发射结构；从衬底一侧的表面取出发光的底部发射结构；或从衬底一侧及与衬底相反一侧的表面取出发光的双面发射结构。
图7示出作为显示元件使用发光元件的发光装置的例子。作为显示元件的发光元件4513电连接到设置在像素部4002中的晶体管4010。注意，发光元件4513的结构不限于如图7所示的、由第一电极层4030、场致发光层4511、第二电极层4031构成的叠层结构。根据从发光元件4513取出的光的方向等，可以适当地改变发光元件4513的结构。
分隔壁4510使用有机绝缘材料或者无机绝缘材料形成。尤其是，优选使用感光树脂材料形成的分隔壁4510具有在第一电极层4030上的开口，从而该开口的侧壁具有带连续曲率的倾斜面。
场致发光层4511可以使用一个层构成，也可以使用多个层的叠层构成。
为了防止氧、氢、水分、二氧碳等侵入发光元件4513中，而也可以在第二电极层4031及分隔壁4510上形成保护膜。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、类金刚石碳（DLC）膜等。此外，在由第一衬底4001、第二衬底4006以及密封剂4005形成的空间中设置有填充材料4514并被密封。如此，为了不暴露于外气，而优选使用气密性高且脱气少的保护膜（粘合膜、紫外线固化树脂膜等）、覆盖材料进行面板封装（密封）。
作为填充材料4514，除了氮或氩等惰性气体以外，还可以使用紫外线固化树脂、热固化树脂，并且，可以使用PVC（聚氯乙烯）、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB（聚乙烯醇缩丁醛）或者EVA（乙烯-醋酸乙烯酯）。例如，作为填充材料而使用氮。
另外，如果需要，则可以在发光元件的射出表面上适当地设置诸如偏振片、圆偏振片（包括椭圆偏振片）、相位差板（四分之一波长板，二分之一波长板）、滤色片等的光学膜。此外，也可以在偏振片、圆偏振片上设置防反射膜。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来扩散反射光而可以降低眩光的处理。
此外，作为显示装置，也可以提供使电子墨水驱动的电子纸。电子纸也称为电泳显示装置（电泳显示器），并且，具有如下优点：呈现与常规纸同样的易读性；其耗电量比其他显示装置的耗电量低；形状薄且轻。
作为电泳显示装置，有各种各样的形式。电泳显示装置包括分散在溶剂或溶质中的多个微胶囊，每个微胶囊各包含具有正电荷的第一粒子和具有负电荷的第二粒子，通过对微胶囊施加电场，使微胶囊中的粒子彼此移动到相对方向，且只显示集合在一侧的粒子的颜色。注意，第一粒子或者第二粒子各包括染料，并且，当没有电场时不移动。此外，第一粒子的颜色和第二粒子的颜色不同（包括无色）。
如此，电泳显示装置是利用介电常数高的物质移动到高电场区域，即所谓的介电泳效应（dielectrophoretic effect）的显示器。
分散有上述微胶囊的溶剂被称为电子墨水，并且该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用滤色片、具有色素的粒子来进行彩色显示。
此外，作为微胶囊中的第一粒子及第二粒子，可以使用选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种材料或任意这些的材料的复合材料来形成。
此外，作为电子纸，还可以应用使用旋转球显示系统的显示装置。旋转球显示系统是如下方法，即将分别涂为白色和黑色的球形粒子配置在作为用于显示元件的电极层的第一电极层与第二电极层之间，使第一电极层与第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
图8示出半导体装置的一个实施方式的有源矩阵型电子纸。图8所示的电子纸是使用旋转球显示系统的显示装置的例子。
在连接到晶体管4010的第一电极层4030与设置在第二衬底4006上的第二电极层4031之间，设置有球形粒子4613，其具有黑色区域4615a及白色区域4615b以及在该黑色区域4615a及白色区域4615b周围的填充有液体的空腔4612，并且，球形粒子4613周围的空间填充有树脂等填充材料4614。第二电极层4031相当于公共电极（对置电极）。第二电极层4031电连接到公共电位线。
注意，在图6至图8中，作为第一衬底4001、第二衬底4006的任一个，除了玻璃衬底以外，还可以使用具有挠性的衬底。例如，可以使用具有透光性的塑料衬底等。作为塑料衬底，可以使用FRP（Fiberglass-Reinforced Plastics；纤维增强塑料）板、PVF（聚氟乙烯）膜、聚酯膜或丙烯酸树脂膜。此外，也可以使用具有由PVF膜或聚酯膜之间夹住铝箔的结构的薄片。
绝缘膜4020可以使用含有氧化硅、氧氮化硅、氧化铪、氧化铝或氧化镓等的无机绝缘材料的材料来形成。对绝缘膜4020的制造方法没有特别的限制，例如可以使用等离子体CVD法或溅射法等的成膜方法来制造。另外，从氢或水等不容易混入膜的观点而言，优选使用溅射法。
绝缘膜4024可以利用溅射法并使用氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的一种或多种的单层结构或叠层结构而形成。绝缘膜4024用作晶体管（一个或多个）的保护膜。
绝缘层4021可以使用无机绝缘材料或者有机绝缘材料来形成。注意，当使用丙烯酸树脂、聚酰亚胺、苯并环丁烯类树脂、聚酰胺、环氧树脂等具有耐热性的有机绝缘材料形成绝缘层4021时，适于用作平坦化绝缘膜。此外，除了上述有机绝缘材料以外，还可以使用低介电常数材料（low-k材料）、硅氧烷类树脂、PSG（磷硅玻璃）、BPSG（硼磷硅玻璃）等。注意，可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层。
对绝缘层4021的形成方法没有特别的限制，可以根据其材料而利用溅射法、旋涂法、浸渍法、喷涂法、液滴喷射法（喷墨法、丝网印刷、胶版印刷等）、辊涂法、幕式涂布法、刮刀涂布法等。
显示装置通过透过来自光源或显示元件的光来显示图像。因此，设置在透过光的像素部中的衬底和诸如绝缘膜、导电膜等的薄膜全都对可见光的波长范围的光具有透光性。
用于对显示元件施加电压的第一电极层及第二电极层（也称为像素电极层、公共电极层、对置电极层等），根据取出光的方向、设置电极层的地方以及电极层的图案结构等而选择其透光性、反射性。
作为第一电极层4030、第二电极层4031的任一个，可以使用包括氧化钨的氧化铟、包括氧化钨的氧化铟锌、包括氧化钛的氧化铟、包括氧化钛的氧化铟锡、氧化铟锡（以下表示为ITO）、氧化铟锌、添加有氧化硅的氧化铟锡等具有透光性的导电材料来形成。
此外，第一电极层4030、第二电极层4031的任一个可以使用诸如钨（W）、钼（Mo）、锆（Zr）、铪（Hf）、钒（V）、铌（Nb）、钽（Ta）、铬（Cr）、钴（Co）、镍（Ni）、钛（Ti）、铂（Pt）、铝（Al）、铜（Cu）、银（Ag）等的金属、其合金或者其氮化物中的一种或多种来形成。
此外，由于晶体管容易受到静电等的破坏，所以优选设置驱动电路保护用的保护电路。保护电路优选使用非线性元件构成。
如上所述，通过应用在实施方式1至实施方式3中示出的任一个晶体管，可以提供可靠性高的半导体装置。
本实施方式可以与其他实施方式所示的结构适当地组合而实施。
实施方式6
通过使用由实施方式1至实施方式3中的示出的作为一例的任何一个晶体管，可以制造具有读取对象物的数据的图像传感器功能的半导体装置。
图9A示出具有图像传感器功能的半导体装置的一例。图9A示出光电传感器的等效电路，而图9B示出光电传感器的一部分的截面图。
光电二极管602的一个电极电连接到光电二极管复位信号线658，而光电二极管602的另一个电极电连接到晶体管640的栅极。晶体管640的源极和漏极中的一个电连接到光电传感器参考信号线672，而晶体管640的源极和漏极中的另一个电连接到晶体管656的源极和漏极中的一个。晶体管656的栅极电连接到栅极信号线659，晶体管656的源极和漏极中的另一个电连接到光电传感器输出信号线671。
注意，在本说明书的电路图中，用符号“OS”表示使用氧化物半导体膜的晶体管，以标识使用氧化物半导体膜的晶体管。在图9A中，晶体管640和晶体管656是各使用氧化物半导体膜的晶体管。
图9B是示出光电传感器中的光电二极管602和晶体管640的截面图，其中在具有绝缘表面的衬底601（TFT衬底）上设置有用作传感器的光电二极管602和晶体管640。通过使用粘合层608，在光电二极管602和晶体管640上设置有衬底613。
在晶体管640上设置有绝缘膜631、保护绝缘膜632、第一层间绝缘层633以及第二层间绝缘层634。光电二极管602设置在第一层间绝缘层633上，并且光电二极管602具有如下结构：在设置在第一层间绝缘层633上的电极层641和设置在第二层间绝缘层634上的电极层642之间从第一层间绝缘层633一侧按顺序层叠有第一半导体层606a、第二半导体层606b及第三半导体层606c。
在本实施方式中，作为晶体管640可以使用实施方式1至实施方式3中任一个所示的晶体管。由于晶体管640、晶体管656的电特性变动得到抑制，从而晶体管640、晶体管656在电方面稳定，所以作为图9A和9B所示的本实施方式的半导体装置可以提供可靠性高的半导体装置。
电极层641电连接到形成在第二层间绝缘层634上的导电层643，且电极层642通过电极层641电连接到栅电极645。栅电极645电连接到晶体管640的栅电极，且光电二极管602电连接到晶体管640。光电二极管602电连接到晶体管640。
在此，例示一种pin型的光电二极管，其中层叠用作第一半导体层606a的具有p型的导电型的半导体层、用作第二半导体层606b的高电阻的半导体层（i型半导体层）、用作第三半导体层606c的具有n型的导电型的半导体层。
第一半导体层606a是p型半导体层，而可以由包含赋予p型导电型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第13族的杂质元素（例如，硼（B））的半导体源气体通过等离子体CVD法形成第一半导体层606a。作为半导体源气体，可以使用硅烷（SiH4）。替代地，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。进一步替代地，可以使用如下方法：在形成不包含杂质元素的非晶硅膜之后，使用扩散方法或离子注入方法将杂质元素引入到该非晶硅膜。优选在使用离子注入方法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下，作为形成非晶硅膜的方法，可以使用LPCVD方法、气相淀积方法或溅射方法等。优选将第一半导体层606a的厚度设定为10nm以上且50nm以下。
第二半导体层606b是i型半导体层（本征半导体层），而可以由非晶硅膜形成。为了形成第二半导体层606b，通过等离子体CVD法，使用半导体源气体形成非晶硅膜。作为半导体源气体，可以使用硅烷（SiH4）。替代地，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以通过LPCVD法、气相沉积法、溅射法等形成第二半导体层606b。优选将第二半导体层606b的厚度设定为200nm以上且1000nm以下。
第三半导体层606c是n型半导体层，而可以由包含赋予n型导电型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第15族的杂质元素（例如，磷（P））的半导体源气体通过等离子体CVD法形成第三半导体层606c。作为半导体源气体，可以使用硅烷（SiH4）。替代地，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。进一步替代地，可以使用如下方法：在形成不包含杂质元素的非晶硅膜之后，使用扩散方法或离子注入方法将杂质元素引入到该非晶硅膜。优选在使用离子注入方法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下，作为形成非晶硅膜的方法，可以使用LPCVD方法、化学气相沉积方法或溅射方法等。优选将第三半导体层606c的厚度设定为20nm以上且200nm以下。
此外，第一半导体层606a、第二半导体层606b以及第三半导体层606c可以不使用非晶半导体形成，而使用多晶半导体或微晶（Semi Amorphous Semiconductor：SAS）半导体形成。
在考虑吉布斯自由能时，微晶半导体属于介于非晶和单晶之间的亚稳态。即，微晶半导体处于自由能方面稳定的第三态，且具有短程有序和晶格畸变。此外，柱状或针状晶体在相对于衬底表面的法线方向上生长。作为微晶半导体的典型例子的微晶硅，其拉曼光谱位于比表示单晶硅的拉曼光谱的峰值的520cm-1低的波数一侧。亦即，微晶硅的拉曼光谱的峰值位于表示单晶硅的520cm-1和表示非晶硅的480cm-1之间。另外，半导体包含至少1at.%或其以上的氢或卤素，以对悬空键封端。还有，通过包含氦、氩、氪、氖等的稀有气体元素来进一步促进晶格畸变，提高稳定性而得到优良的微晶半导体膜。
该微晶半导体膜可以通过频率为几十MHz至几百MHz的高频等离子体CVD法或频率为1GHz以上的微波等离子体CVD装置形成。典型地，可利用用氢稀释的SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等而得的气体形成该微晶半导体膜。此外，除了氢化硅和氢之外，还可以使用选自氦、氖、氩、氪的一种或多种稀有气体元素进行稀释来形成微晶半导体膜。在上述情况下，将氢的流量比设定为氢化硅的5倍以上且200倍以下，优选设定为50倍以上且150倍以下，更优选设定为100倍。再者，也可以在含硅的气体中混入诸如CH4、C2H6等的碳化物气体、诸如GeH4、GeF4等的锗化气体、F2等。
此外，由于光电效应生成的空穴的迁移率低于电子的迁移率，因此当p型半导体层侧上的表面用作光接收面时，pin光电二极管具有较好的特性。这里示出将光电二极管602从其上形成有pin型光电二极管的衬底601的表面接收的光转换为电信号的例子。此外，来自其导电型与用作光接收面的半导体层相反的半导体层一侧的光是干扰光，因此，具有相反的导电型的半导体层上的电极层优选由具有遮光性的导电膜形成。注意，替代地，可以使用n型半导体层上的表面作为光接收面。
作为第一层间绝缘层633、第二层间绝缘层634的任一个，优选采用用作减少表面凹凸的平坦化绝缘膜的绝缘层。作为第一层间绝缘层633、第二层间绝缘层634的任一个，例如可以使用聚酰亚胺、丙烯酸树脂、苯并环丁烯类树脂、聚酰胺或环氧树脂等的有机绝缘材料来形成。除了上述有机绝缘材料之外，还可以使用低介电常数材料（low-k材料）、硅氧烷类树脂、PSG（磷硅玻璃）、BPSG（硼磷硅玻璃）等的单层或叠层。
可以使用绝缘材料，且根据该材料使用溅射法、旋涂法、浸渍法、喷涂法、液滴喷射法（喷墨法、丝网印刷、胶版印刷等）、辊涂法、幕式涂布法、刮刀涂布法等来形成绝缘膜631、保护绝缘膜632、第一层间绝缘层633、第二层间绝缘层634。
通过检测入射到光电二极管602的光，可以读取待检测对象的信息。另外，在读取检测对象的信息时，可以使用背光灯等的光源。
作为晶体管640，可以使用实施方式1至实施方式3所示的任一个晶体管。包含如下氧化物半导体膜的晶体管的电特性变动得到抑制而在电方面稳定，该氧化物半导体膜是通过去除氢、水分、羟基或氢化物（也称为氢化合物）等杂质而被高纯度化并通过氧掺杂处理含有过量的氧的氧化物半导体膜。因此，可以提供高可靠性的半导体装置。
本实施方式可以与其他实施方式所示的结构适当地组合而实施。
实施方式7
可将本说明书中公开的半导体装置应用于多种电子设备（包括游戏机）。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、诸如数码相机、数码摄像机等的摄像机、数码相框、移动电话机(也称为手机、移动电话装置)、便携式游戏机、移动信息终端、声音再现装置、弹球盘机等大型游戏机等。以下，对具备在上述实施方式中说明的液晶显示装置的电子设备的例子进行说明。
图10A示出电子书阅读器（也称为E-book），可以具有框体9630、显示部9631、操作键9632、太阳能电池9633以及充放电控制电路9634。图10A所示的电子书阅读器可以具有如下功能：在显示部上显示各种各样的信息（静态图像、动态图像、文字图像等）；将日历、日期或时刻等显示在显示部上；对显示在显示部上的信息进行操作或编辑；通过各种各样的软件（程序）控制处理等。另外，在图10A中，作为充放电控制电路9634的一例，示出具有电池9635和DCDC转换器（以下简称为转换器）9636的结构。通过将上述实施方式所示的任何一个半导体装置应用于显示部9631，可以提供高可靠性电子书阅读器。
当将半透过型液晶显示装置或反射型液晶显示装置用于显示部9631时，可以预料电子书阅读器在较明亮的情况下也被使用，因为可以高效地进行利用太阳能电池9633的发电以及利用电池9635的充电，所以图10A所示的结构是优选的。另外，太阳能电池9633是优选的，因为它可以适当地设置在框体9630的空间（表面或背面）中而高效地进行电池9635的充电。另外，当作为电池9635使用锂离子电池时，有可以谋求实现小型化等的优点。
此外，参照图10B所示的方框图而说明图10A所示的充放电控制电路9634的结构及工作。图10B示出太阳能电池9633、电池9635、转换器9636、转换器9637、开关SW1至SW3、显示部9631，并且，电池9635、转换器9636、转换器9637、开关SW1至SW3包括在充放电控制电路9634中。
首先，说明在利用外部光使太阳能电池9633发电时的工作的实例。利用转换器9636对太阳能电池所发的电力进行升压或降压，以得到用来对电池9635进行充电的电压。并且，当利用来自太阳能电池9633的电力使显示部9631工作时，使开关SW1导通，并且，利用转换器9637将其升压或降压到显示部9631所需要的电压。此外，当不进行显示部9631上的显示时，例如使SW1截止并使SW2导通，以对电池9635进行充电。
接着，说明在不利用外部光使太阳能电池9633发电时的工作的实例。通过使SW3导通并且利用转换器9637对电池9635所蓄的电力进行升压或降压。并且，当使显示部9631工作时，利用来自电池9635的电力。
注意，虽然作为充电方法的一例而示出太阳能电池9633，但是也可以利用其他方法对电池9635进行充电。此外，也可以组合其他充电方法对电池9635进行充电。
图11A示出笔记本个人计算机，由主体3001、框体3002、显示部3003以及键盘3004等构成。通过将上述实施方式所示的任何一个半导体装置应用于显示部3003，可以提供高可靠性笔记本个人计算机。
图11B示出个人数字助理（PDA），在主体3021中设置有显示部3023、外部接口3025以及操作按钮3024等。另外，还具备用于操作的触屏笔3022。通过将上述实施方式所示的任何一个半导体装置应用于显示部3023，可以提供高可靠性个人数字助理（PDA）。
图11C示出电子书阅读器的一个例子。例如，电子书阅读器2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703由轴部2711形成为一体，且可以以该轴部2711为轴进行开闭工作。通过采用这种结构，电子书阅读器2700可以进行如纸书籍那样的工作。
框体2701组装有显示部2705，而框体2703组装有显示部2707。显示部2705及显示部2707的结构可显示一幅图像或多幅图像。通过采用在不同的显示部分显示不同的图像的结构，例如在右边的显示部（图11C中的显示部2705）中显示文本，而在左边的显示部（图11C中的显示部2707）中显示图像。通过将上述实施方式所示的任何一个半导体装置应用于显示部2705和显示部2707，可以提供高可靠性电子书阅读器2700。
此外，在图11C中示出框体2701具备操作部等的例子。例如，在框体2701中具备电源2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意，在其上设置有显示部的框体的表面上可以设置键盘、指示装置等。另外，也可以采用在框体的背面或侧面具备外部连接端子（耳机端子、USB端子等）、记录介质插入部等的结构。再者，电子书阅读器2700也可以具有电子词典的功能。
此外，电子书阅读器2700也可以采用能够以无线的方式收发数据的结构。还可以采用以无线的方式从电子书阅读器服务器购买所希望的书籍数据等然后下载的结构。
图11D示出移动电话，其由框体2800及框体2801的两个框体构成。框体2801具备显示面板2802、扬声器2803、麦克风2804、指示装置2806、摄像机镜头2807、外部连接端子2808等。此外，框体2800具备对移动电话进行充电的功能的太阳能电池单元2810、外部储存槽2811等。另外，在框体2801内组装有天线。通过将上述实施方式所示的任何一个半导体装置应用于显示面板2802，可以提供高可靠性移动电话。
另外，显示面板2802具备触摸屏，图11D使用虚线示出作为图像而被显示出来的多个操作键2805。另外，还安装有用来将由太阳能电池单元2810输出的电压升压到用于各电路的足够高电压的升压电路。
在显示面板2802上根据使用方式适当地改变显示的方向。另外，由于在与显示面板2802同一表面上设置摄像机镜头2807，所以可以实现可视电话。扬声器2803及麦克风2804不局限于音频通话，还可以进行可视通话、录音、声音播放等。再者，通过滑动如图11D那样展开的框体2800和框体2801而可以相互重叠，所以可以降低移动电话的尺寸，使移动电话适于携带。
外部连接端子2808可以与AC适配器及如USB电缆等的各种电缆连接，并可以进行充电及与个人计算机等的数据通信。另外，通过将存储介质插入外部储存槽2811中，可以对应于更大量数据的保存及移动。
另外，也可以是除了上述功能以外还具有红外线通信功能、电视接收功能等的移动电话。
图11E示出数码摄像机，其由主体3051、显示部A 3057、取景器部3053、操作开关3054、显示部B 3055以及电池3056等构成。通过将上述实施方式所示的任何一个半导体装置应用于显示部A 3057及显示部B 3055，可以提供高可靠性数码摄像机。
图11F示出电视装置的一例。在电视装置9600中，框体9601组装有显示部9603。利用显示部9603可以显示图像。此外，在此示出利用支架9605支撑框体9601的结构。通过将上述实施方式所示的任何一个半导体装置应用于显示部9603，可以提供高可靠性电视装置9600。
可以通过利用框体9601所具备的操作开关或分开的遥控器进行电视装置9600的操作。或者，也可以采用在遥控器中设置显示部的结构，该显示部显示从该遥控器输出的信息。
另外，电视装置9600采用具备接收机、调制解调器等的结构。可以利用接收机接收一般的电视广播。再者，在显示装置通过调制解调器连接到有线或无线方式的通信网络，从而也可以进行单向（从发送者到接收者）或双向（在发送者和接收者之间或在接收者之间等）的信息通信。
本实施方式可以与其他实施方式所示的结构适当地组合而实施。
示例1
在本示例中，示出制造发明的一个实施方式的晶体管并评价其电特性的结果。
以下，说明本示例的晶体管的制造方法。
通过等离子体CVD法，在玻璃衬底上形成厚度为100nm的氮化硅膜作为基底膜，连续地形成厚度为150nm的氧氮化硅膜，通过溅射法，在氧氮化硅膜上形成厚度为100nm的钨膜作为栅电极层。这里，对钨膜选择性地进行蚀刻而形成栅电极层。
接着，通过等离子体CVD法，在栅电极层上形成厚度为100nm的氧氮化硅膜作为栅极绝缘膜。
接着，以如下条件通过溅射法进行成膜，而在栅极绝缘膜上形成厚度为40nm的氧化物半导体膜，该条件是：使用In-Ga-Zn-O类氧化物半导体靶材（In2O3：Ga2O3：ZnO=1：1：1）；衬底和靶材之间的距离为80mm；压力为0.4Pa；直流（DC）电源为5kW；在氩和氧（氩：氧=50sccm：50sccm）气氛下；温度为200℃。这里，对氧化物半导体膜选择性地进行蚀刻而形成岛状的氧化物半导体膜。
接着，在氮气氛下对氧化物半导体膜进行650℃、6分钟的热处理。
接着，以如下条件，通过如图14B所示那样的ICP（Inductively Coupled Plasma：感应耦合等离子体）方式的等离子体装置，对氧化物半导体膜进行1分钟的氧掺杂处理，该条件是：在氧（250sccm）气氛下；上部电极偏压为6000W；下部电极偏压为1000W；压力为1.33Pa。
接着，在大气气氛下对氧化物半导体膜进行450℃、1小时的热处理。然后，对用作栅极绝缘膜的氧氮化硅膜选择性地进行蚀刻，在栅电极层上形成开口部。
接着，通过溅射法，以100℃在氧化物半导体膜上形成钛膜（厚度为100nm）、铝膜（厚度为400nm）及钛膜（厚度为100nm）的叠层作为源电极层及漏电极层。这里，对源电极层及漏电极层选择性地进行蚀刻，将晶体管的沟道长度L设定为3μm，将沟道宽度W设定为50μm。
接着，在氮气氛下以300℃进行1小时的热处理。
接着，以与氧化物半导体膜接触的方式，通过溅射法形成厚度为300nm的氧化硅膜作为第一绝缘膜。这里，对用作第一绝缘膜的氧化硅膜选择性地进行蚀刻，在栅电极层、源电极层及漏电极层上形成开口部。
接着，通过旋涂法，在用作第一绝缘膜的氧化硅膜上形成厚度为1.5μm的光敏丙烯酸树脂作为第二绝缘膜。这里，对用作第二绝缘膜的光敏丙烯酸树脂选择性地进行曝光及显影，在栅电极层、源电极层及漏电极层上形成开口。然后在氮气氛下以250℃进行1小时的热处理，以便使光敏丙烯酸树脂固化。
通过上述工序，在玻璃衬底上制造其沟道长度L为3μm，其沟道宽度W为50μm的多个晶体管。
作为检查晶体管的可靠性的方法之一，有偏压－热应力试验（以下，称为BT试验）。BT试验是加速试验的一种，它可以在短时间内评价由于使用很长时间而发生的晶体管的特性变化。尤其是，BT试验中的晶体管的阈值电压的偏移量是用于检查可靠性的重要的指标。可以说，在BT试验中，阈值电压的偏移量越少，晶体管的可靠性越高。
具体而言，将形成有晶体管的衬底的温度（该温度也称为衬底温度）维持为恒定，使晶体管的源极及漏极成为相同的电位，并且在一定期间内对栅极施加与源极及漏极不同的电位。根据试验的目的而适当地设定衬底温度即可。另外，将施加到栅极的电位比源极及漏极的电位高的BT试验称为+BT试验，并且将施加到栅极的电位比源极及漏极的电位低的BT试验称为-BT试验。
BT试验的试验强度可以根据衬底温度、施加到栅极绝缘膜的电场强度、电场施加时间而决定。施加到栅极绝缘膜中的电场强度通过使栅极、源极/漏极之间的电位差除以栅极绝缘膜的厚度来决定。例如，在想要将施加到厚度为100nm的栅极绝缘膜中的电场强度设定为2MV/cm的情况下，将电位差设定为20V，即可。
以下，说明对本示例的晶体管进行BT试验的结果。
注意，电压是指两点之间的电位差，并且电位是指静电场中的某一点处的单位电荷所具有的静电能（电位能）。但是，一般来说，将某一点的电位与标准的电位（例如接地电位）之间的电位差简单地称为电位或电压，且通常电位和电压是同义词。因此，在本说明书中，除了特别指定的情况以外，既可将“电位”称为“电压”，又可将“电压”称为“电位”。
在BT试验中，以下面的条件进行+BT试验及-BT试验：将衬底温度设定为150℃，将施加到栅极绝缘膜中的电场强度设定为2MV/cm，将施加时间设定为1小时。
首先，说明+BT试验。为了测量作为BT试验对象的晶体管的初始特性而测量如下情况时的源极-漏极电流（以下，称为漏极电流）的变化特性，即Vg-Id特性：将衬底温度设定为40℃，将源极-漏极之间的电压（以下，称为漏极电压）设定为1V，并且使源极-栅极之间的电压（以下，称为栅极电压）在-20V至+20V的范围内变化。虽然在此作为样品表面的吸湿对策而将衬底温度设定为40℃，但是如果没有特别的问题，则也可以在室温（25℃）下进行测量。
接着，在将衬底温度上升到150℃后，将晶体管的源极及漏极的电位设定为0V。接着，以使施加到栅极绝缘膜中的电场强度成为2MV/cm的方式对晶体管的栅极施加电压。在此，因为晶体管的栅极绝缘膜的厚度为100nm，所以对栅极施加+20V，并保持1小时。虽然在此将施加时间设定为1小时，但是也可以根据目的而适当地改变时间。
接着，在保持对栅极、源极及漏极施加电压的情况下，将衬底温度降低到40℃。此时，如果在衬底温度降低到40℃之前停止电压的施加，则由于余热的影响而会使在BT试验期间晶体管所受到的损伤恢复，所以需要在保持电压施加的情况下降低衬底温度。在衬底温度成为40℃后，结束电压的施加。另外，严格地说，需要将降温时间加上电压施加时间，但是实际上温度可以几分钟降低到40℃，所以这可认为在误差范围内，而不将降温时间加到电压施加时间。
接着，在与初始特性的测量相同的条件下测量Vg-Id特性，以得到+BT试验后的Vg-Id特性。
接着，说明-BT试验。-BT试验也利用与+BT试验类似的方式进行，但是-BT试验与+BT试验的不同之处在于：将在使衬底温度上升到150℃后对晶体管的栅极施加的电压设定为-20V。
注意，当进行BT试验时利用一次也没有进行BT试验的晶体管进行试验是重要的。例如，当利用进行过一次+BT试验的晶体管进行-BT试验时，由于以前进行的+BT试验的影响，而不能正确地评价-BT试验结果。另外，利用进行过一次+BT试验的晶体管再次进行+BT试验的情况等也是同样的。但是，在考虑到这些影响而有意反复进行BT试验的情况不局限于此。
图17A、17B、18A及18B示出BT试验前后的晶体管的Vg-Id特性。在图17A、17B、18A及18B中，横轴表示栅电压（Vg）并且纵轴表示相对于栅电压的漏电流（Id）。另外，图18A及18B是图17A及17B的放大图，其中横轴表示的栅电压（Vg）被放大。
图18A示出+BT试验前后的晶体管的Vg-Id特性。实线900表示+BT试验前的Vg-Id特性，即初期特性，而虚线901表示+BT试验后的Vg-Id特性。
图18B示出-BT试验前后的晶体管的Vg-Id特性。实线902表示-BT试验前的Vg-Id特性，即初期特性，虚线903表示-BT试验后的Vg-Id特性。
注意，在本示例的晶体管的Vg-Id特性的测定中，在截止区域（在大部分N型晶体管中Vg在从约0V到负值的区域）中，Id为测量仪器的检测极限以下。由此，在图17A、17B、18A及18B中，不表示Id为测量仪器的检测极限以下的部分。
由图18A可知，由线901表示的+BT试验后的特性与由线900表示的初期特性相比，阈值电压偏移0.12V，由图18B可知，由线903表示的-BT试验后的特性与由线902表示的初期特性相比，阈值电压偏移0.07V。如上所述，从在任一BT试验中阈值电压的偏移量少至几V以下的结果，可以确认本示例的晶体管是BT试验中的可靠性高的晶体管。
本申请基于2010年4月23号向日本专利局提交的日本专利申请序列号2010-100343，在此将其整体并入本文作为参考。

Claims (10)

1.一种半导体装置的制造方法，包括如下步骤：
在绝缘表面上形成氧化物半导体层，所述氧化物半导体层包含沟道形成区，所述氧化物半导体层含有铟、镓和锌；
在含有氮的气氛中对所述氧化物半导体层进行第一热处理；
在所述第一热处理之后对所述氧化物半导体层进行氧掺杂处理以将氧离子提供到所述氧化物半导体层的内部，以便在所述氧化物半导体层中形成氧含量大于化学计量比并且小于化学计量比的两倍的区域，由此补偿所述氧化物半导体层中的氧缺陷；以及
在所述第一热处理之后在含有氧的气氛中对所述氧化物半导体层进行第二热处理。
2.一种半导体装置的制造方法，包括如下步骤：
在绝缘表面上形成氧化物半导体层，所述氧化物半导体层包含沟道形成区；
在含有氮的气氛中对所述氧化物半导体层进行第一热处理；
在所述第一热处理之后对所述氧化物半导体层进行氧掺杂处理以将氧原子提供到所述氧化物半导体层的内部，以便在所述氧化物半导体层中形成氧含量大于化学计量比并且小于化学计量比的两倍的区域，由此补偿所述氧化物半导体层中的氧缺陷；以及
在所述第一热处理之后在含有氧的气氛中对所述氧化物半导体层进行第二热处理。
3.根据权利要求1或权利要求2所述的半导体装置的制造方法，其中，在所述氧掺杂处理之后进行所述第二热处理。
4.根据权利要求1或权利要求2所述的半导体装置的制造方法，还包括如下步骤：
形成栅电极层；
在所述栅电极层上形成包含所述绝缘表面的栅极绝缘膜；
形成电连接到所述氧化物半导体层的源电极层和漏电极层；以及
在所述氧化物半导体层上形成第一绝缘膜、所述源电极层和所述漏电极层，以便与所述氧化物半导体层接触，
其中，通过溅射法形成所述氧化物半导体层。
5.根据权利要求1或权利要求2所述的半导体装置的制造方法，其中，所述第一热处理的温度高于或等于250°C且低于或等于750°C。
6.根据权利要求4所述的半导体装置的制造方法，其中，所述栅极绝缘膜和所述第一绝缘膜中的至少一个是含有所述氧化物半导体层的构成元素的绝缘膜。
7.根据权利要求4所述的半导体装置的制造方法，其中，所述栅极绝缘膜和所述第一绝缘膜中的一个是含有所述氧化物半导体层的构成元素的绝缘膜，以及另一个是含有不同于所述绝缘膜的所述构成元素的元素的膜。
8.根据权利要求4所述的半导体装置的制造方法，其中，所述栅极绝缘膜和所述第一绝缘膜中的至少一个是含有氧化镓的绝缘膜。
9.根据权利要求4所述的半导体装置的制造方法，其中所述栅极绝缘膜和所述第一绝缘膜中的一个是含有氧化镓的绝缘膜，以及另一个是含有氧化镓之外的材料的膜。
10.根据权利要求4所述的半导体装置的制造方法，其中，形成含有氮的第二绝缘膜以覆盖所述第一绝缘膜。
CN201510749563.5A 2010-04-23 2011-04-01 半导体装置及半导体装置的制造方法 Expired - Fee Related CN105390402B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-100343 2010-04-23
JP2010100343 2010-04-23
CN201180020535.XA CN102859705B (zh) 2010-04-23 2011-04-01 半导体装置及半导体装置的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180020535.XA Division CN102859705B (zh) 2010-04-23 2011-04-01 半导体装置及半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN105390402A CN105390402A (zh) 2016-03-09
CN105390402B true CN105390402B (zh) 2018-09-07

Family

ID=44815041

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201510749563.5A Expired - Fee Related CN105390402B (zh) 2010-04-23 2011-04-01 半导体装置及半导体装置的制造方法
CN201410663619.0A Expired - Fee Related CN104465408B (zh) 2010-04-23 2011-04-01 半导体装置及半导体装置的制造方法
CN201180020535.XA Active CN102859705B (zh) 2010-04-23 2011-04-01 半导体装置及半导体装置的制造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201410663619.0A Expired - Fee Related CN104465408B (zh) 2010-04-23 2011-04-01 半导体装置及半导体装置的制造方法
CN201180020535.XA Active CN102859705B (zh) 2010-04-23 2011-04-01 半导体装置及半导体装置的制造方法

Country Status (6)

Country Link
US (3) US8828811B2 (zh)
JP (2) JP5755491B2 (zh)
KR (3) KR101636008B1 (zh)
CN (3) CN105390402B (zh)
TW (4) TWI543271B (zh)
WO (1) WO2011132548A1 (zh)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011001822A1 (en) 2009-07-03 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN104851810B (zh) 2010-04-23 2018-08-28 株式会社半导体能源研究所 半导体装置的制造方法
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102859704B (zh) * 2010-04-23 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
KR20150088324A (ko) 2010-04-23 2015-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20130045418A (ko) 2010-04-23 2013-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101806271B1 (ko) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
WO2011145538A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130077839A (ko) 2010-05-21 2013-07-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012002040A1 (en) 2010-07-01 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
TWI541904B (zh) * 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8643008B2 (en) 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
TWI466190B (zh) * 2011-11-23 2014-12-21 Preparation and Flexible Structure of Oxidized Insulating Layer for Low Temperature Polysilicon Thin Film Transistor
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US8748240B2 (en) 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20220088814A (ko) 2012-01-25 2022-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US9276121B2 (en) 2012-04-12 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9006024B2 (en) 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8860022B2 (en) * 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP5636392B2 (ja) 2012-05-24 2014-12-03 株式会社東芝 表示装置
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014073486A1 (ja) * 2012-11-08 2014-05-15 シャープ株式会社 アクティブマトリクス基板、及び表示装置
US8981359B2 (en) * 2012-12-21 2015-03-17 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
US9312392B2 (en) * 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9099861B2 (en) * 2013-05-23 2015-08-04 Inpaq Technology Co., Ltd. Over-voltage protection device and method for preparing the same
KR102232133B1 (ko) 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6440457B2 (ja) 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9472678B2 (en) 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6252904B2 (ja) * 2014-01-31 2017-12-27 国立研究開発法人物質・材料研究機構 酸化物半導体およびその製法
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
CN106104772B (zh) 2014-02-28 2020-11-10 株式会社半导体能源研究所 半导体装置以及具有该半导体装置的显示装置
US10096489B2 (en) 2014-03-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9887291B2 (en) 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置
KR20150146409A (ko) 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
JP6310816B2 (ja) * 2014-08-26 2018-04-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2016066788A (ja) 2014-09-19 2016-04-28 株式会社半導体エネルギー研究所 半導体膜の評価方法および半導体装置の作製方法
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US9768317B2 (en) 2014-12-08 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and electronic device
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
US10121759B2 (en) * 2015-11-04 2018-11-06 Kulicke And Soffa Industries, Inc. On-bonder automatic overhang die optimization tool for wire bonding and related methods
TWI794812B (zh) 2016-08-29 2023-03-01 日商半導體能源研究所股份有限公司 顯示裝置及控制程式
JP6629252B2 (ja) * 2017-02-01 2020-01-15 株式会社東芝 半導体装置の製造方法
WO2018173812A1 (ja) * 2017-03-22 2018-09-27 国立研究開発法人日本原子力研究開発機構 イオンビーム機能性透過膜、イオンビーム機能性透過膜を用いたビームライン機器、イオンビーム機能性透過膜を用いたフィルター機器、フィルター機器の調整方法
KR20200033868A (ko) 2017-07-31 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN108259039B (zh) * 2017-12-05 2021-01-26 北京无线电计量测试研究所 一种汞离子微波频标真空制备方法
KR102217043B1 (ko) * 2018-10-30 2021-02-18 연세대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조 방법
CN111355308B (zh) * 2018-12-24 2023-12-29 中国科学院半导体研究所 无线供能柔性发光系统及其无线能量接收端装置制备方法
JP6807420B2 (ja) * 2019-02-21 2021-01-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN110112102B (zh) * 2019-05-10 2021-07-06 Tcl华星光电技术有限公司 一种阵列基板及其制备方法
KR102364105B1 (ko) * 2020-05-18 2022-02-17 충북대학교 산학협력단 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
KR102299641B1 (ko) * 2020-05-18 2021-09-10 충북대학교 산학협력단 파워에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
KR102297581B1 (ko) * 2020-05-18 2021-09-06 충북대학교 산학협력단 가스 유량에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
TWI783583B (zh) * 2020-07-21 2022-11-11 美商應用材料股份有限公司 用於非晶矽中減少氫併入的離子佈植
CN112635574B (zh) * 2020-12-31 2023-06-09 北海惠科光电技术有限公司 一种液晶显示面板、薄膜晶体管及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1763930A (zh) * 2004-10-19 2006-04-26 旺宏电子股份有限公司 记忆体元件的电荷储存结构的制造方法及记忆体元件

Family Cites Families (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3014334B2 (ja) * 1996-11-29 2000-02-28 キヤノン販売株式会社 半導体装置の製造方法
JPH10313114A (ja) 1997-05-14 1998-11-24 Nec Corp 半導体装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
TW529085B (en) * 2000-09-22 2003-04-21 Alps Electric Co Ltd Method for evaluating performance of plasma treatment apparatus or performance confirming system of plasma treatment system
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) * 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6878583B2 (en) * 2003-02-05 2005-04-12 Taiwan Semiconductor Manufacturing Company Integration method to enhance p+ gate activation
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073698A (ja) * 2005-09-06 2007-03-22 Canon Inc トランジスタ
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101283444B (zh) 2005-11-15 2011-01-26 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) * 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US7855153B2 (en) 2008-02-08 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5331382B2 (ja) * 2008-05-30 2013-10-30 富士フイルム株式会社 半導体素子の製造方法
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR102026604B1 (ko) * 2008-07-10 2019-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
TWI627757B (zh) * 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
TWI626744B (zh) * 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5501586B2 (ja) 2008-08-22 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5307144B2 (ja) * 2008-08-27 2013-10-02 出光興産株式会社 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット
JP5523015B2 (ja) 2008-08-28 2014-06-18 キヤノン株式会社 画像形成装置
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI511299B (zh) 2008-09-01 2015-12-01 Semiconductor Energy Lab 半導體裝置的製造方法
WO2010029859A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010029885A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN102881696A (zh) * 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
KR102113024B1 (ko) * 2008-09-19 2020-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US20100072435A1 (en) * 2008-09-20 2010-03-25 Konica Minolta Holdings, Inc. Production method of metal oxide precursor layer, production method of metal oxide layer, and electronic device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
TWI485781B (zh) * 2009-03-13 2015-05-21 Semiconductor Energy Lab 半導體裝置及該半導體裝置的製造方法
KR101370301B1 (ko) * 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
CN102859704B (zh) 2010-04-23 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
CN104851810B (zh) 2010-04-23 2018-08-28 株式会社半导体能源研究所 半导体装置的制造方法
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20150088324A (ko) 2010-04-23 2015-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20130045418A (ko) 2010-04-23 2013-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1763930A (zh) * 2004-10-19 2006-04-26 旺宏电子股份有限公司 记忆体元件的电荷储存结构的制造方法及记忆体元件

Also Published As

Publication number Publication date
TW201511139A (zh) 2015-03-16
WO2011132548A1 (en) 2011-10-27
CN105390402A (zh) 2016-03-09
JP2011243972A (ja) 2011-12-01
TWI557806B (zh) 2016-11-11
TW201145404A (en) 2011-12-16
TWI708288B (zh) 2020-10-21
US20140370656A1 (en) 2014-12-18
US20110260171A1 (en) 2011-10-27
JP5755491B2 (ja) 2015-07-29
CN104465408A (zh) 2015-03-25
KR20160075870A (ko) 2016-06-29
KR101636008B1 (ko) 2016-07-06
JP2015164225A (ja) 2015-09-10
TWI543271B (zh) 2016-07-21
TW201742160A (zh) 2017-12-01
TWI596677B (zh) 2017-08-21
US9373707B2 (en) 2016-06-21
CN102859705A (zh) 2013-01-02
KR101748404B1 (ko) 2017-06-16
CN104465408B (zh) 2017-09-15
KR20150036817A (ko) 2015-04-07
US20150243768A1 (en) 2015-08-27
US8828811B2 (en) 2014-09-09
TW201630082A (zh) 2016-08-16
JP6178363B2 (ja) 2017-08-09
CN102859705B (zh) 2015-12-09
KR20130054275A (ko) 2013-05-24

Similar Documents

Publication Publication Date Title
CN105390402B (zh) 半导体装置及半导体装置的制造方法
CN106057907B (zh) 半导体装置的制造方法
CN105321961B (zh) 半导体装置的制造方法
TWI556316B (zh) 半導體裝置之製造方法
TWI624877B (zh) 半導體裝置之製造方法
US9911625B2 (en) Method for manufacturing semiconductor device
TWI525709B (zh) 半導體裝置的製造方法
CN102870219B (zh) 半导体装置的制造方法
TWI600161B (zh) 半導體裝置的製造方法
TWI575752B (zh) 電晶體的製造方法
CN110581070B (zh) 半导体装置
TW201239997A (en) Method of manufacturing semiconductor device
TW201220497A (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180907

Termination date: 20210401