CN1763930A - 记忆体元件的电荷储存结构的制造方法及记忆体元件 - Google Patents

记忆体元件的电荷储存结构的制造方法及记忆体元件 Download PDF

Info

Publication number
CN1763930A
CN1763930A CNA2005100511370A CN200510051137A CN1763930A CN 1763930 A CN1763930 A CN 1763930A CN A2005100511370 A CNA2005100511370 A CN A2005100511370A CN 200510051137 A CN200510051137 A CN 200510051137A CN 1763930 A CN1763930 A CN 1763930A
Authority
CN
China
Prior art keywords
dielectric layer
hydrogen
charge trapping
deuterium
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100511370A
Other languages
English (en)
Other versions
CN100411148C (zh
Inventor
王嗣裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1763930A publication Critical patent/CN1763930A/zh
Application granted granted Critical
Publication of CN100411148C publication Critical patent/CN100411148C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/954—Making oxide-nitride-oxide device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明是关于一种记忆体元件的电荷储存结构的制造方法及记忆体元件。是一种制造电荷储存堆叠的方法，包含一底介电层、一位于底介电层上的电荷捕捉层以及一顶介电层，每层均具有氮氧化硅且是于至少含有百分之九十氢的同位素氘的反应气体中所形成。底介电层、电荷捕捉层以及顶介电层电荷捕捉层每层均具有其各自的氧及氮浓度。电荷捕捉结构中相对氮浓度足以使材料具有电荷捕捉特性且该材料所具有的能阶差将低于底介电层以及顶介电层的能阶差。电荷捕捉层中所含有的氧将减少可得的悬空键结位置的数目而因此减少该结构中氢捕捉区的数目。

Description

记忆体元件的电荷储存结构的制造方法及记忆体元件
技术领域
本发明涉及一种非挥发记忆体元件及其制造的方法，特别是涉及一种集成电路记忆体元件的电荷储存结构的制造方法及记忆体元件。
背景技术
电子可程式化与可抹写非挥发性记忆体技术如电子与快闪记忆体是藉由电荷储存结构而应用在许多现今技术领域。许多记忆胞结构使用于电子与快闪记忆体。当整合电路的尺寸微型化，基于制程上简单化与可调性的考量越多焦点集中在记忆胞结构的电荷捕捉介电层。习知具有电荷捕捉介电层的记忆胞结构例如氮化物唯读记忆体、硅-氧化物-氮化物-氧化物-硅(SONOS)、PHINES。这些记忆胞结构是藉由电荷捕捉介电层例如氮化硅捕捉电荷而储存资料。当负电荷被捕捉时，记忆胞的闸值电压升高。当负电荷自电荷捕捉层移除时，记忆胞的闸值电压回复。
传统SONOS元件使用超薄底氧化物，例如小于3纳米，以及偏压布置(bias arrangement)导致直接穿隧效应达到通道抹除。虽然使用这项技术抹除速度快，但因为超薄底氧化物会有电荷逸漏发生所以电荷储存表现不佳。
NROM元件使用相较之下较厚的底氧化物，例如大于3纳米，通常为5到9纳米，用以防止电荷逸失。取代直接穿隧，带对带穿透诱导热洞射出(band-to-band tunneling induced hot hole injection，BTBTHH)机制，用以抹除记忆胞资料。然而，热洞射出会导致氧化物损害，导致高阈值记忆胞的电荷逸失以及低闸值记忆胞的电荷获得。
此外，电荷捕捉元件将电荷捕捉至电荷捕捉层中的浅能阶与深能阶，浅能阶中被捕捉电子倾向比深能阶中被捕捉电子更快逸失。浅能阶中电子为重要电荷储存问题的来源。为了维持良好电荷储存效能，最好选用深层捕捉电子。
对于一商业化产品常要求资料可至少储存十年以上而不消失。然而，因为材料经长期使用而累积缺陷，或是结构固有的缺陷，此种元件将发生被捕捉电子从较浅层及较深层捕捉结构逸漏的情况。一种已知电荷捕捉结构中的缺陷为介电层中包含有氢原子。此种包含氢的结构在硅材料像是二氧化硅或是氮化硅中，占据一个弱的键结并且能自晶格结构分离而成为电荷的载体，接着导致电荷的逸失。图1所是传统具有电荷捕捉结构记忆胞的示意图。记忆胞包括一末端当作源极10，末端则当作汲极11与通道12位于基板。一底介电层13位于通道12以及部分源极10与汲极11上。一电荷捕捉层14位于底介电层上并且一顶介电层15更位于前述电荷捕捉层14上方。一闸极电极包括一多晶硅层16以及一金属硅化物层17位于顶介电层15上。底介电层131的一小块区域，电荷捕捉层14与一顶介电层15在图1的区域20中展开。在图1中是以四条直线代表硅原子用以键结的价电子，并包含指向硅符号一侧的三分岔线条，另一线条则在另一侧上。大部分位在顶介电层与底介电层中的键结区域为氧原子所占据。然而，一些氢原子接触到晶格结构中悬空的键结位置，将在介电层结构中形成氢捕捉区，图中以圆圈圈有符号H表示的。在电荷捕捉层14中，大部分键结位置为氮原子所占据并带有氢捕捉区。
许多研究者已思索着用氢原子的同位素氘来置换氢捕捉区，以与硅原子形成较强的键结而无法分离且无法轻易形成电荷载体。请参见美国专利编号6,670,241发明，是为一带有氘原子的半导记忆体，发明者为Kamal等人。Kamal等人建议ONO电荷捕捉层中的顶氧化层与底氧化层，与位于顶氧化层与底氧化层之上结构像是多晶硅字元线以及与氮化硅电荷捕捉，所有的结构层皆包含硅，能藉由“氘化”而改善记忆胞电荷储存的特性。因而，经改善的制程与结构可期待用于非常微小的元件并且具备更长的储存时间。
由此可见，上述现有的记忆体元件的电荷储存结构的制造方法及记忆体元件在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决记忆体元件的电荷储存结构的制造方法及记忆体元件存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的记忆体元件的电荷储存结构的制造方法及记忆体元件存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的记忆体元件的电荷储存结构的制造方法及记忆体元件，能够改进一般现有的记忆体元件的电荷储存结构的制造方法及记忆体元件，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的记忆体元件的电荷储存结构的制造方法存在的缺陷，而提供一种新的记忆体元件的电荷储存结构的制造方法，所要解决的技术问题是使其提供一种制造具有良好资料储存特性的电荷储存堆叠结构的方法，可以应用于非常小型的记忆体元件，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种记忆元件的电荷储存结构的制造方法，其包括以下步骤：形成一底介电层，是藉由将一硅基材暴露于多数个氧化自由基中，氧化该硅基材而形成，该些氧化自由基包括原位形成夹带氢的自由基，其中该些氧化自由基包括至少90％的同位素氘；在一底层上形成一电荷捕捉结构，是于包括氢的一反应气体存在状态下，形成包括氮氧化硅的一电荷捕捉层，其中该反应气体所含的成分氢包括至少90％的同位素氘；以及在电荷捕捉层上形成一顶介电层，是藉由将该硅基材暴露于该些氧化自由基而氧化形成的该些氧化自由基，包括原位形成夹带氢的自由基，其中该氢包括至少90％的同位素氘。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的记忆体元件的电荷储存结构的制造方法，其中所述的电荷捕捉结构包括氮化硅，形成的该顶介电层包括使用一原位蒸气产生法(ISSG)的氧化反应以形成之，其中该些氧化自由基包括OD且D所指为氢的同位素氘。
前述的记忆体元件的电荷储存结构的制造方法，其中所述的形成该电荷捕捉层的方法包括沉积氮氧化硅而形成之，且该反应气体包括至少一硅烷与一硅烷衍生物。
前述的记忆体元件的电荷储存结构的制造方法，其中所述的形成该电荷捕捉层的方法包括沉积氮氧化硅而形成之，且该反应气体包括至少一氨与一铵类化合物。
前述的记忆体元件的电荷储存结构的制造方法，其中所述的形成该顶介电层包括将介电层暴露于含氮的该反应气体中。
前述的记忆体元件的电荷储存结构的制造方法，其中所述的形成该顶介电层包括将该顶介电层暴露于含有至少一氨分子与带有多数个氢原子的铵的该反应气体中，且该反应气体基本上包括同位素氘。
前述的记忆体元件的电荷储存结构的制造方法，其中所述的底介电层是形成于一基底上，其材质包括硅，并且形成该底介电层的方法包括于含有OD反应气体存在状态下进行一原位蒸气产生氧化反应，该符号D是为氢的同位素氘。
前述的记忆体元件的电荷储存结构的制造方法，其中所述的电荷捕捉结构具有相对于氧的一有效氮浓度使其成为记忆元件的该电荷捕捉结构，以及该底介电层与该顶介电层包括氮氧化硅且分别具有其相对于氧的氮浓度，此氮浓度小于该有效氮浓度。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种记忆元件的电荷储存结构的制造方法，其包括以下步骤：形成一底介电层，是藉由氧化一基底而形成；在一底层上形成一电荷捕捉结构，是在包括氢的一反应气体存在状态下，形成包括氮氧化硅的一电荷捕捉层，其中该反应气体所含的成分氢包括至少90％的同位素氘；以及在该电荷捕捉层上形成一顶介电层，是藉由将该基底暴露于具足够进行氧化反应温度的水中而形成之，其中水分子所含的氢包括至少90％的同位素氘。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的记忆体元件的电荷储存结构的制造方法，其中所述的形成该电荷捕捉结构包括沉积氮氧化硅而形成之，以及该反应气体包括至少一硅烷与一硅烷衍生物。
前述的记忆体元件的电荷储存结构的制造方法，其中所述的形成该电荷捕捉结构包括沉积氮氧化硅而形成之，以及该反应气体包括至少一氨与一铵类化合物。
前述的记忆体元件的电荷储存结构的制造方法，其中所述的形成该顶介电层包括将该顶介电层暴露于一含氮反应气体中。
前述的记忆体元件的电荷储存结构的制造方法，其中所述的形成该顶介电层包括将该顶介电层暴露于该反应气体中，包括含有至少一氨与一铵类化合物的反应气体，该铵类化合物所含有的氢基本上是由同位素氘所组成。
前述的记忆体元件的电荷储存结构的制造方法，其中所述的形成该底介电层于该基底上的方法包括藉由将该基底暴露于具有效氧化温度的水中而氧化硅的步骤，其中前述水所带有的氢原子包括至少90％的同位素氘。
前述的记忆体元件的电荷储存结构的制造方法，其中所述的电荷捕捉结构具有相对于氧的一有效氮浓度使得成为记忆元件的电荷捕捉结构，以及该底介电层与该顶介电层包括氮氧化硅且分别具有相对于氧的氮浓度，此氮浓度小于该有效氮浓度。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种记忆体元件，其包括：一基底；一端点，是配置于该基底中且具有一第一导电型态；一区域，是配置于该基底中且邻近于该端点，并具有一第二导电型态，其是；一氮氧化物底介电层，配置于底介电层及带有氢捕捉区的部分区域上，其中该氢捕捉区包括至少90％的同位素氘；一电荷捕捉结构，配置于底介电层、带有氢捕捉区的氮氧化物电荷捕捉层上，其中该氢捕捉区包括至少90％的同位素氘；一顶介电层，配置于电荷捕捉层、带有氢捕捉区的氮氧化物底介电层上，其中该氢捕捉区包括至少90％的同位素氘；以及一闸极端点，配置于顶介电层上。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的记忆体元件，其中所述的电荷捕捉结构具有一相对于氧的有效氮浓度而形成该电荷捕捉结构，以及该底介电层与该顶介电层各自具有相对于该有效氮浓度较低的氮浓度。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下：
本发明提出一种记忆体元件的电荷储存结构的制造方法及记忆体元件。该制造方法包含形成一具有一底介电层、一位于底介电层上的电荷捕捉结构以及一顶介电层的堆叠结构。底介电层、电荷捕捉结构以及顶介电层每层均包括氮氧化硅(silicon oxynitride)并且是使用带有超过百分之九十氢的同位素氘气的反应气体所形成之。底介电层、电荷捕捉结构以及顶介电层包含氢捕捉区且此可以接触硅的悬空键结位置来描述，其是由含氢的反应气体所导致的。底介电层、电荷捕捉结构以及顶介电层每层均具备各自氧与氮的浓度。电荷捕捉结构中相对氮浓度足以使材料具有电荷捕捉特性且该材料所具有的能阶差将低于底介电层以及顶介电层的能阶差。电荷捕捉结构中所带有的氧减少可得悬空键结位置的数目，也因此减少结构中氢捕捉区的数目。在反应气体与掺有同位素氘及以氮氧化硅作为电荷捕捉层的方法组合下，将实质地减少氢捕捉区的数目以及减少非含同位素氘的捕捉区数目。
实施例中所描述形成底介电层与顶介电层的过程是利用包含有原位自由基生成的自由基氧化法，像是藉由原位蒸气产生法(ISSG，In situ steamgeneration)，形成一高品质的超薄氧化物层，在部分实施例中包含厚度小于7纳米的底介电层，在其他实施例底介电层厚度则小于3纳米。一氧化物层能经由含氮材料处理或是于含氮材料存在时生成。在部分实施例中的含氮材料包括有氢气，氢气混有至少百分之九十的同位素氘。底介电层与顶介电层中的含氮氧化物掺有氧可提供抵抗崩溃的能力，例如包含对于可降低元件可靠度的硼穿透的抵抗力。内部自由基氧化法的使用并配合含氘的反应气体以及底介电层与顶介电层的氮化处理将进一步促进电荷储存堆叠结构的表现。
这里所描述的技术提供一具有改善可靠性与电荷储存持久特性的新记忆元件。一记忆体装置包括接点，像是于基板上具有一第一导电型态的源极或汲极，基板中邻近于接点的区域具有一第二导电型态，底介电层位于此区域中的部分接点之上。电荷储存结构位于该区域中底介电层上而顶介电层位于前述电荷储存结构之上。如上述所提，底介电层、电荷捕捉结构以及顶介电层每层均包括氮氧化硅，且是以包含氢气的反应气体所形成，其中氢气的组成含有至少百分之九十的同位素氘。底介电层、电荷捕捉结构以及顶介电层包含氢捕捉区，能被用以描述因利用含氢的反应气体的制造过程所造成的悬空硅键结位置。底介电层、电荷捕捉结构以及顶介电层包含各自具有其氧与氮的浓度。电荷捕捉结构中相对氮浓度足以使材料具有电荷捕捉特性，材料其于堆叠结构中介面间的能阶差小于底介电层中与顶介电层中介面的能阶差。
综上所述，本发明的记忆体元件的电荷储存结构的制造方法及记忆体元件，其能够制造具有良好资料储存特性的电荷储存堆叠结构的方法，可以应用于非常小型的记忆体元件。具有上述诸多的优点及实用价值，并在同类产品及制造方法中未见有类似的设计及方法公开发表或使用而确属创新，其不论在产品、制造方法或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的记忆体元件的电荷储存结构的制造方法及记忆体元件具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并为了让本发明的上述和其他目的、特征和优点能更明显易懂，以下特举出多个较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有习知具有氢捕捉区记忆体装置的简单构造剖面图。
图2是包含有氮氧化硅层与含有同位素氘氢的捕捉区堆叠结构的记忆体装置剖面图。
图3是制造如图2记忆体装置的代表步骤流程图。
图4是制造如图2记忆体装置的另一代表步骤流程图。
10、50：源极端                 11、51：汲极端
12、52：通道                   13、53：底介电层
14、54：电荷捕捉层             15、55：顶介电层
16、56：多晶硅层               17、57：金属硅化物层
20：区域                       60：区域
100、101、102、103、104、105、106：方块
200、201、202、203、204、205、206：方块
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的记忆体元件的电荷储存结构的制造方法及记忆体元件其具体实施方式、结构、方法、制造方法、加工方法、步骤、特征及其功效，详细说明如后。
请参阅图2所示，是具有电荷储存堆叠结构与含氘氮氧化物层的记忆胞示意图。记忆胞包括于基底中的一作为源极50的端点，一作为汲极51的端点以及一通道52。一底介电层53位于通道52部分区域的源极50，汲极51上。一电荷捕捉层54位于底介电层53上并且一顶介电层55位于电荷捕捉层54上。一闸极电极包括一多晶硅层56以及一金属硅化物层57位于顶介电层55上。一底介电层53，电荷捕捉层54以及顶介电层的小区域，从图式可知探索的分布于区域60中。硅原子是以图示表示并以四条直线代表硅原子用以键结的价电子，并包含指向硅符号一侧的三分岔线条，另一线条则在另一侧上。大部分顶介电层与底介电层中的键结位置为氧所占据，一些键结位置则为氮所占据。然而，一些氢原子，由同位素氘所组成则连接至晶格结构中悬空键结位置，变成介电层中可捕捉氢的空间，图中以圆圈围绕符号D表示的。在电荷捕捉层54中，大部分键结位置被氮所占据，并且一定数目的键结位置则被氧所占据。一些包含同位素氘的氢捕捉区存在于顶介电层与底介电层。底介电层、电荷捕捉结构与顶介电层每层各自具有其含氧及氮浓度。电荷捕捉层中氮浓度相对于氧浓度来得高，足以使电荷捕捉层中堆叠结构各层材料介面所具有的能阶差低于底介电层与顶介电层介面的能阶差。
请参阅图3所示，是一制造含氘氮氧化物电荷储存堆叠结构的简单流程图。此流程开始于准备一用以形成底氧化层的基底(如方块100)，依据现有习知技术的特别制造流程，包含数个例子，例如定义源极与汲极端，移除牺牲氧化物以及其他用以生成底氧化层的步骤。接着使用包含有原位自由基生成的自由基氧化法像是内部蒸气产生氧化反应原位蒸气产生法(ISSG)于电荷储存堆叠结构中形成一穿隧介电层(如方块101)作为底介电层。实施例中的底氧化物形成方法包含依据一化学式 的自由基生成，此化学反应藉由非常低压下(例如小于100托尔)导通氘气与氧气混合气体的反应腔体，并使基底的温度介于850与1150度间而进行的，此时将一并产生反应物氧O*以及氘氧基(hydroxyl OD*)并且与基底进行反应形成高品质氧化硅。在导入的混合气体中氘气占40％时则D2/(D2+O2)的浓度比率可达到约0.4。在一实施例中，反应腔体包括一快速热处理腔体(RTP)并用于原位蒸气产生法过程。
在底氧化层生成后，介电层将在具有一氮来源与一氘来源，像是铵或氨气的环境下进行退火，铵或氨气其中所含的氢原子基本上包含有同位素氘(如方块102)。替代性氮的来源包含氮气与一氧化二氮(N2O)。替代性氘的来源包含氘气。退火的过程将导致一相对较少量的氮原子并入底介电层中。
接下来，形成一电荷捕捉层(如方块103)。电荷捕捉层包括带有相对高浓度氮的氮氧化硅。一种用以制造电荷捕捉层的方法包含导入混合有含氮、硅、氧与氘化学物质的反应气体于反应腔体中。在一实施例中，在一相对较低压状态下(例如小于400托尔下使用快速热反应化学气相沉积腔体或其他单一晶圆化学气相沉积腔体)并且基底的温度介于650至850度时，反应气体包含氧化氮(N2O)、氨、硅烷以及硅烷衍生物。例如，一氧化二氮(N2O)+重氨(ND3)+二氯二氘化硅(SiD2Cl2)或氘化硅(SiD4)产生氮氧化硅(SiOxNy)以及一些副产物于其中。调整各气流比例可控制氮氧化层中所预定硅、氧、氮的浓度。欲成为电荷捕捉层则SiOxNy中的氮浓度是重要的，并且在某些实施例中y值远大于x，因此结构层近乎为一氮化硅并具有一些额外被氧所充满的键结位置，以氢捕捉区取代潜在位置。
接着藉由包含有原位自由基生成的自由基氧化法形成一顶介电层(如方块104)，如前述与底介电层有关。顶介电层随后于氮与氘存在的状态下进行退火而形成一顶氮氧化物(如方块105)。本制程即告完成(如方块106)随后形成其他结构层以及图案化形成闸极，金属化等程序。
图4所是另一制造含氘氮氧化物电荷储存堆叠结构的简单流程图。此流程开始于准备一用以形成底氧化层的基底(如方块200)，依据现有习知技术的特别制造流程，包含数个例子，例如定义源极与汲极端，移除牺牲氧化层以及其他用以生成底氧化层的步骤。接着藉由导通含有氘气与氧气的混合气体进入一熔炉，并使基底的温度维持足够导致硅氧化成高品质氧化硅双重条件下，于电荷储存堆叠结构中形成一穿隧介电层(如方块201)作为底介电层以形成氧化氘。在一实施例中，反应腔体包含一快速热反应腔体并以的取代一熔炉。
在底氧化层生成后，介电层将在具有一氮来源与一氘来源像是铵或氨气的环境下进行退火，铵或氨气其中所含的氢原子基本上是由同位素氘所组成(如方块202)。替代性氮的来源包含氮气与一氧化二氮(N2O)。替代性氘的来源包含氘气。退火的过程将导致一相对少量的氮原子并入底介电层中。
下一步，形成一电荷捕捉层(如方块203)，使用如同上述图3如方块103的方法。电荷捕捉层包括带有相对高浓度氮的氮氧化硅。
接着藉由氧化氘对氮氧化硅电荷捕捉层进行氧化反应而形成顶介电层(如方块204)。此过程相似于上述底介电层。顶介电层随后于氮与氘存在的状态下进行退火而形成一顶氮氧化物(如方块205)。本制程即告完成(如方块206)随后形成其他结构层以及图案化形成闸极，金属化等程序。
商业所用的气体SiD4、SiD2Cl2、ND3或ND2被认为近乎“纯”氘来源。因此，氢的同位素被认为是最欠缺的商业用气体。这里实施例中所提及的制程，一硅烷混合物包含例如小于等于10％的氢化硅(SiH4)伴随着至少90％SiD4一同使用，虽然在其他实施例中使用纯度更高的氘来源。为了描述方便，反应气体中的氢基本上是由同位素氘所组成，如果混合气体中的氢原子包含至少90％的氘以及小于等于10％的氢或氢的其他同位素。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (17)

1、一种记忆元件的电荷储存结构的制造方法，其特征在于其包括以下步骤：
形成一底介电层，是藉由将一硅基材暴露于多数个氧化自由基中，氧化该硅基材而形成，该些氧化自由基包括原位形成夹带氢的自由基，其中该些氧化自由基包括至少90％的同位素氘；
在一底层上形成一电荷捕捉结构，是于包括氢的一反应气体存在状态下，形成包括氮氧化硅的一电荷捕捉层，其中该反应气体所含的成分氢包括至少90％的同位素氘；以及
在电荷捕捉层上形成一顶介电层，是藉由将该硅基材暴露于该些氧化自由基而氧化形成的该些氧化自由基，包括原位形成夹带氢的自由基，其中该氢包括至少90％的同位素氘。
2、根据权利要求1所述的记忆元件的电荷储存结构的制造方法，其特征在于其中所述的电荷捕捉结构包括氮化硅，形成的该顶介电层包括使用一原位蒸气产生法(ISSG)的氧化反应以形成之，其中该些氧化自由基包括OD且D所指为氢的同位素氘。
3、根据权利要求1所述的记忆元件的电荷储存结构的制造方法，其特征在于其中所述的形成该电荷捕捉层的方法包括沉积氮氧化硅而形成之，且该反应气体包括至少一硅烷与一硅烷衍生物。
4、根据权利要求1所述的记忆元件的电荷储存结构的制造方法，其特征在于其中所述的形成该电荷捕捉层的方法包括沉积氮氧化硅而形成之，且该反应气体包括至少一氨与一铵类化合物。
5、根据权利要求4所述的记忆元件的电荷储存结构的制造方法，其特征在于其中所述的形成该顶介电层包括将介电层暴露于含氮的该反应气体中。
6、根据权利要求1所述的记忆元件的电荷储存结构的制造方法，其特征在于其中所述的形成该顶介电层包括将该顶介电层暴露于含有至少一氨分子与带有多数个氢原子的铵的该反应气体中，且该反应气体基本上包括同位素氘。
7、根据权利要求1所述的记忆元件的电荷储存结构的制造方法，其特征在于其中所述的底介电层是形成于一基底上，其材质包括硅，并且形成该底介电层的方法包括于含有OD反应气体存在状态下进行一原位蒸气产生氧化反应，该符号D是为氢的同位素氘。
8、根据权利要求1所述的记忆元件的电荷储存结构的制造方法，其特征在于其中所述的电荷捕捉结构具有相对于氧的一有效氮浓度使其成为记忆元件的该电荷捕捉结构，以及该底介电层与该顶介电层包括氮氧化硅且分别具有其相对于氧的氮浓度，此氮浓度小于该有效氮浓度。
9、一种记忆元件的电荷储存结构的制造方法，其特征在于其包括以下步骤：
形成一底介电层，是藉由氧化一基底而形成；
在一底层上形成一电荷捕捉结构，是在包括氢的一反应气体存在状态下，形成包括氮氧化硅的一电荷捕捉层，其中该反应气体所含的成分氢包括至少90％的同位素氘；以及
在该电荷捕捉层上形成一顶介电层，是藉由将该基底暴露于具足够进行氧化反应温度的水中而形成之，其中水分子所含的氢包括至少90％的同位素氘。
10、根据权利要求9所述的记忆元件的电荷储存结构的制造方法，其特征在于其中所述的形成该电荷捕捉结构包括沉积氮氧化硅而形成之，以及该反应气体包括至少一硅烷与一硅烷衍生物。
11、根据权利要求9所述的记忆元件的电荷储存结构的制造方法，其特征在于其中所述的形成该电荷捕捉结构包括沉积氮氧化硅而形成之，以及该反应气体包括至少一氨与一铵类化合物。
12、根据权利要求9所述的记忆元件的电荷储存结构的制造方法，其特征在于其中所述的形成该顶介电层包括将该顶介电层暴露于一含氮反应气体中。
13、根据权利要求9所述的记忆元件的电荷储存结构的制造方法，其特征在于其中所述的形成该顶介电层包括将该顶介电层暴露于该反应气体中，包括含有至少一氨与一铵类化合物的反应气体，该铵类化合物所含有的氢基本上是由同位素氘所组成。
14、根据权利要求9所述的记忆元件的电荷储存结构的制造方法，其特征在于其中所述的形成该底介电层于该基底上的方法包括藉由将该基底暴露于具有效氧化温度的水中而氧化硅的步骤，其中前述水所带有的氢原子包括至少90％的同位素氘。
15、根据权利要求9所述的记忆元件的电荷储存结构的制造方法，其特征在于其中所述的电荷捕捉结构具有相对于氧的一有效氮浓度使得成为记忆元件的电荷捕捉结构，以及该底介电层与该顶介电层包括氮氧化硅且分别具有相对于氧的氮浓度，此氮浓度小于该有效氮浓度。
16、一种记忆体元件，其特征在于其包括：
一基底；
一端点，是配置于该基底中且具有一第一导电型态；
一区域，是配置于该基底中且邻近于该端点，并具有一第二导电型态，其是；
一氮氧化物底介电层，配置于底介电层及带有氢捕捉区的部分区域上，其中该氢捕捉区包括至少90％的同位素氘；
一电荷捕捉结构，配置于底介电层、带有氢捕捉区的氮氧化物电荷捕捉层上，其中该氢捕捉区包括至少90％的同位素氘；
一顶介电层，配置于电荷捕捉层、带有氢捕捉区的氮氧化物底介电层上，其中该氢捕捉区包括至少90％的同位素氘；以及
一闸极端点，配置于顶介电层上。
17、根据权利要求16所述的记忆体元件，其特征在于其中所述的电荷捕捉结构具有一相对于氧的有效氮浓度而形成该电荷捕捉结构，以及该底介电层与该顶介电层各自具有相对于该有效氮浓度较低的氮浓度。
CNB2005100511370A 2004-10-19 2005-02-28 记忆体元件的电荷储存结构的制造方法及记忆体元件 Expired - Fee Related CN100411148C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/968,306 US7060594B2 (en) 2004-10-19 2004-10-19 Memory device and method of manufacturing including deuterated oxynitride charge trapping structure
US10/968,306 2004-10-19

Publications (2)

Publication Number Publication Date
CN1763930A true CN1763930A (zh) 2006-04-26
CN100411148C CN100411148C (zh) 2008-08-13

Family

ID=36181310

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100511370A Expired - Fee Related CN100411148C (zh) 2004-10-19 2005-02-28 记忆体元件的电荷储存结构的制造方法及记忆体元件

Country Status (2)

Country Link
US (2) US7060594B2 (zh)
CN (1) CN100411148C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102486999A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 栅极氧化层的形成方法
CN102522332A (zh) * 2011-12-22 2012-06-27 上海宏力半导体制造有限公司 Ono结构及其制作方法、存储器及其制作方法
CN102569051A (zh) * 2011-09-08 2012-07-11 上海华力微电子有限公司 一种淀积sonos 存储器隧穿氧化层的方法
CN102822980A (zh) * 2010-03-26 2012-12-12 株式会社半导体能源研究所 半导体装置的制造方法
CN105390402A (zh) * 2010-04-23 2016-03-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN108630762A (zh) * 2017-03-16 2018-10-09 东芝存储器株式会社 半导体装置及其制造方法
CN109585453A (zh) * 2012-07-01 2019-04-05 赛普拉斯半导体公司 具有多个电荷存储层的存储器晶体管

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7479425B2 (en) * 2005-01-20 2009-01-20 Chartered Semiconductor Manufacturing, Ltd Method for forming high-K charge storage device
US20060275975A1 (en) * 2005-06-01 2006-12-07 Matt Yeh Nitridated gate dielectric layer
US7387972B2 (en) * 2006-03-01 2008-06-17 Promos Technologies Pte. Ltd. Reducing nitrogen concentration with in-situ steam generation
US8803217B2 (en) * 2007-03-13 2014-08-12 Freescale Semiconductor, Inc. Process of forming an electronic device including a control gate electrode, a semiconductor layer, and a select gate electrode
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US9716153B2 (en) 2007-05-25 2017-07-25 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region
US8680601B2 (en) 2007-05-25 2014-03-25 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region
US8614124B2 (en) 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US9299568B2 (en) 2007-05-25 2016-03-29 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8643124B2 (en) 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8536640B2 (en) * 2007-07-20 2013-09-17 Cypress Semiconductor Corporation Deuterated film encapsulation of nonvolatile charge trap memory device
US7772072B2 (en) * 2007-08-28 2010-08-10 Macronix International Co., Ltd. Method for manufacturing non-volatile memory
US20090061608A1 (en) * 2007-08-29 2009-03-05 Merchant Tushar P Method of forming a semiconductor device having a silicon dioxide layer
US9431549B2 (en) 2007-12-12 2016-08-30 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a high dielectric constant blocking region
KR101248651B1 (ko) * 2008-02-08 2013-03-28 도쿄엘렉트론가부시키가이샤 절연막의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및 처리 시스템
US8088683B2 (en) * 2008-03-31 2012-01-03 Cypress Semiconductor Corporation Sequential deposition and anneal of a dielectic layer in a charge trapping memory device
US8222688B1 (en) 2009-04-24 2012-07-17 Cypress Semiconductor Corporation SONOS stack with split nitride memory layer
US8710578B2 (en) 2009-04-24 2014-04-29 Cypress Semiconductor Corporation SONOS stack with split nitride memory layer
US8685813B2 (en) 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
CN104157790B (zh) * 2014-06-30 2017-03-15 上海天马有机发光显示技术有限公司 一种有机发光薄膜封装结构，其器件、装置及制造方法
JP6420614B2 (ja) 2014-09-30 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20220262919A1 (en) * 2021-02-16 2022-08-18 Micron Technology, Inc. Methods of forming an electronic device comprising deuterium-containing dielectric materials and related electronic devices and systems

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4001960B2 (ja) * 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US6159866A (en) * 1998-03-02 2000-12-12 Applied Materials, Inc. Method for insitu vapor generation for forming an oxide on a substrate
US5972765A (en) * 1997-07-16 1999-10-26 International Business Machines Corporation Use of deuterated materials in semiconductor processing
US6221705B1 (en) * 1997-07-28 2001-04-24 Texas Instruments Incorporated Method for improving performance and reliability of MOS technologies and data retention characteristics of flash memory cells
US6114258A (en) * 1998-10-19 2000-09-05 Applied Materials, Inc. Method of oxidizing a substrate in the presence of nitride and oxynitride films
US6228779B1 (en) * 1998-11-06 2001-05-08 Novellus Systems, Inc. Ultra thin oxynitride and nitride/oxide stacked gate dielectrics fabricated by high pressure technology
US6218245B1 (en) * 1998-11-24 2001-04-17 Advanced Micro Devices, Inc. Method for fabricating a high-density and high-reliability EEPROM device
US6674151B1 (en) * 1999-01-14 2004-01-06 Agere Systems Inc. Deuterium passivated semiconductor device having enhanced immunity to hot carrier effects
US6417570B1 (en) * 1999-01-14 2002-07-09 Agere Systems Guardian Corporation Layered dielectric film structure suitable for gate dielectric application in sub-0.25 μm technologies
US6380033B1 (en) * 1999-09-20 2002-04-30 Advanced Micro Devices, Inc. Process to improve read disturb for NAND flash memory devices
US6534809B2 (en) * 1999-12-22 2003-03-18 Agilent Technologies, Inc. Hardmask designs for dry etching FeRAM capacitor stacks
US6413881B1 (en) * 2000-03-09 2002-07-02 Lsi Logic Corporation Process for forming thin gate oxide with enhanced reliability by nitridation of upper surface of gate of oxide to form barrier of nitrogen atoms in upper surface region of gate oxide, and resulting product
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
JP2002076336A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびｓｏｉ基板
US6677213B1 (en) * 2002-03-08 2004-01-13 Cypress Semiconductor Corp. SONOS structure including a deuterated oxide-silicon interface and method for making the same
US6670241B1 (en) * 2002-04-22 2003-12-30 Advanced Micro Devices, Inc. Semiconductor memory with deuterated materials

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102822980A (zh) * 2010-03-26 2012-12-12 株式会社半导体能源研究所 半导体装置的制造方法
CN102822980B (zh) * 2010-03-26 2015-12-16 株式会社半导体能源研究所 半导体装置的制造方法
US9954084B2 (en) 2010-03-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105390402A (zh) * 2010-04-23 2016-03-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN105390402B (zh) * 2010-04-23 2018-09-07 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN102486999A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 栅极氧化层的形成方法
CN102569051A (zh) * 2011-09-08 2012-07-11 上海华力微电子有限公司 一种淀积sonos 存储器隧穿氧化层的方法
CN102522332A (zh) * 2011-12-22 2012-06-27 上海宏力半导体制造有限公司 Ono结构及其制作方法、存储器及其制作方法
CN102522332B (zh) * 2011-12-22 2016-03-02 上海华虹宏力半导体制造有限公司 Ono结构及其制作方法、存储器及其制作方法
CN109585453A (zh) * 2012-07-01 2019-04-05 赛普拉斯半导体公司 具有多个电荷存储层的存储器晶体管
CN108630762A (zh) * 2017-03-16 2018-10-09 东芝存储器株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN100411148C (zh) 2008-08-13
US7060594B2 (en) 2006-06-13
US20060192248A1 (en) 2006-08-31
US20060084242A1 (en) 2006-04-20

Similar Documents

Publication Publication Date Title
CN1763930A (zh) 记忆体元件的电荷储存结构的制造方法及记忆体元件
US11784243B2 (en) Oxide-nitride-oxide stack having multiple oxynitride layers
TW561513B (en) Semiconductor device and method of manufacturing the same
US9349824B2 (en) Oxide-nitride-oxide stack having multiple oxynitride layers
TWI415269B (zh) 高介電常數上蓋阻障介電層之能隙工程矽－氧化矽－氮化矽－氧化矽－矽與金屬－氧化矽－氮化矽－氧化矽－矽裝置
US7737488B2 (en) Blocking dielectric engineered charge trapping memory cell with high speed erase
JP5032056B2 (ja) 不揮発性半導体メモリ装置の製造方法
US7948025B2 (en) Non-volatile memory device having charge trapping layer and method for fabricating the same
KR100949231B1 (ko) 불휘발성 반도체 메모리 장치 및 그 제조 방법
CN1841683A (zh) 制造存储器件的方法
CN111180525B (zh) 具有多个氮氧化物层的氧化物氮化物氧化物堆栈
KR101146589B1 (ko) 전하 트랩형 반도체 메모리 소자
US20110163368A1 (en) Semiconductor Memory Device and Manufacturing Method Thereof
US9018693B2 (en) Deuterated film encapsulation of nonvolatile charge trap memory device
CN1790639A (zh) 制造半导体结构的方法
CN101494172B (zh) 半导体装置及其制造方法
JP2015162615A (ja) 水素拡散障壁を備える半導体デバイス及びその製作方法
JP2006196643A (ja) 不揮発性半導体記憶装置
Ahn et al. Trap layer engineered FinFET NAND flash with enhanced memory window
KR20080010514A (ko) 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법
TWI534897B (zh) 具有多重氮氧化物層之氧化物-氮化物-氧化物堆疊

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080813

Termination date: 20210228

CF01 Termination of patent right due to non-payment of annual fee